JP2000305506A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2000305506A JP2000305506A JP11117658A JP11765899A JP2000305506A JP 2000305506 A JP2000305506 A JP 2000305506A JP 11117658 A JP11117658 A JP 11117658A JP 11765899 A JP11765899 A JP 11765899A JP 2000305506 A JP2000305506 A JP 2000305506A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- display device
- signal
- pixel
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】ＰＣとマトリクス表示装置を接続するケーブル
の特性やマトリクス表示装置内の回路特性により映像信
号の波形が乱れてしまい、マトリクス表示装置内のＡＤ
変換器による正確なデジタル変換が出来なくなり、表示
パネル上の映像がノイズぎみにる問題がある。 【解決手段】入力される映像信号の画素周波数を算出
し、ＡＤ変換器の許容入力ドットクロック範囲内で画素
周波数のＮ倍のドットクロックをＡＤ変換器に供給して
１画素をＮ個サンプリングし、そのＮ個のサンプリング
データより伝送系フィルタの特性を測定する。そして伝
送系フィルタの逆特性のフィルタ係数を設定したデジタ
ルフィルタを通すことにより、ＰＣより出力される信号
波形をデジタル的に再現させる。
の特性やマトリクス表示装置内の回路特性により映像信
号の波形が乱れてしまい、マトリクス表示装置内のＡＤ
変換器による正確なデジタル変換が出来なくなり、表示
パネル上の映像がノイズぎみにる問題がある。 【解決手段】入力される映像信号の画素周波数を算出
し、ＡＤ変換器の許容入力ドットクロック範囲内で画素
周波数のＮ倍のドットクロックをＡＤ変換器に供給して
１画素をＮ個サンプリングし、そのＮ個のサンプリング
データより伝送系フィルタの特性を測定する。そして伝
送系フィルタの逆特性のフィルタ係数を設定したデジタ
ルフィルタを通すことにより、ＰＣより出力される信号
波形をデジタル的に再現させる。
Description
【０００１】
【発明の属する技術分野】本発明は液晶プロジェクタな
どの表示装置に係わり、ＡＤ変換器のサンプリング方法
に関する。
どの表示装置に係わり、ＡＤ変換器のサンプリング方法
に関する。
【０００２】
【従来の技術】近年、パーソナルコンピュータ（以後Ｐ
Ｃと呼ぶ）の普及に伴い、その画面を液晶プロジェクタ
などで拡大投射したプレゼンテーションが盛んに行われ
ている。
Ｃと呼ぶ）の普及に伴い、その画面を液晶プロジェクタ
などで拡大投射したプレゼンテーションが盛んに行われ
ている。
【０００３】一般にＰＣの出力映像信号には、ＶＧＡ
（Video Graphics Array）、ＳＶＧＡ（Super Video Gr
aphics Array）、ＸＧＡ（Extended Video Graphics Ar
ray）、ＳＸＧＡ（Super Extended Video Graphics Arr
ay）など画面表示画素数の異なる信号があり、また同じ
画面表示画素数でも走査周波数（垂直周波数、水平周波
数、ドットクロック）の異なる信号がある。これらの信
号仕様はＶＥＳＡ（Video Electronics Standards Asso
siation）という信号規格標準化ための委員会で推奨規
格が定められている。
（Video Graphics Array）、ＳＶＧＡ（Super Video Gr
aphics Array）、ＸＧＡ（Extended Video Graphics Ar
ray）、ＳＸＧＡ（Super Extended Video Graphics Arr
ay）など画面表示画素数の異なる信号があり、また同じ
画面表示画素数でも走査周波数（垂直周波数、水平周波
数、ドットクロック）の異なる信号がある。これらの信
号仕様はＶＥＳＡ（Video Electronics Standards Asso
siation）という信号規格標準化ための委員会で推奨規
格が定められている。
【０００４】一方、ＰＣの出力映像信号を表示する液晶
プロジェクタ等のマトリクス表示装置は、入力された映
像信号をＡＤ変換器でサンプリングした後、マトリクス
表示部の表示解像度に合うように拡大縮小信号処理など
を行いマトリクス表示部を駆動する。
プロジェクタ等のマトリクス表示装置は、入力された映
像信号をＡＤ変換器でサンプリングした後、マトリクス
表示部の表示解像度に合うように拡大縮小信号処理など
を行いマトリクス表示部を駆動する。
【０００５】ここで、ＰＣの出力映像信号はＶＥＳＡの
仕様に基づいて出力されるが、画素（ドット）単位で信
号が出力されるため、ＡＤ変換器でサンプリングする場
合、画素（ドット）周期にあったサンプリングクロック
（以後ドットクロック）を発生させる必要がある。
仕様に基づいて出力されるが、画素（ドット）単位で信
号が出力されるため、ＡＤ変換器でサンプリングする場
合、画素（ドット）周期にあったサンプリングクロック
（以後ドットクロック）を発生させる必要がある。
【０００６】また映像信号とドットクロックの位相差も
最適にする必要がある。即ち映像信号の立ち上がり立ち
下がりポイントをドットクロックでサンプリングしてし
まうと、本来の信号レベルではない値がＡＤ変換器から
出力されることになる。従って、ある画素に注目した
時、最も信号が安定したポイントをサンプリングしなけ
ればならない。
最適にする必要がある。即ち映像信号の立ち上がり立ち
下がりポイントをドットクロックでサンプリングしてし
まうと、本来の信号レベルではない値がＡＤ変換器から
出力されることになる。従って、ある画素に注目した
時、最も信号が安定したポイントをサンプリングしなけ
ればならない。
【０００７】
【発明が解決しようとする課題】ただし、実際にはＰＣ
とマトリクス表示装置を接続するケーブルの特性や、マ
トリクス表示装置内の回路特性などの伝送系フィルタに
より映像信号の波形が乱れてしまい、安定したポイント
が非常に限られるようなケースも考えられる。このよう
な場合、ＡＤ変換器による正確なデジタル変換は非常に
困難となり、マトリクス表示装置のパネル上の映像がぼ
けたり、ノイズぎみの絵になってしまう原因となる。
とマトリクス表示装置を接続するケーブルの特性や、マ
トリクス表示装置内の回路特性などの伝送系フィルタに
より映像信号の波形が乱れてしまい、安定したポイント
が非常に限られるようなケースも考えられる。このよう
な場合、ＡＤ変換器による正確なデジタル変換は非常に
困難となり、マトリクス表示装置のパネル上の映像がぼ
けたり、ノイズぎみの絵になってしまう原因となる。
【０００８】本発明の目的は、上記問題に鑑みてなされ
たもので、マトリクス表示装置のＡＤ変換器のサンプリ
ング精度向上を行うものである。
たもので、マトリクス表示装置のＡＤ変換器のサンプリ
ング精度向上を行うものである。
【０００９】
【課題を解決するための手段】マトリクス表示装置内の
ＡＤ変換器でデジタル変換を行うにあたり、入力される
映像信号の画素周波数を算出し、ＡＤ変換器の許容入力
ドットクロック範囲内で画素周波数のＮ倍のドットクロ
ックをＡＤ変換器に供給して１画素をＮ個サンプリング
し、そのＮ個のサンプリングデータより伝送系フィルタ
の特性を測定する。そして伝送系フィルタの逆特性のフ
ィルタ係数を設定したデジタルフィルタを通すことによ
り、ＰＣより出力される信号波形をデジタル的に再現さ
せる。これにより信号波形の乱れによるミスサンプリン
グを低減することができ、表示映像のノイズを低減する
ことができる。
ＡＤ変換器でデジタル変換を行うにあたり、入力される
映像信号の画素周波数を算出し、ＡＤ変換器の許容入力
ドットクロック範囲内で画素周波数のＮ倍のドットクロ
ックをＡＤ変換器に供給して１画素をＮ個サンプリング
し、そのＮ個のサンプリングデータより伝送系フィルタ
の特性を測定する。そして伝送系フィルタの逆特性のフ
ィルタ係数を設定したデジタルフィルタを通すことによ
り、ＰＣより出力される信号波形をデジタル的に再現さ
せる。これにより信号波形の乱れによるミスサンプリン
グを低減することができ、表示映像のノイズを低減する
ことができる。
【００１０】
【発明の実施の形態】本発明の第一の実施例を図１に示
す。
す。
【００１１】本実施例の特徴は、マトリクス表示装置内
のＡＤ変換器でデジタル変換を行うにあたり、入力され
る映像信号の画素周波数を算出し、ＡＤ変換器の許容入
力ドットクロック範囲内で、画素周波数のＮ倍のドット
クロックをＡＤ変換器に供給して１画素をＮ個サンプリ
ングし、そのＮ個のサンプリングデータより伝送系フィ
ルタの特性を測定する。そして伝送系フィルタの逆特性
のフィルタ係数を設定したデジタルフィルタを通すこと
により、ＰＣより出力される信号波形をデジタル的に再
現させるところにある。
のＡＤ変換器でデジタル変換を行うにあたり、入力され
る映像信号の画素周波数を算出し、ＡＤ変換器の許容入
力ドットクロック範囲内で、画素周波数のＮ倍のドット
クロックをＡＤ変換器に供給して１画素をＮ個サンプリ
ングし、そのＮ個のサンプリングデータより伝送系フィ
ルタの特性を測定する。そして伝送系フィルタの逆特性
のフィルタ係数を設定したデジタルフィルタを通すこと
により、ＰＣより出力される信号波形をデジタル的に再
現させるところにある。
【００１２】図１は本発明の第一の実施例を示すブロッ
ク図であって、AD変換器１、波形等価フィルタ２、信号
処理部３、表示素子４、ＰＬＬ５、マイコン６、ＰＣ
７、伝送系フィルタ８から成る。またＰＬＬ５は１／Ｍ
回路５１、比較回路５２、ＬＰＦ５３、ＶＣＯ５４から
なり、マイコン６は周波数判別部６１、信号テーブル部
６２、演算部６３からなる。
ク図であって、AD変換器１、波形等価フィルタ２、信号
処理部３、表示素子４、ＰＬＬ５、マイコン６、ＰＣ
７、伝送系フィルタ８から成る。またＰＬＬ５は１／Ｍ
回路５１、比較回路５２、ＬＰＦ５３、ＶＣＯ５４から
なり、マイコン６は周波数判別部６１、信号テーブル部
６２、演算部６３からなる。
【００１３】同図においてこの実施例の動作を簡単に説
明する。
明する。
【００１４】ＰＣ７に接続されるケーブルの特性やその
他ＡＤ変換器１より以前の回路特性などを全て含めた伝
達特性を伝送系フィルタ８とすると、例えば図２のよう
にＰＣ７より出力される映像信号（図中）はこの伝送
系フィルタ８を通過するとリンギングのかかった波形
（図中）となる。これを例えば伝達関数を用いて表す
と、伝送系フィルタ８の入力をＸ（ｚ）、出力をＹ
（ｚ）、伝達関数をＦ（ｚ）とすると、Ｙ（ｚ）＝Ｆ
（ｚ）Ｘ（ｚ）で表すことができる。
他ＡＤ変換器１より以前の回路特性などを全て含めた伝
達特性を伝送系フィルタ８とすると、例えば図２のよう
にＰＣ７より出力される映像信号（図中）はこの伝送
系フィルタ８を通過するとリンギングのかかった波形
（図中）となる。これを例えば伝達関数を用いて表す
と、伝送系フィルタ８の入力をＸ（ｚ）、出力をＹ
（ｚ）、伝達関数をＦ（ｚ）とすると、Ｙ（ｚ）＝Ｆ
（ｚ）Ｘ（ｚ）で表すことができる。
【００１５】一方、マイコン６は、入力映像信号の水平
同期信号（以後Hsync）と垂直同期信号（以後Vsync）の
周波数を周波数判別部６１で測定してその信号規格を判
別し、演算部６３はその信号規格に対応する各種設定デ
ータを信号テーブル部６２より取得する。この時入力信
号の画素周波数に対し、ＡＤ変換器１の許容入力ドット
クロック範囲内でドットクロックをＮ倍できる場合、Ｐ
ＬＬ５のてい倍数を基本設定値のＮ倍にする。またドッ
トクロックをＮ倍できない場合、ＰＬＬ５のてい倍数を
基本設定値にする。てい倍数の設定はＰＬＬ５の１／Ｍ
回路５１を設定する。１／Ｍ回路５１はカウンタで構成
されており、入力される信号をＭ分周するものである。
ＰＬＬ回路５は、まずHsyncを入力して比較回路５２、
ＬＰＦ５３、ＶＣＯ５４、１／Ｍ回路５１からなるＰＬ
Ｌループを形成する。ＰＬＬループは入力HsyncをＭて
い倍してＶＣＯ５４より出力する。このＶＣＯ５４出力
がドットクロックとなり、ＡＤ変換器１に供給される。
例えばHsyncが６０ＫＨｚ、Ｎ＝１３１２の場合、ドッ
トクロックは６０Ｋ×１３１２＝７８．７ＭＨｚとな
る。
同期信号（以後Hsync）と垂直同期信号（以後Vsync）の
周波数を周波数判別部６１で測定してその信号規格を判
別し、演算部６３はその信号規格に対応する各種設定デ
ータを信号テーブル部６２より取得する。この時入力信
号の画素周波数に対し、ＡＤ変換器１の許容入力ドット
クロック範囲内でドットクロックをＮ倍できる場合、Ｐ
ＬＬ５のてい倍数を基本設定値のＮ倍にする。またドッ
トクロックをＮ倍できない場合、ＰＬＬ５のてい倍数を
基本設定値にする。てい倍数の設定はＰＬＬ５の１／Ｍ
回路５１を設定する。１／Ｍ回路５１はカウンタで構成
されており、入力される信号をＭ分周するものである。
ＰＬＬ回路５は、まずHsyncを入力して比較回路５２、
ＬＰＦ５３、ＶＣＯ５４、１／Ｍ回路５１からなるＰＬ
Ｌループを形成する。ＰＬＬループは入力HsyncをＭて
い倍してＶＣＯ５４より出力する。このＶＣＯ５４出力
がドットクロックとなり、ＡＤ変換器１に供給される。
例えばHsyncが６０ＫＨｚ、Ｎ＝１３１２の場合、ドッ
トクロックは６０Ｋ×１３１２＝７８．７ＭＨｚとな
る。
【００１６】またＡＤ変換器１の入力ドットクロックの
許容範囲が例えば１６０ＭＨｚとする。その場合、信号
画素周期が８０ＭＨｚ以下の映像信号については画素周
波数のＮ倍のドットクロックをＡＤ変換器１に供給にす
る。例えばＸＧＡ７５Ｈｚの画素周波数は７８．７ＭＨ
ｚであるので２倍の１５７．４ＭＨｚ、ＳＶＧＡ７２Ｈ
ｚの画素周波数は５０ＭＨｚであるので３倍の１５０Ｍ
Ｈｚ、ＶＧＡ６０Ｈｚの画素周波数は２５．２ＭＨｚで
あるので６倍の１５１．２ＭＨｚとする。
許容範囲が例えば１６０ＭＨｚとする。その場合、信号
画素周期が８０ＭＨｚ以下の映像信号については画素周
波数のＮ倍のドットクロックをＡＤ変換器１に供給にす
る。例えばＸＧＡ７５Ｈｚの画素周波数は７８．７ＭＨ
ｚであるので２倍の１５７．４ＭＨｚ、ＳＶＧＡ７２Ｈ
ｚの画素周波数は５０ＭＨｚであるので３倍の１５０Ｍ
Ｈｚ、ＶＧＡ６０Ｈｚの画素周波数は２５．２ＭＨｚで
あるので６倍の１５１．２ＭＨｚとする。
【００１７】ここでＡＤ変換器１の許容入力ドットクロ
ック範囲内でドットクロックをＮ倍した場合、マイコン
６は１画素をＮ個にサンプリングされた信号データをＡ
Ｄ変換器１より受け取り、演算部６３で伝送系フィルタ
８によりリンギングのかかった波形を解析し、伝送系フ
ィルタ８の伝達関数Ｆ（ｚ）を計算する。そしてこの逆
関数であるＦ-1（ｚ）を求め、その係数を波形等価フィ
ルタ２に設定する。波形等価フィルタ２は例えば一般的
な有限インパルス応答フィルタであるＦＩＲ（Finite I
mpulse Response）フィルタで構成されており、係数を
設定することで逆関数であるＦ-1（ｚ）をデジタル的に
実現する。この波形等価フィルタ２を通過することで、
図２の信号ようにＰＣ７の基の信号を時間的な遅れは
あるものの再現させることができる。これを例えば伝達
関数を用いて表すと、波形等価フィルタ２の入力をＸ１
（ｚ）、出力をＹ１（ｚ）、伝達関数をＦ-1（ｚ）とす
ると
ック範囲内でドットクロックをＮ倍した場合、マイコン
６は１画素をＮ個にサンプリングされた信号データをＡ
Ｄ変換器１より受け取り、演算部６３で伝送系フィルタ
８によりリンギングのかかった波形を解析し、伝送系フ
ィルタ８の伝達関数Ｆ（ｚ）を計算する。そしてこの逆
関数であるＦ-1（ｚ）を求め、その係数を波形等価フィ
ルタ２に設定する。波形等価フィルタ２は例えば一般的
な有限インパルス応答フィルタであるＦＩＲ（Finite I
mpulse Response）フィルタで構成されており、係数を
設定することで逆関数であるＦ-1（ｚ）をデジタル的に
実現する。この波形等価フィルタ２を通過することで、
図２の信号ようにＰＣ７の基の信号を時間的な遅れは
あるものの再現させることができる。これを例えば伝達
関数を用いて表すと、波形等価フィルタ２の入力をＸ１
（ｚ）、出力をＹ１（ｚ）、伝達関数をＦ-1（ｚ）とす
ると
【００１８】
【数１】 Ｙ１（ｚ）＝Ｆ-1（ｚ）Ｘ１（ｚ） ここで Ｘ１（ｚ）＝Ｙ（ｚ）＝Ｆ（ｚ）Ｘ（ｚ） を代入すると、 Ｙ１（ｚ）＝Ｆ-1（ｚ）Ｆ（ｚ）Ｘ（ｚ）＝Ｘ（ｚ） となり、基の入力信号が再現されることが解る。
【００１９】その後さらに信号処理部３で映像信号の画
面表示位置の設定や画面の拡大縮小処理などを行い、表
示素子４で入力信号を表示する。
面表示位置の設定や画面の拡大縮小処理などを行い、表
示素子４で入力信号を表示する。
【００２０】なお、ＡＤ変換器１の許容入力ドットクロ
ック範囲内でドットクロックをＮ倍できない場合、波形
等価フィルタ２は信号を透過するように係数を設定す
る。
ック範囲内でドットクロックをＮ倍できない場合、波形
等価フィルタ２は信号を透過するように係数を設定す
る。
【００２１】このように、入力される映像信号の画素周
波数を算出し、ＡＤ変換器の許容入力ドットクロック範
囲内で、画素周波数のＮ倍のドットクロックをＡＤ変換
器に供給して１画素をＮ個サンプリングし、そのＮ個の
サンプリングデータより伝送系フィルタの特性を測定す
る。そして伝送系フィルタの逆特性のフィルタ係数を設
定したデジタルフィルタを通すことにより、ＰＣより出
力される信号波形をデジタル的に再現させることがで
き、信号波形の乱れによるミスサンプリングを低減でき
る。
波数を算出し、ＡＤ変換器の許容入力ドットクロック範
囲内で、画素周波数のＮ倍のドットクロックをＡＤ変換
器に供給して１画素をＮ個サンプリングし、そのＮ個の
サンプリングデータより伝送系フィルタの特性を測定す
る。そして伝送系フィルタの逆特性のフィルタ係数を設
定したデジタルフィルタを通すことにより、ＰＣより出
力される信号波形をデジタル的に再現させることがで
き、信号波形の乱れによるミスサンプリングを低減でき
る。
【００２２】なお、本実施例の伝送系フィルタ８ではＦ
ＩＲフィルタを例にしたが、ＩＩＲ（Infinite Impulse
Response）フィルタなど他のフィルタでもよい。
ＩＲフィルタを例にしたが、ＩＩＲ（Infinite Impulse
Response）フィルタなど他のフィルタでもよい。
【００２３】図３は本発明の第二の実施例を示すブロッ
ク図であって、第一の実施例の構成例である図１に対応
する部分には同一符号をつけている。異なる部分はＡＤ
変換器１の出力をマイコン６が受け取る信号線が無いこ
と、波形等価フィルタ２の内部構成を簡素化したこと、
およびマイコン６から波形等価フィルタ２への制御信号
が変わったことである。それ以外は第一の実施例と同じ
であるので説明は省略する。
ク図であって、第一の実施例の構成例である図１に対応
する部分には同一符号をつけている。異なる部分はＡＤ
変換器１の出力をマイコン６が受け取る信号線が無いこ
と、波形等価フィルタ２の内部構成を簡素化したこと、
およびマイコン６から波形等価フィルタ２への制御信号
が変わったことである。それ以外は第一の実施例と同じ
であるので説明は省略する。
【００２４】本実施例の特徴は、マトリクス表示装置内
のＡＤ変換器でデジタル変換を行うにあたり、入力され
る映像信号の画素周波数を算出し、ＡＤ変換器の許容入
力ドットクロック範囲内で、画素周波数のＮ倍のドット
クロックをＡＤ変換器に供給して１画素をＮ個サンプリ
ングし、そのＮ個のサンプリングデータより平均信号レ
ベルを計算するところにある。
のＡＤ変換器でデジタル変換を行うにあたり、入力され
る映像信号の画素周波数を算出し、ＡＤ変換器の許容入
力ドットクロック範囲内で、画素周波数のＮ倍のドット
クロックをＡＤ変換器に供給して１画素をＮ個サンプリ
ングし、そのＮ個のサンプリングデータより平均信号レ
ベルを計算するところにある。
【００２５】同図においてこの実施例の動作を簡単に説
明する。
明する。
【００２６】入力信号の画素周波数に対し、ＡＤ変換器
の許容入力ドットクロック範囲内でドットクロックをＮ
倍できる場合、マイコン６はＰＬＬ５のてい倍数を基本
設定値のＮ倍にする。波形等価フィルタ２はＡＤ変換器
１からのディジタル映像信号を取り込み、入力映像信号
の平均値を出力する。ただしドットクロックをＮ倍でき
ない場合、平均値を出力せずデータをスルーする。この
制御はマイコン６により制御される。詳細は後述する。
さらに信号処理部３で映像信号の画面表示位置の設定や
画面の拡大縮小処理などを行い、表示素子４で入力信号
を表示する。
の許容入力ドットクロック範囲内でドットクロックをＮ
倍できる場合、マイコン６はＰＬＬ５のてい倍数を基本
設定値のＮ倍にする。波形等価フィルタ２はＡＤ変換器
１からのディジタル映像信号を取り込み、入力映像信号
の平均値を出力する。ただしドットクロックをＮ倍でき
ない場合、平均値を出力せずデータをスルーする。この
制御はマイコン６により制御される。詳細は後述する。
さらに信号処理部３で映像信号の画面表示位置の設定や
画面の拡大縮小処理などを行い、表示素子４で入力信号
を表示する。
【００２７】図４は入力信号がドットクロックを２倍に
した時のサンプリング概念図である。破線で示した範囲
は本来の画素周期、一点鎖線で示したポイントはサンプ
リング個所を指す。この例では１画素を２個所でサンプ
リングし、その平均値を求めることで、図のようなオー
バーシュートが発生している波形についてもそのノイズ
分を低減することができる。
した時のサンプリング概念図である。破線で示した範囲
は本来の画素周期、一点鎖線で示したポイントはサンプ
リング個所を指す。この例では１画素を２個所でサンプ
リングし、その平均値を求めることで、図のようなオー
バーシュートが発生している波形についてもそのノイズ
分を低減することができる。
【００２８】図５は波形等価フィルタ２の具体例で、Ｎ
段シフトレジスタ２１、加算器２２、１／Ｎ部２３、イ
ネーブル付フリップフロップ２４、バススイッチ２５、
Ｎ分周器２６からなる。なお、図中のＮは前述のドット
クロックのＮ倍に等しい。また図６は波形等価フィルタ
２の動作を現したタイミング図で例えばＮ＝２の場合の
動作を示している。なお信号からまでは図３の同じ
番号の信号線に対応している。
段シフトレジスタ２１、加算器２２、１／Ｎ部２３、イ
ネーブル付フリップフロップ２４、バススイッチ２５、
Ｎ分周器２６からなる。なお、図中のＮは前述のドット
クロックのＮ倍に等しい。また図６は波形等価フィルタ
２の動作を現したタイミング図で例えばＮ＝２の場合の
動作を示している。なお信号からまでは図３の同じ
番号の信号線に対応している。
【００２９】図５、図６をもとに波形等価フィルタ２の
動作を説明する。またドットクロックを例えば２倍化し
た場合での説明を行うため、図５のＮを２に置き換えて
説明する。
動作を説明する。またドットクロックを例えば２倍化し
た場合での説明を行うため、図５のＮを２に置き換えて
説明する。
【００３０】波形等価フィルタ２には映像信号と例えば
画素周波数の２倍のドットクロックが入力されているも
のとする。まず２段シフトレジスタ２１で映像信号を１
段シフトしそれを加算器２２の一方に入力する（信号
）。さらに２段シフトレジスタ２１で映像信号を２段
シフトした信号を加算器２２のもう一方に入力する（信
号）。これにより加算器２２には一画素分ずれた映像
信号が入力されこれらを加算する。その出力を１／２部
２３により２で乗算する（信号）。これで信号の平均
化ができるがクロック周波数が２倍あるため半分のデー
タは不必要である。そこで２分周器２６で１／２クロッ
ク（信号）を生成しこれをイネーブル付フリップフロ
ップ２４のイネーブルに入力することで本来の周波数に
戻した平均化信号を作ることができる（信号）。
画素周波数の２倍のドットクロックが入力されているも
のとする。まず２段シフトレジスタ２１で映像信号を１
段シフトしそれを加算器２２の一方に入力する（信号
）。さらに２段シフトレジスタ２１で映像信号を２段
シフトした信号を加算器２２のもう一方に入力する（信
号）。これにより加算器２２には一画素分ずれた映像
信号が入力されこれらを加算する。その出力を１／２部
２３により２で乗算する（信号）。これで信号の平均
化ができるがクロック周波数が２倍あるため半分のデー
タは不必要である。そこで２分周器２６で１／２クロッ
ク（信号）を生成しこれをイネーブル付フリップフロ
ップ２４のイネーブルに入力することで本来の周波数に
戻した平均化信号を作ることができる（信号）。
【００３１】なお、ドットクロックを２倍化しない場合
は、バススイッチ２５を制御して２段シフトレジスタ２
１の入力をダイレクトに出力するようにする。このバス
スイッチ２５はマイコン６により入力信号に応じて制御
される。
は、バススイッチ２５を制御して２段シフトレジスタ２
１の入力をダイレクトに出力するようにする。このバス
スイッチ２５はマイコン６により入力信号に応じて制御
される。
【００３２】上記の例ではドットクロックの２倍の場合
を説明したが、Ｎ倍も同様に行う事ができる。
を説明したが、Ｎ倍も同様に行う事ができる。
【００３３】このように、入力される映像信号の画素周
波数を算出し、ＡＤ変換器の許容入力ドットクロック範
囲内で、画素周波数のＮ倍のドットクロックをＡＤ変換
器に供給して１画素をＮ個サンプリングし、そのＮ個の
サンプリングデータより平均信号レベルを計算すること
により、第一の実施例より簡単な構成で表示映像のノイ
ズを低減することができる。
波数を算出し、ＡＤ変換器の許容入力ドットクロック範
囲内で、画素周波数のＮ倍のドットクロックをＡＤ変換
器に供給して１画素をＮ個サンプリングし、そのＮ個の
サンプリングデータより平均信号レベルを計算すること
により、第一の実施例より簡単な構成で表示映像のノイ
ズを低減することができる。
【００３４】
【発明の効果】以上説明したように本発明によれば、信
号波形の乱れによるミスサンプリングを低減することが
でき、表示映像のノイズを低減することができる。
号波形の乱れによるミスサンプリングを低減することが
でき、表示映像のノイズを低減することができる。
【図１】本発明の第一実施例である表示装置を説明する
ブロック図。
ブロック図。
【図２】第一実施例の動作を説明する特性図。
【図３】本発明の第二実施例である表示装置を説明する
ブロック図。
ブロック図。
【図４】第二実施例の動作を説明する特性図。
【図５】第二実施例である表示装置の動作を説明するブ
ロック図。
ロック図。
【図６】第二実施例の動作を説明する特性図。
１…ＡＤ変換器、２…平均値処理部、３…信号処理ぶ、
４…表示素子置、５…ＰＬＬ、６…マイコン、２１…Ｎ
段シフトレジスタ、２２…加算器、２３…１／Ｎ部、２
４…イネーブル付フリップフロップ、２５…スイッチ、
２６…Ｎ分周器、５１…１／Ｍ回路、５２…比較回路、
５３…ＬＰＦ、５４…ＶＣＯ、６１…周波数判別部、６
２…信号テーブル部、６３…演算部。
４…表示素子置、５…ＰＬＬ、６…マイコン、２１…Ｎ
段シフトレジスタ、２２…加算器、２３…１／Ｎ部、２
４…イネーブル付フリップフロップ、２５…スイッチ、
２６…Ｎ分周器、５１…１／Ｍ回路、５２…比較回路、
５３…ＬＰＦ、５４…ＶＣＯ、６１…周波数判別部、６
２…信号テーブル部、６３…演算部。
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/66 Ｈ０４Ｎ 5/66 Ｃ Ｆターム(参考） 5C006 AA02 AA03 AA11 AC21 AF50 AF81 BB11 BC16 BF21 BF23 EC11 FA14 5C058 AA06 AB02 BA04 BA23 BA33 BB04 BB08 BB10 5C080 AA10 BB05 DD03 DD09 EE29 FF09 GG02 GG10 JJ02 JJ04 KK02 5C082 AA01 BA35 BB02 BC03 CA11 CA85 DA06 DA76 MM01 MM10
Claims (3)
- 【請求項１】情報処理装置の画像情報を入力する表示装
置において、 画像情報をサンプリングするために用いるクロックを生
成するサンプリングクロック発生器と、該サンプリング
クロックにより画像情報をディジタル信号に変換するＡ
Ｄ変換器と、ＡＤ変換器の出力ディジタル信号を取り込
み波形等価を求める波形等価処理部と、波形等価処理部
の出力信号を表示する表示素子と、表示装置の各種制御
を行う演算処理器とを備えた表示装置であって、 該画像情報の画素周波数のＮ倍のクロックが発生するよ
うサンプリングクロック発生器を設定し、該Ｎ倍サンプ
リングクロックを基にＡＤ変換器で量子化されたデジタ
ル信号を波形等価処理部へ入力し、波形等価処理部によ
り１画素中のＮ個のサンプリングデータを基に波形等価
を行った後表示素子へ信号を出力し、 かつ演算処理器により情報処理装置の出力画素周波数の
違いに応じて該Ｎを可変することを特徴とする表示装
置。 - 【請求項２】情報処理装置の画像情報を入力する表示装
置において、 画像情報をサンプリングするために用いるクロックを生
成するサンプリングクロック発生器と、該サンプリング
クロックにより画像情報をディジタル信号に変換するＡ
Ｄ変換器と、ＡＤ変換器の出力ディジタル信号の平均値
を求める平均値処理部と、平均値処理部の出力信号を表
示する表示素子と、表示装置の各種制御を行う演算処理
器とを備えた表示装置であって、 該画像情報の画素周波数のＮ倍のクロックが発生するよ
うサンプリングクロック発生器を設定し、該Ｎ倍サンプ
リングクロックを基にＡＤ変換器で量子化されたデジタ
ル信号を平均値処理部へ入力し、平均値処理部により１
画素中のＮ個のサンプリングデータを平均化した後表示
素子へ信号を出力し、 かつ演算処理器により情報処理装置の出力画素周波数の
違いに応じて該Ｎを可変することを特徴とする表示装
置。 - 【請求項３】請求項１において、 演算処理器によりＡＤ変換器で量子化された出力デジタ
ル信号の１画素中のＮ個のサンプリングデータを基に、
情報処理装置とＡＤ変換器の間の伝達関数値を解析し波
形等価処理部にその逆伝達関数値を設定することを特徴
とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11117658A JP2000305506A (ja) | 1999-04-26 | 1999-04-26 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11117658A JP2000305506A (ja) | 1999-04-26 | 1999-04-26 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000305506A true JP2000305506A (ja) | 2000-11-02 |
Family
ID=14717103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11117658A Pending JP2000305506A (ja) | 1999-04-26 | 1999-04-26 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000305506A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011039816A1 (ja) * | 2009-09-30 | 2011-04-07 | Ｎｅｃディスプレイソリューションズ株式会社 | 液晶表示装置、液晶パネルの駆動方法及び調整方法 |
| CN101606188B (zh) * | 2007-02-26 | 2012-03-21 | Nec显示器解决方案株式会社 | 图像显示系统、图像信号发射器和图像显示单元 |
-
1999
- 1999-04-26 JP JP11117658A patent/JP2000305506A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101606188B (zh) * | 2007-02-26 | 2012-03-21 | Nec显示器解决方案株式会社 | 图像显示系统、图像信号发射器和图像显示单元 |
| US8174516B2 (en) | 2007-02-26 | 2012-05-08 | Nec Display Solutions, Ltd. | Image display system, image signal transmitter and image display unit |
| WO2011039816A1 (ja) * | 2009-09-30 | 2011-04-07 | Ｎｅｃディスプレイソリューションズ株式会社 | 液晶表示装置、液晶パネルの駆動方法及び調整方法 |
| JP5279055B2 (ja) * | 2009-09-30 | 2013-09-04 | Ｎｅｃディスプレイソリューションズ株式会社 | 液晶表示装置、プログラム、及び液晶表示装置の調整方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1307530C (zh) | 处理显示信号的装置和方法 | |
| US6097437A (en) | Format converter | |
| US6577322B1 (en) | Method and apparatus for converting video signal resolution | |
| KR100246088B1 (ko) | 화소수변환장치 | |
| US6404422B1 (en) | Apparatus and method for automatically controlling screen status of liquid crystal display | |
| JP2000122624A (ja) | 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 | |
| KR100304899B1 (ko) | 모니터의 허용범위 초과 영상 표시장치 및 방법 | |
| JP2001324952A (ja) | 映像信号処理装置 | |
| JP2000305506A (ja) | 表示装置 | |
| JP2001159887A (ja) | 映像信号処理装置 | |
| KR100237422B1 (ko) | Lcd 모니터 표시장치 및 그 표시방법 | |
| JP2004110046A (ja) | 映像スケーリングを行う表示デバイス | |
| JP3493950B2 (ja) | 液晶表示装置 | |
| JP3326627B2 (ja) | ドットクロック位相調整装置，その方法および液晶表示装置 | |
| KR20080032828A (ko) | 영상 표시 장치 및 이를 이용한 해상도 조절 방법 | |
| JP4239475B2 (ja) | 走査線変換装置 | |
| JP2001215937A (ja) | 映像信号処理装置 | |
| JPH114406A (ja) | 画像処理装置、画像メモリの読み出し方法及びコンピュータ読み取り可能な記録媒体 | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| KR100196845B1 (ko) | 컴퓨터와텔레비젼의영상신호인터페이스장치 | |
| JPH11133939A (ja) | 表示装置 | |
| JPH08140019A (ja) | 画像表示装置 | |
| JP3409844B2 (ja) | クロック位相自動調整システムおよび方法 | |
| JP3449828B2 (ja) | ディジタルコンバーゼンス装置 | |
| KR19980024557U (ko) | Lcd 모니터의 해상도 변환장치 |