JP2000305506A - 表示装置 - Google Patents

表示装置

Info

Publication number
JP2000305506A
JP2000305506A JP11117658A JP11765899A JP2000305506A JP 2000305506 A JP2000305506 A JP 2000305506A JP 11117658 A JP11117658 A JP 11117658A JP 11765899 A JP11765899 A JP 11765899A JP 2000305506 A JP2000305506 A JP 2000305506A
Authority
JP
Japan
Prior art keywords
converter
display device
signal
pixel
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11117658A
Other languages
English (en)
Inventor
Fumio Haruna
史雄 春名
Nobuaki Kabuto
展明 甲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11117658A priority Critical patent/JP2000305506A/ja
Publication of JP2000305506A publication Critical patent/JP2000305506A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】 【課題】PCとマトリクス表示装置を接続するケーブル
の特性やマトリクス表示装置内の回路特性により映像信
号の波形が乱れてしまい、マトリクス表示装置内のAD
変換器による正確なデジタル変換が出来なくなり、表示
パネル上の映像がノイズぎみにる問題がある。 【解決手段】入力される映像信号の画素周波数を算出
し、AD変換器の許容入力ドットクロック範囲内で画素
周波数のN倍のドットクロックをAD変換器に供給して
1画素をN個サンプリングし、そのN個のサンプリング
データより伝送系フィルタの特性を測定する。そして伝
送系フィルタの逆特性のフィルタ係数を設定したデジタ
ルフィルタを通すことにより、PCより出力される信号
波形をデジタル的に再現させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は液晶プロジェクタな
どの表示装置に係わり、AD変換器のサンプリング方法
に関する。
【0002】
【従来の技術】近年、パーソナルコンピュータ(以後P
Cと呼ぶ)の普及に伴い、その画面を液晶プロジェクタ
などで拡大投射したプレゼンテーションが盛んに行われ
ている。
【0003】一般にPCの出力映像信号には、VGA
(Video Graphics Array)、SVGA(Super Video Gr
aphics Array)、XGA(Extended Video Graphics Ar
ray)、SXGA(Super Extended Video Graphics Arr
ay)など画面表示画素数の異なる信号があり、また同じ
画面表示画素数でも走査周波数(垂直周波数、水平周波
数、ドットクロック)の異なる信号がある。これらの信
号仕様はVESA(Video Electronics Standards Asso
siation)という信号規格標準化ための委員会で推奨規
格が定められている。
【0004】一方、PCの出力映像信号を表示する液晶
プロジェクタ等のマトリクス表示装置は、入力された映
像信号をAD変換器でサンプリングした後、マトリクス
表示部の表示解像度に合うように拡大縮小信号処理など
を行いマトリクス表示部を駆動する。
【0005】ここで、PCの出力映像信号はVESAの
仕様に基づいて出力されるが、画素(ドット)単位で信
号が出力されるため、AD変換器でサンプリングする場
合、画素(ドット)周期にあったサンプリングクロック
(以後ドットクロック)を発生させる必要がある。
【0006】また映像信号とドットクロックの位相差も
最適にする必要がある。即ち映像信号の立ち上がり立ち
下がりポイントをドットクロックでサンプリングしてし
まうと、本来の信号レベルではない値がAD変換器から
出力されることになる。従って、ある画素に注目した
時、最も信号が安定したポイントをサンプリングしなけ
ればならない。
【0007】
【発明が解決しようとする課題】ただし、実際にはPC
とマトリクス表示装置を接続するケーブルの特性や、マ
トリクス表示装置内の回路特性などの伝送系フィルタに
より映像信号の波形が乱れてしまい、安定したポイント
が非常に限られるようなケースも考えられる。このよう
な場合、AD変換器による正確なデジタル変換は非常に
困難となり、マトリクス表示装置のパネル上の映像がぼ
けたり、ノイズぎみの絵になってしまう原因となる。
【0008】本発明の目的は、上記問題に鑑みてなされ
たもので、マトリクス表示装置のAD変換器のサンプリ
ング精度向上を行うものである。
【0009】
【課題を解決するための手段】マトリクス表示装置内の
AD変換器でデジタル変換を行うにあたり、入力される
映像信号の画素周波数を算出し、AD変換器の許容入力
ドットクロック範囲内で画素周波数のN倍のドットクロ
ックをAD変換器に供給して1画素をN個サンプリング
し、そのN個のサンプリングデータより伝送系フィルタ
の特性を測定する。そして伝送系フィルタの逆特性のフ
ィルタ係数を設定したデジタルフィルタを通すことによ
り、PCより出力される信号波形をデジタル的に再現さ
せる。これにより信号波形の乱れによるミスサンプリン
グを低減することができ、表示映像のノイズを低減する
ことができる。
【0010】
【発明の実施の形態】本発明の第一の実施例を図1に示
す。
【0011】本実施例の特徴は、マトリクス表示装置内
のAD変換器でデジタル変換を行うにあたり、入力され
る映像信号の画素周波数を算出し、AD変換器の許容入
力ドットクロック範囲内で、画素周波数のN倍のドット
クロックをAD変換器に供給して1画素をN個サンプリ
ングし、そのN個のサンプリングデータより伝送系フィ
ルタの特性を測定する。そして伝送系フィルタの逆特性
のフィルタ係数を設定したデジタルフィルタを通すこと
により、PCより出力される信号波形をデジタル的に再
現させるところにある。
【0012】図1は本発明の第一の実施例を示すブロッ
ク図であって、AD変換器1、波形等価フィルタ2、信号
処理部3、表示素子4、PLL5、マイコン6、PC
7、伝送系フィルタ8から成る。またPLL5は1/M
回路51、比較回路52、LPF53、VCO54から
なり、マイコン6は周波数判別部61、信号テーブル部
62、演算部63からなる。
【0013】同図においてこの実施例の動作を簡単に説
明する。
【0014】PC7に接続されるケーブルの特性やその
他AD変換器1より以前の回路特性などを全て含めた伝
達特性を伝送系フィルタ8とすると、例えば図2のよう
にPC7より出力される映像信号(図中)はこの伝送
系フィルタ8を通過するとリンギングのかかった波形
(図中)となる。これを例えば伝達関数を用いて表す
と、伝送系フィルタ8の入力をX(z)、出力をY
(z)、伝達関数をF(z)とすると、Y(z)=F
(z)X(z)で表すことができる。
【0015】一方、マイコン6は、入力映像信号の水平
同期信号(以後Hsync)と垂直同期信号(以後Vsync)の
周波数を周波数判別部61で測定してその信号規格を判
別し、演算部63はその信号規格に対応する各種設定デ
ータを信号テーブル部62より取得する。この時入力信
号の画素周波数に対し、AD変換器1の許容入力ドット
クロック範囲内でドットクロックをN倍できる場合、P
LL5のてい倍数を基本設定値のN倍にする。またドッ
トクロックをN倍できない場合、PLL5のてい倍数を
基本設定値にする。てい倍数の設定はPLL5の1/M
回路51を設定する。1/M回路51はカウンタで構成
されており、入力される信号をM分周するものである。
PLL回路5は、まずHsyncを入力して比較回路52、
LPF53、VCO54、1/M回路51からなるPL
Lループを形成する。PLLループは入力HsyncをMて
い倍してVCO54より出力する。このVCO54出力
がドットクロックとなり、AD変換器1に供給される。
例えばHsyncが60KHz、N=1312の場合、ドッ
トクロックは60K×1312=78.7MHzとな
る。
【0016】またAD変換器1の入力ドットクロックの
許容範囲が例えば160MHzとする。その場合、信号
画素周期が80MHz以下の映像信号については画素周
波数のN倍のドットクロックをAD変換器1に供給にす
る。例えばXGA75Hzの画素周波数は78.7MH
zであるので2倍の157.4MHz、SVGA72H
zの画素周波数は50MHzであるので3倍の150M
Hz、VGA60Hzの画素周波数は25.2MHzで
あるので6倍の151.2MHzとする。
【0017】ここでAD変換器1の許容入力ドットクロ
ック範囲内でドットクロックをN倍した場合、マイコン
6は1画素をN個にサンプリングされた信号データをA
D変換器1より受け取り、演算部63で伝送系フィルタ
8によりリンギングのかかった波形を解析し、伝送系フ
ィルタ8の伝達関数F(z)を計算する。そしてこの逆
関数であるF-1(z)を求め、その係数を波形等価フィ
ルタ2に設定する。波形等価フィルタ2は例えば一般的
な有限インパルス応答フィルタであるFIR(Finite I
mpulse Response)フィルタで構成されており、係数を
設定することで逆関数であるF-1(z)をデジタル的に
実現する。この波形等価フィルタ2を通過することで、
図2の信号ようにPC7の基の信号を時間的な遅れは
あるものの再現させることができる。これを例えば伝達
関数を用いて表すと、波形等価フィルタ2の入力をX1
(z)、出力をY1(z)、伝達関数をF-1(z)とす
ると
【0018】
【数1】 Y1(z)=F-1(z)X1(z) ここで X1(z)=Y(z)=F(z)X(z) を代入すると、 Y1(z)=F-1(z)F(z)X(z)=X(z) となり、基の入力信号が再現されることが解る。
【0019】その後さらに信号処理部3で映像信号の画
面表示位置の設定や画面の拡大縮小処理などを行い、表
示素子4で入力信号を表示する。
【0020】なお、AD変換器1の許容入力ドットクロ
ック範囲内でドットクロックをN倍できない場合、波形
等価フィルタ2は信号を透過するように係数を設定す
る。
【0021】このように、入力される映像信号の画素周
波数を算出し、AD変換器の許容入力ドットクロック範
囲内で、画素周波数のN倍のドットクロックをAD変換
器に供給して1画素をN個サンプリングし、そのN個の
サンプリングデータより伝送系フィルタの特性を測定す
る。そして伝送系フィルタの逆特性のフィルタ係数を設
定したデジタルフィルタを通すことにより、PCより出
力される信号波形をデジタル的に再現させることがで
き、信号波形の乱れによるミスサンプリングを低減でき
る。
【0022】なお、本実施例の伝送系フィルタ8ではF
IRフィルタを例にしたが、IIR(Infinite Impulse
Response)フィルタなど他のフィルタでもよい。
【0023】図3は本発明の第二の実施例を示すブロッ
ク図であって、第一の実施例の構成例である図1に対応
する部分には同一符号をつけている。異なる部分はAD
変換器1の出力をマイコン6が受け取る信号線が無いこ
と、波形等価フィルタ2の内部構成を簡素化したこと、
およびマイコン6から波形等価フィルタ2への制御信号
が変わったことである。それ以外は第一の実施例と同じ
であるので説明は省略する。
【0024】本実施例の特徴は、マトリクス表示装置内
のAD変換器でデジタル変換を行うにあたり、入力され
る映像信号の画素周波数を算出し、AD変換器の許容入
力ドットクロック範囲内で、画素周波数のN倍のドット
クロックをAD変換器に供給して1画素をN個サンプリ
ングし、そのN個のサンプリングデータより平均信号レ
ベルを計算するところにある。
【0025】同図においてこの実施例の動作を簡単に説
明する。
【0026】入力信号の画素周波数に対し、AD変換器
の許容入力ドットクロック範囲内でドットクロックをN
倍できる場合、マイコン6はPLL5のてい倍数を基本
設定値のN倍にする。波形等価フィルタ2はAD変換器
1からのディジタル映像信号を取り込み、入力映像信号
の平均値を出力する。ただしドットクロックをN倍でき
ない場合、平均値を出力せずデータをスルーする。この
制御はマイコン6により制御される。詳細は後述する。
さらに信号処理部3で映像信号の画面表示位置の設定や
画面の拡大縮小処理などを行い、表示素子4で入力信号
を表示する。
【0027】図4は入力信号がドットクロックを2倍に
した時のサンプリング概念図である。破線で示した範囲
は本来の画素周期、一点鎖線で示したポイントはサンプ
リング個所を指す。この例では1画素を2個所でサンプ
リングし、その平均値を求めることで、図のようなオー
バーシュートが発生している波形についてもそのノイズ
分を低減することができる。
【0028】図5は波形等価フィルタ2の具体例で、N
段シフトレジスタ21、加算器22、1/N部23、イ
ネーブル付フリップフロップ24、バススイッチ25、
N分周器26からなる。なお、図中のNは前述のドット
クロックのN倍に等しい。また図6は波形等価フィルタ
2の動作を現したタイミング図で例えばN=2の場合の
動作を示している。なお信号からまでは図3の同じ
番号の信号線に対応している。
【0029】図5、図6をもとに波形等価フィルタ2の
動作を説明する。またドットクロックを例えば2倍化し
た場合での説明を行うため、図5のNを2に置き換えて
説明する。
【0030】波形等価フィルタ2には映像信号と例えば
画素周波数の2倍のドットクロックが入力されているも
のとする。まず2段シフトレジスタ21で映像信号を1
段シフトしそれを加算器22の一方に入力する(信号
)。さらに2段シフトレジスタ21で映像信号を2段
シフトした信号を加算器22のもう一方に入力する(信
号)。これにより加算器22には一画素分ずれた映像
信号が入力されこれらを加算する。その出力を1/2部
23により2で乗算する(信号)。これで信号の平均
化ができるがクロック周波数が2倍あるため半分のデー
タは不必要である。そこで2分周器26で1/2クロッ
ク(信号)を生成しこれをイネーブル付フリップフロ
ップ24のイネーブルに入力することで本来の周波数に
戻した平均化信号を作ることができる(信号)。
【0031】なお、ドットクロックを2倍化しない場合
は、バススイッチ25を制御して2段シフトレジスタ2
1の入力をダイレクトに出力するようにする。このバス
スイッチ25はマイコン6により入力信号に応じて制御
される。
【0032】上記の例ではドットクロックの2倍の場合
を説明したが、N倍も同様に行う事ができる。
【0033】このように、入力される映像信号の画素周
波数を算出し、AD変換器の許容入力ドットクロック範
囲内で、画素周波数のN倍のドットクロックをAD変換
器に供給して1画素をN個サンプリングし、そのN個の
サンプリングデータより平均信号レベルを計算すること
により、第一の実施例より簡単な構成で表示映像のノイ
ズを低減することができる。
【0034】
【発明の効果】以上説明したように本発明によれば、信
号波形の乱れによるミスサンプリングを低減することが
でき、表示映像のノイズを低減することができる。
【図面の簡単な説明】
【図1】本発明の第一実施例である表示装置を説明する
ブロック図。
【図2】第一実施例の動作を説明する特性図。
【図3】本発明の第二実施例である表示装置を説明する
ブロック図。
【図4】第二実施例の動作を説明する特性図。
【図5】第二実施例である表示装置の動作を説明するブ
ロック図。
【図6】第二実施例の動作を説明する特性図。
【符号の説明】
1…AD変換器、2…平均値処理部、3…信号処理ぶ、
4…表示素子置、5…PLL、6…マイコン、21…N
段シフトレジスタ、22…加算器、23…1/N部、2
4…イネーブル付フリップフロップ、25…スイッチ、
26…N分周器、51…1/M回路、52…比較回路、
53…LPF、54…VCO、61…周波数判別部、6
2…信号テーブル部、63…演算部。
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H04N 5/66 H04N 5/66 C Fターム(参考) 5C006 AA02 AA03 AA11 AC21 AF50 AF81 BB11 BC16 BF21 BF23 EC11 FA14 5C058 AA06 AB02 BA04 BA23 BA33 BB04 BB08 BB10 5C080 AA10 BB05 DD03 DD09 EE29 FF09 GG02 GG10 JJ02 JJ04 KK02 5C082 AA01 BA35 BB02 BC03 CA11 CA85 DA06 DA76 MM01 MM10

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】情報処理装置の画像情報を入力する表示装
    置において、 画像情報をサンプリングするために用いるクロックを生
    成するサンプリングクロック発生器と、該サンプリング
    クロックにより画像情報をディジタル信号に変換するA
    D変換器と、AD変換器の出力ディジタル信号を取り込
    み波形等価を求める波形等価処理部と、波形等価処理部
    の出力信号を表示する表示素子と、表示装置の各種制御
    を行う演算処理器とを備えた表示装置であって、 該画像情報の画素周波数のN倍のクロックが発生するよ
    うサンプリングクロック発生器を設定し、該N倍サンプ
    リングクロックを基にAD変換器で量子化されたデジタ
    ル信号を波形等価処理部へ入力し、波形等価処理部によ
    り1画素中のN個のサンプリングデータを基に波形等価
    を行った後表示素子へ信号を出力し、 かつ演算処理器により情報処理装置の出力画素周波数の
    違いに応じて該Nを可変することを特徴とする表示装
    置。
  2. 【請求項2】情報処理装置の画像情報を入力する表示装
    置において、 画像情報をサンプリングするために用いるクロックを生
    成するサンプリングクロック発生器と、該サンプリング
    クロックにより画像情報をディジタル信号に変換するA
    D変換器と、AD変換器の出力ディジタル信号の平均値
    を求める平均値処理部と、平均値処理部の出力信号を表
    示する表示素子と、表示装置の各種制御を行う演算処理
    器とを備えた表示装置であって、 該画像情報の画素周波数のN倍のクロックが発生するよ
    うサンプリングクロック発生器を設定し、該N倍サンプ
    リングクロックを基にAD変換器で量子化されたデジタ
    ル信号を平均値処理部へ入力し、平均値処理部により1
    画素中のN個のサンプリングデータを平均化した後表示
    素子へ信号を出力し、 かつ演算処理器により情報処理装置の出力画素周波数の
    違いに応じて該Nを可変することを特徴とする表示装
    置。
  3. 【請求項3】請求項1において、 演算処理器によりAD変換器で量子化された出力デジタ
    ル信号の1画素中のN個のサンプリングデータを基に、
    情報処理装置とAD変換器の間の伝達関数値を解析し波
    形等価処理部にその逆伝達関数値を設定することを特徴
    とする表示装置。
JP11117658A 1999-04-26 1999-04-26 表示装置 Pending JP2000305506A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11117658A JP2000305506A (ja) 1999-04-26 1999-04-26 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11117658A JP2000305506A (ja) 1999-04-26 1999-04-26 表示装置

Publications (1)

Publication Number Publication Date
JP2000305506A true JP2000305506A (ja) 2000-11-02

Family

ID=14717103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11117658A Pending JP2000305506A (ja) 1999-04-26 1999-04-26 表示装置

Country Status (1)

Country Link
JP (1) JP2000305506A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011039816A1 (ja) * 2009-09-30 2011-04-07 Necディスプレイソリューションズ株式会社 液晶表示装置、液晶パネルの駆動方法及び調整方法
CN101606188B (zh) * 2007-02-26 2012-03-21 Nec显示器解决方案株式会社 图像显示系统、图像信号发射器和图像显示单元

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101606188B (zh) * 2007-02-26 2012-03-21 Nec显示器解决方案株式会社 图像显示系统、图像信号发射器和图像显示单元
US8174516B2 (en) 2007-02-26 2012-05-08 Nec Display Solutions, Ltd. Image display system, image signal transmitter and image display unit
WO2011039816A1 (ja) * 2009-09-30 2011-04-07 Necディスプレイソリューションズ株式会社 液晶表示装置、液晶パネルの駆動方法及び調整方法
JP5279055B2 (ja) * 2009-09-30 2013-09-04 Necディスプレイソリューションズ株式会社 液晶表示装置、プログラム、及び液晶表示装置の調整方法

Similar Documents

Publication Publication Date Title
CN1307530C (zh) 处理显示信号的装置和方法
US6097437A (en) Format converter
US6577322B1 (en) Method and apparatus for converting video signal resolution
KR100246088B1 (ko) 화소수변환장치
US6404422B1 (en) Apparatus and method for automatically controlling screen status of liquid crystal display
JP2000122624A (ja) 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置
KR100304899B1 (ko) 모니터의 허용범위 초과 영상 표시장치 및 방법
JP2001324952A (ja) 映像信号処理装置
JP2000305506A (ja) 表示装置
JP2001159887A (ja) 映像信号処理装置
KR100237422B1 (ko) Lcd 모니터 표시장치 및 그 표시방법
JP2004110046A (ja) 映像スケーリングを行う表示デバイス
JP3493950B2 (ja) 液晶表示装置
JP3326627B2 (ja) ドットクロック位相調整装置,その方法および液晶表示装置
KR20080032828A (ko) 영상 표시 장치 및 이를 이용한 해상도 조절 방법
JP4239475B2 (ja) 走査線変換装置
JP2001215937A (ja) 映像信号処理装置
JPH114406A (ja) 画像処理装置、画像メモリの読み出し方法及びコンピュータ読み取り可能な記録媒体
KR100266164B1 (ko) 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof)
KR100196845B1 (ko) 컴퓨터와텔레비젼의영상신호인터페이스장치
JPH11133939A (ja) 表示装置
JPH08140019A (ja) 画像表示装置
JP3409844B2 (ja) クロック位相自動調整システムおよび方法
JP3449828B2 (ja) ディジタルコンバーゼンス装置
KR19980024557U (ko) Lcd 모니터의 해상도 변환장치