JP3493950B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3493950B2 JP3493950B2 JP13207597A JP13207597A JP3493950B2 JP 3493950 B2 JP3493950 B2 JP 3493950B2 JP 13207597 A JP13207597 A JP 13207597A JP 13207597 A JP13207597 A JP 13207597A JP 3493950 B2 JP3493950 B2 JP 3493950B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- crystal display
- enable signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、液晶ディスプレイ
における画面の表示位置および表示サイズの自動的な最
適化手段を備えた液晶表示装置（国際特許分類 Ｇ０９
Ｇ １／１４）に関するものである。
における画面の表示位置および表示サイズの自動的な最
適化手段を備えた液晶表示装置（国際特許分類 Ｇ０９
Ｇ １／１４）に関するものである。
【０００２】
【従来の技術】従来、コンピュータ等の信号源から発生
する信号を液晶表示画面に表示する際に、信号源から発
生した水平および垂直同期信号と映像信号との位相差
は、一般的に信号源の種類によって異なるために、液晶
表示画面上で表示される画像の位置もまた異なるので、
これを自動的に調整するために、例えば特開平７−２１
９４８６号公報に示されるように、入力水平および垂直
同期信号を元にして液晶表示装置の駆動のためのパルス
と、信号源から発生された映像信号をコンパレータ等を
用いて一定レベルでスライスした信号を生成しておき、
ＡＮＤ回路を用いて上記の液晶表示装置駆動パルスとコ
ンパレータの出力信号との位相を比較し、比較結果をＣ
ＰＵへフィードバックし、ＣＰＵはその位相比較結果を
もとにして上記の液晶表示装置駆動パルスの位相を制御
することで、自動的に液晶画面上の位置の制御が行われ
ていた。
する信号を液晶表示画面に表示する際に、信号源から発
生した水平および垂直同期信号と映像信号との位相差
は、一般的に信号源の種類によって異なるために、液晶
表示画面上で表示される画像の位置もまた異なるので、
これを自動的に調整するために、例えば特開平７−２１
９４８６号公報に示されるように、入力水平および垂直
同期信号を元にして液晶表示装置の駆動のためのパルス
と、信号源から発生された映像信号をコンパレータ等を
用いて一定レベルでスライスした信号を生成しておき、
ＡＮＤ回路を用いて上記の液晶表示装置駆動パルスとコ
ンパレータの出力信号との位相を比較し、比較結果をＣ
ＰＵへフィードバックし、ＣＰＵはその位相比較結果を
もとにして上記の液晶表示装置駆動パルスの位相を制御
することで、自動的に液晶画面上の位置の制御が行われ
ていた。
【０００３】この従来の自動位置調整の目的は、ユーザ
ーが表示される画面を見ながら、画面表示位置を表示位
置調整手段で調整するという手間を省き、それと共に画
面表示位置の調整用スイッチのような調整手段を不要と
することにある。
ーが表示される画面を見ながら、画面表示位置を表示位
置調整手段で調整するという手間を省き、それと共に画
面表示位置の調整用スイッチのような調整手段を不要と
することにある。
【０００４】しかしながら、信号源から発生する信号の
タイミング、すなわち１水平期間当たりの画素データ数
および１垂直期間当たりのライン数もまた多種多様であ
るため、液晶表示装置が有する画素数とは一般的には一
致しないので、単に映像信号をＡ／Ｄ変換してディジタ
ルとなったＲＧＢ信号を液晶表示画面へ伝達するだけで
は、表示領域を１００％使用して表示すること（以下、
ジャストスキャンと記す）ができない。よってジャスト
スキャンを行うためには、入力信号に対してスキャン変
換、すなわち１水平期間のデータ数および１垂直期間の
ライン数が、使用する液晶表示画面の画素数と一致させ
るような処理を施さなければならない。
タイミング、すなわち１水平期間当たりの画素データ数
および１垂直期間当たりのライン数もまた多種多様であ
るため、液晶表示装置が有する画素数とは一般的には一
致しないので、単に映像信号をＡ／Ｄ変換してディジタ
ルとなったＲＧＢ信号を液晶表示画面へ伝達するだけで
は、表示領域を１００％使用して表示すること（以下、
ジャストスキャンと記す）ができない。よってジャスト
スキャンを行うためには、入力信号に対してスキャン変
換、すなわち１水平期間のデータ数および１垂直期間の
ライン数が、使用する液晶表示画面の画素数と一致させ
るような処理を施さなければならない。
【０００５】このように、多種多様なタイミングの表示
にあたって、液晶表示装置を用いつつ、かつジャストス
キャンを行うためには、画像が液晶の表示領域の中央に
正確に位置するような液晶表示装置駆動パルスの位相設
定を行うことのみならず、信号源のタイミングに応じて
最適なスキャン変換率の設定をも行わなければならな
い。しかしながら、 従来における自動位置調整は、入
力信号源のタイミング、特に水平周波数と液晶表示装置
を駆動する水平パルスの周波数が同一にできる場合、す
なわちスキャン変換を実施しなくてもよい場合にしか適
応できないため、表示の位置の自動調整しか実施するこ
とができず、表示サイズの自動調整ができない。
にあたって、液晶表示装置を用いつつ、かつジャストス
キャンを行うためには、画像が液晶の表示領域の中央に
正確に位置するような液晶表示装置駆動パルスの位相設
定を行うことのみならず、信号源のタイミングに応じて
最適なスキャン変換率の設定をも行わなければならな
い。しかしながら、 従来における自動位置調整は、入
力信号源のタイミング、特に水平周波数と液晶表示装置
を駆動する水平パルスの周波数が同一にできる場合、す
なわちスキャン変換を実施しなくてもよい場合にしか適
応できないため、表示の位置の自動調整しか実施するこ
とができず、表示サイズの自動調整ができない。
【０００６】また、入力信号源の周波数と液晶表示装置
を駆動するパルスの周波数が同一にできる場合、すなわ
ち入力映像信号の有効画素数と液晶表示装置の有効画素
数が同一の場合でも、入力映像信号を生成した元々のク
ロック周波数がいかほどであるかは、一般に信号源毎に
異なり、画像を正確に液晶表示画面上で再現するために
は、信号源側のドットクロック周波数とＡ／Ｄ変換時の
サンプリングクロック周波数とを完全に一致させなけれ
ばならないのであるが、従来における液晶表示装置は、
Ａ／Ｄ変換時のサンプリングクロック周波数の自動調整
手段を持っていない。
を駆動するパルスの周波数が同一にできる場合、すなわ
ち入力映像信号の有効画素数と液晶表示装置の有効画素
数が同一の場合でも、入力映像信号を生成した元々のク
ロック周波数がいかほどであるかは、一般に信号源毎に
異なり、画像を正確に液晶表示画面上で再現するために
は、信号源側のドットクロック周波数とＡ／Ｄ変換時の
サンプリングクロック周波数とを完全に一致させなけれ
ばならないのであるが、従来における液晶表示装置は、
Ａ／Ｄ変換時のサンプリングクロック周波数の自動調整
手段を持っていない。
【０００７】
【発明が解決しようとする課題】このように、従来の液
晶表示装置では、信号源のタイミングは多種多様であり
液晶表示画面上ではスキャン変換を行い、かつスキャン
変換率を最適に設定しなければジャストスキャンにはな
らないという現状に相反して、任意の信号タイミングに
対して位置とサイズの自動調整ができない。また、スキ
ャン変換の必要がない信号に限定しても、信号源側のド
ットクロック周波数とＡ／Ｄ変換時のサンプリングクロ
ック周波数を一致させる手段を持っていないために、多
種多様の信号源から生成される映像信号を正確に表示す
るためには、結局のところユーザーが表示される画面を
見ながら画面表示位置とサイズまたはサンプリングクロ
ックの周波数を調整しなければならず、それと共に画面
表示位置、サイズ、サンプリングクロック周波数の調整
用スイッチのような調整手段が必要となり、操作手段の
構成が複雑化してしまうという問題があった。
晶表示装置では、信号源のタイミングは多種多様であり
液晶表示画面上ではスキャン変換を行い、かつスキャン
変換率を最適に設定しなければジャストスキャンにはな
らないという現状に相反して、任意の信号タイミングに
対して位置とサイズの自動調整ができない。また、スキ
ャン変換の必要がない信号に限定しても、信号源側のド
ットクロック周波数とＡ／Ｄ変換時のサンプリングクロ
ック周波数を一致させる手段を持っていないために、多
種多様の信号源から生成される映像信号を正確に表示す
るためには、結局のところユーザーが表示される画面を
見ながら画面表示位置とサイズまたはサンプリングクロ
ックの周波数を調整しなければならず、それと共に画面
表示位置、サイズ、サンプリングクロック周波数の調整
用スイッチのような調整手段が必要となり、操作手段の
構成が複雑化してしまうという問題があった。
【０００８】本発明はこの問題に鑑み、液晶表示部を用
いた映像表示において、多種多様なタイミングに対して
画面位置、サイズ、サンプリングクロック周波数が最適
となるように、自動的に画面の位置とサイズとサンプリ
ングクロック周波数を調整することが可能な映像表示装
置を提供することを目的とする。
いた映像表示において、多種多様なタイミングに対して
画面位置、サイズ、サンプリングクロック周波数が最適
となるように、自動的に画面の位置とサイズとサンプリ
ングクロック周波数を調整することが可能な映像表示装
置を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明の液晶表示装置は、ディジタルＲＧＢ信号を
液晶表示部に表示可能なようにスキャン変換するスキャ
ン変換回路と、前記液晶表示部の表示期間を示すイネー
ブル信号を生成するイネーブル信号生成手段と、前記ス
キャン変換されたディジタルＲＧＢ信号と前記イネーブ
ル信号との位相を比較し、その結果を比較信号として出
力する比較手段とを備え、前記比較手段からの比較信号
に応じて前記スキャン変換の変換率、および前記イネー
ブル信号の位相を変更することによって、前記ディジタ
ルＲＧＢ信号の前記液晶表示部上における映像の表示位
置と表示サイズを自動的に調整するようにしたものであ
り、又、液晶表示部に表示可能なようにＡ／Ｄ変換およ
び必要に応じてスキャン変換されたディジタルＲＧＢ信
号と、液晶表示装置の表示期間を示すイネーブル信号の
位相を比較し、その結果に応じたスキャン変換の変換率
の変更、イネーブル信号の位相の変更、およびＡ／Ｄ変
換のサンプリングクロック周波数の変更によって、液晶
表示装置上における映像の表示位置と表示サイズとＡ／
Ｄ変換のサンプリングクロック周波数を自動的に調整す
るようにしたものであります。その結果、多種多様なタ
イミングに対して、表示位置の調整だけではなく、画面
の位置、サイズ、Ａ／Ｄ変換のサンプリングクロック周
波数を自動的に調整することができるという作用効果が
得られるものであります。
に、本発明の液晶表示装置は、ディジタルＲＧＢ信号を
液晶表示部に表示可能なようにスキャン変換するスキャ
ン変換回路と、前記液晶表示部の表示期間を示すイネー
ブル信号を生成するイネーブル信号生成手段と、前記ス
キャン変換されたディジタルＲＧＢ信号と前記イネーブ
ル信号との位相を比較し、その結果を比較信号として出
力する比較手段とを備え、前記比較手段からの比較信号
に応じて前記スキャン変換の変換率、および前記イネー
ブル信号の位相を変更することによって、前記ディジタ
ルＲＧＢ信号の前記液晶表示部上における映像の表示位
置と表示サイズを自動的に調整するようにしたものであ
り、又、液晶表示部に表示可能なようにＡ／Ｄ変換およ
び必要に応じてスキャン変換されたディジタルＲＧＢ信
号と、液晶表示装置の表示期間を示すイネーブル信号の
位相を比較し、その結果に応じたスキャン変換の変換率
の変更、イネーブル信号の位相の変更、およびＡ／Ｄ変
換のサンプリングクロック周波数の変更によって、液晶
表示装置上における映像の表示位置と表示サイズとＡ／
Ｄ変換のサンプリングクロック周波数を自動的に調整す
るようにしたものであります。その結果、多種多様なタ
イミングに対して、表示位置の調整だけではなく、画面
の位置、サイズ、Ａ／Ｄ変換のサンプリングクロック周
波数を自動的に調整することができるという作用効果が
得られるものであります。
【００１０】
【発明の実施の形態】本発明は、液晶表示部に表示可能
なようにスキャン変換されたディジタルＲＧＢ信号と、
前記液晶表示部の表示期間を示すイネーブル信号との位
相を比較し、その結果に応じて前記スキャン変換の変換
率、および前記イネーブル信号の位相を変更することに
よって、前記液晶表示部上における映像の表示位置と表
示サイズを自動的に調整することを特徴とするものであ
り、多種多様の信号タイミングに対して自動的に最適な
位置とサイズの設定を行うことで、ユーザーが表示され
る画面を見ながら画面表示位置、サイズ、サンプリング
クロック周波数を手動で調整するという手間を省き、そ
れと共に画面表示位置、サイズ、サンプリングクロック
周波数の調整用スイッチのような調整手段が不要となる
ものである。
なようにスキャン変換されたディジタルＲＧＢ信号と、
前記液晶表示部の表示期間を示すイネーブル信号との位
相を比較し、その結果に応じて前記スキャン変換の変換
率、および前記イネーブル信号の位相を変更することに
よって、前記液晶表示部上における映像の表示位置と表
示サイズを自動的に調整することを特徴とするものであ
り、多種多様の信号タイミングに対して自動的に最適な
位置とサイズの設定を行うことで、ユーザーが表示され
る画面を見ながら画面表示位置、サイズ、サンプリング
クロック周波数を手動で調整するという手間を省き、そ
れと共に画面表示位置、サイズ、サンプリングクロック
周波数の調整用スイッチのような調整手段が不要となる
ものである。
【００１１】以下に、本発明の一実施の形態について、
図１、図２、図３、図４、図５、図６、図７、図８を用
いて説明する。
図１、図２、図３、図４、図５、図６、図７、図８を用
いて説明する。
【００１２】（実施の形態１）図１において、入力アナ
ログ映像信号は、Ａ／Ｄ変換器１５〜１７によってディ
ジタル映像信号へと変換される。Ａ／Ｄ変換器１５〜１
７のサンプリングクロックＡＤＣＫはＰＬＬ回路１８に
よって生成される。ＰＬＬ回路１８は、入力水平同期信
号Ｈを逓倍することでＡＤＣＫを生成する。逓倍の倍率
の設定は、制御信号ＰＬＬＣＴによって行われる。
ログ映像信号は、Ａ／Ｄ変換器１５〜１７によってディ
ジタル映像信号へと変換される。Ａ／Ｄ変換器１５〜１
７のサンプリングクロックＡＤＣＫはＰＬＬ回路１８に
よって生成される。ＰＬＬ回路１８は、入力水平同期信
号Ｈを逓倍することでＡＤＣＫを生成する。逓倍の倍率
の設定は、制御信号ＰＬＬＣＴによって行われる。
【００１３】図１のスキャン変換回路１は、入力ディジ
タル映像信号の水平画素数および垂直画素数を、液晶表
示部２が表示可能な画素数へと変換するためのものであ
り、スキャン変換率（変換前の画素数と変換後の画素数
の比率）は制御信号ＳＣＴにて設定される。スキャン変
換後のディジタル映像信号はＲ’、Ｇ’、Ｂ’で、それ
ぞれ６ビットである。
タル映像信号の水平画素数および垂直画素数を、液晶表
示部２が表示可能な画素数へと変換するためのものであ
り、スキャン変換率（変換前の画素数と変換後の画素数
の比率）は制御信号ＳＣＴにて設定される。スキャン変
換後のディジタル映像信号はＲ’、Ｇ’、Ｂ’で、それ
ぞれ６ビットである。
【００１４】図１の液晶表示部２は、Ｒ’、Ｇ’、Ｂ’
それぞれ６ビットのディジタル映像信号をカラー表示す
るもので、制御信号として水平同期信号ＨＰ、垂直同期
信号ＶＰ、及び液晶表示部２の表示期間のみＨレベルと
なるイネーブル信号ＥＮＢＰ、およびクロックＣＬＫを
必要とする。水平同期信号ＨＰの周波数および垂直同期
信号ＶＰの周波数は、信号源の水平同期および垂直同期
の周波数と一致するとは限らない。これは信号源と液晶
表示部２の間にスキャン変換回路１が挿入されているた
めである。イネーブル信号ＥＮＢＰがＨレベルとなる期
間が、液晶表示部２における表示期間を示しているた
め、液晶表示部２へ入力されるディジタル信号Ｒ’、
Ｇ’、Ｂ’の表示器間とイネーブル信号ＥＮＢＰがＨレ
ベルとなる期間が完全に一致すれば、画面上の画像は必
然的に最適化（ジャストスキャン）される。
それぞれ６ビットのディジタル映像信号をカラー表示す
るもので、制御信号として水平同期信号ＨＰ、垂直同期
信号ＶＰ、及び液晶表示部２の表示期間のみＨレベルと
なるイネーブル信号ＥＮＢＰ、およびクロックＣＬＫを
必要とする。水平同期信号ＨＰの周波数および垂直同期
信号ＶＰの周波数は、信号源の水平同期および垂直同期
の周波数と一致するとは限らない。これは信号源と液晶
表示部２の間にスキャン変換回路１が挿入されているた
めである。イネーブル信号ＥＮＢＰがＨレベルとなる期
間が、液晶表示部２における表示期間を示しているた
め、液晶表示部２へ入力されるディジタル信号Ｒ’、
Ｇ’、Ｂ’の表示器間とイネーブル信号ＥＮＢＰがＨレ
ベルとなる期間が完全に一致すれば、画面上の画像は必
然的に最適化（ジャストスキャン）される。
【００１５】図１のクロック信号ＣＬＫは、Ａ／Ｄ変換
のサンプリングクロックＡＤＣＫとは周波数が異なって
もよい。
のサンプリングクロックＡＤＣＫとは周波数が異なって
もよい。
【００１６】図１のＯＲ３は、スキャン変換回路２の出
力ディジタル信号Ｒ’、Ｇ’、Ｂ’のそれぞれ最上位ビ
ットのＯＲをとるためのものであり、ＯＲ３の出力信号
は、ＲＧＢ信号の表示期間はＨとなり、ブランキング期
間はＬとなる。
力ディジタル信号Ｒ’、Ｇ’、Ｂ’のそれぞれ最上位ビ
ットのＯＲをとるためのものであり、ＯＲ３の出力信号
は、ＲＧＢ信号の表示期間はＨとなり、ブランキング期
間はＬとなる。
【００１７】図１のカウンター４は液晶表示部２を駆動
するクロックＣＬＫをカウントすることで、液晶表示部
２の水平同期信号ＨＰ、イネーブル信号ＥＮＢＰの元と
なる信号ＨＥＮＢ、水平同期信号ＨＰに対して位相がず
れた信号ＨＰ２を生成する。それぞれの信号の位相設定
は制御信号ＨＣＣＴによって行われる。
するクロックＣＬＫをカウントすることで、液晶表示部
２の水平同期信号ＨＰ、イネーブル信号ＥＮＢＰの元と
なる信号ＨＥＮＢ、水平同期信号ＨＰに対して位相がず
れた信号ＨＰ２を生成する。それぞれの信号の位相設定
は制御信号ＨＣＣＴによって行われる。
【００１８】図１のカウンター５は、カウンター４にて
発生した信号ＨＰ（液晶表示部２の水平同期信号であ
る）をカウントすることで、液晶表示部２の垂直同期信
号ＶＰ、およびイネーブル信号ＥＮＢＰの元となる信号
ＶＥＮＢを生成する。それぞれの信号の位相設定は制御
信号ＶＣＣＴによって行われる。
発生した信号ＨＰ（液晶表示部２の水平同期信号であ
る）をカウントすることで、液晶表示部２の垂直同期信
号ＶＰ、およびイネーブル信号ＥＮＢＰの元となる信号
ＶＥＮＢを生成する。それぞれの信号の位相設定は制御
信号ＶＣＣＴによって行われる。
【００１９】ＡＮＤ６は、カウンター４にて生成された
信号ＨＥＮＢとカウンター５にて生成された信号ＶＥＮ
ＢのＡＮＤをとることで、液晶表示部２のイネーブル信
号ＥＮＢＰを生成するためのものである。
信号ＨＥＮＢとカウンター５にて生成された信号ＶＥＮ
ＢのＡＮＤをとることで、液晶表示部２のイネーブル信
号ＥＮＢＰを生成するためのものである。
【００２０】図１の７〜１３はフリップフロップであ
る。フリップフロップ７は、ＯＲ３の出力信号をクロッ
クＣＬＫの立ち上がりで再度同期をとるためのものであ
る。出力信号はＹである。
る。フリップフロップ７は、ＯＲ３の出力信号をクロッ
クＣＬＫの立ち上がりで再度同期をとるためのものであ
る。出力信号はＹである。
【００２１】フリップフロップ８およびＮＯＴ１５は、
イネーブル信号ＥＮＢＰをクロックＣＬＫの立ち下がり
で同期をとるためのものである。出力信号は、非反転側
がＥＮＢＰ２であり、反転側が／ＥＮＢＰ２である。
イネーブル信号ＥＮＢＰをクロックＣＬＫの立ち下がり
で同期をとるためのものである。出力信号は、非反転側
がＥＮＢＰ２であり、反転側が／ＥＮＢＰ２である。
【００２２】フリップフロップ９は、イネーブル信号Ｅ
ＮＢＰの元となる信号ＶＥＮＢの位相をずらすためのも
ので、信号ＶＥＮＢを信号ＨＰ２（水平同期信号ＨＰに
対して位相がずれている）の立ち上がりで同期をとる。
出力信号は、非反転側がＶＥＮＢ２であり、反転側が／
ＶＥＮＢ２である。
ＮＢＰの元となる信号ＶＥＮＢの位相をずらすためのも
ので、信号ＶＥＮＢを信号ＨＰ２（水平同期信号ＨＰに
対して位相がずれている）の立ち上がりで同期をとる。
出力信号は、非反転側がＶＥＮＢ２であり、反転側が／
ＶＥＮＢ２である。
【００２３】フリップフロップ１０〜１３は、信号Ｙを
それぞれＥＮＢＰ２、／ＥＮＢＰ２、ＶＥＮＢ２、／Ｖ
ＥＮＢ２の立ち上がりで同期をとるためのものであり、
出力信号はそれぞれＨＦ、ＨＢ、ＶＦ、ＶＢである。
それぞれＥＮＢＰ２、／ＥＮＢＰ２、ＶＥＮＢ２、／Ｖ
ＥＮＢ２の立ち上がりで同期をとるためのものであり、
出力信号はそれぞれＨＦ、ＨＢ、ＶＦ、ＶＢである。
【００２４】ＣＰＵ１４は、フリップフロップ１０〜１
３の出力信号の結果に応じて、スキャン変換回路１の制
御信号ＳＣＴ、カウンター４、５の制御信号ＨＣＣＴ、
ＶＣＣＴ、ＰＬＬ回路１８の逓倍の倍率を制御する信号
ＰＬＬＣＴの設定を変更するためのものである。
３の出力信号の結果に応じて、スキャン変換回路１の制
御信号ＳＣＴ、カウンター４、５の制御信号ＨＣＣＴ、
ＶＣＣＴ、ＰＬＬ回路１８の逓倍の倍率を制御する信号
ＰＬＬＣＴの設定を変更するためのものである。
【００２５】次に、図２、図３、図４、図５を用いて、
画面位置／サイズと、ＣＰＵ１４への入力信号ＨＦ、Ｈ
Ｂ、ＶＦ、ＶＢとの関係を説明する。以下の説明におい
て、図１中の液晶表示部２の有効画素数は、水平が１０
２４画素、垂直は７６８ラインとする。故に、液晶表示
装置の表示期間を示すイネーブル信号ＥＮＢＰは、水平
レートで見たときのＨ期間は１０２４ＣＬＫ、垂直レー
トで見たときのＨ期間は７６８ラインとなる。
画面位置／サイズと、ＣＰＵ１４への入力信号ＨＦ、Ｈ
Ｂ、ＶＦ、ＶＢとの関係を説明する。以下の説明におい
て、図１中の液晶表示部２の有効画素数は、水平が１０
２４画素、垂直は７６８ラインとする。故に、液晶表示
装置の表示期間を示すイネーブル信号ＥＮＢＰは、水平
レートで見たときのＨ期間は１０２４ＣＬＫ、垂直レー
トで見たときのＨ期間は７６８ラインとなる。
【００２６】図２は、図１の液晶表示部２上の画像のサ
イズが、水平、垂直ともに小さい場合の、ＨＦ、ＨＢ、
ＶＦ、ＶＢのタイミング図である。簡単のために入力信
号は全白とした。この場合はスキャン変換回路１の出力
Ｒ’、Ｇ’、Ｂ’はいずれも同じ波形（全白のため）と
なる。よって簡単のためにＲ’のみ記したが、Ｇ’、
Ｂ’はＲ’と同一波形である。
イズが、水平、垂直ともに小さい場合の、ＨＦ、ＨＢ、
ＶＦ、ＶＢのタイミング図である。簡単のために入力信
号は全白とした。この場合はスキャン変換回路１の出力
Ｒ’、Ｇ’、Ｂ’はいずれも同じ波形（全白のため）と
なる。よって簡単のためにＲ’のみ記したが、Ｇ’、
Ｂ’はＲ’と同一波形である。
【００２７】まず、水平レートにおけるタイミング波形
を説明する。信号ＹはＲ’に対して１ＣＬＫ遅れた信号
となる。信号ＥＮＢＰ２は信号ＥＮＢＰに対して半ＣＬ
Ｋ遅れた信号となり、／ＥＮＰＢ２はＥＮＰＢ２の反転
波形となる。
を説明する。信号ＹはＲ’に対して１ＣＬＫ遅れた信号
となる。信号ＥＮＢＰ２は信号ＥＮＢＰに対して半ＣＬ
Ｋ遅れた信号となり、／ＥＮＰＢ２はＥＮＰＢ２の反転
波形となる。
【００２８】信号ＨＦは信号Ｙを信号ＥＮＰＢ２の立ち
上がりでラッチした信号であるので、この場合は常にＬ
となる。 信号ＨＢも同様に信号Ｙを信号／ＥＮＰＢ２
の立ち上がりでラッチした信号であるので、この場合は
常にＬとなる。
上がりでラッチした信号であるので、この場合は常にＬ
となる。 信号ＨＢも同様に信号Ｙを信号／ＥＮＰＢ２
の立ち上がりでラッチした信号であるので、この場合は
常にＬとなる。
【００２９】次に垂直レートにおけるタイミング波形を
説明する。信号ＨＰ２は図のように信号ＨＰに対して半
周期ずれた信号である。信号ＶＥＮＢ２は信号ＶＥＮＢ
をＨＰ２の立ち上がりでラッチした信号である。／ＶＥ
ＮＢＰ２はＶＥＮＢＰ２の反転信号である。信号ＶＦは
信号ＹをＶＥＮＢＰ２の立ち上がりでラッチした信号で
あるため、この場合は常にＬとなる。信号ＶＢは信号Ｙ
を／ＶＥＮＢＰ２の立ち上がりでラッチした信号である
ため、この場合は常にＬとなる。
説明する。信号ＨＰ２は図のように信号ＨＰに対して半
周期ずれた信号である。信号ＶＥＮＢ２は信号ＶＥＮＢ
をＨＰ２の立ち上がりでラッチした信号である。／ＶＥ
ＮＢＰ２はＶＥＮＢＰ２の反転信号である。信号ＶＦは
信号ＹをＶＥＮＢＰ２の立ち上がりでラッチした信号で
あるため、この場合は常にＬとなる。信号ＶＢは信号Ｙ
を／ＶＥＮＢＰ２の立ち上がりでラッチした信号である
ため、この場合は常にＬとなる。
【００３０】図３は、液晶表示部２の画像のサイズが、
水平、垂直ともに大きい場合の、ＨＦ、ＨＢ、ＶＦ、Ｖ
Ｂのタイミング図である。ここにおいても簡単のために
入力信号は全白とした。本例の場合は、信号ＨＦ、Ｈ
Ｂ、ＶＦ、ＶＢはいずれもＨとなる。
水平、垂直ともに大きい場合の、ＨＦ、ＨＢ、ＶＦ、Ｖ
Ｂのタイミング図である。ここにおいても簡単のために
入力信号は全白とした。本例の場合は、信号ＨＦ、Ｈ
Ｂ、ＶＦ、ＶＢはいずれもＨとなる。
【００３１】図４は、液晶表示部２上の画像のサイズ
が、水平、垂直ともに最適である場合の、ＨＦ、ＨＢ、
ＶＦ、ＶＢのタイミング図である。ここにおいても簡単
のために入力信号は全白とした。本例の場合は、信号Ｈ
Ｆ＝Ｌ、ＨＢ＝Ｈ、ＶＦ＝Ｈ、ＶＢ＝Ｌとなる。
が、水平、垂直ともに最適である場合の、ＨＦ、ＨＢ、
ＶＦ、ＶＢのタイミング図である。ここにおいても簡単
のために入力信号は全白とした。本例の場合は、信号Ｈ
Ｆ＝Ｌ、ＨＢ＝Ｈ、ＶＦ＝Ｈ、ＶＢ＝Ｌとなる。
【００３２】以上、図２〜４をまとめると、信号ＨＦ、
ＨＢ、ＶＦ、ＶＢの状態と画面上の位置／サイズには図
５のような関係がある。
ＨＢ、ＶＦ、ＶＢの状態と画面上の位置／サイズには図
５のような関係がある。
【００３３】次に、自動位置／サイズ調整においてＣＰ
Ｕ１４が行うべき処理の１例を図６、図７、図８を用い
て説明する。本実施の形態では、入力信号源の有効表示
画素数は液晶表示部の有効表示画素数とは異なるものと
する。故に水平及び垂直のサイズの制御はスキャン変換
回路１の変換率の制御という形で行う。ＰＬＬ回路１８
の分周比の設定は適当な値でよい。
Ｕ１４が行うべき処理の１例を図６、図７、図８を用い
て説明する。本実施の形態では、入力信号源の有効表示
画素数は液晶表示部の有効表示画素数とは異なるものと
する。故に水平及び垂直のサイズの制御はスキャン変換
回路１の変換率の制御という形で行う。ＰＬＬ回路１８
の分周比の設定は適当な値でよい。
【００３４】図６は自動位置／サイズ調整の処理の流れ
（フローチャート）のメイン部分である。本例では垂直
の位置／サイズの最適化を先に行う。
（フローチャート）のメイン部分である。本例では垂直
の位置／サイズの最適化を先に行う。
【００３５】図７は、垂直方向における画面の位置／サ
イズ自動調整のフローチャートである。垂直に関する情
報のみ取得すればよいため、ＨＦ、ＨＢはここでは不要
であり、ＶＦ、ＶＢを読みとる。ＶＦ、ＶＢの状態と、
現在の画面の状態は、図５にすでに記したような関係に
あるため、画面状態がその逆となるような処理を行えば
よい。例えば（ＶＦ、ＶＢ）＝（Ｌ、Ｌ）の場合は、現
在の垂直方向の画面状態は、サイズが小さい状態にある
ため、垂直サイズを大きくする処理を行う。具体的に
は、図１においてＣＰＵ１４からスキャン変換回路１へ
の制御信号ＳＣＴによって、垂直方向のスキャン変換率
の設定を変える。（ＶＦ、ＶＢ）＝（Ｈ、Ｌ）の場合
は、すでに現在の画面状態が、垂直に関しては最適であ
るかもしれないので、一度わざと下にずらし、画面が下
になりすぎたことを確かめ、再度上にずらして終了とす
る。ここで、画面位置を下にずらすまたは上へずらす制
御は、図１のＣＰＵ１４からカウンター５への制御信号
ＶＣＣＴによって行う。つまり液晶表示部２へ入力する
信号Ｒ’、Ｇ’、Ｂ’とは独立に信号ＶＰおよびＶＥＮ
Ｂの位相をずらす。
イズ自動調整のフローチャートである。垂直に関する情
報のみ取得すればよいため、ＨＦ、ＨＢはここでは不要
であり、ＶＦ、ＶＢを読みとる。ＶＦ、ＶＢの状態と、
現在の画面の状態は、図５にすでに記したような関係に
あるため、画面状態がその逆となるような処理を行えば
よい。例えば（ＶＦ、ＶＢ）＝（Ｌ、Ｌ）の場合は、現
在の垂直方向の画面状態は、サイズが小さい状態にある
ため、垂直サイズを大きくする処理を行う。具体的に
は、図１においてＣＰＵ１４からスキャン変換回路１へ
の制御信号ＳＣＴによって、垂直方向のスキャン変換率
の設定を変える。（ＶＦ、ＶＢ）＝（Ｈ、Ｌ）の場合
は、すでに現在の画面状態が、垂直に関しては最適であ
るかもしれないので、一度わざと下にずらし、画面が下
になりすぎたことを確かめ、再度上にずらして終了とす
る。ここで、画面位置を下にずらすまたは上へずらす制
御は、図１のＣＰＵ１４からカウンター５への制御信号
ＶＣＣＴによって行う。つまり液晶表示部２へ入力する
信号Ｒ’、Ｇ’、Ｂ’とは独立に信号ＶＰおよびＶＥＮ
Ｂの位相をずらす。
【００３６】図８は、水平方向における画面の位置／サ
イズ自動調整のフローチャートである。水平に関する情
報のみ取得すればよいため、ＶＦ、ＶＢはここでは不要
であり、ＨＦ、ＨＢを読みとる。ＨＦ、ＨＢの状態と、
現在の画面の状態は、図５にすでに記したような関係に
あるため、画面状態がその逆となるような処理を行えば
よい。例えば（ＨＦ、ＨＢ）＝（Ｌ、Ｌ）の場合は、現
在の水平方向の画面状態は、サイズが小さい状態にある
ため、水平サイズを大きくする処理を行う。サイズ設定
の変更は垂直のときと同様にＣＰＵ１４からスキャン変
換回路１への制御信号ＳＣＴによって行う。（ＨＦ、Ｈ
Ｂ）＝（Ｌ、Ｈ）の場合は、すでに現在の画面状態が最
適であるかもしれないので、一度わざと左へずらし、画
面が左へゆきすぎたことを確かめ、再度右へずらして終
了とする。画面の左右へのずらし方であるが、ＣＰＵ１
４からカウンター４への制御信号ＨＣＣＴによって信号
ＨＰ、ＨＥＮＢ、ＨＰ２を同時に同じ量だけ位相をずら
すことで行う。
イズ自動調整のフローチャートである。水平に関する情
報のみ取得すればよいため、ＶＦ、ＶＢはここでは不要
であり、ＨＦ、ＨＢを読みとる。ＨＦ、ＨＢの状態と、
現在の画面の状態は、図５にすでに記したような関係に
あるため、画面状態がその逆となるような処理を行えば
よい。例えば（ＨＦ、ＨＢ）＝（Ｌ、Ｌ）の場合は、現
在の水平方向の画面状態は、サイズが小さい状態にある
ため、水平サイズを大きくする処理を行う。サイズ設定
の変更は垂直のときと同様にＣＰＵ１４からスキャン変
換回路１への制御信号ＳＣＴによって行う。（ＨＦ、Ｈ
Ｂ）＝（Ｌ、Ｈ）の場合は、すでに現在の画面状態が最
適であるかもしれないので、一度わざと左へずらし、画
面が左へゆきすぎたことを確かめ、再度右へずらして終
了とする。画面の左右へのずらし方であるが、ＣＰＵ１
４からカウンター４への制御信号ＨＣＣＴによって信号
ＨＰ、ＨＥＮＢ、ＨＰ２を同時に同じ量だけ位相をずら
すことで行う。
【００３７】（実施の形態２）次に、本発明の第２の実
施の形態を図１、図６、図７、図９、図１０を用いて説
明する。本実施の形態では、入力信号源の有効表示画素
数は液晶表示部の有効表示画素数と全く同一であるとす
る。このため、水平及び垂直方向に関してはスキャン変
換の必要は全くない。よってＣＰＵ１４からの制御信号
ＳＣＴによってスキャン変換回路の変換率は水平垂直と
もに１となるように設定しておく。以下の説明において
も、図１中の液晶表示部２の有効画素数は、水平が１０
２４画素、垂直は７６８ラインとする。故に、液晶表示
装置の表示期間を示すイネーブル信号ＥＮＢＰは、水平
レートで見たときのＨ期間は１０２４ＣＬＫ、垂直レー
トで見たときのＨ期間は７６８ラインとなる。
施の形態を図１、図６、図７、図９、図１０を用いて説
明する。本実施の形態では、入力信号源の有効表示画素
数は液晶表示部の有効表示画素数と全く同一であるとす
る。このため、水平及び垂直方向に関してはスキャン変
換の必要は全くない。よってＣＰＵ１４からの制御信号
ＳＣＴによってスキャン変換回路の変換率は水平垂直と
もに１となるように設定しておく。以下の説明において
も、図１中の液晶表示部２の有効画素数は、水平が１０
２４画素、垂直は７６８ラインとする。故に、液晶表示
装置の表示期間を示すイネーブル信号ＥＮＢＰは、水平
レートで見たときのＨ期間は１０２４ＣＬＫ、垂直レー
トで見たときのＨ期間は７６８ラインとなる。
【００３８】ＨＦ、ＨＢ、ＶＦ、ＶＢと、画面上の位
置、サンプリングクロック周波数との相関は、図９のよ
うになる。本実施の形態では、スキャン変換の必要がな
いタイミングに限定しているため、画面全体が表示され
るような映像信号が入力されていれば、（ＶＦ、ＶＢ）
が（Ｌ、Ｌ）または（Ｈ、Ｈ）になることはあり得な
い。
置、サンプリングクロック周波数との相関は、図９のよ
うになる。本実施の形態では、スキャン変換の必要がな
いタイミングに限定しているため、画面全体が表示され
るような映像信号が入力されていれば、（ＶＦ、ＶＢ）
が（Ｌ、Ｌ）または（Ｈ、Ｈ）になることはあり得な
い。
【００３９】（ＨＦ、ＨＢ）が（Ｌ、Ｌ）のとき、つま
り水平サイズが小さい状態にあると検出されたときは、
Ａ／Ｄ変換のサンプリングクロックＡＤＣＫの周波数が
信号源のドットクロック周波数より低いことを意味す
る。なぜならば、例えば信号源側の１水平期間当たりの
ドットクロック数が１２００、そのうち有効表示部分が
１０２４であるとする。これをドットクロック周波数よ
り低い周波数でサンプリングする、つまり例えば１水平
期間当たりのＰＬＬ１８の分周比を１１００としてサン
プリングしてしまった場合、１１００サンプルのうち、
（１１００×１０２４／１２００）＝約９３８サンプル
が有効表示の部分となるわけであるが、液晶表示装置１
の水平画素数は今の場合１０２４であるため、１０２４
−９３８＝８６画素の部分はブランキングとなってしま
い、ユーザーから見ると、水平サイズが小さいように見
える。（ＨＦ、ＨＢ）＝（Ｈ、Ｈ）のとき、つまり水平
サイズが大きいと検出したときは、上記とは逆に、実は
サンプリングクロック周波数が信号源のドットクロック
周波数より高いのである。
り水平サイズが小さい状態にあると検出されたときは、
Ａ／Ｄ変換のサンプリングクロックＡＤＣＫの周波数が
信号源のドットクロック周波数より低いことを意味す
る。なぜならば、例えば信号源側の１水平期間当たりの
ドットクロック数が１２００、そのうち有効表示部分が
１０２４であるとする。これをドットクロック周波数よ
り低い周波数でサンプリングする、つまり例えば１水平
期間当たりのＰＬＬ１８の分周比を１１００としてサン
プリングしてしまった場合、１１００サンプルのうち、
（１１００×１０２４／１２００）＝約９３８サンプル
が有効表示の部分となるわけであるが、液晶表示装置１
の水平画素数は今の場合１０２４であるため、１０２４
−９３８＝８６画素の部分はブランキングとなってしま
い、ユーザーから見ると、水平サイズが小さいように見
える。（ＨＦ、ＨＢ）＝（Ｈ、Ｈ）のとき、つまり水平
サイズが大きいと検出したときは、上記とは逆に、実は
サンプリングクロック周波数が信号源のドットクロック
周波数より高いのである。
【００４０】次に図６、図７、図１０を用いて、本実施
の形態における自動調整の処理の流れの１例を説明す
る。
の形態における自動調整の処理の流れの１例を説明す
る。
【００４１】本実施の形態においても、垂直調整を水平
調整に先んじて実施することとする。処理のメインの部
分は実施の形態１における図６と全く同一である。垂直
調整についても実施の形態１における図７をそのまま使
用できる。ただし、本実施の形態の場合は、上記で説明
した通り（ＶＦ、ＶＢ）が（Ｌ、Ｌ）または（Ｈ、Ｈ）
になることは無い。
調整に先んじて実施することとする。処理のメインの部
分は実施の形態１における図６と全く同一である。垂直
調整についても実施の形態１における図７をそのまま使
用できる。ただし、本実施の形態の場合は、上記で説明
した通り（ＶＦ、ＶＢ）が（Ｌ、Ｌ）または（Ｈ、Ｈ）
になることは無い。
【００４２】図１０は、本実施の形態においてＣＰＵ１
４が行うべき水平調整の流れを記したものである。実施
の形態１における図８との相違点は、水平のサイズの調
整をスキャン変換回路１への設定変更により実施するの
ではなく、ＰＬＬ回路１８の逓倍の倍率設定の変更とい
う形で行う点である。
４が行うべき水平調整の流れを記したものである。実施
の形態１における図８との相違点は、水平のサイズの調
整をスキャン変換回路１への設定変更により実施するの
ではなく、ＰＬＬ回路１８の逓倍の倍率設定の変更とい
う形で行う点である。
【００４３】
【発明の効果】以上のように、本発明によれば、入力信
号の方式（有効表示画素数や水平同期周波数、垂直同期
周波数、ドットクロック周波数）をあらかじめ知る必要
はなく、液晶表示部を用いての映像表示において、多種
多様なタイミングに対して自動的にジャストスキャンと
なるように自動的に画面の位置、サイズ、Ａ／Ｄ変換の
サンプリングクロック周波数を調整する自動位置サイズ
調整回路を提供することが可能となる。
号の方式（有効表示画素数や水平同期周波数、垂直同期
周波数、ドットクロック周波数）をあらかじめ知る必要
はなく、液晶表示部を用いての映像表示において、多種
多様なタイミングに対して自動的にジャストスキャンと
なるように自動的に画面の位置、サイズ、Ａ／Ｄ変換の
サンプリングクロック周波数を調整する自動位置サイズ
調整回路を提供することが可能となる。
【図１】本発明の実施の形態１における自動位置サイズ
調整回路の回路図
調整回路の回路図
【図２】本発明の実施の形態１における各信号のタイミ
ング図
ング図
【図３】本発明の実施の形態１における各信号のタイミ
ング図
ング図
【図４】本発明の実施の形態１における各信号のタイミ
ング図
ング図
【図５】本発明の実施の形態１における検出信号と画面
状態との相関を示す図
状態との相関を示す図
【図６】本発明の実施の形態１における制御フロー図
（メイン）
（メイン）
【図７】本発明の実施の形態１における制御フロー図
（垂直調整）
（垂直調整）
【図８】本発明の実施の形態１における制御フロー図
（水平調整）
（水平調整）
【図９】本発明の実施の形態２における検出信号と画面
状態との相関を示す図
状態との相関を示す図
【図１０】本発明の実施の形態２における制御フロー図
（水平調整）
（水平調整）
１ スキャン変換回路
２ 液晶表示装置
３ ＯＲ
４、５ カウンター
６ ＡＮＤ
７〜１３ フリップフロップ
１４ ＣＰＵ
１５〜１７ Ａ／Ｄ変換器
１８ ＰＬＬ回路
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平７−219486（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 3/36
G09G 3/20 650
G09G 3/20 660
Claims (4)
- 【請求項１】 ディジタルＲＧＢ信号を液晶表示部に表
示可能なようにスキャン変換するスキャン変換回路と、
前記液晶表示部の表示期間を示すイネーブル信号を生成
するイネーブル信号生成手段と、前記スキャン変換され
たディジタルＲＧＢ信号と前記イネーブル信号との位相
を比較し、その結果を比較信号として出力する比較手段
とを備え、前記比較手段からの比較信号に応じて前記ス
キャン変換の変換率、および前記イネーブル信号の位相
を変更することによって、前記ディジタルＲＧＢ信号の
前記液晶表示部上における映像の表示位置と表示サイズ
を自動的に調整することを特徴とする液晶表示装置。 - 【請求項２】 信号源から生成されるアナログのＲＧＢ
信号をディジタルＲＧＢ信号へ変換するＡ／Ｄ変換器
と、前記Ａ／Ｄ変換器のサンプリングクロックを生成す
るためのＰＬＬ回路と、液晶表示部に表示が可能となる
ように、ディジタルＲＧＢ信号の１水平期間当たりのデ
ータ数と１垂直期間当たりのライン数を変換するスキャ
ン変換回路と、前記液晶表示部の表示期間を示すイネー
ブル信号を生成するためのカウンターと、前記ディジタ
ルＲＧＢ信号が一定以上のレベルであるかどうかを判定
するために各色の最上位ビットのＯＲをとるためのＯＲ
回路と、前記ＯＲ回路が出力する信号と前記イネーブル
信号との位相を比較するためのフリップフロップと、前
記フリップフロップの出力値に応じて前記スキャン変換
回路の変換率と前記イネーブル信号を生成するためのカ
ウンターの設定を変更するＣＰＵとを備えた請求項１記
載の液晶表示装置。 - 【請求項３】 信号源から生成されるアナログのＲＧＢ
信号をディジタルＲＧＢ信号へ変換するＡ／Ｄ変換器
と、ディジタルＲＧＢ信号を液晶表示部に表示可能なよ
うにスキャン変換するスキャン変換回路と、前記液晶表
示部の表示期間を示すイネーブル信号を生成するイネー
ブル信号生成手段と、前記スキャン変換されたディジタ
ルＲＧＢ信号と前記イネーブル信号との位相を比較し、
その結果を比較信号として出力する比較手段とを備え、
前記液晶表示部へ表示するための、 アナログＲＧＢ信号からディジタルＲＧＢ信号へのＡ／
Ｄ変換において、前記Ａ／Ｄ変換時のサンプリングクロ
ックの周波数を前記ディジタルＲＧＢ信号と前記液晶表
示部の表示期間を示すイネーブル信号との位相比較結果
に応じて自動的に 調整し、前記Ａ／Ｄ変換時のサンプリ
ングクロックの周波数が前記アナログＲＧＢ信号を生成
した信号源のドットクロック周波数に完全に一致するよ
うにしたことを特徴とする液晶表示装置。 - 【請求項４】 信号源から生成されるアナログのＲＧＢ
信号をディジタルＲＧＢ信号へ変換するＡ／Ｄ変換器
と、前記Ａ／Ｄ変換器のサンプリングクロックを生成す
るためのＰＬＬ回路と、前記液晶表示部の表示期間を示
すイネーブル信号を生成するためのカウンターと、前記
ディジタルＲＧＢ信号が一定以上のレベルであるかどう
かを判定するために各色の最上位ビットのＯＲをとるた
めのＯＲ回路と、前記ＯＲ回路が出力する信号と前記イ
ネーブル信号の位相を比較するためのフリップフロップ
と、前記フリップフロップの出力値に応じて前記ＰＬＬ
回路における逓倍の倍率設定を変更するＣＰＵとを備え
た請求項３記載の液晶表示装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13207597A JP3493950B2 (ja) | 1996-12-12 | 1997-05-22 | 液晶表示装置 |
| EP98109188A EP0881621B1 (en) | 1997-05-22 | 1998-05-20 | Scan conversion adjustment circuit for liquid crystal display |
| DE69841818T DE69841818D1 (de) | 1997-05-22 | 1998-05-20 | Schaltungsanordnung zur Abtastumsetzung für eine Flüssigkristallanzeige |
| TW087107886A TW397959B (en) | 1997-05-22 | 1998-05-21 | Liquid crystal display apparatus |
| US09/081,812 US6175347B1 (en) | 1997-05-22 | 1998-05-21 | Liquid crystal display apparatus |
| CNB981092225A CN1150504C (zh) | 1997-05-22 | 1998-05-22 | 液晶显示装置 |
| KR1019980018478A KR100339459B1 (ko) | 1997-05-22 | 1998-05-22 | 액정표시장치 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-331772 | 1996-12-12 | ||
| JP33177296 | 1996-12-12 | ||
| JP13207597A JP3493950B2 (ja) | 1996-12-12 | 1997-05-22 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10228266A JPH10228266A (ja) | 1998-08-25 |
| JP3493950B2 true JP3493950B2 (ja) | 2004-02-03 |
Family
ID=26466727
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13207597A Expired - Fee Related JP3493950B2 (ja) | 1996-12-12 | 1997-05-22 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3493950B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100598411B1 (ko) * | 1999-06-15 | 2006-07-10 | 삼성전자주식회사 | 액정 디스플레이 장치의 수평동기신호 보상장치 |
| JP2006227442A (ja) * | 2005-02-18 | 2006-08-31 | Sharp Corp | 映像信号処理装置、及び該装置を備えた映像表示装置 |
| JP2009198880A (ja) | 2008-02-22 | 2009-09-03 | Brother Ind Ltd | 画像形成装置 |
| KR102102177B1 (ko) * | 2013-09-03 | 2020-05-29 | 삼성전자 주식회사 | 반도체 장치 및 그 구동 방법 |
-
1997
- 1997-05-22 JP JP13207597A patent/JP3493950B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10228266A (ja) | 1998-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7286126B2 (en) | Apparatus for and method of processing display signal | |
| US6633288B2 (en) | Pixel clock PLL frequency and phase optimization in sampling of video signals for high quality image display | |
| EP1873742B1 (en) | Image display apparatus and method of adjusting clock phase | |
| US6215467B1 (en) | Display control apparatus and method and display apparatus | |
| US7191402B2 (en) | Method and apparatus for adjusting contrast and sharpness for regions in a display device | |
| US6664970B1 (en) | Display apparatus capable of on-screen display | |
| EP1056285A2 (en) | Video display apparatus capable of displaying video signals of a plurality of types with different specifications | |
| US6340993B1 (en) | Automatic clock phase adjusting device and picture display employing the same | |
| US6724381B2 (en) | Signal processing apparatus for generating clocks phase-synchronized with input signal | |
| EP0845772A2 (en) | Data input circuit for a liquid crystal display device | |
| JP3493950B2 (ja) | 液晶表示装置 | |
| JP2001249637A (ja) | 表示装置 | |
| KR100339459B1 (ko) | 액정표시장치 | |
| US8587722B1 (en) | System and method for automatically controlling the phase of a clock signal for sampling an HDTV signal | |
| JP2874672B2 (ja) | 表示装置における自動位相調整システム | |
| US6856358B1 (en) | Phase-increase induced backporch decrease (PIBD) phase recovery method for video signal processing | |
| JPH06102835A (ja) | ドットクロック位相調整装置，その方法および液晶表示装置 | |
| KR100525006B1 (ko) | 영역들의 컨트라스트 및 샤프니스를 제어할 수 있는디스플레이 장치 및 반도체 장치 | |
| JP3484958B2 (ja) | 液晶表示装置のサンプリング位相調整方法 | |
| JP2000305506A (ja) | 表示装置 | |
| KR100265705B1 (ko) | 영상 자동 조절 기능을 구비한 평판 디스플레이 장치 및 그의제어 방법 | |
| JP2001060077A (ja) | ビデオ信号変換装置およびｌｃｄ装置 | |
| JP2000244768A (ja) | 映像信号処理回路 | |
| JPH0846880A (ja) | 撮像装置 | |
| JPH08140019A (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |