JP2001060077A

JP2001060077A - ビデオ信号変換装置およびｌｃｄ装置

Info

Publication number: JP2001060077A
Application number: JP11236761A
Authority: JP
Inventors: Shigeo Hayashi; 重雄林
Original assignee: Totoku Electric Co Ltd
Current assignee: Totoku Electric Co Ltd
Priority date: 1999-08-24
Filing date: 1999-08-24
Publication date: 2001-03-06
Anticipated expiration: 2019-08-24
Also published as: JP3427298B2

Abstract

(57)【要約】（修正有）【課題】アナログビデオ信号をデジタルビデオ信号に
変換するＡ／Ｄ変換手段の最適なサンプリング周波数及
び位相を短時間で決定することが出来るビデオ信号変換
装置及びＬＣＤ装置を提供する。【解決手段】ビデオアンプ２０の出力アナログビデオ
信号をデジタルビデオ信号に変換するＡ／Ｄ変換器２１
と、これに供給するサンプリングクロックＫを発生する
ＰＬＬ部４と、デジタルビデオ信号がスライスレベルよ
り高い期間のサンプリングクロック数ＨＤをカウントす
る水平表示期間カウンタ８と、位相調整時にスライスレ
ベルがデジタルビデオ信号の最大レベルより僅かに小さ
くなるようにスライスレベル及びデジタルビデオ信号の
最大レベル及びボトムレベルを調整し、サンプリングク
ロックの周波数と位相の複数の候補についての水平表示
期間カウンタのカウント値を基にサンプリングクロック
の周波数と位相とを決定するＣＰＵ５とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ビデオ信号変換装
置およびＬＣＤ（Liquid Crystal Display）装置に関
し、さらに詳しくは、アナログビデオ信号をデジタルビ
デオ信号に変換するＡ／Ｄ変換手段のサンプリングクロ
ックの周波数および位相を短時間で最適化できるビデオ
信号変換装置およびそのビデオ信号変換装置を備えたＬ
ＣＤ装置に関する。

【０００２】

【従来の技術】図１６は、従来のＬＣＤ装置の一例を示
す構成図である。このＬＣＤ装置５００は、例えばパソ
コンからの入力アナログビデオ信号を増幅して出力アナ
ログビデオ信号を出力するビデオアンプ２０と、出力ア
ナログビデオ信号をデジタルビデオ信号に変換するＡ／
Ｄ変換器２１と、デジタルビデオ信号に応じてＬＣＤパ
ネルＰを駆動するＬＣＤパネル駆動回路Ａと、画像を表
示するＬＣＤパネルＰとを具備している。

【０００３】また、ＬＣＤ装置５００は、前記Ａ／Ｄ変
換器２１に供給するサンプリングクロックＫを発生する
発生するＰＬＬ（Phase-Locked Loop）部４と、サンプ
リングクロックＫの周波数を指令するプリスケーラ値ｐ
およびサンプリングクロックＫの位相を指令する位相値
φを前記ＰＬＬ部４に供給するサンプリングクロック制
御部５１と、図１７の（ａ）に示す水平周期Ｔｈを計測
すると共に図１７の（ｂ）に示す水平表示期間（水平走
査期間内で画像表示に有効な波形期間）Ｔｄを計測する
水平周期・水平表示期間計測部５２とを具備している。

【０００４】前記ビデオアンプ２０と、Ａ／Ｄ変換器２
１と、ＰＬＬ部４と、サンプリングクロック制御部５１
と、水平周期・水平表示期間計測部５２とが、ビデオ信
号変換装置５０１を構成する。

【０００５】上記サンプリングクロック制御部５１の動
作は、次の（１）〜（５）の通りである。（１）サンプリングクロック制御部５１は、水平同期周
波数ｆｈおよび垂直同期周波数ｆｖに対応する水平解像
度ｉを取得する。例えば、水平同期周波数ｆｈが３５．
１ｋＨｚ，垂直同期周波数ｆｖが５６Ｈｚのときの水平
解像度ｉは“８００”である。（２）サンプリングクロック制御部５１は、前記水平周
期Ｔｈおよび前記水平表示期間Ｔｄを取得する。そし
て、プリスケーラ値ｐの初期値を、ｐ＝ｉ×｛Ｔｈ／Ｔ
ｄ｝により算出し、前記ＰＬＬ部４に設定する。例え
ば、水平解像度ｉが８００，水平周期Ｔｈが２８．４９
μｓ，水平表示期間Ｔｄが２２．７９２μｓのとき、ｐ
＝１０００となる。なお、前記ＰＬＬ部４は、前記水平
周期Ｔｈの期間内に、プリスケーラ値ｐの回数分だけサ
ンプリングクロックＫを発生するが、Ａ／Ｄ変換器２１
がエッジサンプリングを行う関係上、水平表示期間Ｔｄ
内のサンプル数が水平解像度ｉと等しくなることは保証
されない。（３）サンプリングクロック制御部５１は、前記水平表
示期間Ｔｄ内のサンプリングクロック数をカウントす
る。サンプリングクロック数ＨＤが前記水平解像度ｉと
異なれば、新たなプリスケーラ値ｐをｐ＝ｐ’×｛ｉ／
ＨＤ｝により算出し、前記ＰＬＬ部４に設定し直す。
ｐ’は、設定し直す前のプリスケーラ値である。例え
ば、ｐ’が１０００で、水平解像度ｉが８００で、サン
プリングクロック数ＨＤが“８０１”のとき、ｐ＝９９
８となる。（４）新たなプリスケーラ値ｐに設定し直した後でも、
前記サンプリングクロック数ＨＤが前記水平解像度ｉと
異なれば、上記（３）の処理を繰り返して、プリスケー
ラ値ｐを再び設定し直す。（５）プリスケーラ値ｐの再設定を規定回数だけ行った
後でも前記サンプリングクロック数ＨＤが前記水平解像
度ｉと異なれば、サンプリングクロックＫの位相を微小
量だけ順にずらせるように位相値φを設定する。そし
て、この操作を繰り返し、前記サンプリングクロック数
ＨＤが前記水平解像度ｉと等しくなったときのプリスケ
ーラ値ｐおよび位相値φを最適値として設定する。

【０００６】

【発明が解決しようとする課題】上記従来のビデオ信号
変換装置５０１では、水平表示期間Ｔｄ内のサンプリン
グクロック数を水平解像度ｉと等しくするようにプリス
ケーラ値ｐの値を調整し、それに何回か失敗すると位相
値φを変更し、再び水平表示期間Ｔｄ内のサンプリング
クロック数を水平解像度ｉと等しくするようにプリスケ
ーラ値ｐの値を調整することを繰り返しているが、この
方式では繰り返し回数が多くなるため、最適なプリスケ
ーラ値ｐおよび位相値φを決定するまでの処理時間が長
くかかる問題点があった。そこで、本発明の目的は、ア
ナログビデオ信号をデジタルビデオ信号に変換するＡ／
Ｄ変換手段の最適なサンプリング周波数および位相を短
時間で決定することが出来るビデオ信号変換装置および
ＬＣＤ装置を提供することにある。

【０００７】

【課題を解決するための手段】第１の観点では、本発明
は、入力アナログビデオ信号を増幅して出力アナログビ
デオ信号を出力するビデオ増幅手段（２０）と、前記出
力アナログビデオ信号をデジタルビデオ信号に変換する
Ａ／Ｄ変換手段（２１）と、そのＡ／Ｄ変換手段（２
１）に供給するサンプリングクロック（Ｋ）を発生する
サンプリングクロック発生手段（４）と、前記出力アナ
ログビデオ信号または前記デジタルビデオ信号がスライ
スレベルより高い期間のサンプリングクロック数（Ｈ
Ｄ）をカウントする水平表示期間カウンタ（８）と、位
相調整時に前記スライスレベルが前記出力アナログビデ
オ信号または前記デジタルビデオ信号の最大レベルより
僅かに小さいか又は前記出力アナログビデオ信号または
前記デジタルビデオ信号のボトムレベルより僅かに大き
くなるように前記スライスレベルおよび前記出力アナロ
グビデオ信号または前記デジタルビデオ信号の最大レベ
ルおよびボトムレベルの少なくとも一つを調整する水平
表示期間カウント調整手段（５）と、前記サンプリング
クロック（Ｋ）の周波数と位相の複数の候補についての
前記水平表示期間カウンタのカウント値を検出し該カウ
ント値を基に前記サンプリングクロック（Ｋ）の周波数
と位相とを決定するサンプリングクロック制御手段
（５）とを具備したことを特徴とするビデオ信号変換装
置（１０１）を提供する。上記第１の観点のビデオ信号
変換装置（１０１）では、サンプリングクロック（Ｋ）
の周波数と位相の複数の候補についての水平表示期間カ
ウンタのカウント値を基にサンプリングクロック（Ｋ）
の周波数と位相とを決定するが、その水平表示期間カウ
ンタは出力アナログビデオ信号またはデジタルビデオ信
号がスライスレベルより高い期間のサンプリングクロッ
ク数（ＨＤ）をカウントする。そして、位相調整時に、
スライスレベルおよび出力アナログビデオ信号またはデ
ジタルビデオ信号の最大レベルおよびボトムレベルの少
なくとも一つは、スライスレベルが出力アナログビデオ
信号またはデジタルビデオ信号の最大レベルより僅かに
小さいか又はボトムレベルより僅かに大きくなるように
調整される。このため、発明の実施の形態で詳述するよ
うに、ビデオ信号の立上り，立下りの「なまり」に起因
してビデオ信号を適正にサンプリングできなくなる状態
を水平表示期間カウンタのカウント値の変化として検出
可能となり、Ａ／Ｄ変換手段（２１）の最適なサンプリ
ング周波数および位相を短時間で決定できるようにな
る。

【０００８】なお、上記構成において「僅かに」とは、
電源のドリフト等を考慮すると、０.１Ｖ以上が好まし
い。また、位相調整の精度を考慮すると、出力アナログ
ビデオ信号またはデジタルビデオ信号の振幅に対して位
相調整の±１単位分すなわち２単位分に相当する電圧
（サンプリングクロックＫの周期をＭ分割して位相調整
する場合、（振幅／Ｍ）×２）未満が好ましい。ここ
で、Ｍは、デジタル処理の都合上、“２”の倍数が好ま
しい。

【０００９】第２の観点では、本発明は、ＬＣＤパネル
（Ｐ）と、ＬＣＤパネル駆動回路（Ａ）と、上記第１の
観点のビデオ信号変換装置（１０１）とを具備したこと
を特徴とするＬＣＤ装置（１００）を提供する。上記第
２の観点のＬＣＤ装置（１００）では、アナログビデオ
信号をデジタルビデオ信号に変換するＡ／Ｄ変換手段
（２１）の最適なサンプリング周波数および位相を短時
間で決定できるので、画面上での水平方向の表示精度を
高くすることが出来る。

【００１０】

【発明の実施の形態】以下、図に示す実施形態により本
発明をさらに詳細に説明する。なお、これにより本発明
が限定されるものではない。図１は、本発明の一実施形
態にかかるＬＣＤ装置１００を示す構成ブロック図であ
る。このＬＣＤ装置１００は、例えばパソコンから送ら
れた入力アナログビデオ信号（Ｒ信号，Ｇ信号，Ｂ信
号）を増幅して出力アナログビデオ信号を出力するビデ
オアンプ２０と、出力アナログビデオ信号をデジタルビ
デオ信号（ｒ信号，ｇ信号，ｂ信号）に変換するＡ／Ｄ
変換器２１と、デジタルビデオ信号に応じてＬＣＤパネ
ルＰを駆動するＬＣＤパネル駆動回路Ａと、画像を表示
するＬＣＤパネルＰとを具備している。

【００１１】また、ＬＣＤ装置１００は、前記Ａ／Ｄ変
換器２１へ供給するサンプリングクロックＫを発生する
ＰＬＬ部４と、前記デジタルビデオ信号の最大レベルを
検出し保持しＣＰＵ５へ出力する最大レベル検出回路３
と、前記Ａ／Ｄ変換器２１への入力に適合するように前
記出力アナログビデオ信号のボトム電圧を指令するブラ
イト値および前記出力アナログビデオ信号の振幅を指令
するコントラスト値を前記ビデオアンプ２０へ出力する
と共にサンプリングクロックＫの周波数を指令するプリ
スケーラ値ｐおよびサンプリングクロックＫの位相を指
令する位相値φを前記ＰＬＬ部４に供給し且つ比較・合
成回路２へスライスレベルを指令するスライスレベル値
を供給するＣＰＵ５と、前記デジタルビデオ信号のｒ信
号，ｇ信号，ｂ信号がそれぞれスライスレベルより高い
期間の論理和の期間はイネーブル信号Ｅを“１”にし他
の期間は“０”にする比較・合成回路２と、前記イネー
ブル信号Ｅが“１”の期間にサンプリングクロックＫを
カウントする水平表示期間カウンタ８と、水平周期（図
３のＴｈ）内のサンプリングクロックＫの数をカウント
する第１水平周期カウンタ７と、水平同期信号Ｈsyncの
同期パルスの立ち下がりから水平表示期間の開始までの
水平バックポーチ（図３のＴｂ；水平方向の表示開始位
置に対応する）内のサンプリングクロックＫの数をカウ
ントする水平バックポーチカウンタ９と、計時用パルス
Ｓ（例えば２０ＭＨｚ）を発生する水晶発振器１０と、
水平周期内の計時用パルス数をカウントする第２水平周
期カウンタ１１と、垂直周期内の計時用パルス数をカウ
ントする垂直周期カウンタ１２とを具備している。

【００１２】前記ビデオアンプ２０と、Ａ／Ｄ変換器２
１と、ＰＬＬ部４と、最大レベル検出回路３と、ＣＰＵ
５と、比較・合成回路２と、水平表示期間カウンタ８と
が、ビデオ信号変換装置１０１を構成する。

【００１３】なお、前記デジタルビデオ信号の伝送方式
としては、ｒ，ｇ，ｂの各色のデジタルデータをそれぞ
れ１画素づつシリアルに伝送するシリアル伝送方式を採
用してもよいし、複数画素のデジタルデータをパラレル
に伝送するパラレル伝送方式を採用してもよい。

【００１４】図２は、前記ＣＰＵ５が内蔵する水平解像
度テーブル６の概念図である。水平解像度テーブル６
は、水平同期周波数ｆｈおよび垂直同期周波数ｆｖごと
の水平解像度ｉを格納している。

【００１５】図３の（ａ）は、垂直同期信号Ｖsyncの波
形図である。図３の（ｂ）は、水平同期信号Ｈsyncの波
形図である。図３の（ｃ）は、画像表示に有効な波形期
間を斜線領域として示したデジタルビデオ信号の存在期
間を示す概念図である。図３の（ｄ）は、イネーブル信
号Ｅの概念図である。図３の（ｅ）は、サンプリングク
ロックＫの概念図である。

【００１６】図４および図５は、ビデオ信号変換装置１
０１によるサンプリング周波数および位相調整処理を示
すフロー図である。図４のステップＳ１では、サンプリ
ングクロックＫの位相を示すクロックフェイズ番号ｎを
“０”に初期化する。ステップＳ２では、第２水平周期
カウンタ１１にて計時用パルスＳをカウントし、水平周
期Ｔｈを計測する。例えば、水平周期Ｔｈは、２８．４
９μｓである。また、垂直周期カウンタ１２にて計時用
パルスＳをカウントし、垂直周期Ｔｖを計測する。例え
ば、垂直周期Ｔｖは、１７．８５ｍｓである。ステップ
Ｓ３では、水平同期周波数ｆｈ（＝１／Ｔｈ）および垂
直同期周波数ｆｖ（＝１／Ｔｖ）を算出する。上記数値
例では、水平同期周波数ｆｈは、３５．１ｋＨｚであ
る。垂直同期周波数ｆｖは、５６Ｈｚである。ステップ
Ｓ４では、水平解像度テーブル６（図２参照）から、水
平同期周波数ｆｈおよび垂直同期周波数ｆｖに対応する
水平解像度ｉを読み出す。上記数値例では、水平解像度
ｉとして、“８００”が読み出される。ステップＳ５で
は、水平解像度ごとのプリスケーラ値ｐの初期値が予め
格納されたプリスケーラ初期値テーブル（図示せず）か
ら、上記ステップＳ４で読み出された水平解像度ｉに対
応するプリスケーラ値ｐを取り出し、ＰＬＬ部４に設定
する（この設定により、ＰＬＬ部４からサンプリングク
ロックＫが出力される）。水平解像度ｉ＝８００に対応
するプリスケーラ値ｐの初期値は、例えば“１０００”
である。

【００１７】ステップＳ５１では、最大レベル値を読み
込む。ステップＳ５２では、スライスレベルが最大レベ
ル値より僅かに小さいか又はボトム値より僅かに大きく
なるように、スライスレベル値およびブライトネス値お
よびコントラスト値の少なくとも一つを調整する。上記
ステップＳ５１，Ｓ５２の意義については図８〜図１４
を参照して後述する。

【００１８】ステップＳ６では、位相値φ＝０を、ＰＬ
Ｌ部４に設定する。なお、位相値φ＝０は、例えば、水
平同期信号Ｈsyncの同期パルスの立ち下がりと同時刻に
サンプリングクロックＫが立ち下がる位相を意味する。

【００１９】図５に進み、ステップＳ７では、第１水平
周期カウンタ７にて水平周期Ｔｈ内のサンプリングクロ
ック数ＨＣをカウントする。また、水平表示期間カウン
タ８にてイネーブル信号Ｅが“１”の間のサンプリング
クロックＫのカウント値ＨＤを得る。ステップＳ８で
は、プリスケーラ値ｐを、ｐ＝ｉ×｛ＨＣ／ＨＤ｝により算出し、ＰＬＬ部４に設定する。例えば、水平解
像度ｉが８００，水平周期Ｔｈ内のサンプリングクロッ
ク数ＨＣが“１０００”，水平表示期間カウンタ８のカ
ウント値ＨＤが“７９９”のとき、ｐ＝１００１とな
る。ステップＳ９では、水平表示期間カウンタ８のカウ
ント値ＨＤが水平解像度に連続して一致した回数をカウ
ントするＯＫ連続数カウンタｎokを“０”に初期化す
る。また、水平表示期間カウンタ８のカウント値ＨＤが
水平解像度に一致しなかった回数をカウントするＮＧ数
カウンタｎngを“０”に初期化する。

【００２０】ステップＳ１０では、水平表示期間カウン
タ８にて、イネーブル信号Ｅが“１”の間のサンプリン
グクロックＫのカウント値ＨＤを得る。ステップＳ１１
では、水平表示期間カウンタ８のカウント値ＨＤが水平
解像度ｉと等しいならステップＳ１２へ進み、等しくな
ければステップＳ１５へ進む。

【００２１】ステップＳ１２では、ＯＫ連続数カウンタ
ｎokが“４”以上でないならステップＳ１３へ進み、
“４”以上ならステップＳ１４へ進む。ステップＳ１３
では、ＯＫ連続数カウンタｎokを“１”だけインクリメ
ントし、前記ステップＳ１０に戻る。

【００２２】ステップＳ１４では、設定中の位相値φを
“ＯＫ”と判定し、設定中のプリスケーラ値ｐおよび位
相値φの“ＯＫ”を保存する。そして、ステップＳ１９
へ進む。

【００２３】ステップＳ１５では、ＮＧ数カウンタｎng
が“８”以上でないならステップＳ１６へ進み、“８”
以上ならステップＳ１８へ進む。ステップＳ１６では、
新たなプリスケーラ値ｐをｐ＝ｐ’±１（ｐ’は設定し
直す前のプリスケーラ値）により算出し、前記ＰＬＬ部
４に設定し直す。すなわち、カウント値ＨＤ＜水平解像
度ｉならばプリスケーラ値ｐ＝ｐ’＋１とし、カウント
値ＨＤ＞水平解像度ｉならばプリスケーラ値ｐ＝ｐ’−
１とする。例えば、ｐ’＝１０００，ｉ＝８００のと
き、ＨＤ＝７９９ならばｐ＝１００１とし、ＨＤ＝８０
１ならばｐ＝９９９とする。ステップＳ１７では、ＯＫ
連続数カウンタｎokを“０”に初期化し、ＮＧ数カウン
タｎngを“１”だけインクリメントし、前記ステップＳ
１０に戻る。

【００２４】ステップＳ１８では、設定中の位相値φを
“ＮＧ”と判定し、設定中のプリスケーラ値ｐおよび位
相値φの“ＮＧ”を保存する。そして、ステップＳ１９
へ進む。

【００２５】ステップＳ１９では、クロックフェイズ番
号ｎ≧１５か否か判定し、ｎ＜１５ならばステップＳ２
０へ進み、ｎ≧１５となったらステップＳ２２へ進む。
ステップＳ２０では、クロックフェイズ番号ｎを“１”
だけインクリメントする。ステップＳ２１では、サンプ
リングクロックＫをその周期に対してｎ／１６だけずら
せる（遅らせる）位相値φを、ＰＬＬ部４に設定する。
そして、上記ステップＳ７に戻る。

【００２６】ステップＳ２２では、上記ステップＳ１
４，Ｓ１８で得られた結果から、最適なプリスケーラ値
ｐおよび位相値φを決定し、前記ＰＬＬ部４に設定す
る。すなわち、上記ステップＳ１４で位相値φが“Ｏ
Ｋ”と連続して判定された回数が最大のクロックフェイ
ズ番号ｎのグループ（クロックフェイズ番号ｎ＝１５
と、ｎ＝０は連続していると見なす）の中でクロックフ
ェイズ番号ｎが中間のもの（中間のものが２つあるとき
は、小さな方）に対応するプリスケーラ値ｐおよび位相
値φを最適値とする。例えば、図６のような結果が得ら
れた場合には、ｎ＝１２に対応するプリスケーラ値“１
０００”および位相値φ（＝１２／１６周期遅れ）を最
適値として決定する。また、図７のような“ＯＫ”の連
続する列が２つあるような結果が得られた場合には、
“ＯＫ”の列の長い方のｎ＝１１に対応するプリスケー
ラ値“１０００”および位相値φ（＝１１／１６周期遅
れ）を最適値として決定する。

【００２７】なお、ＣＰＵ５は、水平バックポーチカウ
ンタ９のカウント値に基づいて画像表示位置制御信号を
ＬＣＤパネル駆動回路Ａに送り、画像を常に一定位置に
表示する。

【００２８】次に、図８〜図１４を参照し、図４のステ
ップＳ５１，Ｓ５２の意義について説明する。なお、図
６，図７の説明ではサンプリングクロックＫの１周期を
１６分割（クロックフェイズ番号０〜１５）して位相を
調整したが、説明の都合上、図８〜図１４ではサンプリ
ングクロックＫの１周期を８分割（位相ａ〜ｈ）して位
相を調整する場合を想定する。

【００２９】図８は、調整時のデジタルビデオ信号の最
小値−最大値が“０”−“２５５”（出力アナログビデ
オ信号のボトム値が２Ｖ、最大レベル値が４Ｖ）であ
り、スライスレベルが“１２８”（出力アナログビデオ
信号の電圧に換算して３Ｖ）であり、サンプリングクロ
ックＫが位相ａの状態を表している。出力アナログビデ
オ信号の立上りと立下りに「なまり」があるため、出力
アナログビデオ信号のボトム値と最大レベル値とスライ
スレベルの関係によって、イネーブル信号Ｅ＝“１”の
期間が変化する。従って、水平表示期間カウンタ８のカ
ウント値ＨＤが変化しうる。また、出力アナログビデオ
信号の最大レベルをサンプリングできる期間は、位相に
よって変化しうる。図８の例では、カウント値ＨＤ＝ｉ
となる。そして、最大レベルを表示できる期間（位相ａ
で出力アナログビデオ信号の最大レベルをサンプリング
できる期間をサンプリングクロック数に換算した値）＝
ｉとなる。この場合、カウント値ＨＤと最大レベルを表
示できる期間とが水平解像度ｉに合致し、問題はない。
図９は、調整時のデジタルビデオ信号の最小値−最大値
が“０”−“２５５”（出力アナログビデオ信号のボト
ム値が２Ｖ、最大レベル値が４Ｖ）であり、スライスレ
ベルが“１２８”（出力アナログビデオ信号の電圧に換
算して３Ｖ）であり、サンプリングクロックＫが位相ｄ
の状態を表している。この例では、カウント値ＨＤ＝ｉ
となる。一方、最大レベルを表示できる期間＝ｉ−１と
なる。この場合、最大レベルを表示できる期間が水平解
像度ｉに合致せず、表示に「ちらつき」を生じるなどの
不具合を生じる。しかし、カウント値ＨＤは水平解像度
ｉに合致しているため、位相ｄで不具合が生じることを
ＣＰＵ５は検出できない。つまり、スライスレベルが出
力アナログビデオ信号のボトム値と最大レベル値の中間
付近の場合、カウント値ＨＤに基づいて位相を調整して
も、表示に「ちらつき」を生じるなどの不具合が生じる
ことがある。

【００３０】図１０は、調整時のデジタルビデオ信号の
最小値−最大値を“０”−“１４０〜１５３”（出力ア
ナログビデオ信号のボトム値が２Ｖ、最大レベル値を
３.１〜３.２Ｖ）に調整し、スライスレベルが“１２
８”（出力アナログビデオ信号の電圧に換算して３Ｖ）
であり、サンプリングクロックＫが位相ａの状態を表し
ている。この例では、カウント値ＨＤ＝ｉとなる。ま
た、最大レベルを表示できる期間＝ｉとなる。この場
合、カウント値ＨＤと最大レベルを表示できる期間とが
水平解像度ｉに合致し、問題はない。図１１は、調整時
のデジタルビデオ信号の最小値−最大値を“０”−“１
４０〜１５３”（出力アナログビデオ信号のボトム値が
２Ｖ、最大レベル値を３.１〜３.２Ｖ）に調整し、スラ
イスレベルが“１２８”（出力アナログビデオ信号の電
圧に換算して３Ｖ）であり、サンプリングクロックＫが
位相ｄの状態を表している。この例では、カウント値Ｈ
Ｄ＝ｉ−１となる。また、最大レベルを表示できる期間
＝ｉ−１となる。この場合、最大レベルを表示できる期
間が水平解像度ｉに合致せず、表示に「ちらつき」を生
じるなどの不具合を生じる。ところが、カウント値ＨＤ
も水平解像度ｉに合致しないため、この位相ｄが不適当
であることをＣＰＵ５は検出できる。つまり、スライス
レベルが出力アナログビデオ信号の最大レベル値より僅
かに小さくなるように、スライスレベル値またはコント
ラスト値を調整した上で、カウント値ＨＤに基づいて位
相を調整すれば、表示に「ちらつき」を生じるなどの不
具合を回避できる。これが図４のステップＳ５１，Ｓ５
２の意義である。

【００３１】図１２は、調整時のデジタルビデオ信号の
最小値−最大値が“０”−“２５５”（出力アナログビ
デオ信号のボトム値が２Ｖ、最大レベル値が４Ｖ）であ
り、スライスレベルを“３２”（出力アナログビデオ信
号の電圧に換算して２.２５Ｖ）に調整し、サンプリン
グクロックＫが位相ａの状態を表している。この例で
は、カウント値ＨＤ＝ｉとなる。また、最大レベルを表
示できる期間＝ｉとなる。この場合、カウント値ＨＤと
最大レベルを表示できる期間とが水平解像度ｉに合致
し、問題はない。図１３は、調整時のデジタルビデオ信
号の最小値−最大値が“０”−“２５５”（出力アナロ
グビデオ信号のボトム値が２Ｖ、最大レベル値が４Ｖ）
であり、スライスレベルを“３２”（出力アナログビデ
オ信号の電圧に換算して２.２５Ｖ）に調整し、サンプ
リングクロックＫが位相ｄの状態を表している。この例
では、カウント値ＨＤ＝ｉ＋１となる。また、最大レベ
ルを表示できる期間＝ｉ−１となる。この場合、最大レ
ベルを表示できる期間が水平解像度ｉに合致せず、表示
に「ちらつき」を生じるなどの不具合を生じる。ところ
が、カウント値ＨＤも水平解像度ｉに合致しないため、
この位相ｄが不適当であることをＣＰＵ５は検出でき
る。つまり、スライスレベルが出力アナログビデオ信号
のボトム値より僅かに大きくなるように、スライスレベ
ル値を調整した上で、カウント値ＨＤに基づいて位相を
調整すれば、表示に「ちらつき」を生じるなどの不具合
を回避できる。これが図４のステップＳ５１，Ｓ５２の
意義である。

【００３２】図１４は、調整時のデジタルビデオ信号の
最小値−最大値を“０”−“４４〜５７”（出力アナロ
グビデオ信号のボトム値を１.５Ｖ、最大レベル値を２.
３５〜２.４５Ｖ）に調整し、スライスレベルが“９
７”（出力アナログビデオ信号の電圧に換算して２.２
５Ｖ）であり、サンプリングクロックＫが位相ａの状態
を表している。この例では、カウント値ＨＤ＝ｉとな
る。また、最大レベルを表示できる期間＝ｉとなる。こ
の場合、カウント値ＨＤと最大レベルを表示できる期間
とが水平解像度ｉに合致し、問題はない。図１５は、調
整時のデジタルビデオ信号の最小値−最大値を“０”−
“４４〜５７”（出力アナログビデオ信号のボトム値を
１.５Ｖ、最大レベル値を２.３５〜２.４５Ｖ）に調整
し、スライスレベルが“９７”（出力アナログビデオ信
号の電圧に換算して２.２５Ｖ）であり、サンプリング
クロックＫが位相ｄの状態を表している。この例では、
カウント値ＨＤ＝ｉ−１となる。また、最大レベルを表
示できる期間＝ｉ−１となる。この場合、最大レベルを
表示できる期間が水平解像度ｉに合致せず、表示に「ち
らつき」を生じるなどの不具合を生じる。ところが、カ
ウント値ＨＤも水平解像度ｉに合致しないため、この位
相ｄが不適当であることをＣＰＵ５は検出できる。つま
り、スライスレベルが出力アナログビデオ信号の最大レ
ベル値より小さくなるように且つスライスレベルと出力
アナログビデオ信号の最大レベル値の差が出力アナログ
ビデオ信号の振幅に対して位相調整の２単位分に相当す
る電圧（サンプリングクロックＫの周期を８分割して位
相調整する場合、振幅×２／８）未満になるように、ブ
ライトネス値およびコントラスト値を調整した上で、カ
ウント値ＨＤに基づいて位相を調整すれば、表示に「ち
らつき」を生じるなどの不具合を回避できる。これが図
４のステップＳ５１，Ｓ５２の意義である。

【００３３】以上のＬＣＤ装置１００およびビデオ信号
変換装置１０１によれば、サンプリングクロックＫの位
相を“１／Ｍ”周期ずつ順にずらせながら、水平表示期
間カウンタ８のカウント値ＨＤが水平解像度ｉに一致す
るようにプリスケーラ値ｐを変更することを繰り返すの
で、サンプリングクロックＫの最適な周波数および位相
を短時間で決定することが出来る。また、位相調整時
に、スライスレベルが出力アナログビデオ信号またはデ
ジタルビデオ信号の最大レベルより僅かに小さいか又は
ボトムレベルより僅かに大きくなるように、スライスレ
ベル値およびブライトネス値およびコントラスト値の少
なくとも一つを調整するため、ビデオ信号の立上り，立
下りの「なまり」に起因してビデオ信号を適正にサンプ
リングできなくなる状態を水平表示期間カウンタ８のカ
ウント値の変化として検出可能となる。

【００３４】

【発明の効果】本発明のビデオ信号変換装置およびＬＣ
Ｄ装置によれば、アナログビデオ信号をデジタルビデオ
信号に変換するＡ／Ｄ変換手段の最適なサンプリング周
波数および位相を短時間で決定することが出来る。ま
た、ビデオ信号の立上り，立下りの「なまり」に起因し
てビデオ信号を適正にサンプリングできなくなる状態を
水平表示期間カウンタのカウント値の変化として検出可
能となる。

【図面の簡単な説明】

【図１】本発明の一実施形態にかかるＬＣＤ装置を示す
構成ブロック図である。

【図２】水平解像度テーブルの内容を示す説明図であ
る。

【図３】図１のＬＣＤ装置の各部の波形図である。

【図４】図１のＬＣＤ装置におけるサンプリング周波数
および位相調整処理を示すフロー図である。

【図５】図４の続きのフロー図である。

【図６】水平表示期間カウンタのカウント値が水平解像
度と等しいか否かを示す判定結果の説明図である。

【図７】水平表示期間カウンタのカウント値が水平解像
度と等しいか否かを示す判定結果の別の説明図である。

【図８】スライスレベルがボトム値と最大レベル値の中
間であり且つ位相ａでサンプリングした状態を示す説明
図である。

【図９】スライスレベルがボトム値と最大レベル値の中
間であり且つ位相ｄでサンプリングした状態を示す説明
図である。

【図１０】スライスレベルが最大レベル値より僅かに小
さく且つ位相ａでサンプリングした状態を示す説明図で
ある。

【図１１】スライスレベルが最大レベル値より僅かに小
さく且つ位相ｄでサンプリングした状態を示す説明図で
ある。

【図１２】スライスレベルがボトム値より僅かに大きく
且つ位相ａでサンプリングした状態を示す説明図であ
る。

【図１３】スライスレベルがボトム値より僅かに大きく
且つ位相ｄでサンプリングした状態を示す説明図であ
る。

【図１４】スライスレベルが最大レベル値より僅かに小
さく且つ位相ａでサンプリングした状態を示す説明図で
ある。

【図１５】スライスレベルが最大レベル値より僅かに小
さく且つ位相ｄでサンプリングした状態を示す説明図で
ある。

【図１６】従来のＬＣＤ装置の一例を示す構成ブロック
図である。

【図１７】水平同期信号およびビデオ信号を示す説明図
である。

【符号の説明】

１００ＬＣＤ装置１０１ビデオ信号変換装置２比較・合成回路３最大レベル検出回路４ＰＬＬ部５ＣＰＵ６水平解像度テーブル７第１水平周期カウンタ８水平表示期間カウンタ９水平バックポーチカウンタ１０水晶発振器１１第２水平周期カウンタ１２垂直周期カウンタ２０ビデオアンプ２１Ａ／Ｄ変換器ＡＬＣＤパネル駆動回路ＫサンプリングクロックＰＬＣＤパネルＴｄ水平表示期間Ｔｈ水平周期Ｈsync 水平同期信号Ｖsync 垂直同期信号

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 2H093 NA51 NC21 NC24 NC25 NC27 NC50 ND34 ND36 5C006 AA01 AA22 AF50 AF51 AF52 AF53 AF72 AF81 BF14 BF15 BF22 BF25 FA14 FA16 5C058 AA06 BA35 BB04 BB08 BB10 5C080 AA10 BB05 DD08 DD09 GG07 GG08 JJ02 JJ04 JJ05 JJ07

Claims

【特許請求の範囲】

【請求項１】入力アナログビデオ信号を増幅して出力
アナログビデオ信号を出力するビデオ増幅手段（２０）
と、前記出力アナログビデオ信号をデジタルビデオ信号
に変換するＡ／Ｄ変換手段（２１）と、そのＡ／Ｄ変換
手段（２１）に供給するサンプリングクロック（Ｋ）を
発生するサンプリングクロック発生手段（４）と、前記
出力アナログビデオ信号または前記デジタルビデオ信号
がスライスレベルより高い期間のサンプリングクロック
数（ＨＤ）をカウントする水平表示期間カウンタ（８）
と、位相調整時に前記スライスレベルが前記出力アナロ
グビデオ信号または前記デジタルビデオ信号の最大レベ
ルより僅かに小さいか又は前記出力アナログビデオ信号
または前記デジタルビデオ信号のボトムレベルより僅か
に大きくなるように前記スライスレベルおよび前記出力
アナログビデオ信号または前記デジタルビデオ信号の最
大レベルおよびボトムレベルの少なくとも一つを調整す
る水平表示期間カウント調整手段（５）と、前記サンプ
リングクロック（Ｋ）の周波数と位相の複数の候補につ
いての前記水平表示期間カウンタのカウント値を検出し
該カウント値を基に前記サンプリングクロック（Ｋ）の
周波数と位相とを決定するサンプリングクロック制御手
段（５）とを具備したことを特徴とするビデオ信号変換
装置（１０１）。
【請求項２】ＬＣＤパネル（Ｐ）と、ＬＣＤパネル駆
動回路（Ａ）と、請求項１に記載のビデオ信号変換装置
（１０１）とを具備したことを特徴とするＬＣＤ装置
（１００）。