JP2000347615A - 映像信号処理装置、表示装置、液晶プロジェクタ及びコンピュータ読み取り可能な記憶媒体 - Google Patents
映像信号処理装置、表示装置、液晶プロジェクタ及びコンピュータ読み取り可能な記憶媒体Info
- Publication number
- JP2000347615A JP2000347615A JP2000083856A JP2000083856A JP2000347615A JP 2000347615 A JP2000347615 A JP 2000347615A JP 2000083856 A JP2000083856 A JP 2000083856A JP 2000083856 A JP2000083856 A JP 2000083856A JP 2000347615 A JP2000347615 A JP 2000347615A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- video signal
- sampling
- phase
- input video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
た最適な位相で映像信号をサンプリングし、高品位な映
像を提供することができるようにする。 【解決手段】 入力映像信号に同期した位相を持つクロ
ックをクロック発生回路5により発生し、このクロック
に応じて、上記入力映像信号をサンプリングする。そし
て、サンプリングした複数のサンプルを互いにCPU7
で比較し、比較結果に基づいて、制御信号Cphにより
上記クロック発生回路5を制御して、クロックの位相を
制御することにより、各種の画像モードの映像信号が入
力されたとしても、サンプリングに用いるクロックと入
力映像信号との位相のずれがない最適なサンプリング位
相で映像信号をサンプリングし、高品位な映像を提供す
ることができるようにする。
Description
表示装置、液晶プロジェクタ及びコンピュータ読み取り
可能な記憶媒体に関し、特に、入力映像信号に位相同期
したクロックの発生動作に関するものである。
カ製のコンピュータから送られてくる映像信号や表示画
面ドット数の周波数の異なる映像信号を忠実に再現し、
表示することを目的としている。この目的を達成するた
めに、画像モード判別手段により入力映像信号の水平同
期信号HDと垂直同期信号VDとから画像モードを判別
し、その画像モードに適した画素周波数を決定し、PL
L回路の周波数を設定するようにしている。PLL回路
では、水平同期信号HDを基準としてN倍のクロックを
発生し、このクロックを用いたA/D変換によりビデオ
信号のサンプリングを行うようにしている。
回路により水平同期信号HDを基準としてA/D変換の
サンプリングクロックの位相が決まるが、水平同期信号
HDと映像信号との位相関係は、接続されるコンピュー
タ等の映像出力機器の違いや、接続される配線の長さの
違い等により、水平同期信号HDのなまりやジッタ等の
影響が異なるため、一定ではない。このため、接続され
るソース毎にサンプリング位相を再設定する必要があっ
た。特に、マルチスキャンディスプレイのように各種の
画像モードに対応するためには、各モードにおけるサン
プリング位相のずれが画質を劣化させる大きな要因とな
っていた。特に、ピクセルデータの最適ポイントでサン
プリングできない場合には、ダイナミックレンジ及び階
調がとれず、このためコントラストが低い、ノイズが大
きい、等の画質劣化が顕著となり、高画質表示の妨げと
なっていた。
信号HDが積分された波形で入力されると、基準となる
信号のタイミングを正確に把握することができないた
め、前ピクセルと次ピクセルとの境界付近でサンプリン
グしてしまい、ジッタの影響により、ピクセルデータが
一定でなくチラツキが発生していた。
続して切り換えて使用する会議用や教育用のシステムの
場合には、各PC毎に水平同期信号HDと映像信号との
位相が異なる上に、映像信号を切り換える装置を用い
て、長い配線で接続された各PCを切り換えて表示する
ため、配線や切り換え装置の影響により、水平同期信号
HDがなまり、最適なサンプリング位相を得ることがさ
らに困難となっていた。
されたものであり、入力される様々なモードの映像信号
に対応した最適な位相で映像信号をサンプリングし、入
力された映像信号の画像品位を損なわず、高品位な映像
を提供することができるようにすることを目的とする。
また、本発明は、映像信号のサンプリング位相を最適な
位相に制御することをも目的とする。
置は、入力映像信号に位相同期したクロックを発生する
クロック発生手段と、上記クロック発生手段により発生
されるクロックに応じて、上記入力映像信号をサンプリ
ングするサンプリング手段と、上記サンプリング手段か
ら出力される複数のサンプルを互いに比較する比較手段
と、上記比較手段による比較結果に基づいて、上記クロ
ック発生手段を制御して、上記クロックの位相を制御す
る制御手段とを備えることを特徴とする。
上記制御手段は、上記比較手段による比較結果に基づい
て、上記入力映像信号中の任意のラインの信号レベルの
最大値を検出し、この検出結果に基づいて、上記クロッ
ク発生手段を制御することを特徴とする。本発明のその
他の特徴とするところは、上記制御手段は、上記比較手
段による比較結果に基づいて、上記入力映像信号中の任
意のライン内における隣接サンプル間の差信号を求め、
上記差信号の最大値を検出し、この検出結果に基づい
て、上記クロック発生手段を制御することを特徴とす
る。
記比較手段は、上記入力映像信号における隣接サンプル
を順次比較し、上記制御手段は、上記比較手段による比
較結果に基づいて、上記クロック発生手段を制御するこ
とを特徴とする。本発明のその他の特徴とするところ
は、上記装置内部の温度を検出する温度検出手段を備
え、上記制御手段は、上記温度検出手段により検出した
温度変化に応じて、上記クロック発生手段を制御するこ
とを特徴とする。
力映像信号に位相同期したクロックを発生するクロック
発生手段と、上記クロック発生手段により発生されるク
ロックに応じて、上記入力映像信号をサンプリングする
サンプリング手段と、上記クロック発生手段により第1
の位相を持つ第1のクロックが発生され、上記第1のク
ロックに応じて、上記サンプリング手段により上記入力
映像信号をサンプリングする第1のモードと、上記クロ
ック発生手段により上記第1の位相とは異なる第2の位
相を持つ第2のクロックが発生され、上記第2のクロッ
クに応じて、上記サンプリング手段により上記入力映像
信号をサンプリングする第2のモードとを含む複数のモ
ードの間でモードを切り替えるモード切り替え手段と、
上記第1のモードにおいて上記サンプリング手段により
得られた第1のサンプルと、上記第2のモードにおいて
上記サンプリング手段により得られた第2のサンプルと
に基づいて、上記クロック発生手段を制御して、上記ク
ロックの位相を制御する制御手段とを備えることを特徴
とする。
に位相同期したクロックを発生するクロック発生手段
と、上記クロック発生手段により発生されるクロックに
応じて、上記入力映像信号をサンプリングするサンプリ
ング手段と、上記サンプリング手段から出力されるサン
プルに応じた映像を表示する表示手段と、上記サンプリ
ング手段から出力される複数のサンプルを互いに比較す
る比較手段と、上記比較手段による比較結果に基づい
て、上記クロック発生手段を制御して、上記クロックの
位相を制御する制御手段とを備えることを特徴とする。
媒体は、入力映像信号に位相同期したクロックを発生す
るクロック発生手段と、上記クロック発生手段により発
生されるクロックに応じて、上記入力映像信号をサンプ
リングするサンプリング手段と、上記サンプリング手段
から出力される複数のサンプルを互いに比較する比較手
段と、上記比較手段による比較結果に基づいて、上記ク
ロック発生手段を制御して、上記クロックの位相を制御
する制御手段としてコンピュータを機能させるためのプ
ログラムを記録したことを特徴とする。
力映像信号に同期した位相を持つクロックを発生させ、
このクロックに応じて、上記入力映像信号がサンプリン
グされる。そして、サンプリングされた複数のサンプル
を互いに比較し、その比較結果に基づいて、上記クロッ
クの位相が制御される。これにより、各種の画像モード
の映像信号が入力されたとしても、サンプリングに用い
るクロックと入力映像信号との位相のずれがなくなるよ
うにクロックの位相が制御され、最適なサンプリング位
相で映像信号をサンプリングできるようになる。
像信号中の任意のラインの信号レベルに基づいて、サン
プリングに用いるクロックの位相が制御されることによ
り、容易にサンプリング位相を最適な位相に制御するこ
とができるようになる。また、本発明のその他の特徴に
よれば、入力映像信号中の任意のライン内での隣接サン
プル間の差信号がもとめられ、この差信号に基づいて、
サンプリングに用いるクロックの位相が制御されること
により、入力映像信号がリセット電位のない階段状の映
像信号であったとしても、サンプリング位相を最適な位
相に制御することができるようになる。
記入力映像信号における隣接サンプルが順次比較され、
この比較結果に従って、サンプリングに用いるクロック
の位相が制御されることにより、入力映像信号が階段状
で画素値の変化が乏しい映像信号であったとしても、サ
ンプリング位相を精度良く最適な位相に制御することが
できるようになる。また、本発明のその他の特徴によれ
ば、温度検出手段により装置内部の温度が検出され、検
出された温度変化に応じて、サンプリングに用いるクロ
ックの位相が制御されることにより、液晶プロジェクタ
のような動作時に大量の熱を発するシステムにおいて、
本発明の映像信号処理装置を用いてもサンプリング位相
を最適な位相に制御することができるようになる。
1のクロックに応じて、上記入力映像信号がサンプリン
グされる第1のモードと、第2のクロックに応じてサン
プリングされる第2のモードとを切り替える切り替え手
段を設け、上記第1のモードにおいて得られる第1のサ
ンプルと、上記第2のモードにおいて得られる第2のサ
ンプルとに基づいて、サンプリングに用いるクロックの
位相が制御される。これにより、最適なサンプリング位
相を検出する際に、入力映像信号の任意のラインで検出
することができ、非常に速くサンプリング位相を最適な
位相に制御することができるようになる。
と共に説明する。 (第1の実施形態)図1は第1の実施形態による映像信
号処理装置を用いた液晶表示装置の一構成例を示すブロ
ック図である。図1において、1は各コンピュータ等の
外部機器からのビデオ信号を入力する入力端子、2は入
力端子1より入力されたビデオ信号をサンプリングし各
サンプルを量子化して1サンプル複数ビットのデジタル
信号に変換するA/D変換器である。
平同期信号入力端子、4は水平同期信号入力端子3より
入力された水平同期信号HDを処理するための水平同期
処理回路、5は水平同期処理回路4より出力された水平
同期信号HD1を入力し、水平同期信号HD1にロック
したN倍のクロックwck1及び信号処理用のタイミン
グ信号wck2を発生するPLL回路を含むクロック発
生回路である。
れたビデオ信号の最大値を検出する最大値検出回路、7
は最大値検出回路6に検出開始信号を出力すると共に、
最大値検出回路6の最大値検出結果に基づいてクロック
発生回路5に対して、クロックの位相を制御する制御信
号Cphを発生するCPU、8はA/D変換器2の出力
であるビデオ信号を入力し、各種の信号処理を行う信号
処理回路であり、コントラスト、ブライト、ガンマ補正
等の信号処理や、マルチスキャン対応の表示装置の場合
にはスキャンコンバータ等により解像度変換などを行う
処理が含まれる。
に変換するためのD/A変換器、10はD/A変換器9
より出力されたビデオ信号を表示する液晶表示装置(L
CD:Liquid Crystal Display)、11は信号処理回路
8、D/A変換器9及びLCD10にタイミング信号R
ck1、Rck3及びクロックRck2を供給する読み
出しタイミング信号発生回路、13は垂直同期信号VD
の入力端子、12は画像モード判別回路であり、水平同
期信号HD1と垂直同期信号VDとから入力ビデオ信号
の画像モードを判別し、その画像モードに適した画素周
波数を決定してクロック発生回路5内のPLL回路のク
ロック周波数を設定する。また、判別した画像モードを
示す画像モード信号modeにより、各回路の動作モー
ドを設定する。
5の要部の構成を示すブロック図である。図12におい
て、位相比較回路501には水平同期処理回路4からの
水平同期信号HD1と分周器509からの出力とが入力
される。位相比較回路501は、これらの信号の間の位
相差を検出し、ループフィルタ503を介してVCO
(Voltage Controlled Oscillator)505に出力す
る。VCO505は入力信号に応じた周波数のクロック
を発生し、遅延回路507及び分周器509に出力す
る。
O505から出力されるクロックを1/n分周して位相
比較回路501に出力する。分周期509の分周比nは
後述の如く画像モード判別回路12により判別された画
像モードを示す画像モード信号modeにより変更可能
である。遅延回路507はVCO505から出力される
クロックの位相を制御し、wck1として出力する。遅
延回路507からのクロックの出力位相(タイミング)
はCPU7からの制御信号Cphにより設定される。
晶表示装置における表示位置調整方法の原理について説
明する。図2は、ビデオ信号中の映像データとそのサン
プリングタイミング、及びサンプル後の映像データの関
係を示す図である。図示しないCCD等により出力さ
れ、入力端子1から入力されるリセット電位を持つ画素
D1、D2、D3、・・・の映像データは、図2(a)
に示すように、それぞれ黒レベルより信号レベルに向か
った山型の形状をしている。そのため、サンプリングタ
イミング(b)のように山型の信号の頂点(最大値)で
サンプリングを行った場合には、サンプリング後のデー
タは、(c)のようにダイナミックレンジを有効に用い
たコントラストの高い画像を得ることができる。
(d)のように、信号の頂点以外でサンプリングした場
合には、サンプリング後のデータは(e)のようにダイ
ナミックレンジが狭く、コントラストが低く、そのため
ノイズが大きく、階調性の乏しい画像となってしまうと
いう問題がある。特に、サンプリングタイミング(f)
のように、前後の2つの画素の間で、サンプリングを行
った場合には、ジッタの影響によりピクセルデータが一
定でない画像となり、画像品位をさらに悪くしてしまう
という問題がある。
大値を検出する最大値検出回路6を設けて、信号の最適
ポイントとして最大値を検出し、サンプリングタイミン
グが(d)や(f)であったとしても、自動的に最適な
サンプリングタイミング(a)を得るようにしている。
作の手順を図3のフローチャートと共に説明する。まず
ステップS301で、CPU7は最大値検出回路6を制
御して、A/D変換器2からの出力データのうち、ビデ
オ信号中の指定された画像領域(例えば、1ライン又は
1フレーム)内の映像データのレベルを1サンプル毎に
1順次比較し、最大値Dmaxを検出する。次にステッ
プS302で、CPU7はクロック位相が前回のクロッ
ク位相から変化量ΔTだけ変更するようにクロック発生
回路5を制御することにより、サンプリングタイミング
を変え、再び同様に所定ラインのサンプル値の最大値D
max(1)を検出する。このときの位相の変化方向は
進み方向あるいは遅れ方向のどちらでもよい。
max(1)とを比較し、Dmax(1)がDmaxよ
り大きい場合には、ステップS304に進み、Dmax
をDmax(1)とし、さらにこのときのクロック位相
を内部のメモリに記憶する。一方、Dmax(1)がD
max以下である場合には、そのままステップS305
に進む。
からS304の比較処理を所定回数終了したか否かを判
別し、所定回数に達していない場合には、ステップS3
02に戻って同様の処理(ステップS302→S303
→S304)を繰り返す。また、所定回数終了した場合
には、ステップS306に進み、内部のメモリに記憶し
たDmaxに対応したクロック位相の値を読み出し、ク
ロック発生回路5を制御してこのDmaxに対応したク
ロック位相に設定する。
でサンプリングポイントを変化量ΔTずつ順次に移動さ
せ、映像データのレベルのサンプル値が最大となる最大
値Dmax(n)を検出し、そのときのサンプリングポ
イントPH(n)を最適位相値とする。このときの変化
量ΔTは1画素(隣接画素間)期間に関連する値であ
り、本実施形態では、1画素期間をn等分した値であ
る。このような処理を行うことにより、自動的に最適な
サンプリングポイントを得ることができる。
性信号の場合について説明したが、負極性信号でも同様
であり、信号の振幅が大きいことを意味する。本実施形
態で示したCCD信号の場合には、実際に入力端子1か
ら入力されるビデオ信号は負極性の信号であるが、ここ
では反転した信号として説明した。また、本実施形態に
よる最適なサンプリングポイントである最適位相値にす
るクロック位相の調整は、所定のタイミングにて行う。
即ち、電源投入後に行ってもよいし、あるいは入力され
る映像ソースに応じたモード切り換え毎に行ってもよい
し、一定時間毎や温度変化毎に行ってもよい。
第1の実施形態とは異なるタイプの信号に対して、より
有効なサンプリング位相を検出する方法について説明す
る。第1の実施形態では、リセット電位を持つような山
型の形状をしたビデオ信号を処理する場合に、簡単な方
法により最適なサンプリングポイントを得ることが可能
であった。
器等を介してビデオ信号を得る場合には、図4(a)の
ように階段状の画像信号となるため、最大値となる画素
が2画素以上連続すると、サンプリングポイントをずら
しても、常に最大値が得られるため、最適な位相を検出
することができないという問題がある。図4において、
例えば、画素D3のサンプリングタイミングを(b)に
示すタイミングから(d)に示すタイミングに変えて
も、サンプリングされた値は(c)から(e)となって
同じ最大値となるため、最適な位相を検出することがで
きない。
テスト用パターンのような、水平方向に1画素毎に白黒
が連続するような画像を用いれば、容易に最適な位相に
調整することが可能である。
な階段状のビデオ信号に対して解像度テスト用パターン
等を用いることなく、最適なサンプリングタイミングを
得るための方法を提示する。図5において、(a)のよ
うな階段状の信号から(b)、(d)に示すタイミング
で最大値を検出すると、(c)、(e)に示すように連
続して最大値が現れる場合に最適な位相を検出すること
ができないため、本実施形態では、(c’)、(e’)
に示すように、隣接画素(サンプル)との差(エッジ
量)を検出することにより、最大値が連続する中間の画
素以外の部分でサンプリングを行うようにクロックの位
相を制御可能としたものである。本実施形態でのクロッ
ク位相の制御動作は、上述した第1の実施形態とほぼ同
様であるが、最大値検出回路6にて隣接画素(サンプ
ル)間の差を求め、これらの差の値を比較して最大値を
求める点が異なる。
映像信号の立ち上りエッジを検出することが可能である
し、負極性の差信号を用いれば、映像信号の立ち下がり
エッジを検出することができる。従って、差信号の絶対
値を比較すると、立ち上りと立ち下がりとの両側のエッ
ジを検出して、最適なサンプリング位相を得ることがで
きる。
着目画素と両側の画素とのエッジ量を検出、又は着目画
素と両側画素値との比較を行い、着目画素が隣接画素値
より大きい場合のみ、着目画素を検出画素とする。検出
画素と判断した場合のみ最大値として記憶し、次に得ら
れる検出画素の最大値と比較するようにする。このよう
に、着目画素と少なくとも1つの隣接画素とを比較し、
その比較結果、着目画素が検出を行うのに適当な画素か
否かを判断し、処理を行う。
素以上続く映像信号を、検出対象画素から除くことがで
きるため、階段上の映像信号であっても精度良く最適な
サンプリング位相に制御することができる。
態では、入力ビデオ信号中の指定されたラインの最大値
を用いて最適な位相を設定している。そのため、1フレ
ーム毎に映像が異なる動画像を用いる場合には最適な位
相の設定が困難であることが考えられる。また、最大値
を検出するラインがフレーム内で指定されているため、
次のサンプリング位相にてサンプリングを行った際の最
大値を求めるためには、1フレーム期間待たなくてはな
らない。そのため、1画素期間内の全てのサンプリング
位相について最大値の検出動作を試みるには、多くの時
間を要してしまう。そこで、第4の実施形態では、サン
プリング位相の調整用の画像領域を特定せず、迅速に最
適なサンプリング位相に調整可能とした方法について説
明する。
U7によるクロック位相の制御動作を説明するためのフ
ローチャートである。
像ソースが切り変わった場合のように、新たに入力映像
信号が入力された場合、ステップS601で信号処理回
路8を制御して、ブルーバックの表示やスクリーンセー
バーの表示などの予め決められた映像の表示を行う。
示を行うことで、入力映像信号の調整が確定するまで
は、入力映像を表示しない。そのため、調整時の不安定
な画像を表示しないという効果がある。例えば、RGB
各色8bit表示の場合、(R,G,B)=(0,0,
255)のデータを出力することにより、ブルーバック
表示を行う。または、信号処理回路8内のメモリ領域に
格納された画像を表示する。
Dあるいは垂直同期信号VDを確認することにより、入
力信号が入力されているか否かを確認する。入力される
映像信号が存在する場合には、ステップS603に進
み、以下の位相調整のフローを行う。また、入力される
映像信号が存在しない場合には、ステップS601に戻
り、入力される映像信号の確認動作を繰り返す。
が存在する場合に進む、ステップS603では、まず、
画像モードの判別を行う。ここでは、水平同期信号HD
と垂直同期信号VDとのタイミング関係により画像モー
ドを判別することが可能である。ここで、入力映像信号
の画像サイズや画素周波数、水平周波数、垂直周波数
や、入力映像信号が、インタレース信号かプログレッシ
ブ信号の何れか、等を判定する。次に、ステップS60
3での画像モードの判別結果に基づき、ステップS60
4で、以前に表示したことがある画像モードであるか否
かを判別し、以前に表示したことがある画像モードであ
れば、ステップS605に進み、クロックの初期位相を
以前に記憶したその画像モードに対する所定の位相に設
定する。一方、以前に表示したことがない画像モードで
あれば、ステップS606に進み、クロックの初期位相
にデフォルト値を設定する。
相で、1フレーム内の所定ライン(ここでは、2ライン
とする)のサンプル値の最大値を検出し、現時点での最
大値であるDmaxとして記憶する。ここで、サンプル
値の最大値の検出方法としては、上述した第1〜第3の
実施形態に示す方法を用いることができるが、本実施形
態では上述した第2の実施形態に示したように、予め決
められた画像領域内の隣接画素との差分(微分)値の最
大値を求める方法を用いる。
方向(進みまたは遅れ方向)に予め決められた変化量Δ
Tだけ変化させて、次の2ラインの最大値を求め、比較
対象とする変数Dmax(n)として記憶する。なお、
このときの変化量ΔTは上述した実施形態と同様、1画
素期間をn等分した値である。
今回求めた最大値Dmax(n)とを比較し、今回求め
た最大値Dmax(n)がDmaxより大きければ、ス
テップS610に進み、Dmaxを今回の最大値Dma
x(n)とし、今回の位相を記憶する。また、今回求め
た最大値Dmax(n)がDmax以下であれば、今回
の位相を記憶しないで、前回の位相値を保持したまま、
S611に進む。
画素期間内)の各クロック位相について最大値の判別を
行ったか否かを確認し、終了していない場合には、ステ
ップS612に進み、前回のクロック位相に変化量ΔT
を加算し、次の2ラインの最大値を検出し、Dmax
(n)として記憶する。そして、ステップS609で上
述したようにDmaxとの比較を行う。また、所定回数
終了している場合には、ステップS613で、クロック
発生回路5を制御して、記憶されているDmaxに対応
したクロック位相に設定して入力ビデオ信号に応じた画
像の表示を行う。
を行うことが可能となる。ここで、1画素内を64st
epでサンプリング位相を調整する場合について考え
る。この場合、変化量ΔTは1画素期間の1/64とな
る。本実施形態のように、1stepあたり2ライン内
の最大値を求めるとすると、全てのクロック位相につい
て最大値の検出を行うためには、合計で、 64ステップ×2ライン=128ライン が必要になる。例えば、VESA(Video Electronics
Standards Association)規格のXGA(extended grap
hics array)60Hzの映像信号を処理する場合には、
水平周波数は48.363KHz(20.7μs)であ
るから、128ライン分の2.6msのわずかな時間で
最適な位相を求めることが可能となる。
位相を検出するために入力映像信号中の特定のラインを
使う必要がないため、非常に速く最適なサンプリングに
よる高画質表示を得ることが可能となる。
1画素期間内の全てのクロック位相について、そのサン
プル値の最大値を求めて最適なクロック位相を検出した
が、第5の実施形態ではサンプルの最大値を求める回数
を少なくし、より迅速に最適なクロック位相を設定可能
とした構成について説明する。
動作を示すフローチャートである。まず、ステップS7
01で、クロックの位相を所定の初期位相値(デフォル
ト値)に設定し、所定ライン(ここでは、2ラインとす
る)のサンプル値の最大値を求め、Dmaxとして記憶
する。次に、ステップS702で、予めCPU7内に記
憶されている所定値RmaxとDmaxとを比較し、D
maxの方が大きい場合には、ステップS703に進
み、フラグDirを1とし、クロック位相を変化させる
方向をプラス方向(位相進み方向)に設定する。一方、
DmaxがRmax以下の場合には、ステップS704
に進み、フラグDirを0とし、クロックの位相を変化
させる方向をマイナス方向(位相遅れ方向)に設定す
る。
rに基づいてクロック位相を変化させる方向を判別し、
フラグDirが1のときには、ステップS706に進
み、前回の位相に対して変化量ΔTを加算する。また、
フラグDirが0のときには、ステップS707に進
み、前回の位相に対して変化量ΔTを減算する。そし
て、ステップS708で、変化させたクロック位相にて
映像信号をサンプリングし、次の2ラインの映像データ
の最大値を検出してDmax(T)として記憶する。
(T)とDmaxとの値を比較し、今回検出したDma
x(T)がDmaxより大きい場合には、ステップS7
10に進み、DmaxをDmax(T)として記憶する
と共にそのときのクロック位相を記憶し、ステップS7
05に戻って同様の処理を繰り返す。また、今回検出し
たDmax(T)がDmax以下の場合には、ステップ
S711に進み、このときのDmaxに対応したクロッ
ク位相を読み出してクロック発生回路5を制御し、出力
クロックの位相をこのときのクロック位相に設定する。
そして、設定されたクロックにて映像信号をサンプリン
グして画像を表示する。
入力時に求めた所定ラインの最大値と基準値とを比較し
てクロック位相を変化させる方向を設定し、これ以降は
このときに設定した方向に対してクロック位相を変化さ
せながら映像信号のサンプル値の最大値が得られるクロ
ック位相をサーチしている。そして、ステップS709
において、クロック位相を変化させて得られたサンプル
値の最大値が今までの最大値以下となった時点でフロー
を抜け、このときのDmaxに対応するクロック位相を
最適クロック位相としている。
ついて最大値の検出を行う必要がない場合が多く、第4
の実施形態より、さらに迅速に最適位相を検出可能とな
る。また、本実施形態によれば、より迅速に最適クロッ
クを検出できるため、調整による画像劣化が少なく、画
像の表示を行いながら、ステップS701〜S711の
調整フローを行うことも可能である。
について説明する。図8は本実施形態におけるCPU7
による制御動作を示すフローチャートである。映像デー
タが入力されると、まず、ステップS801でクロック
発生回路5を制御してクロック位相Tを所定値T0に設
定する。
Tを加えた値T1をクロック位相に設定して入力映像デ
ータをサンプリングし、最大値Dmax(T1)を検出
する。次に、ステップS803で、Tから変化量ΔTを
減算した値T2をクロック位相に設定して入力映像デー
タをサンプリングし、最大値Dmax(T2)を検出す
る。
(T1)とDmax(T2)とを比較し、Dmax(T
1)の方が大きい場合には、ステップS805に進み、
最適な位相TmaxをT1とし、最大値DmaxをDm
ax(T1)とし、TをT1として入力映像信号をサン
プリングする。一方、Dmax(T2)がDmax(T
1)以下の場合には、ステップS806に進み、最適な
位相TmaxをT2とし、最大値DmaxをDmax
(T2)とし、TをT2として入力映像信号をサンプリ
ングする。なお、ステップS802、S803にて最大
値を求めるラインは入力映像データ中のいずれのライン
でもよく、また、上述した第4、第5の実施形態のよう
に、2ライン毎に繰り返す必要もない。
を繰り返す。このように、本実施形態によれば、現在の
クロックの位相を前後に変化させながら最適クロック位
相をサーチするため、より迅速に最適クロック位相を設
定することができる。
表示装置内の温度を検出するための温度検出回路であ
る。他の部分は図1と同じ構成である。周囲温度の変化
により、水平同期信号HDの遅延量の温度特性や、クロ
ック発生回路5やA/D変換器2の温度特性のために、
最適なサンプリングポイントが温度により異なる。
に設けた温度検出回路14により温度を検出し、温度T
MPが変化した場合には、再度、これまでの各実施形態
で述べたようにして映像信号のサンプリング位相の調整
を行う。
態で述べた映像信号処理装置を用いた投射型液晶表示装
置(液晶プロジェクタ)の構成を示すブロック図であ
る。図10において、1310はパネルドライバであ
り、RGB映像信号を極性反転し、かつ所定の電圧増幅
をした液晶駆動信号を形成すると共に、対向電極の駆動
信号、各種のタイミング信号等を形成している。さら
に、信号のDCレベルの調整も行っている。
映像信号及び制御伝送信号を標準映像信号にデコードし
ている。1311はデコーダであり、インターフェース
1312からの標準映像信号をRGB原色映像信号及び
同期信号に、即ち液晶パネル1302に対応した画像信
号にデコード・変換している。1314はバラストであ
る点灯回路であり、楕円リフレクタ1307内のアーク
ランプ1308を駆動点灯する。13ユ5は電源回路で
あり、各回路ブロックに対して電源を供給している。ま
た、1313は図示しない操作部を有するコントローラ
で、上記各回路ブロックを総合的にコントロールするも
のであり、特に極性反転の指示や調整時にどのフィール
ド毎に切り換えるか、何色で設定するか等の制御をパネ
ルドライバ1310に指示する。
示装置は、メタルハライドランプ等のアークランプ13
08から液晶パネル1302に白色光を照射し、反射型
の液晶パネル1302の映像信号を反射光として図示し
ないレンズを介して、スクリーンに投射することによ
り、プロジェクタとして大画面の拡大映像を見ることが
できる。
用した場合について説明したが、アークランプ1308
からの白色光をダイクロイックミラー等を用いて色分離
を行い、各々のパネルに照射することにより、三板式の
プロジェクタとして使用してもよい。また、透過型のパ
ネルを用いた場合は、液晶パネルの透過光をレンズを介
してスクリーンに投射すればよい。
像信号処理装置を、インターフェース1312に使用す
ることにより、最適な位相で映像信号をサンプリングす
ることができる。
の実施形態による表示装置を示すもので、コンピュータ
PCやDVD、ビデオなどの複数の映像信号ソースを切
り換えて表示するシステムに用いた場合であり、会議シ
ステムや教育システム等として用いられるものである。
タPC1〜PC3であり、映像信号切り換えスイッチ2
6を介して表示装置27に映像を表示する。24はDV
D、25はインターネット端末であり、上記PC1〜P
C3と同様に、出力である映像信号を上記スイッチ26
を介して表示装置27に表示する。
置27に複数のPCを接続して切り換えて使用する会議
用や教育用のシステムの場合には、各PC毎に水平同期
信号と映像信号との位相が異なる。このため、映像信号
を切り換える装置を用いて、長い配線で接続された各P
Cを切り換えて表示するため、配線や切り換え装置の影
響により、水平同期信号がなまるため、最適なサンプリ
ング位相を得ることがさらに困難となっていた。
号が積分された波形で入力されると、基準となる信号の
タイミングを正確に把握できないため、図2(f)で説
明したように、前ピクセルと次ピクセルとの境界付近で
サンプリングしてしまい、ジッタあ影響により、ピクセ
ルデータが一定でなくチラツキが発生していた。
施形態で述べた図1、図9の映像信号処理装置を、表示
装置27の映像信号入カインターフェース部に使用する
ことにより、最適な位相で映像信号をサンプリングする
ことができ、高品位の映像を表示することができる。
図12の回路により出力されるクロックの位相を遅延さ
せることにより、サンプリング位相を制御するものとし
て説明したが、水平同期信号HDとの位相を調整可能な
PLL回路を用いる、あるいは、クロック発生回路5に
入力する水平同期信号HDを遅延素子等により遅延させ
ることでクロックの位相を変更することも可能である。
さらに、クロック発生回路5の出力であるクロックを遅
延させてもよいし、A/D変換器2でサンプリングを行
うビデオ信号を遅延させてもよく、要するにビデオ信号
のサンプリングポイントを制御することが可能な手段で
あればよい。
としてA/D変換器2を用いた場合を説明したが、アナ
ログ的にサンプリングを行うサンプルホールド回路等を
用いてもよく、ビデオ信号をサンプルする手段であれば
よい。また、最適なサンプリングポイントよりも、温度
マージン、ノイズ、電源変動などが原因で遅延量が変化
することにより、サンプリング位相が変動することを考
慮して、最適サンプリングポイントよりもマージンを持
って、最大値付近で位相を変化量ΔTずらして設定して
もよい。
体について説明する。本発明はハードウェアで構成する
こともできるが、CPUとメモリとで構成されるコンピ
ュータシステムで構成することもできる。コンピュータ
システムで構成する場合、上記メモリは本発明による記
憶媒体を構成する。即ち、上述した各実施形態で説明し
た動作を実行するためのソフトウェアのプログラムコー
ドを記憶した記憶媒体をシステムや装置で用い、そのシ
ステムや装置のCPUが上記記憶媒体に格納されたプロ
グラムコードを読み出し、実行することにより、本発明
の目的を達成することができる。
AM等の半導体メモリ、光ディスク、光磁気ディスク、
磁気媒体等を用いてよく、これらをCD−ROM、フロ
ッピィディスク、磁気テープ、磁気カード、不揮発性メ
モリカード等に構成して用いてよい。
0、図11に示したシステムや装置以外の他のシステム
や装置で用い、そのシステムあるいはコンピュータがこ
の記憶媒体に格納されたプログラムコードを読み出し、
実行することによっても、上記各実施形態と同等の機能
を実現できると共に、同等の効果を得ることができ、本
発明の目的を達成することができる。
等が処理の一部又は全部を行う場合、あるいは記憶媒体
から読み出されたプログラムコードが、コンピュータに
挿入された拡張機能ボードやコンピュータに接続された
拡張機能ユニットに備わるメモリに書き込まれた後、そ
のプログラムコードの指示に基づいて、上記拡張機能ボ
ードや拡張機能ユニットに備わるCPU等が処理の一部
又は全部を行う場合にも、上記各実施の形態と同等の機
能を実現できると共に、同等の効果を得ることができ、
本発明の目的を達成することができる。
クロック発生手段により入力映像信号に同期した位相を
持つクロックを発生し、このクロックに応じて、上記入
力映像信号をサンプリングする。そして、サンプリング
した複数のサンプルを互いに比較手段により比較し、そ
の比較結果に基づいて、上記クロック発生手段を制御し
て、クロックの位相を制御する。これにより、各種の画
像モードの映像信号が入力されたとしても、サンプリン
グに用いるクロックと入力映像信号との位相のずれがな
い最適なサンプリング位相で映像信号がサンプリングで
き、入力映像信号の画像品位を損なわず、高品位な映像
を提供することができる。
較手段による比較結果に基づいて、入力映像信号中の任
意のラインの信号レベルの最大値を検出し、この検出結
果に基づいて、サンプリングに用いるクロックの位相を
制御するようにしたので、非常に簡単な構成で、容易に
サンプリング位相を最適な位相に制御することができ
る。
記比較手段による比較結果に基づいて、入力映像信号中
の任意のライン内での隣接サンプル間の差信号を求め、
この差信号に基づいて、サンプリングに用いるクロック
の位相を制御するようにしたので、入力映像信号がリセ
ット電位のない階段状の映像信号であったとしても、サ
ンプリング位相を最適な位相に制御することができる。
記入力映像信号における隣接サンプルが順次比較され、
この比較結果に基づいて、サンプリングに用いるクロッ
クの位相を制御するようにしたので、入力映像信号が階
段状で画素値が連続して同じ値を持つような変化が乏し
い映像信号であったとしても、サンプリング位相を精度
良く最適な位相に制御することができる。
置内部の温度を検出する温度検出手段を備え、温度検出
手段により検出した温度変化に応じて、サンプリングに
用いるクロックの位相を制御するようにしたので、液晶
プロジェクタのような動作時に大量に発熱するシステム
において、本発明の映像信号処理装置を用いてもサンプ
リング位相を最適な位相に制御することができる。
ロック発生手段により入力映像信号に同期した位相を持
つクロックを発生し、このクロックに応じて、上記入力
映像信号をサンプリングする。また、入力映像信号をサ
ンプリングする際、第1の位相を持つ第1のクロックに
応じて、上記入力映像信号をサンプリングする第1のモ
ードと、上記第1の位相とは異なる第2の位相を持つ第
2のクロックに応じて、上記入力映像信号をサンプリン
グする第2のモードとを含む複数のモードの間でモード
を切り替えるモード切り替え手段により、モードを切り
替えて入力映像信号をサンプリングする。そして、上記
第1のモードにおいて得られた第1のサンプルと、上記
第2のモードにおいて得られた第2のサンプルとに基づ
いて、サンプリングに用いるクロックの位相が制御す
る。これにより、最適なサンプリング位相を検出する際
に、入力映像信号の任意のラインで検出することがで
き、非常に速くサンプリング位相を最適な位相に制御す
ることができる。
いた液晶表示装置の一構成例を示すブロック図である。
トである。
ある。
トである。
トである。
ある。
ある。
ある。
た液晶表示装置の一構成例を示すブロック図である。
いた投射型液晶表示装置の一構成例を示すブロック図で
ある。
いた表示装置の切り換え表示システムを示すブロック図
である。
を示すブロック図である。
Claims (35)
- 【請求項1】 入力映像信号に位相同期したクロックを
発生するクロック発生手段と、 上記クロック発生手段により発生されるクロックに応じ
て、上記入力映像信号をサンプリングするサンプリング
手段と、 上記サンプリング手段から出力される複数のサンプルを
互いに比較する比較手段と、 上記比較手段による比較結果に基づいて、上記クロック
発生手段を制御して、上記クロックの位相を制御する制
御手段とを備えることを特徴とする映像信号処理装置。 - 【請求項2】 上記制御手段は、上記比較手段による比
較結果に基づいて、上記入力映像信号中の任意のライン
の信号レベルの最大値を検出し、この検出結果に基づい
て、上記クロック発生手段を制御することを特徴とする
請求項1に記載の映像信号処理装置。 - 【請求項3】 上記制御手段は、上記比較手段による比
較結果に基づいて、上記入力映像信号中の任意のライン
内における隣接サンプル間の差信号を求め、上記差信号
の最大値を検出し、この検出結果に基づいて、上記クロ
ック発生手段を制御することを特徴とする請求項1に記
載の映像信号処理装置。 - 【請求項4】 上記比較手段は、上記入力映像信号にお
ける隣接サンプルを順次比較し、上記制御手段は、上記
比較手段による比較結果に基づいて、上記クロック発生
手段を制御することを特徴とする請求項1に記載の映像
信号処理装置。 - 【請求項5】 上記装置内部の温度を検出する温度検出
手段を備え、 上記制御手段は、上記温度検出手段により検出した温度
変化に応じて、上記クロック発生手段を制御することを
特徴とする請求項1に記載の映像信号処理装置。 - 【請求項6】 上記制御手段は、上記クロック発生手段
により発生される第1の位相を持つ第1のクロックに応
じて、上記サンプリング手段によりサンプリングした第
1のサンプルと、上記クロック発生手段により発生され
る上記第1の位相とは異なる第2の位相を持つ第2のク
ロックに応じて、上記サンプリング手段によりサンプリ
ングした第2のサンプルとの比較結果に基づいて、上記
クロック発生手段を制御することを特徴とする請求項1
に記載の映像信号処理装置。 - 【請求項7】 上記サンプリング手段から出力される映
像信号を表示デバイスに出力する出力手段を備えること
を特徴とする請求項1〜6の何れか1項に記載の映像信
号処理装置。 - 【請求項8】 上記出力手段は、上記サンプリング手段
から出力される映像信号に対して、上記クロック発生手
段により発生されるクロックを用いて、所定の処理を施
す信号処理回路を含むことを特徴とする請求項7に記載
の映像信号処理装置。 - 【請求項9】 上記表示デバイスは、液晶表示デバイス
を含むことを特徴とする請求項7または8に記載の映像
信号処理装置。 - 【請求項10】 上記表示デバイスは、投射型液晶表示
デバイスを含むことを特徴とする請求項7または8に記
載の映像信号処理装置。 - 【請求項11】 上記サンプリング手段から出力される
映像信号に係る映像を表示する表示手段を備えることを
特徴とする請求項1〜8の何れか1項に記載の映像信号
処理装置。 - 【請求項12】 入力映像信号に位相同期したクロック
を発生するクロック発生手段と、 上記クロック発生手段により発生されるクロックに応じ
て、上記入力映像信号をサンプリングするサンプリング
手段と、 上記クロック発生手段により第1の位相を持つ第1のク
ロックが発生され、上記第1のクロックに応じて、上記
サンプリング手段により上記入力映像信号をサンプリン
グする第1のモードと、上記クロック発生手段により上
記第1の位相とは異なる第2の位相を持つ第2のクロッ
クが発生され、上記第2のクロックに応じて、上記サン
プリング手段により上記入力映像信号をサンプリングす
る第2のモードとを含む複数のモードの間でモードを切
り替えるモード切り替え手段と、 上記第1のモードにおいて上記サンプリング手段により
得られた第1のサンプルと、上記第2のモードにおいて
上記サンプリング手段により得られた第2のサンプルと
に基づいて、上記クロック発生手段を制御して、上記ク
ロックの位相を制御する制御手段とを備えることを特徴
とする映像信号処理装置。 - 【請求項13】 上記第1のサンプルと上記第2のサン
プルとを比較する比較手段を備え、 上記制御手段は、上記比較手段による比較結果に基づい
て、上記クロック発生手段を制御することを特徴とする
請求項12に記載の映像信号処理装置。 - 【請求項14】 上記制御手段は、上記比較手段による
比較結果に基づいて、上記入力映像信号中の任意のライ
ンの信号レベルの最大値を検出し、この検出結果に基づ
いて、上記クロック発生手段を制御することを特徴とす
る請求項13に記載の映像信号処理装置。 - 【請求項15】 上記制御手段は、上記比較手段による
比較結果に基づいて、上記入力映像信号中の任意のライ
ン内における隣接サンプル間の差信号を求め、上記差信
号の最大値を検出し、この検出結果に基づいて、上記ク
ロック発生手段を制御することを特徴とする請求項13
に記載の映像信号処理装置。 - 【請求項16】 上記比較手段は、上記入力映像信号に
おける隣接サンプルを順次比較し、上記制御手段は、上
記比較手段による比較結果に基づいて、上記クロック発
生手段を制御することを特徴とする請求項13に記載の
映像信号処理装置。 - 【請求項17】 上記装置内部の温度を検出する温度検
出手段を備え、上記制御手段は、上記温度検出手段によ
り検出した温度変化に応じて、上記クロック発生手段を
制御することを特徴とする請求項12に記載の映像信号
処理装置。 - 【請求項18】 上記サンプリング手段から出力される
映像信号を表示デバイスに出力する出力手段を備えるこ
とを特徴とする請求項12〜17の何れか1項に記載の
映像信号処理装置。 - 【請求項19】 上記出力手段は、上記サンプリング手
段から出力される映像信号に対して、上記クロック発生
手段により発生されるクロックを用いて、所定の処理を
施す信号処理回路を含むことを特徴とする請求項18に
記載の映像信号処理装置。 - 【請求項20】 上記表示デバイスは、液晶表示デバイ
スを含むことを特徴とする請求項18または19に記載
の映像信号処理装置。 - 【請求項21】 上記表示デバイスは、投射型液晶表示
デバイスを含むことを特徴とする請求項18または19
に記載の映像信号処理装置。 - 【請求項22】 上記サンプリング手段から出力される
映像信号に係る映像を表示する表示手段を備えることを
特徴とする請求項12〜19の何れか1項に記載の映像
信号処理装置。 - 【請求項23】 入力映像信号に位相同期したクロック
を発生するクロック発生手段と、 上記クロック発生手段により発生されるクロックに応じ
て、上記入力映像信号をサンプリングするサンプリング
手段と、 上記クロック発生手段により所定量ずつ位相が異なる複
数のクロックが発生される複数のモードの間でモードを
切り替えるモード切り替え手段と、 上記複数のモードで得られた複数の上記サンプリング手
段の出力に基づいて、上記クロック発生手段を制御し
て、上記クロックの位相を制御する制御手段とを備える
ことを特徴とする映像信号処理装置。 - 【請求項24】 上記所定量は、上記入力映像信号の1
画素期間に関連した値であることを特徴とする請求項2
3に記載の映像信号処理装置。 - 【請求項25】 上記複数のモードにおいて上記サンプ
リング手段により得られた複数のサンプルを比較する比
較手段を備え、 上記制御手段は、上記比較手段による比較結果に基づい
て、上記クロック発生手段を制御することを特徴とする
請求項23または24に記載の映像信号処理装置。 - 【請求項26】 入力映像信号に位相同期したクロック
を発生するクロック発生手段と、 上記クロック発生手段により発生されるクロックに応じ
て、上記入力映像信号をサンプリングするサンプリング
手段と、 上記サンプリング手段から出力されるサンプルに応じた
映像を表示する表示手段と、 上記サンプリング手段から出力される複数のサンプルを
互いに比較する比較手段と、 上記比較手段による比較結果に基づいて、上記クロック
発生手段を制御して、上記クロックの位相を制御する制
御手段とを備えることを特徴とする表示装置。 - 【請求項27】 入力映像信号に位相同期したクロック
を発生するクロック発生手段と、 上記クロック発生手段により発生されるクロックに応じ
て、上記入力映像信号をサンプリングするサンプリング
手段と、 上記サンプリング手段から出力されるサンプルに応じた
映像を表示する表示手段と、 上記クロック発生手段により第1の位相を持つ第1のク
ロックが発生され、上記第1のクロックに応じて、上記
サンプリング手段により上記入力映像信号をサンプリン
グする第1のモードと、上記クロック発生手段により上
記第1の位相とは異なる第2の位相を持つ第2のクロッ
クが発生され、上記第2のクロックに応じて、上記サン
プリング手段により上記入力映像信号をサンプリングす
る第2のモードとを含む複数のモードの間でモードを切
り替えるモード切り替え手段と、 上記第1のモードにおいて上記サンプリング手段により
得られた第1のサンプルと、上記第2のモードにおいて
上記サンプリング手段により得られた第2のサンプルと
に基づいて、上記クロック発生手段を制御して、上記ク
ロックの位相を制御する制御手段とを備えることを特徴
とする表示装置。 - 【請求項28】 上記第1のサンプルと上記第2のサン
プルとを比較する比較手段を備え、 上記制御手段は、上記比較手段による比較結果に基づい
て、上記クロック発生手段を制御することを特徴とする
請求項27に記載の表示装置。 - 【請求項29】 入力映像信号に位相同期したクロック
を発生するクロック発生手段と、 上記クロック発生手段により発生されるクロックに応じ
て、上記入力映像信号をサンプリングするサンプリング
手段と、 上記サンプリング手段より出力されたサンプルに応じた
映像を表示する表示手段と、 上記クロック発生手段により所定量ずつ位相が異なる複
数のクロックが発生される複数のモードの間でモードを
切り替えるモード切り替え手段と、 上記複数のモードで得られた複数の上記サンプリング手
段の出力に基づいて、上記クロック発生手段を制御し
て、上記クロックの位相を制御する制御手段とを備える
ことを特徴とする表示装置。 - 【請求項30】 上記複数のモードにおいて上記サンプ
リング手段により得られた複数のサンプルを比較する比
較手段を備え、 上記制御手段は、上記比較手段による比較結果に基づい
て、上記クロック発生手段を制御することを特徴とする
請求項29に記載の表示装置。 - 【請求項31】 入力映像信号に位相同期したクロック
を発生するクロック発生手段と、 上記クロック発生手段により発生されるクロックに応じ
て、上記入力映像信号をサンプリングするサンプリング
手段と、 上記サンプリング手段から出力される複数のサンプルを
互いに比較する比較手段と、 上記比較手段による比較結果に基づいて、上記クロック
発生手段を制御して、上記クロックの位相を制御する制
御手段としてコンピュータを機能させるためのプログラ
ムを記録したことを特徴とするコンピュータ読み取り可
能な記録媒体。 - 【請求項32】 入力映像信号に位相同期したクロック
を発生するクロック発生手段と、 上記クロック発生手段により発生されるクロックに応じ
て、上記入力映像信号をサンプリングするサンプリング
手段と、 上記クロック発生手段により第1の位相を持つ第1のク
ロックが発生され、上記第1のクロックに応じて、上記
サンプリング手段により上記入力映像信号をサンプリン
グする第1のモードと、上記クロック発生手段により上
記第1の位相とは異なる第2の位相を持つ第2のクロッ
クが発生され、上記第2のクロックに応じて、上記サン
プリング手段により上記入力映像信号をサンプリングす
る第2のモードとを含む複数のモードの間でモードを切
り替えるモード切り替え手段と、 上記第1のモードにおいて上記サンプリング手段により
得られた第1のサンプルと、上記第2のモードにおいて
上記サンプリング手段により得られた第2のサンプルと
に基づいて、上記クロック発生手段を制御して、上記ク
ロックの位相を制御する制御手段としてコンピュータを
機能させるためのプログラムを記録したことを特徴とす
るコンピュータ読み取り可能な記録媒体。 - 【請求項33】 入力映像信号に位相同期したクロック
を発生するクロック発生手段と、 上記クロック発生手段により発生されるクロックに応じ
て、上記入力映像信号をサンプリングするサンプリング
手段と、 上記クロック発生手段により第1の位相を持つ第1のク
ロックが発生され、上記第1のクロックに応じて、上記
サンプリング手段により上記入力映像信号をサンプリン
グする第1のモードと、上記クロック発生手段により上
記第1の位相とは異なる第2の位相を持つ第2のクロッ
クが発生され、上記第2のクロックに応じて、上記サン
プリング手段により上記入力映像信号をサンプリングす
る第2のモードとを含む複数のモードの間でモードを切
り替えるモード切り替え手段と、 上記第1のモードにおいて上記サンプリング手段により
得られた第1のサンプルと、上記第2のモードにおいて
上記サンプリング手段により得られた第2のサンプルと
を比較する手段と、 上記比較手段による比較結果に基づいて、上記クロック
発生手段を制御して、上記クロックの位相を制御する制
御手段としてコンピュータを機能させるためのプログラ
ムを記録したことを特徴とするコンピュータ読み取り可
能な記録媒体。 - 【請求項34】 入力映像信号に位相同期したクロック
を発生するクロック発生手段を、 上記クロック発生手段により発生されるクロックに応じ
て、上記入力映像信号をサンプリングするサンプリング
手段と、 上記クロック発生手段により所定量ずつ位相が異なる複
数のクロックが発生される複数のモードの間でモードを
切り替えるモード切り替え手段と、 上記複数のモードで得られた複数の上記サンプリング手
段の出力に基づいて、上記クロック発生手段を制御し
て、上記クロックの位相を制御する制御手段としてコン
ピュータを機能させるためのプログラムを記録したこと
を特徴とするコンピュータ読み取り可能な記録媒体。 - 【請求項35】 入力映像信号に位相同期したクロック
を発生するクロック発生手段を、 上記クロック発生手段により発生されるクロックに応じ
て、上記入力映像信号をサンプリングするサンプリング
手段と、 上記クロック発生手段により所定量ずつ位相が異なる複
数のクロックが発生される複数のモードの間でモードを
切り替えるモード切り替え手段と、 上記複数のモードにおいて上記サンプリング手段により
得られた複数のサンプルを比較する比較手段を備え、 上記比較手段による比較結果に基づいて、上記クロック
発生手段を制御して、上記クロックの位相を制御する制
御手段としてコンピュータを機能させるためのプログラ
ムを記録したことを特徴とするコンピュータ読み取り可
能な記録媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000083856A JP4612758B2 (ja) | 1999-03-26 | 2000-03-24 | 映像信号処理装置 |
US09/534,335 US6724381B2 (en) | 1999-03-26 | 2000-03-24 | Signal processing apparatus for generating clocks phase-synchronized with input signal |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8438199 | 1999-03-26 | ||
JP11-84381 | 1999-03-26 | ||
JP2000083856A JP4612758B2 (ja) | 1999-03-26 | 2000-03-24 | 映像信号処理装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000347615A true JP2000347615A (ja) | 2000-12-15 |
JP2000347615A5 JP2000347615A5 (ja) | 2007-05-17 |
JP4612758B2 JP4612758B2 (ja) | 2011-01-12 |
Family
ID=26425429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000083856A Expired - Fee Related JP4612758B2 (ja) | 1999-03-26 | 2000-03-24 | 映像信号処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6724381B2 (ja) |
JP (1) | JP4612758B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001134250A (ja) * | 1999-11-01 | 2001-05-18 | Mitsubishi Electric Corp | 画像表示装置 |
CN1308907C (zh) * | 2002-08-28 | 2007-04-04 | 惠普开发有限公司 | 向显示装置发信号以自动表征视频信号的方法 |
JP2009288747A (ja) * | 2008-06-02 | 2009-12-10 | Canon Inc | 表示装置 |
US8773592B2 (en) | 2010-02-09 | 2014-07-08 | Canon Kabushiki Kaisha | Display apparatus and display method |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3904394B2 (ja) * | 2001-01-24 | 2007-04-11 | セイコーエプソン株式会社 | 画像処理回路、画像処理方法、電気光学装置、および電子機器 |
KR100393068B1 (ko) * | 2001-07-13 | 2003-07-31 | 삼성전자주식회사 | 액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어장치 및 방법 |
US7019764B2 (en) * | 2001-09-20 | 2006-03-28 | Genesis Microchip Corporation | Method and apparatus for auto-generation of horizontal synchronization of an analog signal to digital display |
US7091996B2 (en) * | 2001-09-20 | 2006-08-15 | Genesis Microchip Corporation | Method and apparatus for automatic clock synchronization of an analog signal to a digital display |
US7034815B2 (en) * | 2001-09-20 | 2006-04-25 | Genesis Microchip Inc. | Method and apparatus for synchronizing an analog video signal to an LCD monitor |
US7009628B2 (en) * | 2001-09-20 | 2006-03-07 | Genesis Microchip Inc. | Method and apparatus for auto-generation of horizontal synchronization of an analog signal to a digital display |
US6922188B2 (en) * | 2001-09-20 | 2005-07-26 | Genesis Microchip Inc. | Method and apparatus for auto-generation of horizontal synchronization of an analog signal to a digital display |
US20050073932A1 (en) * | 2001-12-26 | 2005-04-07 | Tetsuya Shihara | Optical disc apparatus |
US6856358B1 (en) * | 2002-01-16 | 2005-02-15 | Etron Technology, Inc. | Phase-increase induced backporch decrease (PIBD) phase recovery method for video signal processing |
JP4337400B2 (ja) * | 2003-05-26 | 2009-09-30 | コニカミノルタビジネステクノロジーズ株式会社 | 画像形成装置の管理システム |
US7061281B2 (en) * | 2004-06-15 | 2006-06-13 | Mediatek Inc. | Methods and devices for obtaining sampling clocks |
DE102005055543A1 (de) * | 2005-11-18 | 2007-05-31 | Micronas Gmbh | Verfahren zum Einstellen von Abtast-Zeitpunkten eines Abtasttakts in einem Bildsignal-Abtastsystem bzw. Schaltung zum Durchführen eines solchen Verfahrens |
JP2007158719A (ja) * | 2005-12-05 | 2007-06-21 | Fuji Xerox Co Ltd | 画像読み取り装置およびサンプリングタイミング決定方法 |
US8223106B2 (en) * | 2005-12-28 | 2012-07-17 | Lg Display Co., Ltd. | Display device and driving method thereof |
KR101231630B1 (ko) * | 2005-12-28 | 2013-02-08 | 엘지디스플레이 주식회사 | 디스플레이장치 및 그 구동방법 |
US8310595B2 (en) * | 2008-04-21 | 2012-11-13 | Cisco Technology, Inc. | Phase determination for resampling video |
CN110035688B (zh) * | 2016-12-21 | 2022-01-07 | 奥林巴斯株式会社 | 摄像装置和内窥镜系统 |
KR102355437B1 (ko) * | 2017-05-11 | 2022-01-26 | 에스케이하이닉스 주식회사 | 클럭 생성 회로를 포함하는 반도체 장치 및 반도체 시스템 |
US10777120B2 (en) * | 2017-08-08 | 2020-09-15 | Novatek Microelectronics Corp. | Driving apparatus for a display panel and operation method thereof |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05249942A (ja) * | 1992-03-06 | 1993-09-28 | Sharp Corp | コンピュータ出力映像の画像サンプリング装置 |
JPH1026953A (ja) * | 1996-05-07 | 1998-01-27 | Matsushita Electric Ind Co Ltd | ドットクロック再生装置 |
JPH10133619A (ja) * | 1996-02-22 | 1998-05-22 | Seiko Epson Corp | ドットクロック信号を調整するための方法及び装置 |
JPH10187101A (ja) * | 1996-12-26 | 1998-07-14 | Toshiba Corp | 映像表示装置 |
JP2000089709A (ja) * | 1998-09-11 | 2000-03-31 | Mitsubishi Electric Corp | 画質自動調整装置及び表示装置 |
JP2000122624A (ja) * | 1998-10-20 | 2000-04-28 | Hitachi Ltd | 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08204563A (ja) | 1995-01-30 | 1996-08-09 | Canon Inc | 演算処理装置 |
JP3673303B2 (ja) * | 1995-07-27 | 2005-07-20 | 株式会社日立製作所 | 映像信号処理装置 |
JP2950261B2 (ja) * | 1996-11-28 | 1999-09-20 | 日本電気株式会社 | 液晶表示装置 |
JP3915163B2 (ja) * | 1997-03-18 | 2007-05-16 | ソニー株式会社 | ディジタル信号再生回路 |
US6268848B1 (en) * | 1998-10-23 | 2001-07-31 | Genesis Microchip Corp. | Method and apparatus implemented in an automatic sampling phase control system for digital monitors |
-
2000
- 2000-03-24 US US09/534,335 patent/US6724381B2/en not_active Expired - Lifetime
- 2000-03-24 JP JP2000083856A patent/JP4612758B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05249942A (ja) * | 1992-03-06 | 1993-09-28 | Sharp Corp | コンピュータ出力映像の画像サンプリング装置 |
JPH10133619A (ja) * | 1996-02-22 | 1998-05-22 | Seiko Epson Corp | ドットクロック信号を調整するための方法及び装置 |
JPH1026953A (ja) * | 1996-05-07 | 1998-01-27 | Matsushita Electric Ind Co Ltd | ドットクロック再生装置 |
JPH10187101A (ja) * | 1996-12-26 | 1998-07-14 | Toshiba Corp | 映像表示装置 |
JP2000089709A (ja) * | 1998-09-11 | 2000-03-31 | Mitsubishi Electric Corp | 画質自動調整装置及び表示装置 |
JP2000122624A (ja) * | 1998-10-20 | 2000-04-28 | Hitachi Ltd | 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001134250A (ja) * | 1999-11-01 | 2001-05-18 | Mitsubishi Electric Corp | 画像表示装置 |
CN1308907C (zh) * | 2002-08-28 | 2007-04-04 | 惠普开发有限公司 | 向显示装置发信号以自动表征视频信号的方法 |
JP2009288747A (ja) * | 2008-06-02 | 2009-12-10 | Canon Inc | 表示装置 |
US8487925B2 (en) | 2008-06-02 | 2013-07-16 | Canon Kabushiki Kaisha | Display apparatus, method and computer readable medium that avoids failure in an automatic adjustment of an effective image area and dot clock |
US9007358B2 (en) | 2008-06-02 | 2015-04-14 | Canon Kabushiki Kaisha | Display apparatus, method and computer readable medium that avoids failure in an automatic adjustment of an effective image area and dot clock |
US8773592B2 (en) | 2010-02-09 | 2014-07-08 | Canon Kabushiki Kaisha | Display apparatus and display method |
Also Published As
Publication number | Publication date |
---|---|
US20030156107A1 (en) | 2003-08-21 |
US6724381B2 (en) | 2004-04-20 |
JP4612758B2 (ja) | 2011-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4612758B2 (ja) | 映像信号処理装置 | |
JP4182124B2 (ja) | 画像表示装置、ドットクロック位相調整回路及びクロック位相調整方法 | |
US8643633B2 (en) | Image processing apparatus, method of controlling the same, computer program, and storage medium | |
JP2006349910A (ja) | 画像表示装置及び方法 | |
WO1998020476A1 (fr) | Dispositif de reproduction d'images, projecteur, systeme de reproduction d'images et support d'enregistrement d'information | |
JPH10161598A (ja) | 液晶表示装置 | |
CN112562597B (zh) | 具有动态背光调整机制的显示器控制装置及方法 | |
JP4572144B2 (ja) | 表示パネル駆動装置および表示パネル駆動方法 | |
JPH07219485A (ja) | 液晶表示装置 | |
JP2008276132A (ja) | ドットクロック発生回路、半導体装置及びドットクロック発生方法 | |
JP2018101053A (ja) | 画像表示装置及び画像表示方法 | |
JPH1185121A (ja) | 画像表示装置 | |
JPH0934400A (ja) | 画像表示装置 | |
JP2874672B2 (ja) | 表示装置における自動位相調整システム | |
JP2008046551A (ja) | 表示装置及び方法、並びにプログラム及び記憶媒体 | |
JP2003216112A (ja) | 液晶駆動回路 | |
JPH07160222A (ja) | 液晶表示装置 | |
JP3402184B2 (ja) | サンプリングクロック発生装置 | |
JPH07219486A (ja) | 液晶表示装置 | |
JP2001013944A (ja) | サンプリングクロック発生装置、及びサンプリングクロックの発生制御プログラムが格納された記憶媒体 | |
JP2002215110A (ja) | 表示装置および表示方法 | |
JP2000231366A (ja) | 画像表示装置 | |
JP4729124B2 (ja) | 表示パネル駆動装置および表示パネル駆動方法 | |
JP2010119026A (ja) | 画像表示装置および画像表示装置の垂直同期制御方法 | |
JP2000013635A (ja) | クロック制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101005 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101016 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |