JP3402184B2 - サンプリングクロック発生装置 - Google Patents
サンプリングクロック発生装置Info
- Publication number
- JP3402184B2 JP3402184B2 JP03100498A JP3100498A JP3402184B2 JP 3402184 B2 JP3402184 B2 JP 3402184B2 JP 03100498 A JP03100498 A JP 03100498A JP 3100498 A JP3100498 A JP 3100498A JP 3402184 B2 JP3402184 B2 JP 3402184B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- horizontal
- detection circuit
- effective area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、様々な映像信号よ
り正確に有効領域を検出し、最適なサンプリングクロッ
クを発生するサンプリングクロック発生装置に関するも
のである。
り正確に有効領域を検出し、最適なサンプリングクロッ
クを発生するサンプリングクロック発生装置に関するも
のである。
【０００２】
【従来の技術】従来、パソコンの映像信号出力など水
平、垂直の有効画素数が同じで、帰線期間領域や同期信
号タイミングの異なる映像信号をディスプレイ装置に表
示する場合、それぞれの映像信号に合わせて表示領域を
手動で調整していた。さらに、液晶ディスプレイなどマ
トリクス型表示装置では、内部で映像信号出力の再生ク
ロックと同じクロックで映像信号をサンプリングするた
め、１水平走査期間のブランキング期間も含めた総画素
数を検出し、水平同期信号を総画素数倍したクロックを
発生する必要があった。
平、垂直の有効画素数が同じで、帰線期間領域や同期信
号タイミングの異なる映像信号をディスプレイ装置に表
示する場合、それぞれの映像信号に合わせて表示領域を
手動で調整していた。さらに、液晶ディスプレイなどマ
トリクス型表示装置では、内部で映像信号出力の再生ク
ロックと同じクロックで映像信号をサンプリングするた
め、１水平走査期間のブランキング期間も含めた総画素
数を検出し、水平同期信号を総画素数倍したクロックを
発生する必要があった。
【０００３】従来のサンプリングクロック発生装置とし
ては、例えば特開平２−１３０５９３号公報がある。こ
の従来例では、映像信号の変化点でサンプリングクロッ
クをサンプリングし、映像信号とサンプリングクロック
の位相関係を監視することでＰＬＬ回路の分周比を決定
していた。
ては、例えば特開平２−１３０５９３号公報がある。こ
の従来例では、映像信号の変化点でサンプリングクロッ
クをサンプリングし、映像信号とサンプリングクロック
の位相関係を監視することでＰＬＬ回路の分周比を決定
していた。
【０００４】
【発明が解決しようとする課題】しかしながら前記のよ
うな構成では、入力映像信号の変化が少ない信号（例え
ば全画面が白色のような場合）は、映像信号とサンプリ
ングクロックの位相関係を正確に検出できず、正確な分
周比を求めることができないという課題を有していた。
うな構成では、入力映像信号の変化が少ない信号（例え
ば全画面が白色のような場合）は、映像信号とサンプリ
ングクロックの位相関係を正確に検出できず、正確な分
周比を求めることができないという課題を有していた。
【０００５】本発明はかかる点に鑑み、様々な映像信号
より有効領域を検出し、最適なサンプリングクロックを
発生するサンプリングクロック発生装置を提供すること
を目的とする。
より有効領域を検出し、最適なサンプリングクロックを
発生するサンプリングクロック発生装置を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】本発明は、映像信号入力
を二値化する二値化回路と、同期信号の付加された映像
信号入力または水平同期信号、垂直同期信号より各種パ
ルスを発生するパルス発生回路と、前記パルス発生回路
の出力とマイコンの出力するデータに基づきクロックを
発生するＰＬＬ回路と、前記ＰＬＬ回路の出力するクロ
ックの位相を制御し出力する位相制御回路と、前記パル
ス発生回路の出力と前記位相制御回路の出力するクロッ
クで水平有効領域内の画素数をカウントするカウンター
回路と、前記二値化回路の出力および前記カウンター回
路の出力より、映像信号の水平有効領域の開始画素位置
を検出する有効領域開始位置検出回路と、前記二値化回
路の出力および前記カウンター回路の出力より、映像信
号の水平有効領域の終了画素位置を検出する有効領域終
了位置検出回路と、前記有効領域開始位置検出回路の出
力より最小値を検出しマイコンに伝送する最小値検出回
路と、前記有効領域終了位置検出回路の出力より最大値
を検出しマイコンに伝送する最大値検出回路と、前記最
小値検出回路と前記最大値検出回路の出力値より、水平
有効領域内の画素数を算出し、水平同期信号、垂直同期
信号から設定される水平有効画素数と比較することで、
前記ＰＬＬ回路の分周比を決定するマイコンを具備する
ことを特徴とするサンプリングクロック発生装置であ
る。
を二値化する二値化回路と、同期信号の付加された映像
信号入力または水平同期信号、垂直同期信号より各種パ
ルスを発生するパルス発生回路と、前記パルス発生回路
の出力とマイコンの出力するデータに基づきクロックを
発生するＰＬＬ回路と、前記ＰＬＬ回路の出力するクロ
ックの位相を制御し出力する位相制御回路と、前記パル
ス発生回路の出力と前記位相制御回路の出力するクロッ
クで水平有効領域内の画素数をカウントするカウンター
回路と、前記二値化回路の出力および前記カウンター回
路の出力より、映像信号の水平有効領域の開始画素位置
を検出する有効領域開始位置検出回路と、前記二値化回
路の出力および前記カウンター回路の出力より、映像信
号の水平有効領域の終了画素位置を検出する有効領域終
了位置検出回路と、前記有効領域開始位置検出回路の出
力より最小値を検出しマイコンに伝送する最小値検出回
路と、前記有効領域終了位置検出回路の出力より最大値
を検出しマイコンに伝送する最大値検出回路と、前記最
小値検出回路と前記最大値検出回路の出力値より、水平
有効領域内の画素数を算出し、水平同期信号、垂直同期
信号から設定される水平有効画素数と比較することで、
前記ＰＬＬ回路の分周比を決定するマイコンを具備する
ことを特徴とするサンプリングクロック発生装置であ
る。
【０００７】また、本発明は前記二値化回路を、ＡＤ変
換器により実現することを特徴とするサンプリングクロ
ック発生装置である。
換器により実現することを特徴とするサンプリングクロ
ック発生装置である。
【０００８】また、本発明は前記二値化回路を、コンパ
レータにより実現することを特徴とするサンプリングク
ロック発生装置である。
レータにより実現することを特徴とするサンプリングク
ロック発生装置である。
【０００９】また、本発明は前記各手段、又は機能の全
部または一部を実現するためのプログラムを格納したこ
とを特徴とする媒体である。
部または一部を実現するためのプログラムを格納したこ
とを特徴とする媒体である。
【００１０】また、本発明は前記サンプリングクロック
発生装置を内蔵することを特徴とするマトリクス型表示
装置である。
発生装置を内蔵することを特徴とするマトリクス型表示
装置である。
【００１１】
【発明の実施の形態】図１は、本発明の第１の実施例に
おけるサンプリングクロック発生装置のブロック図であ
る。図１において、１は映像信号入力を二値化し、ディ
ジタル信号の１（ハイ）、０（ロー）信号を出力する二
値化回路である。２は同期信号の付加された映像信号入
力より水平、垂直同期信号を分離し、水平、垂直周期の
各種パルスを発生する。また、外部から別系統で水平同
期信号、垂直同期信号が入力される場合は、これら同期
信号より水平、垂直周期の各種パルスを発生することも
可能である。
おけるサンプリングクロック発生装置のブロック図であ
る。図１において、１は映像信号入力を二値化し、ディ
ジタル信号の１（ハイ）、０（ロー）信号を出力する二
値化回路である。２は同期信号の付加された映像信号入
力より水平、垂直同期信号を分離し、水平、垂直周期の
各種パルスを発生する。また、外部から別系統で水平同
期信号、垂直同期信号が入力される場合は、これら同期
信号より水平、垂直周期の各種パルスを発生することも
可能である。
【００１２】３は、パルス発生回路２の出力する水平同
期周期のパルスに同期したクロックを発生するＰＬＬ回
路であり、分周比はマイコン１０により制御される。９
は位相制御回路であり、ＰＬＬ回路３の出力するクロッ
クをマイコン１０の指示に従って、位相制御し出力す
る。４はパルス発生回路２の出力する水平同期周期のパ
ルスでリセットをかけ、位相制御回路９の出力するクロ
ックで、前記の水平同期周期のパルス位置を基準とし
た、水平走査線上の画素番号をカウントするカウンター
回路である。この画素番号は位相制御回路９の出力する
クロック周波数によって変化する。５は、二値化回路２
の出力信号の最初の変化点における、カウンター回路４
の出力する画素番号を検出する有効領域開始位置検出回
路である。
期周期のパルスに同期したクロックを発生するＰＬＬ回
路であり、分周比はマイコン１０により制御される。９
は位相制御回路であり、ＰＬＬ回路３の出力するクロッ
クをマイコン１０の指示に従って、位相制御し出力す
る。４はパルス発生回路２の出力する水平同期周期のパ
ルスでリセットをかけ、位相制御回路９の出力するクロ
ックで、前記の水平同期周期のパルス位置を基準とし
た、水平走査線上の画素番号をカウントするカウンター
回路である。この画素番号は位相制御回路９の出力する
クロック周波数によって変化する。５は、二値化回路２
の出力信号の最初の変化点における、カウンター回路４
の出力する画素番号を検出する有効領域開始位置検出回
路である。
【００１３】６は、二値化回路２の出力信号の最後の変
化点における、カウンター回路４の出力する画素番号を
検出する有効領域終了位置検出回路である。
化点における、カウンター回路４の出力する画素番号を
検出する有効領域終了位置検出回路である。
【００１４】７は最小値検出回路であり、有効領域開始
位置検出回路５の出力する水平有効領域の開始位置よ
り、１垂直期間の最小値を検出し、マイコン１０に伝送
する。８は最大値検出回路であり、有効領域終了位置検
出回路６の出力する水平有効領域の終了位置より、１垂
直期間の最大値を検出し、マイコン１０に伝送する。マ
イコン１０は、最小値検出回路７および最大値検出回路
８の出力値より水平有効領域内のクロック数を算出し、
その値により分周比を決定し、ＰＬＬ回路３に伝送す
る。また、位相制御回路９もマイコン１０により最適な
クロック位相に制御される。
位置検出回路５の出力する水平有効領域の開始位置よ
り、１垂直期間の最小値を検出し、マイコン１０に伝送
する。８は最大値検出回路であり、有効領域終了位置検
出回路６の出力する水平有効領域の終了位置より、１垂
直期間の最大値を検出し、マイコン１０に伝送する。マ
イコン１０は、最小値検出回路７および最大値検出回路
８の出力値より水平有効領域内のクロック数を算出し、
その値により分周比を決定し、ＰＬＬ回路３に伝送す
る。また、位相制御回路９もマイコン１０により最適な
クロック位相に制御される。
【００１５】以上のように構成された、この実施例のサ
ンプリングクロック発生装置において、以下その動作を
説明する。
ンプリングクロック発生装置において、以下その動作を
説明する。
【００１６】映像信号が二値化回路１に入力されると、
ある値以上の部分は１（ハイ）、それ以外は０（ロー）
に変換されて出力される。二値化回路１の動作例を図２
に示す。この例では、映像信号の最大振幅を０．７Ｖ、
またハイ、ローを区別する電圧を０．３５Ｖに設定し
た。
ある値以上の部分は１（ハイ）、それ以外は０（ロー）
に変換されて出力される。二値化回路１の動作例を図２
に示す。この例では、映像信号の最大振幅を０．７Ｖ、
またハイ、ローを区別する電圧を０．３５Ｖに設定し
た。
【００１７】パルス発生回路２では、同期信号の付加さ
れた映像信号入力より水平、垂直同期信号を分離し、水
平、垂直周期の各種パルスを発生する。また、外部から
別系統で水平同期信号、垂直同期信号が入力される場合
は、これら同期信号より水平、垂直周期の各種パルスを
発生することも可能である。これらのパルスは、ＰＬＬ
回路３、カウンター回路４、有効領域開始位置検出回路
５、有効領域終了位置検出回路６、最小値検出回路７、
最大値検出回路８のリセット、ロードなどのタイミング
信号として使用される。
れた映像信号入力より水平、垂直同期信号を分離し、水
平、垂直周期の各種パルスを発生する。また、外部から
別系統で水平同期信号、垂直同期信号が入力される場合
は、これら同期信号より水平、垂直周期の各種パルスを
発生することも可能である。これらのパルスは、ＰＬＬ
回路３、カウンター回路４、有効領域開始位置検出回路
５、有効領域終了位置検出回路６、最小値検出回路７、
最大値検出回路８のリセット、ロードなどのタイミング
信号として使用される。
【００１８】ＰＬＬ回路３では、パルス発生回路２の出
力する水平同期周期のパルスに同期したクロックを発生
する。分周比はマイコン１０により制御される。ＰＬＬ
回路３の出力するクロック信号は、位相制御回路９に入
力され、その位相はマイコン１０の指示により最適な位
置に制御される。
力する水平同期周期のパルスに同期したクロックを発生
する。分周比はマイコン１０により制御される。ＰＬＬ
回路３の出力するクロック信号は、位相制御回路９に入
力され、その位相はマイコン１０の指示により最適な位
置に制御される。
【００１９】図３は、カウンター回路４の動作図であ
る。カウンター回路４の出力値は１０進数で示した。カ
ウンター回路４は、パルス発生回路２の出力する水平同
期周期のパルスでリセットをかけられ、位相制御回路９
の出力するクロックで前記のパルス位置を基準とした、
水平走査線上の画素数をカウントする。この動作によ
り、水平帰線期間を含むすべての画素に現在のクロック
周波数での画素番号、すなわち個々の画素が前記のパル
ス位置から何番目にあるかが決められる。例えば、図４
の映像信号上のａの画素は、現在のクロック周波数で水
平同期周期のパルス位置から６５番目の画素ということ
になる。
る。カウンター回路４の出力値は１０進数で示した。カ
ウンター回路４は、パルス発生回路２の出力する水平同
期周期のパルスでリセットをかけられ、位相制御回路９
の出力するクロックで前記のパルス位置を基準とした、
水平走査線上の画素数をカウントする。この動作によ
り、水平帰線期間を含むすべての画素に現在のクロック
周波数での画素番号、すなわち個々の画素が前記のパル
ス位置から何番目にあるかが決められる。例えば、図４
の映像信号上のａの画素は、現在のクロック周波数で水
平同期周期のパルス位置から６５番目の画素ということ
になる。
【００２０】図４は、有効領域開始位置検出回路５と有
効領域終了位置検出回路６の動作例を示した図である。
効領域終了位置検出回路６の動作例を示した図である。
【００２１】有効領域開始位置検出回路５は、二値化回
路２の出力信号の最初の変化点における、カウンター回
路４の出力する画素番号を水平走査線毎に検出し出力す
る。図４の例では、この走査線における二値化回路２の
出力信号の最初の変化点は、カウンター回路４の出力値
が２２の時であるので、有効領域開始位置検出回路５
は、２２をこの走査線の有効領域開始位置として出力す
る。
路２の出力信号の最初の変化点における、カウンター回
路４の出力する画素番号を水平走査線毎に検出し出力す
る。図４の例では、この走査線における二値化回路２の
出力信号の最初の変化点は、カウンター回路４の出力値
が２２の時であるので、有効領域開始位置検出回路５
は、２２をこの走査線の有効領域開始位置として出力す
る。
【００２２】有効領域終了位置検出回路６は、二値化回
路２の出力信号の最後の変化点における、カウンター回
路４の出力する画素番号を水平走査線毎に検出し出力す
る。図４の例では、この走査線における二値化回路２の
出力信号の最後の変化点は、カウンター回路４の出力値
が１９２の時であるので、有効領域終了位置検出回路６
は、１９２をこの走査線の有効領域終了位置として出力
する。
路２の出力信号の最後の変化点における、カウンター回
路４の出力する画素番号を水平走査線毎に検出し出力す
る。図４の例では、この走査線における二値化回路２の
出力信号の最後の変化点は、カウンター回路４の出力値
が１９２の時であるので、有効領域終了位置検出回路６
は、１９２をこの走査線の有効領域終了位置として出力
する。
【００２３】最小値検出回路７は、有効領域開始位置検
出回路５の出力する各走査線の有効領域の開始位置から
１垂直期間内の最小値を検出し、その検出値を水平有効
領域の開始位置として、マイコン１０に伝送する。
出回路５の出力する各走査線の有効領域の開始位置から
１垂直期間内の最小値を検出し、その検出値を水平有効
領域の開始位置として、マイコン１０に伝送する。
【００２４】最大値検出回路８は、有効領域終了位置検
出回路６の出力する各走査線の有効領域の終了位置から
１垂直期間内の最大値を検出し、その検出値を水平有効
領域の終了位置として、マイコン１０に伝送する。
出回路６の出力する各走査線の有効領域の終了位置から
１垂直期間内の最大値を検出し、その検出値を水平有効
領域の終了位置として、マイコン１０に伝送する。
【００２５】マイコン１０は、図５に示す流れ図に対応
するプログラムを実行する。まず映像信号が入力される
と、１１のブロックで水平同期信号の周波数と垂直同期
信号の周波数の関係から、映像信号入力の垂直帰線期間
を含めた総走査線数ａを求め、総走査線数ａより有効走
査線数ｂを推定する。次に、１２のブロックでは、推定
された有効走査線数ｂより水平有効画素数ｄを設定す
る。近年パソコンなどの映像信号出力の有効表示領域
は、帰線期間が未知であっても、例えば有効走査線が６
００本ならば水平の有効画素は８００画素というよう
に、水平および垂直の画素数（有効走査線数）の規格
化、すなわち画像モードの規格化が進んでいる。そのた
め、有効走査線数より水平の有効画素数を求めることが
できる。
するプログラムを実行する。まず映像信号が入力される
と、１１のブロックで水平同期信号の周波数と垂直同期
信号の周波数の関係から、映像信号入力の垂直帰線期間
を含めた総走査線数ａを求め、総走査線数ａより有効走
査線数ｂを推定する。次に、１２のブロックでは、推定
された有効走査線数ｂより水平有効画素数ｄを設定す
る。近年パソコンなどの映像信号出力の有効表示領域
は、帰線期間が未知であっても、例えば有効走査線が６
００本ならば水平の有効画素は８００画素というよう
に、水平および垂直の画素数（有効走査線数）の規格
化、すなわち画像モードの規格化が進んでいる。そのた
め、有効走査線数より水平の有効画素数を求めることが
できる。
【００２６】次に１３のブロックでは、ブロック１２で
設定された水平有効画素数ｄに応じて、デフォルトの分
周比ｅをＰＬＬ回路３に伝送し、クロックを発生する。
設定された水平有効画素数ｄに応じて、デフォルトの分
周比ｅをＰＬＬ回路３に伝送し、クロックを発生する。
【００２７】次に、１４のブロックで最小値検出回路７
と最大値検出回路８から水平有効領域開始位置ｆと水平
有効領域終了位置ｇを受け取り、水平有効領域終了位置
から水平有効領域開始位置を減算することで、現在のク
ロック周波数での水平有効領域内の画素数（クロック
数）ｈを計算する。１５のブロックでは水平同期信号の
周波数と垂直同期信号の周波数の関係から得られた水平
有効領域の画素数ｄと、現在のクロック周波数での水平
有効領域内の画素数（クロック数）ｈを比較する。ｄ＝
ｈの場合は、処理を終了する。ｄ＞ｈの場合は、分周比
を１あげてブロック１４に戻る。ｄ＜ｈの場合は、分周
比を１さげてブロック１４に戻る。
と最大値検出回路８から水平有効領域開始位置ｆと水平
有効領域終了位置ｇを受け取り、水平有効領域終了位置
から水平有効領域開始位置を減算することで、現在のク
ロック周波数での水平有効領域内の画素数（クロック
数）ｈを計算する。１５のブロックでは水平同期信号の
周波数と垂直同期信号の周波数の関係から得られた水平
有効領域の画素数ｄと、現在のクロック周波数での水平
有効領域内の画素数（クロック数）ｈを比較する。ｄ＝
ｈの場合は、処理を終了する。ｄ＞ｈの場合は、分周比
を１あげてブロック１４に戻る。ｄ＜ｈの場合は、分周
比を１さげてブロック１４に戻る。
【００２８】ｄ＝ｈになるまでＰＬＬ回路３の分周比を
増減し、最終的な分周比をを決定する。
増減し、最終的な分周比をを決定する。
【００２９】以上のようにこの実施例によれば、デフォ
ルトの分周比で発生するクロックで水平有効領域開始位
置と水平有効領域終了位置を検出し、減算することで得
た水平有効領域内の画素数と、水平同期信号の周波数と
垂直同期信号の周波数の関係から得られた実際の水平の
有効画素数とを比較し、これらの値が一致ようＰＬＬ回
路の分周比を決定することにより、最適なサンプリング
クロックを発生できるすることができる。
ルトの分周比で発生するクロックで水平有効領域開始位
置と水平有効領域終了位置を検出し、減算することで得
た水平有効領域内の画素数と、水平同期信号の周波数と
垂直同期信号の周波数の関係から得られた実際の水平の
有効画素数とを比較し、これらの値が一致ようＰＬＬ回
路の分周比を決定することにより、最適なサンプリング
クロックを発生できるすることができる。
【００３０】なお、第１の実施例のブロック１５におい
て、分周比の変化量を１としたが、その他の変化量を用
いても良いことは言うまでもない。
て、分周比の変化量を１としたが、その他の変化量を用
いても良いことは言うまでもない。
【００３１】なお、第１の実施例において回路で実現し
た機能を、その他の手段、例えばマイコンなどで実現し
ても良いことは言うまでもない。
た機能を、その他の手段、例えばマイコンなどで実現し
ても良いことは言うまでもない。
【００３２】図６は、本発明の第２の実施例における、
第１の実施例のサンプリングクロック発生装置を内蔵す
ることを特徴とするマトリクス型表示装置の構成図であ
る。２０はレンズ群、２１は反射鏡、２２はマトリクス
表示パネル、２３は光源、２４は電源、２５は前記のサ
ンプリングクロック発生装置である。
第１の実施例のサンプリングクロック発生装置を内蔵す
ることを特徴とするマトリクス型表示装置の構成図であ
る。２０はレンズ群、２１は反射鏡、２２はマトリクス
表示パネル、２３は光源、２４は電源、２５は前記のサ
ンプリングクロック発生装置である。
【００３３】電源２４は、電源オン状態で装置内の各部
に電力を供給する。サンプリングクロック発生装置２５
は、映像信号源の有効表示領域を検出して、最適なサン
プリングクロックを発生する。マトリクス型表示パネル
２２は、外部の映像信号源から入力される映像信号を、
サンプリングクロック発生装置２５の発生するクロック
でサンプリングし、先に同装置２５で検出した有効表示
領域に従って、パネル上の適切な位置に画像を表示す
る。光源２３は、マトリクス型表示パネル２２に表示さ
れる画像を反射鏡２１に投射する。反射鏡２１は、光源
２３により投射されるマトリクス型表示パネル２２の画
像を反射し、レンズ群２０を通して映像信号源の画像を
スクリーンなどに投射する。
に電力を供給する。サンプリングクロック発生装置２５
は、映像信号源の有効表示領域を検出して、最適なサン
プリングクロックを発生する。マトリクス型表示パネル
２２は、外部の映像信号源から入力される映像信号を、
サンプリングクロック発生装置２５の発生するクロック
でサンプリングし、先に同装置２５で検出した有効表示
領域に従って、パネル上の適切な位置に画像を表示す
る。光源２３は、マトリクス型表示パネル２２に表示さ
れる画像を反射鏡２１に投射する。反射鏡２１は、光源
２３により投射されるマトリクス型表示パネル２２の画
像を反射し、レンズ群２０を通して映像信号源の画像を
スクリーンなどに投射する。
【００３４】以上のように、この実施例のマトリクス型
表示装置によれば、映像信号源から入力される映像信号
から、有効表示領域を検出し、適切なクロックで映像信
号をサンプリングできるので、どのような入力信号に切
り替えても自動で画像表示設定を行い、最適な画像を表
示できる。
表示装置によれば、映像信号源から入力される映像信号
から、有効表示領域を検出し、適切なクロックで映像信
号をサンプリングできるので、どのような入力信号に切
り替えても自動で画像表示設定を行い、最適な画像を表
示できる。
【００３５】
【発明の効果】以上説明したように本発明によれば、デ
フォルトの分周比で発生するクロックで水平有効領域開
始位置と水平有効領域終了位置を検出し、減算すること
で得た水平有効領域内の画素数と、水平同期信号の周波
数と垂直同期信号の周波数の関係から得られた実際の水
平の有効画素数とを比較し、これらの値が一致ようＰＬ
Ｌ回路の分周比を決定することにより、最適なサンプリ
ングクロックを発生できるサンプリングクロック発生装
置を実現でき、その実用的効果は大きい。
フォルトの分周比で発生するクロックで水平有効領域開
始位置と水平有効領域終了位置を検出し、減算すること
で得た水平有効領域内の画素数と、水平同期信号の周波
数と垂直同期信号の周波数の関係から得られた実際の水
平の有効画素数とを比較し、これらの値が一致ようＰＬ
Ｌ回路の分周比を決定することにより、最適なサンプリ
ングクロックを発生できるサンプリングクロック発生装
置を実現でき、その実用的効果は大きい。
【００３６】また、以上説明したように、この実施例の
マトリクス型表示装置によれば、映像信号源から入力さ
れる映像信号から、有効表示領域を検出し、適切なクロ
ックで映像信号をサンプリングできるので、どのような
入力信号に切り替えても自動で画像表示設定を行い、最
適な画像を表示でき、その実用的効果は大きい。
マトリクス型表示装置によれば、映像信号源から入力さ
れる映像信号から、有効表示領域を検出し、適切なクロ
ックで映像信号をサンプリングできるので、どのような
入力信号に切り替えても自動で画像表示設定を行い、最
適な画像を表示でき、その実用的効果は大きい。
【図１】本発明の第１の実施例におけるサンプリングク
ロック発生装置のブロック図
ロック発生装置のブロック図
【図２】同実施例の二値化回路１の動作例を示す図
【図３】同実施例のカウンター回路４の動作図
【図４】同実施例の有効領域開始位置検出回路５と有効
領域終了位置検出回路６の動作例を示した図
領域終了位置検出回路６の動作例を示した図
【図５】同実施例のマイコン１０の実行するプログラム
の流れ図
の流れ図
【図６】本発明の第２の実施例における、サンプリング
クロック発生装置を内蔵したマトリクス型表示装置の構
成図
クロック発生装置を内蔵したマトリクス型表示装置の構
成図
１ 二値化回路
２ パルス発生回路
３ ＰＬＬ回路
４ カウンター回路
５ 有効領域開始位置検出回路
６ 有効領域終了位置検出回路
７ 最小値検出回路
８ 最大値検出回路
９ 位相制御回路
１０ マイコン
１１，１２，１３，１４，１５ 流れ図の状態
２０ レンズ群
２１ 反射鏡
２２ マトリクス型表示パネル
２３ 光源
２４ 電源
２５ サンプリングクロック発生装置
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 3/00 - 5/42
H04N 5/66
Claims (5)
- 【請求項１】映像信号入力を二値化する二値化回路と、
同期信号の付加された映像信号入力または水平同期信
号、垂直同期信号より各種パルスを発生するパルス発生
回路と、前記パルス発生回路の出力とマイコンの出力す
るデータに基づきクロックを発生するPLL回路と、前記P
LL回路の出力するクロックの位相を制御し出力する位相
制御回路と、前記パルス発生回路の出力と前記位相制御
回路の出力するクロックで水平有効領域内の画素数をカ
ウントするカウンター回路と、前記二値化回路の出力お
よび前記カウンター回路の出力より、映像信号の水平有
効領域の開始画素位置を検出する有効領域開始位置検出
回路と、前記二値化回路の出力および前記カウンター回
路の出力より、映像信号の水平有効領域の終了画素位置
を検出する有効領域終了位置検出回路と、前記有効領域
開始位置検出回路の出力より１垂直期間内における最小
値を検出しマイコンに伝送する最小値検出回路と、前記
有効領域終了位置検出回路の出力より１垂直期間内にお
ける最大値を検出しマイコンに伝送する最大値検出回路
と、前記最小値検出回路と前記最大値検出回路の出力値
より、水平有効領域内の画素数を算出し、水平同期信
号、垂直同期信号から設定される水平有効画素数と比較
し、前記最小値検出回路と前記最大値検出回路の出力値
から算出した前記水平領域内の画素数と、前記水平同期
信号、垂直同期信号から設定される水平有効画素数とが
同じ画素数となるまで前記PLL回路の分周比を増減し、
最終的な分周比を決定するマイコンとを具備することを
特徴とするサンプリングクロック発生装置。 - 【請求項２】 二値化回路を、ＡＤ変換器により実現す
ることを特徴とする請求項１記載のサンプリングクロッ
ク発生装置。 - 【請求項３】 二値化回路を、コンパレータにより実現
することを特徴とする請求項１記載のサンプリングクロ
ック発生装置。 - 【請求項４】請求項１記載の各手段、又は機能の全部ま
たは一部を実現するためのプログラムを格納したことを
特徴とするコンピュータ読み取り可能な記録媒体。 - 【請求項５】 請求項１記載のサンプリングクロック発
生装置を内蔵することを特徴とするマトリクス型表示装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03100498A JP3402184B2 (ja) | 1998-02-13 | 1998-02-13 | サンプリングクロック発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03100498A JP3402184B2 (ja) | 1998-02-13 | 1998-02-13 | サンプリングクロック発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11231857A JPH11231857A (ja) | 1999-08-27 |
| JP3402184B2 true JP3402184B2 (ja) | 2003-04-28 |
Family
ID=12319432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03100498A Expired - Lifetime JP3402184B2 (ja) | 1998-02-13 | 1998-02-13 | サンプリングクロック発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3402184B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100433526B1 (ko) * | 2001-09-28 | 2004-05-31 | 삼성전자주식회사 | 영상 처리를 위한 코스트 신호 발생 방법 및 장치 |
-
1998
- 1998-02-13 JP JP03100498A patent/JP3402184B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11231857A (ja) | 1999-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030156107A1 (en) | Signal processing apparatus for generating clocks phase-synchronized with input signal | |
| CN112562597B (zh) | 具有动态背光调整机制的显示器控制装置及方法 | |
| JP2000122624A (ja) | 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 | |
| JP4017335B2 (ja) | 映像信号の有効期間検出回路 | |
| JP3402184B2 (ja) | サンプリングクロック発生装置 | |
| JP2001013944A (ja) | サンプリングクロック発生装置、及びサンプリングクロックの発生制御プログラムが格納された記憶媒体 | |
| JPH11219157A (ja) | サンプリングクロック制御装置 | |
| JPH07219486A (ja) | 液晶表示装置 | |
| JPH11311985A (ja) | 映像有効領域検出装置 | |
| JP3495672B2 (ja) | 表示装置 | |
| JPH0566752A (ja) | ドツトクロツク再生回路 | |
| JP2003216112A (ja) | 液晶駆動回路 | |
| JPH08263032A (ja) | 画面位置自動調整装置 | |
| JPH1091132A (ja) | 画像表示装置 | |
| KR100265705B1 (ko) | 영상 자동 조절 기능을 구비한 평판 디스플레이 장치 및 그의제어 방법 | |
| JP3484958B2 (ja) | 液晶表示装置のサンプリング位相調整方法 | |
| KR20000002330A (ko) | 자동 영상 조정 기능을 구비한 평판 디스플레이 장치 및 그의제어 방법 | |
| KR100232605B1 (ko) | Lcd 모니터의 색신호 동기조정장치 | |
| JP3249306B2 (ja) | 同期分離回路 | |
| JP2001100701A (ja) | 液晶表示装置 | |
| JP2000244768A (ja) | 映像信号処理回路 | |
| JPH08328147A (ja) | 投写型画像表示装置 | |
| JPH07253761A (ja) | 画面歪補正回路 | |
| KR20010081557A (ko) | 평면 모니터의 동기신호 안정화장치 | |
| JPH11355604A (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |