KR100232605B1 - Lcd 모니터의 색신호 동기조정장치 - Google Patents

Lcd 모니터의 색신호 동기조정장치 Download PDF

Info

Publication number
KR100232605B1
KR100232605B1 KR1019970011547A KR19970011547A KR100232605B1 KR 100232605 B1 KR100232605 B1 KR 100232605B1 KR 1019970011547 A KR1019970011547 A KR 1019970011547A KR 19970011547 A KR19970011547 A KR 19970011547A KR 100232605 B1 KR100232605 B1 KR 100232605B1
Authority
KR
South Korea
Prior art keywords
signal
phase difference
delay
clock
unit
Prior art date
Application number
KR1019970011547A
Other languages
English (en)
Other versions
KR19980075344A (ko
Inventor
성기철
문익호
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019970011547A priority Critical patent/KR100232605B1/ko
Publication of KR19980075344A publication Critical patent/KR19980075344A/ko
Application granted granted Critical
Publication of KR100232605B1 publication Critical patent/KR100232605B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00Details of colour television systems
    • H04N9/44Colour synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 기준클럭의 샘플링시점을 가변하면서 R,G,B 신호에 발생되는 위상차를 자동 보정하도록 하여 화질을 개선시킨 LCD 모니터의 색신호 동기조정장치에 관한 것으로서, R,G,B의 색신호를 각각 디지털 신호로 변환하는 아날로그/디지털(A/D) 변환부와, 상기 A/D 변환부로 기준 클럭을 인가하는 클럭발생부와, 상기 A/D 변환부의 출력신호를 각각 저장하는 메모리부와, 저장된 색신호 데이터 중 화면상 임의 지점에 해당하는 데이터를 선택하는 데이터 선택부와, 현재 신호 보정이 가능한 상태인지를 판단하는 신호검출부와, R,G,B 신호를 비교하여 라인딜레이를 검출하는 딜레이 검출부와, R,G,B 신호를 입력받아 각 신호의 위상차를 검출하는 위상차 검출부와, 라인딜레이를 보정하기 위한 제어신호를 상기 클럭발생부로 출력하여 클럭의 위상을 가변시키는 딜레이 제어부와, 상기 딜레이 제어부의 동작이 완료된 후 제어신호를 상기 클럭발생부로 출력하여 클럭의 위상을 가변시키는 위상차 제어부로 구성된 것을 특징으로 한다.

Description

LCD 모니터의 색신호 동기조정장치
본 발명은 LCD 모니터의 색신호 동기조정장치에 관한 것으로서, 보다 상세하게는 R,G,B 신호에 발생되는 라인딜레이를 먼저 보정한 후 기준클럭을 발생시켜서 샘플링시점을 가변하면서 위상차를 자동보정하도록 개선시킨 LCD 모니터의 색신호 동기조정장치에 관한 것이다.
최근 전자기술의 발달로 퍼스널컴퓨터를 포함하는 화상의 디스플레이를 요구하는 장치에 액정 디스플레이(Liquid Crystal Display : 이하 'LCD'라 함)가 많이 채용되고 있다.
상기 LCD에 화상을 디스플레이하기 위해서는 비데오카드와 모니터가 기본 구성요소로서 필요하며, 상기 비데오카드에서 소정의 전달경로를 통해 모니터로 비데오신호가 전송되면 상기 모니터에서는 R,G,B의 화상신호를 디스플레이시키는 동작을 수행하게 된다.
이에 대한 구체적인 예시가 도 1에 도시되어 있다.
종래의 일반적인 LCD 모니터 시스템에서는 비데오카드(10)에 비데오신호 발생부(12)와, 비데오신호 발생클럭 공급부(14)가 구비되어 있다.
또한, 모니터(20)에는 상기 비데오신호 발생부(12)로부터 색신호인 알,지,비(Red, Green, Blue: 이하'R,G,B'라 함) 신호가 인가되는 R,G,B 라인딜레이 보정부(22)와, 상기 R,G,B 라인딜레이 보정부(22)로부터 출력되는 아날로그 신호를 디지털 신호로 변환시키는 아날로그/디지털(A/D) 변환부(24)와, 상기 아날로그/디지털 변환부(24)로 동작을 제어하기 위한 클럭을 제공하는 아날로그/디지털 변환클럭 공급부(26)와, 상기 아날로그/디지털(A/D) 변환부(24)에서 디지털 변환된 화상신호를 소정 프로세스에 따라 처리하여 디스플레이장치(도시되지 않음)로 출력하는 디지털신호 처리부(28)가 구비되어 있다.
이때, 상기 R,G,B 라인딜레이 보정부(22)는 도 2에 도시된 바와 같이 각각의 R,G,B 신호에 대한 딜레이를 수행하는 딜레이소자(22A,22B,22C)가 개별적으로 구비되어 있다.
상기와 같이 구성되는 종래의 LCD 모니터 시스템에서는 먼저, 상기 비데오신호 발생부(12)는 비데오신호 발생클럭 공급부(14)로부터 제공되는 클럭신호에 따라 소정의 색신호 데이터를 아날로그 비데오신호로 변환하여 출력한다. 그에 따라 비데오신호의 색신호에 포함된 R,G,B 신호는 상기 모니터(20)의 R,G,B 라인딜레이 보정부(22)로 입력되고, 상기 R,G,B 라인딜레이 보정부(22) 내부의 각각에 해당하는 딜레이소자(22A,22B,22C)에서 딜레이가 라인별로 보정된 후 상기 아날로그/디지털 변환부(24)로 인가된다.
전술한 바와 같이 라인보정된 각 R,G,B 신호는 상기 아날로그/디지털 변환부(24)에서 디지털신호로 변환되는데, 이때 상기 아날로그/디지털 변환클럭 공급부(26)로부터 제공되는 클럭신호에 의하여 신호변환이 수행된다.
그후, 디지털신호는 상기 디지털신호 처리부(28)에서 소정 프로세스를 거친 후 디스플레이 장치로 출력됨으로서 화상신호가 디스플레이된다.
그러나, 전술한 바와 같이 도 1의 구성을 갖는 종래의 LCD 모니터 시스템에서는 R,G,B 신호에 대한 라인딜레이는 보정될 수 있었으나, 비데오카드(10)와 모니터(20)에 별도의 클럭발생부가 구비되어 있어서 독립된 클럭신호를 신호처리에 이용하고 있기 때문에 상기 비데오카드(10)와 모니터(20)간의 클럭 사이에 발생되는 위상차에 의한 비데오신호의 신호왜곡 현상이 발생되는 문제점이 있다.
구체적으로, 정상적인 상태로 딜레이나 클럭신호간의 위상차가 발생되지 않는 경우에 R,G,B신호와 클럭신호(CLK)는 도 3에 도시된 바와 같은 타이밍을 갖으며, 이에 대한 데이터는 도 6과 같이 코딩된다.
그러나, R신호에 대한 딜레이가 발생되면 R신호의 파형은 도 4에 도시된 바와 같은 타이밍을 갖게 되며, 이에 대한 데이터도 도 7과 같이 코딩된다. 더욱이, R신호에 대한 딜레이가 발생된 상태에서 클럭신호간의 위상차가 발생되면 R,G,B신호와 클럭신호는 도 5에 도시된 바와 갖은 타이밍을 갖게 되며, 이에 대한 데이터도 도 8과 같이 코딩된다.
전술한 도 4 및 도 7의 상태에서는 디스플레이되는 화상은 R색상이 오른쪽으로 번져나오게 되며, 도 5 및 도 8의 상태에서는 디스플레이되는 화상은 R색상이 오른쪽으로 번져나오면서 문자가 흐리게 보이는 현상이 발생되는 문제점이 있게 된다.
결국, 종래의 LCD 모니터 시스템에서는 클럭신호의 위상차를 해결할 수 있는 수단이 구비되어 있지 않기 때문에 비데오신호의 왜곡현상으로 인해 양호한 상태의 화질을 얻을 수 없었고, 그에 따라 제품에 대한 신뢰성이 저하되는 문제점이 있었다.
본 발명의 목적은, 비데오카드와 모니터간의 클럭을 동기화 시킴으로서 비데오신호의 왜곡현상을 방지하여 화질을 향상시킬 수 있도록 하는 LCD 모니터의 색신호 동기조정장치를 제공하는데 있다.
도 1은 일반적인 LCD 모니터 시스템의 구성을 나타내는 블록도.
도 2는 도 1에 사용되는 R, G, B 라인딜레이 보정부의 상세 블록도.
도 3은 정상적인 상태에서 R,G,B 입력 및 A/D변환 클럭신호의 타이밍도.
도 4는 도 3에서 R신호 딜레이가 발생된 상태에서의 타이밍도.
도 5는 도 3에서 R신호 딜레이 및 A/D변환 클럭신호와의 위상차가 발생된 상태에서의 타이밍도.
도 6은 도 3에서의 R,G,B 데이터를 나타내는 도면.
도 7은 도 4에서의 R,G,B 데이터를 나타내는 도면.
도 8은 도 5에서의 R,G,B 데이터를 나타내는 도면.
도 9는 본 발명에 따른 LCD 모니터의 색신호 동기조정장치의 구성을 나타내는 블록도.
< 도면의 주요부분에 대한 부호의 설명 >
110 : 아날로그/디지털 변환부 120 : 클럭발생부
130 : 메모리부 140 : 데이터 선택부
150 : 신호검출부 160 : 딜레이 검출부
165 : 위상차 검출부 170 : 딜레이 제어부
175 : 위상차 제어부 180 : 영상판단부
상기의 목적을 달성하기 위한 본 발명은 비데오카드로부터 출력되는 레드, 그린, 블루(Red, Green, Blue: 이하 'R,G,B'라 함)의 색신호에 대해 라인딜레이 및 위상차를 보정하기 위한 LCD 모니터의 색신호 동기조정장치에 있어서,
상기 R,G,B의 색신호를 각각 디지털 신호로 변환하는 아날로그/디지털 변환부와, 상기 아날로그/디지털 변환부로 동작에 필요한 기준 클럭을 인가하는 클럭발생부와, 상기 아날로그/디지털 변환부의 출력신호를 각각 저장하는 메모리부와, 지연검출 및 위상차 검출에 사용하기 위하여 상기 저장된 색신호 데이터 중 화면상 임의 지점에 해당하는 데이터를 선택하여 R,G,B 신호를 출력하는 데이터 선택부와, 상기 데이터 선택부로부터 출력되는 R,G,B 신호를 입력받아 현재 신호 보정이 가능한 상태인지를 판단하여 그 결과를 출력하는 신호검출부와, 상기 데이터 선택부로부터 출력되는 R,G,B 신호를 비교하여 라인딜레이를 검출하는 딜레이 검출부와, 상기 데이터 선택부로부터 출력되는 R,G,B 신호를 입력받아 각 신호의 위상차를 검출하는 위상차 검출부와, 상기 딜레이 검출부에서 특정 색신호에 대한 라인딜레이가 검출되고 상기 신호검출부에서 딜레이보정 가능상태라는 신호가 입력되면 라인딜레이를 보정하기 위한 제어신호를 상기 클럭발생부로 출력하여 클럭의 위상을 가변시키는 딜레이 제어부와, 상기 딜레이 제어부의 동작이 완료된 후 상기 위상차 검출부에서 색신호와 클럭의 위상차가 검출되고 상기 신호검출부에서 위상차보정 가능상태라는 신호가 입력되면 제어신호를 상기 클럭발생부로 출력하여 클럭의 위상을 가변시키는 위상차 제어부로 구성된 것을 특징으로 하는 LCD 모니터의 색신호 동기조정장치를 제공한다.
본 발명의 실시예에 의하면, 상기 메모리부의 출력신호를 입력받아 현재의 영상이 동영상인지 정지영상인지를 판단하여 상기 신호검출부의 동작을 결정하는 영상판단부가 포함되는 것이 바람직하며, 상기 클럭발생부는 인가되는 제어신호에 의하여 샘플링시점을 변화시키면서 클럭신호를 변경시킴으로서 동기화한다.
또한, 상기 메모리부는 소정 분량의 수평주기신호를 저장하는 버퍼, 한 필드 분량의 데이터를 저장하는 필드메모리, 한 프레임 분량의 데이터를 저장하는 프레임메모리 중 어느 하나로 구성되는 것이 바람직하다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도 9는 본 발명에 의한 LCD 모니터의 색신호 동기조정장치의 구성을 나타내는 블록도이다.
도 9를 참조하면, 본 발명에 따른 실시예는 R,G,B의 색신호를 각각 디지털 신호로 변환하는 아날로그/디지털 변환부(110)와, 상기 아날로그/디지털 변환부(110)로 동작에 필요한 기준 클럭을 인가하는 클럭발생부(120)와, 상기 아날로그/디지털 변환부(110)의 출력신호를 각각 저장하는 메모리부(130)와, 지연검출 및 위상차 검출에 사용하기 위하여 상기 저장된 색신호 데이터 중 화면상 임의 지점에 해당하는 데이터를 선택하여 R,G,B 신호를 출력하는 데이터 선택부(140)와, 상기 데이터 선택부(140)로부터 출력되는 R,G,B 신호를 입력받아 현재 신호 보정이 가능한 상태인지를 판단하여 그 결과를 출력하는 신호검출부(150)와, 상기 데이터 선택부(140)로부터 출력되는 R,G,B 신호를 비교하여 라인딜레이를 검출하는 딜레이 검출부(160)와, 상기 데이터 선택부(140)로부터 출력되는 R,G,B 신호를 입력받아 각 신호의 위상차를 검출하는 위상차 검출부(165)와, 상기 딜레이 검출부(160)에서 특정 색신호에 대한 라인딜레이가 검출되고 상기 신호검출부(150)에서 딜레이보정 가능상태라는 신호가 입력되면 라인딜레이를 보정하기 위한 제어신호를 상기 클럭발생부(120)로 출력하여 클럭의 위상을 가변시키는 딜레이 제어부(170)와, 상기 딜레이 제어부(170)의 동작이 완료된 후 상기 위상차 검출부(165)에서 색신호와 클럭의 위상차가 검출되고 상기 신호검출부(150)에서 위상차보정 가능상태라는 신호가 입력되면 제어신호를 상기 클럭발생부(120)로 출력하여 클럭의 위상을 가변시키는 위상차 제어부(175)와, 상기 메모리부(130)의 출력신호를 입력받아 현재의 영상이 동영상인지 정지영상인지를 판단하여 상기 신호검출부(150)의 동작을 결정하는 영상판단부(180)로 구성된다.
상기 아날로그/디지털 변환부(110)는 R,G,B의 색신호를 각각 개별적으로 디지털 신호로 변환하기 위하여 3개의 아날로그/디지털 변환기(112,114,116)로 구성되고, 상기 클럭발생부(120)와 메모리부(130) 및 데이터 선택부(140)는 상기 3개의 아날로그/디지털 변환기(112,114,116)에 대응되도록 각각 3개씩의 클럭발생기(122,124,126), 메모리(132,134,136), 데이터 선택기(142,144,146)로 구성된다.
상기와 같이 구성된 본 발명의 동작을 살펴보면 다음과 같다.
먼저, 아날로그 R,G,B 색신호가 각각 비데오카드로부터 LCD 모니터로 인가되면 디지털 신호처리를 위하여 R,G,B 아날로그/디지털 변환기(112,114,116)에서 디지털 신호로 변환되고, 디지털 R,G,B 색신호는 각 해당 메모리(132,134,136)에 저장된다.
이때, 상기 R메모리(132)에 저장된 R 비데오정보는 상기 영상판단부(180)로 인가되며, 그에 따라 상기 영상판단부(180)는 입력되는 비데오신호가 동화상인지 정지화상인지를 판단한다. 이는 동화상인 경우 딜레이와 위상차의 보정이 어렵기 때문에 정지화상에서 딜레이와 위상차의 보정을 수행하기 위해서이다.
한편, 각각의 메모리(132,134,136)에 저장된 각 비데오정보 중 화면상 임의 기점의 소정 분량의 비데오신호가 각 데이터 선택기(142,144,146)에 의하여 선택되어서 신호검출부(150)와 딜레이 검출부(160) 및 위상차 검출부(165)로 각각 입력된다.
이때, 상기 신호검출부(150)는 상기 영상판단부(180)로부터 현재 입력되는 색신호가 정지화상으로 판단한 신호가 인가되는 경우, 각 데이터 선택기(142,144,146)에서 선택되어 입력되는 화면상 임의 지점의 비데오 신호로 보정동작이 가능한지 판단하여 그에 대한 판단신호를 상기 딜레이 제어부(170) 및 위상차 제어부(175)로 인가한다.
보정이 가능한 상태의 정지화상에 대한 R,G,B 신호가 입력되면, 상기 딜레이 제어부(170) 및 위상차 제어부(175)는 딜레이 보정 및 위상차 보정을 수행한다.
이때, 상기 딜레이 제어부(170)는 딜레이 검출부(160)로부터 딜레이 발생에 대한 정보를 입력받아서 딜레이 보정을 수행하는데, 딜레이 보정은 소정의 색신호를 기준으로 이루어지며, 그를 위하여 상기 딜레이 제어부(170)는 각 아날로그/디지털 클럭 발생기(122,124,126)의 구동을 제어한다. 예를들면, R신호를 기준으로 G신호가 일치할 때까지 G 아날로그/디지털 클럭 발생기(124)의 클럭 위상을 제어하고, G신호가 보정된 후 다시 R신호를 기준으로 B신호가 일치할 때까지 B 아날로그/디지털 클럭발생기(126)의 클럭 위상을 제어한다. 이러한 과정을 거쳐서 R, G, B 세 신호가 일치되면 딜레이 보정 동작이 완료된다.
상기 딜레이 보정동작이 완료되면, 상기 딜레이 제어부(170)는 상기 위상차 제어부(175)로 그에 대한 신호를 인가한다. 이 상태에서 상기 위상차 제어부(175)는 위상차 검출부(165)에서 검출된 상태를 판단하여 상기 각 아날로그/디지털 클럭 발생기(122,124,126)의 클럭 위상을 동시에 변화시킨다. R,G,B의 데이터 값이 특정 레벨이 되면 상기 R,G,B의 위상차 보정은 완료된다. 예를 들면 텍스트화면인 경우 십육진수 값으로 'FF' 또는 '00'이면 보정이 완료된 것이다.
전술한 바와 같이 본 발명은 색동기를 보정함에 있어서, 비데오카드와 모니터가 비동기적인 클럭을 이용함으로 인해 발생되는 라인딜레이 및 위상차가 자동으로 진단되어 보정되며, 정지화상 상태에서 라인딜레이를 먼저 보정한 후 위상차를 보정함으로써 최적의 상태로 비데오신호를 보정할 수 있다.
따라서, 본 발명은 화상왜곡이 발생되지 않으므로 디지털 방식으로 R,G,B 신호를 처리하여 화상으로 디스플레이하는 LCD와 같은 디스플레이 장치에 있어서 고품질의 화상의 디스플레이 상태를 제공할 수 있다.
따라서, 본 발명에 의한 LCD 모니터의 색신호 동기조정장치는 비데오카드와 모니터간의 비동기 클럭의 사용으로 발생되는 딜레이 및 위상차가 자동 진단되어 보정되기 때문에 화질을 향상시킬 수 있으며, 그에 따라 제품의 신뢰성을 극대화 할 수 있는 효과가 있다.

Claims (3)

  1. 비데오카드로부터 출력되는 레드, 그린, 블루(Red, Green, Blue: 이하 'R,G,B'라 함)의 색신호에 대해 라인딜레이 및 위상차를 보정하기 위한 LCD 모니터의 색신호 동기조정장치에 있어서,
    상기 R,G,B의 색신호를 각각 디지털 신호로 변환하는 아날로그/디지털 변환부와, 상기 아날로그/디지털 변환부로 동작에 필요한 기준 클럭을 인가하는 클럭발생부와, 상기 아날로그/디지털 변환부의 출력신호를 각각 저장하는 메모리부와, 지연검출 및 위상차 검출에 사용하기 위하여 상기 저장된 색신호 데이터 중 화면상 임의 지점에 해당하는 데이터를 선택하여 R,G,B 신호를 출력하는 데이터 선택부와, 상기 데이터 선택부로부터 출력되는 R,G,B 신호를 입력받아 현재 신호 보정이 가능한 상태인지를 판단하여 그 결과를 출력하는 신호검출부와, 상기 데이터 선택부로부터 출력되는 R,G,B 신호를 비교하여 라인딜레이를 검출하는 딜레이 검출부와, 상기 데이터 선택부로부터 출력되는 R,G,B 신호를 입력받아 각 신호의 위상차를 검출하는 위상차 검출부와, 상기 딜레이 검출부에서 특정 색신호에 대한 라인딜레이가 검출되고 상기 신호검출부에서 딜레이보정 가능상태라는 신호가 입력되면 라인딜레이를 보정하기 위한 제어신호를 상기 클럭발생부로 출력하여 클럭의 위상을 가변시키는 딜레이 제어부와, 상기 딜레이 제어부의 동작이 완료된 후 상기 위상차 검출부에서 색신호와 클럭의 위상차가 검출되고 상기 신호검출부에서 위상차보정 가능상태라는 신호가 입력되면 제어신호를 상기 클럭발생부로 출력하여 클럭의 위상을 가변시키는 위상차 제어부로 구성된 것을 특징으로 하는 LCD 모니터의 색신호 동기조정장치.
  2. 제 1 항에 있어서,
    상기 메모리의 출력신호를 입력받아 현재의 영상이 동영상인지 정지영상인지를 판단하여 상기 신호검출부의 동작을 결정하는 영상판단부가 포함되어 구성된 것을 특징으로 하는 LCD 모니터의 색신호 동기조정장치.
  3. 제 1 항에 있어서,
    상기 클럭발생부는 인가되는 제어신호에 의하여 샘플링시점을 변화시키면서 클럭신호를 변경시킴으로서 동기화하는 것을 특징으로 하는 LCD 모니터의 색신호 동기조정장치.
KR1019970011547A 1997-03-31 1997-03-31 Lcd 모니터의 색신호 동기조정장치 KR100232605B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970011547A KR100232605B1 (ko) 1997-03-31 1997-03-31 Lcd 모니터의 색신호 동기조정장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970011547A KR100232605B1 (ko) 1997-03-31 1997-03-31 Lcd 모니터의 색신호 동기조정장치

Publications (2)

Publication Number Publication Date
KR19980075344A KR19980075344A (ko) 1998-11-16
KR100232605B1 true KR100232605B1 (ko) 1999-12-01

Family

ID=19501387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970011547A KR100232605B1 (ko) 1997-03-31 1997-03-31 Lcd 모니터의 색신호 동기조정장치

Country Status (1)

Country Link
KR (1) KR100232605B1 (ko)

Also Published As

Publication number Publication date
KR19980075344A (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
JP4154820B2 (ja) 画像表示装置のドットクロック調整方法およびドットクロック調整装置
KR100249232B1 (ko) 디티브이의 영상 표시용 클럭 및 동기신호 발생장치
US6768498B1 (en) Out of range image displaying device and method of monitor
JP3905760B2 (ja) 表示装置
JP5147219B2 (ja) 映像自動調整システム
US10219023B2 (en) Semiconductor device, video display system, and method of outputting video signal
US6928118B1 (en) Device and method for displaying video
KR100232605B1 (ko) Lcd 모니터의 색신호 동기조정장치
KR100393068B1 (ko) 액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어장치 및 방법
JP2000206951A (ja) スキャンコンバ―タ及びスキャンコンバ―ト方法
EP1734495B1 (en) Picture signal processing device
US20040212742A1 (en) Video signal processor and video signal processing method
JP4243106B2 (ja) データを補正するための方法及び装置
KR100297816B1 (ko) 포맷 컨버터 주변회로
JP2006337732A (ja) 会議用画像表示システム
JP3451216B2 (ja) 画像表示装置及びサンプリング周波数調整方法
KR100196845B1 (ko) 컴퓨터와텔레비젼의영상신호인터페이스장치
JPH1049103A (ja) 表示制御装置
KR100516052B1 (ko) 블랭크구간을이용한비디오패러미터의전송방법
KR100396318B1 (ko) 고화소ccd카메라의 영상데이터 처리방법
JP2000267619A (ja) 撮像カメラ付き液晶プロジェクタ装置
JP2629834B2 (ja) 遅延誤差補正装置
JP2001197331A (ja) 同期信号処理回路及び映像信号処理装置
JPH11311985A (ja) 映像有効領域検出装置
JPH10340074A (ja) 映像信号処理回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060616

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee