KR100249232B1 - 디티브이의 영상 표시용 클럭 및 동기신호 발생장치 - Google Patents

디티브이의 영상 표시용 클럭 및 동기신호 발생장치 Download PDF

Info

Publication number
KR100249232B1
KR100249232B1 KR1019970080718A KR19970080718A KR100249232B1 KR 100249232 B1 KR100249232 B1 KR 100249232B1 KR 1019970080718 A KR1019970080718 A KR 1019970080718A KR 19970080718 A KR19970080718 A KR 19970080718A KR 100249232 B1 KR100249232 B1 KR 100249232B1
Authority
KR
South Korea
Prior art keywords
clock
signal
synchronization signal
video
display mode
Prior art date
Application number
KR1019970080718A
Other languages
English (en)
Other versions
KR19990060491A (ko
Inventor
한동일
오흥철
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019970080718A priority Critical patent/KR100249232B1/ko
Priority to US09/222,930 priority patent/US6297850B1/en
Publication of KR19990060491A publication Critical patent/KR19990060491A/ko
Application granted granted Critical
Publication of KR100249232B1 publication Critical patent/KR100249232B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Abstract

디티브이의 영상 표시용 클럭 및 동기신호 발생장치를 제안한 것으로 입력되는 DTV 영상 신호의 입력 포맷을 검출하는 프레임율 검출부와, 현재 디스플레이할 영상이 DTV 영상인지 NTSC 영상인지를 검출하는 디스플레이 모드 검출부와, 상기 프레임율 검출부와 디스플레이 모드 검출부에서 검출된 신호에 따라 클럭을 제공하는 클럭 제공부와, 상기 디스플레이 모드 검출부에서 출력된 디스플레이 모드와 클럭 제공부에서 출력된 클럭 및 NTSC 수직 동기신호를 이용하여 동기 보정신호를 출력하는 동기신호 보정부와, 상기 동기신호 보정부에서 출력된 보정신호에 의해 원래의 동기신호를 보정하여 보정된 동기신호를 영상 처리를 위해 출력하는 동기신호 발생부로 구성되어 DTV 포맷의 영상과 NTSC 영상을 동시에 채용하는 디지털 TV에서 두 영상 입력 사이의 동기를 맞추어 주어 DTV 포맷의 영상과 NTSC 영상을 동시에 입, 출력하기 위한 클럭 및 동기신호를 제공하는 효과가 있다.

Description

디티브이의 영상 표시용 클럭 및 동기신호 발생장치
본 발명은 디티브이의 영상 처리장치에 관한 것으로 특히, 디티브이 영상 및 NTSC 영상의 동시 처리를 위한 동기신호 발생장치에 관한 것이다.
미국은 1998년 8월부터 디지탈 방송을 시작하여 2006년 까지 완전히 디지털 방송으로 전환키로 했다.
유럽의 경우 영국와 스웨덴이 내년 하반기부터 디지털 방송을 시작하는 것을 필두로 2012년을 전후로 모두 디지털 방송으로 옮아갈 전망이다.
한국도 2001년부터 디지털 시험방송을 시작하여 2010년까지 방송을 실시한다는 계획이며 일본은 2000에서 2010년 까지 모든 방송을 디지털 방송을 바꾸게 된다.
그러나 아직까지도 디지털 방송 수신을 위한 TV 세트의 개발 현황은 극히 미비한 실정이다.
그러므로 디지털 방송을 위한 개발이 어느정도까지 이루어지기 까지 현재 방송중인 NTSC 신호와 DTV 신호를 동시에 처리가 가능한 TV 수신장치가 필요로 하다.
그런데 NTSC 영상은 프레임 율이 59.94Hz로 고정되어 있고, DTV 영상은 프레임 율이 60Hz, 30Hz, 24Hz 등 74.25MHz의 클럭을 사용하는 영상과 59.94Hz, 29.97Hz, 23.98Hz 등 74.175MHz의 클럭을 사용하는 영상으로 구분된다.
그리고, 입력 프레임 율에 따라서 해당되는 클럭이 선택되어 사용됨으로써 적절한 동작을 수행할 수 있다.
DTV 영상과 NTSC 영상을 동시에 처리해야 하는 경우 적절한 클럭의 선택이 요구된다. 즉, NTSC 영상을 디스플레이할 경우 영상 처리장치의 클럭을 59.94Hz에 동기시켜서 처리하고, DTV 영상을 디스플레이할 경우 입력되는 프레임율에 대해서 적절한 클럭을 선택하여 처리해야 한다.
한편, 방송국에서 전송되는 NTSC 영상의 동기신호와 영상처리장치 자체의 동기신호가 같은 59.94Hz 신호를 사용하더라도 클럭의 오차 때문에 어긋나는 경우가 발생할 수 있다.
즉, 두 동기신호 중 한쪽이 상대적으로 시간이 앞서거나 또는 뒤로 늘어지는 경우가 생긴다. 이런 경우에는 실제 데이터를 주고 받음에 있어서 잘못된 형태로 데이터가 전송되어 영상처리 장치내에서 디인터레이싱 등의 과정을 수행할 때 잘못된 데이터로 처리된 영상이 디스플레이될 수 있다.
예를들어 제1도와 같이 NTSC 영상의 동기신호가 상대적으로 늦어지는 경우를 생각해 보자.
시간 T에서 볼 때 영상처리부는 b에 해당하는 영상 데이터를 NTSC부로부터 받아서 이미 저장된 이전 필드의 값과 함께 디인터레이싱을 수행하고자 한다.
그러나 NTSC부에서는 아직 해당하는 b의 데이터를 라이트하지 못하고 있고, 이전 데이터들에 대해서도 동기가 어긋남으로 인해 영상 처리장치가 정확한 영상 데이터를 저장하지 못하였기 때문에 디인터레이싱 과정에 있어서 잘못된 영상 데이터를 가지고 처리할 수밖에 없다.
이를 방지하기 위해 NTSC 영상과 영상처리장치의 동기를 같게 맞추어주는 회로가 필수적이다.
본 발명은 종래기술의 문제점을 해결하기 위하여 안출한 것으로 NTSC 영상의 자체 동기신호 및 시스템에서 발생되는 동기오차를 보정하여 동기신호를 발생하는 디티브이의 영상 표시용 클럭 및 동기신호 발생장치를 제공하는 데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 디티브이의 영상 표시용 클럭 및 동기신호 발생장치의 특징은 현재 디스플레이할 영상이 NTSC 영상이면 NTSC 수직 동기신호에 따라 동기신호를 리셋하여 출력함에 있다.
이와 같은 특성을 갖는 본 발명에 따른 디티브이의 영상 표시용 클럭 및 동기신호 발생장치는 입력되는 DTV 영상 신호의 입력 포맷을 검출하는 프레임율 검출부와, 현재 디스플레이할 영상이 DTV 영상인지 NTSC 영상인지를 검출하는 디스플레이 모드 검출부와, 상기 프레임율 검출부와 디스플레이 모드 검출부에서 검출된 신호에 따라 클럭을 선택하여 제공하는 클럭 제공부와, 상기 디스플레이 모드 검출부에서 출력된 디스플레이 모드와 클럭 제공부에서 출력된 클럭 및 NTSC 수직 동기신호를 이용하여 동기 보정신호를 출력하는 동기신호 보정부와, 상기 동기신호 보정부에서 출력된 보정신호에 의해 보정된 동기신호를 영상 처리를 위해 출력하는 동기신호 발생부로 구성된다.
제1도는 종래기술에 따른 NTSC 영상의 자체 동기 및 시스템에서 발생된 동기 신호에 오차가 발생했을 때 느려진 NTSC 영상의 동기신호를 보여주는 파형도.
제2도는 본 발명에 따른 디티브이의 영상 표시용 클럭 및 동기신호 발생장치의 구성을 설명하기 위한 블록도.
제3도는 제2도의 동기 신호 보정부의 상세 구성을 설명하기 위한 도면.
제4도는 제3도의 각 부분 출력 신호의 출력 파형을 보여주는 도면.
* 도면의 주요부분에 대한 부호의 설명
21 : 프레임율 검출부 22 : 디스플레이 모드 검출부
23 : 클럭 제공부 24 : 동기신호 보정부
25 : 동기신호 발생부 26 : 영상 처리부
이하, 본 발명에 따른 디티브이의 영상 표시용 클럭 및 동기신호 발생장치를 첨부된 도면을 참조하여 설명하면 다음과 같다.
제2도는 본 발명에 따른 디티브이의 영상 표시용 클럭 및 동기신호 발생장치의 구성을 설명하기 위한 블록도로써, 본 발명에 따른 디티브이의 영상 표시용 클럭 및 동기신호 발생장치는 입력되는 DTV 영상 신호의 입력 영상의 프레임율을 검출하는 프레임율 검출부(21)와, 현재 디스플레이할 영상이 DTV 영상인지 NTSC 영상인지를 검출하는 디스플레이 모드 검출부(22)와, 프레임율 검출부(21)와 디스플레이 모드 검출부(22)에서 출력된 신호에 따라 클럭을 선택하여 제공하는 클럭 제공부(23)와, 디스플레이 모드 검출부(22)에서 출력된 디스플레이 모드와 클럭 제공부(23)에서 출력된 클럭 및 NTSC 수직 동기신호를 입력받아 동기 보정신호를 출력하는 동기신호 보정부(24)와, 동기신호 보정부(24)에서 출력된 보정신호에 의해 보정된 동기신호를 출력하는 동기신호 발생부(25)와, 동기신호 발생부(25)와 클럭 제공부(23)에서 출력된 클럭 및 동기신호에 따라 입력된 DTV 영상 또는 NTSC 영상을 처리하여 모니터로 출력하는 영상 처리부(26)로 구성된다.
여기서, 상기 클럭 제공부(23)는 프레임율 검출부(21)에서 검출된 프레임율과 디스플레이 모드 검출부(22)에서 검출된 디스플레이 모드에 따라 논리합하여 출력하는 오아 게이트(231)와, 오아 게이트(231)의 결과에 따라 74.25MHz 또는 74.175MHz을 선택 출력하는 클럭 선택부(232)로 구성된다.
또한, 상기 동기신호 보정부(24)는 제3도와 같이 NTSC 수직 동기신호를 인버트 하는 제1인버터(241)와, NTSC 수직 동기신호를 제1클럭 지연하여 출력하는 지연기(242)와, 상기 제1인버터(241)에서 출력된 신호와 지연기(242)에서 지연된 신호를 부정 논리곱하는 낸드 게이트(243)와, 디스플레이 모드 검출부(22)에서 출력된 신호를 인버트하는 제2인버터(244)와, 낸드 게이트(243)와 제2인버터(244)에서 출력된 신호를 논리합하여 동기신호 발생부(25)의 리셋 신호로 출력하는 오아 게이트(245)로 구성된다.
이와 같이 구성된 본 발명에 따른 디티브이의 영상 표시용 클럭 및 동기신호 발생장치의 동작을 설명하면 먼저, 프레임율 검출부(21)는 DTV 영상의 입력 포맷이 60Hz나 30Hz나 24Hz이면 클럭 제공부(23)로 0을 출력하고, 59.94Hz나 29.97Hz나 23.98Hz이면 1을 클럭 제공부(23)로 출력한다.
그리고, 디스플레이 모든 검출부(22)는 디스플레이할 영상이 DTV 영상이면 0을 NTSC 영상이면 1을 클럭 제공부(23)로 출력한다.
클럭 제공부(23)의 오아 게이트(231)는 디스플레이 모드 검출부(22)와 프레임율 검출부(21)에서 출력된 신호를 논리 합하여 클럭 선택부(232)로 출력한다.
클럭 선택부(232)는 오아 게이트(231)에서 0이 입력되면 74.25MHz의 클럭을 발생하고, 1이 입력되면 74.175MHz의 클럭을 발생한다.
즉, 디스플레이 모드가 NTSC 영상이면 DTV 입력 포맷에 상관없이 무조건 74.175MHz의 클럭을 영상 처리부(26)로 인가한다.
동기신호 보정부(24)의 제1인버터(241)는 제4a도와 같은 NTSC 수직 동기 신호를 인버트하여 제4c도와 같이 출력하고, 지연기(242)는 제4a도와 같은 NTSC수직 동기신호를 한 클럭 지연하여 제4b도와 같이 출력한다.
동기신호 보정부(24)의 낸드 게이트(243)는 제4b도와 제4c도를 입력받아 부정 논리곱을 수행하여 제4d도와 같은 신호를 오아 게이트(245)로 출력하고, 오아 게이트(245)는 이 제4d도의 신호와 디스플레이 모드 검출부(22)에서 출력신호를 제2인버터(244)를 통해 인버팅된 신호를 논리 합하여 동기신호 발생부(25)의 리셋신호로 출력한다.
상기 디스플레이 모드가 NTSC 영상이면 제4d도와 같은 신호를 그대로 리셋신호로 동기신호 발생부(25)로 출력한다.
즉, 디스플레이 모드가 NTSC 영상이면 동기신호 발생부(25)는 동기신호 보정부(24)의 NTSC 수직동기 신호의 폴링 에지에서의 리셋 보정신호로 영상 처리부(26)의 수직 동기신호를 리셋시켜 출력한다.
영상 처리부(26)는 디스플레이 할 영상의 종류가 DTV 영상이면 클럭 제공부(23)에서 출력된 클럭으로 모니터에 디스플레이 하고, NTSC 영상이면 NTSC 수직 동기신호에 의해 동기신호 발생부(25)에서 보정된 동기신호와 클럭 제공부(23)에서 출력된 클럭을 함께 이용하여 모니터에 디스플레이 한다.
본 발명에 따른 디티브이의 영상 표시용 클럭 및 동기신호 발생장치는 DTV 포맷의 영상과 NTSC 영상을 동시에 채용하는 디지털 TV에서 두 영상 입력 사이의 동기를 맞추어 주어 DTV 포맷의 영상과 NTSC 영상을 동시에 입,출력하기 위한 클럭 및 동기신호를 제공하는 효과가 있다.
즉, 방송국에서 전송되는 NTSC 영상의 동기신호와 영상처리장치 자체의 동기 신호가 보정이라는 과정이 없으면 서로 어긋나는 경우가 발생할 수 있다.
이런 경우에는 실제 영상 데이터를 주고 받음에 있어서 잘못된 형태로 데이터가 전송되어 영상처리장치 내에서 디인터레이싱 등의 과정을 수행할 때 잘못된 데이터로 처리된 영상이 디스플레이될 수 있다.
따라서 디스플레이되는 영상 또는 비정상적인 영상이 될 수밖에 없다.
본 발명은 NTSC 영상과 영상처리장치의 동기신호를 같게 맞추어서 정확한 영상 데이터가 전달되어 최종적으로 디스플레이 될 수 있게 해 준다.

Claims (3)

  1. 입력되는 DTV 영상 신호의 입력 포맷을 검출하는 프레임율 검출부와, 현재 디스플레이할 영상이 DTV 영상인지 NTSC 영상인지를 검출하는 디스플레이 모드 검출부와, 상기 프레임율 검출부와 디스플레이 모드 검출부에서 검출된 신호에 따라 클럭을 선택하여 제공하는 클럭 제공부와, 상기 디스플레이 모드 검출부에서 출력된 디스플레이 모드와 클럭 제공부에서 출력된 클럭 및 NTSC 수직 동기신호를 이용하여 동기 보정신호를 출력하는 동기 신호 보정부와, 상기 동기신호 보정부에서 출력된 보정신호에 의해 보정된 동기신호를 영상처리를 위해 출력하는 동기신호 발생부로 구성됨을 특징으로 하는 디티브이의 영상 표시용 클럭 및 동기신호 발생장치.
  2. 제1항에 있어서, 상기 클럭 제공부는 상기 프레임율 검출부에서 검출된 프레임율과 상기 디스플레이 모드 검출부에서 검출된 디스플레이 모드에 따라 논리합하여 출력하는 오아 게이트와, 상기 오아 게이트의 결과에 따라 클럭을 선택하여 출력하는 클럭 선택부로 구성됨을 특징으로 하는 디티브이의 영상 표시용 클럭 및 동기신호 발생장치.
  3. 제1항에 있어서, 상기 동기신호 보정부는 NTSC 수직 동기신호를 인버트 하는 제1인버터와, NTSC 수직 동기신호를 1클럭 지연하여 출력하는 지연기와, 상기 제1인버터에서 출력된 신호와 지연기에서 지연된 신호를 부정 논리곱하는 낸드 게이트와, 상기 디스플레이 모드 검출부에서 출력된 신호를 인버트하는 제2인버터와, 상기 낸드 게이트와 제2인버터에서 출력된 신호를 논리합하여 상기 동기신호 발생부의 리셋 신호로 출력하는 오아 게이트로 구성됨을 특징으로 하는 디티브이의 영상 표시용 클럭 및 동기신호 발생장치.
KR1019970080718A 1997-12-31 1997-12-31 디티브이의 영상 표시용 클럭 및 동기신호 발생장치 KR100249232B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970080718A KR100249232B1 (ko) 1997-12-31 1997-12-31 디티브이의 영상 표시용 클럭 및 동기신호 발생장치
US09/222,930 US6297850B1 (en) 1997-12-31 1998-12-30 Sync signal generating apparatus and method for a video signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970080718A KR100249232B1 (ko) 1997-12-31 1997-12-31 디티브이의 영상 표시용 클럭 및 동기신호 발생장치

Publications (2)

Publication Number Publication Date
KR19990060491A KR19990060491A (ko) 1999-07-26
KR100249232B1 true KR100249232B1 (ko) 2000-03-15

Family

ID=19530427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970080718A KR100249232B1 (ko) 1997-12-31 1997-12-31 디티브이의 영상 표시용 클럭 및 동기신호 발생장치

Country Status (2)

Country Link
US (1) US6297850B1 (ko)
KR (1) KR100249232B1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6581100B1 (en) * 1998-09-18 2003-06-17 Skyworks Solutions, Inc. System and method for communication parameter determination
KR100281885B1 (ko) * 1998-12-28 2001-02-15 윤종용 디지털 신호 수신장치의 클럭 주파수 변환장치
KR100312710B1 (ko) * 1999-07-15 2001-11-03 윤종용 디지탈 영상기기를 위한 클럭공급장치
KR100326289B1 (ko) * 1999-07-29 2002-03-08 윤종용 외부 시스템 출력에 동기된 비디오 신호 출력장치
KR100330029B1 (ko) * 1999-08-31 2002-03-27 구자홍 표준신호 처리장치
KR100351816B1 (ko) * 2000-03-24 2002-09-11 엘지전자 주식회사 포맷 변환 장치
JP2003304560A (ja) * 2002-04-10 2003-10-24 Sony Corp デジタルビデオエンコーダ
JP3909704B2 (ja) * 2003-04-04 2007-04-25 ソニー株式会社 編集システム
KR20060009597A (ko) * 2004-07-26 2006-02-01 삼성전자주식회사 영상신호 합성방법, 영상신호 합성장치, 디스플레이시스템, 디스플레이장치 및 디스플레이장치의 제어방법
KR100622351B1 (ko) * 2005-01-07 2006-09-19 삼성전자주식회사 비디오 화소 클록 생성방법 및 이를 이용한 비디오 화소클록 생성장치
US7903172B2 (en) * 2005-03-29 2011-03-08 Snell Limited System and method for video processing
US7499098B2 (en) * 2005-06-07 2009-03-03 Seiko Epson Corporation Method and apparatus for determining the status of frame data transmission from an imaging device
JP5194564B2 (ja) * 2007-05-29 2013-05-08 ソニー株式会社 画像処理装置および方法、プログラム、並びに記録媒体
CN101911669B (zh) * 2007-12-27 2013-07-10 松下电器产业株式会社 同步信号转换电路和具有该电路的信号处理系统、以及同步信号转换方法
TWI430082B (zh) * 2010-10-27 2014-03-11 Chunghwa Picture Tubes Ltd 計算機系統
US9898797B2 (en) * 2015-07-29 2018-02-20 Mediatek Inc. Thermal management for smooth variation in display frame rate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0646783B2 (ja) * 1984-10-15 1994-06-15 ソニー株式会社 マルチ走査形テレビジヨン受像機
US4962427A (en) * 1989-04-20 1990-10-09 Motorola Inc. TV receiver including multistandard OSD
JPH06292148A (ja) * 1993-03-30 1994-10-18 Sony Corp 倍速映像表示装置
KR100213048B1 (ko) * 1995-09-29 1999-08-02 윤종용 아날로그와 디지탈 비디오 모드를 갖는 수신기와 그 수신방법
KR100238673B1 (ko) * 1997-05-30 2000-01-15 윤종용 고선명 텔레비젼 수상기의 모니터 출력장치
US6057889A (en) * 1997-09-26 2000-05-02 Sarnoff Corporation Format-responsive video processing system
US6091458A (en) * 1998-01-22 2000-07-18 Samsung Electronics Co., Ltd. Receiver having analog and digital video modes and receiving method thereof

Also Published As

Publication number Publication date
KR19990060491A (ko) 1999-07-26
US6297850B1 (en) 2001-10-02

Similar Documents

Publication Publication Date Title
KR100249232B1 (ko) 디티브이의 영상 표시용 클럭 및 동기신호 발생장치
JP2655159B2 (ja) ピクチヤーインピクチヤーのビデオ信号発生回路
US6229573B1 (en) Synchronization control circuit
US6147717A (en) Display service for displaying video images of multiple channels on a screen
EP0160706B1 (en) Television receiver
US6515707B1 (en) Image frame synchronizing apparatus and method thereof
EP0930778B1 (en) Circuit for conditioning sync signals
US7623185B2 (en) Synchronization control apparatus and method
US20050104876A1 (en) Video signal transmitting/receiving system
US5495293A (en) Frame synchronizer and a signal switching apparatus
US7250981B2 (en) Video signal processor and video signal processing method which interpolate a video signal using an interpolation factor based on phase information of a selected clock
JP2017200058A (ja) 半導体装置、映像表示システムおよび映像信号出力方法
KR20000042287A (ko) 디지털 텔레비젼 수신기의 동기신호 발생장치
JPH0683298A (ja) 電波盗視防止方式
JP2976877B2 (ja) キーストン歪み補正装置
JP3638762B2 (ja) 同期信号生成装置およびそれを用いたフィールド判定装置
JPS6222506B2 (ko)
KR100232605B1 (ko) Lcd 모니터의 색신호 동기조정장치
KR100707258B1 (ko) 디스플레이장치
KR870008475A (ko) 영상신호 처리방법 및 장치
KR100244226B1 (ko) 에이치디티브이의 다중화면 발생장치
KR100239980B1 (ko) 비디오 수신기의 안정화를 위한 수평 라인 카운터
KR100272608B1 (ko) 100 헤르츠 티브이
KR19990018905A (ko) 에이치디티브이의 다중화면 발생장치
KR960012487B1 (ko) 개량화질 텔레비젼의 순행주사 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121128

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20151124

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee