JP3915163B2 - ディジタル信号再生回路 - Google Patents
ディジタル信号再生回路 Download PDFInfo
- Publication number
- JP3915163B2 JP3915163B2 JP06482097A JP6482097A JP3915163B2 JP 3915163 B2 JP3915163 B2 JP 3915163B2 JP 06482097 A JP06482097 A JP 06482097A JP 6482097 A JP6482097 A JP 6482097A JP 3915163 B2 JP3915163 B2 JP 3915163B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase difference
- circuit
- phase
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000008929 regeneration Effects 0.000 title description 4
- 238000011069 regeneration method Methods 0.000 title description 4
- 238000005259 measurement Methods 0.000 claims description 14
- 238000006243 chemical reaction Methods 0.000 claims description 12
- 238000010606 normalization Methods 0.000 claims description 5
- 230000001360 synchronised effect Effects 0.000 description 30
- 238000001514 detection method Methods 0.000 description 14
- 230000003287 optical effect Effects 0.000 description 14
- 238000003708 edge detection Methods 0.000 description 10
- 238000005070 sampling Methods 0.000 description 9
- 230000000630 rising effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000012937 correction Methods 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 241001125929 Trisopterus luscus Species 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001172 regenerating effect Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10305—Improvement or modification of read or write signals signal quality assessment
- G11B20/10398—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors
- G11B20/10407—Improvement or modification of read or write signals signal quality assessment jitter, timing deviations or phase and frequency errors by verifying the timing of signal transitions, e.g. rising or falling edges, or by analysing signal slopes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10037—A/D conversion, D/A conversion, sampling, slicing and digital quantisation or adjusting parameters thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10009—Improvement or modification of read or write signals
- G11B20/10305—Improvement or modification of read or write signals signal quality assessment
- G11B20/10462—Improvement or modification of read or write signals signal quality assessment consistency with a reference waveform in a given time period, e.g. by calculating correlations or mean square errors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B2220/00—Record carriers by type
- G11B2220/20—Disc-shaped record carriers
- G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
- G11B2220/2537—Optical discs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
- G11B7/004—Recording, reproducing or erasing methods; Read, write or erase circuits therefor
- G11B7/005—Reproducing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ディジタル信号を再生するディジタル信号再生回路に関し、詳しくは、再生される信号の位相差及びジッタ成分を検出しながら当該信号を再生するディジタル信号再生回路に関する。
【０００２】
【従来の技術】
ディジタル信号再生回路は、例えば入力されたアナログ信号からディジタルデータを再生するものであり、入力されたアナログ信号に同期させたクロックを発生させる同期クロック再生部、すなわちＰＬＬ回路を備えている。
【０００３】
上記同期クロック再生部は、入力された信号のクロック周波数に略等しいクロックを発生させるとともに、発生させたクロックと入力されてくる信号との位相差より検出したパルス幅で生成された位相差信号を発生させ、この位相差信号に基づいて、入力される信号のクロック成分に対して上記発生させるクロックが同期するように制御を行っている。
【０００４】
例えば光ディスクに記録されている信号の再生を行うディスク再生装置には、図６に示すように、ディジタル信号再生回路２０２が組み込まれている。
【０００５】
ディスク再生装置２０１は、光ディスク２００に光を照射してその反射光をもとに光ディスク２００に記録されている信号を読み込む光ピックアップ２１４と、光ピックアップ２１４から出力された再生信号を波形等化して出力する波形等化部２０３と、波形等化部２０３から出力された信号をアシメトリ補正して出力するアシメトリ補正回路２０４と、アシメトリ補正回路２０４から出力された信号を２値化信号に変換して出力する２値化回路２０５と、２値化回路２０５から出力された２値化信号と同期クロックとを比較して得た位相差信号を出力する位相比較部２０７と、位相比較部２０７から出力された上記位相差信号をアナログ的に平均化して出力するループフィルタ２０８と、ループフィルタ２０８から出力された信号が０になるように同期クロックを生成する電圧制御発振器２０９と、絶対値回路２１１及びローパスフィルタ２１２から構成され、位相比較部２０７から出力された位相差信号をもとにジッタ成分を計測するジッタ計測回路２１０と、光学ピックアップ２１４内の２軸アクチュエータによって対物レンズを操作してフォーカスサーボ及びトラッキングサーボを行うサーボ回路２１５と、サーボ回路２１５及び波形等化部２０３を制御する制御部２１３とから構成されている。
【０００６】
なお、位相比較部２０７、ループフィルタ２０８及び電圧制御発信器２０９とから上記同期クロック再生部２０６が構成される。
【０００７】
上記ディスク再生装置２０１は、同期クロック再生部２０６の位相比較部２０７から出力される位相差信号をもとに当該ディスク再生装置２０１に入力された信号のジッタ成分を計測して、その計測したジッタ検出信号をもとにトラッキングサーボ及びフォーカスサーボのオフセット調整等を行っている。
【０００８】
例えば、ジッタ成分を計測するジッタ計測部２１０は、ディジタル処理によってジッタ検出信号を算出するように構成されたものであって、入力されるパルスとされる位相差信号を、高周波のサンプリングクロックによって計測し絶対値平均してジッタ検出信号を算出している。制御部２１３は、ジッタ計測部２１０において算出された上記ジッタ検出信号をもとにサーボのオフセットの調整等を行っている。
【０００９】
【発明が解決しようとする課題】
ところで、アナログ処理では、パルス幅の絶対値平均を取ることは比較的容易であるが、オフセット、演算精度などの面でデジタル処理に劣る。また、二乗平均を演算することは困難である。よって、アナログ処理によってジッタ成分の測定を行っても、オフセット又は演算の精度が劣ってしまう。
【００１０】
しかし、デジタル処理を行うためには、必要とされる精度に相当する時間分解能で位相誤差パルスを標本化しなければならない。すなわち、時間分解能の逆数の周波数のクロックか、高精度の遅延回路が必要となる。
【００１２】
そこで、本発明は、上記実情に鑑みてなされたものであって、回路の小型化を可能してもなお高精度で再生信号の位相差及びジッタ成分を計測することができるディジタル信号再生回路の提供を目的とする。
【００１３】
【課題を解決するための手段】
本発明に係るディジタル信号再生回路は、アナログ／ディジタル変換手段からの出力信号のエッジ部の前後のサンプル値を用いて位相差を算出する位相比較手段と、位相比較手段から得られた位相差のばらつきを算出するジッタ計測手段とを備え、ジッタ計測手段は、位相比較手段において算出された位相差を正規化する正規化手段と、正規化手段において正規化された位相差をもとに２乗値の平均値を算出する２乗平均算出手段とから構成される。
また、本発明に係るディジタル信号再生回路は、アナログ／ディジタル変換手段からの出力信号のエッジ部の前後のサンプル値を用いて位相差を算出する位相比較手段と、位相比較手段から得られた位相差のばらつきを算出するジッタ計測手段とを備え、ジッタ計測手段は、位相比較手段において算出された位相差を正規化する正規化手段と、正規化手段において正規化された位相差をもとに絶対値の平均値を算出する絶対値平均算出手段とから構成される。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態となるディジタル信号再生回路について図面を用いて詳しく説明する。
【００１５】
実施の形態となるディジタル信号再生回路は、図１に示すように、光ディスク１００に光ピックアップ１１よりの光を照射して、光ディスク１００の信号記録面において反射された反射光をもとに情報信号を再生するディスク再生装置１に適用され、再生した情報信号から検出したジッタ成分をもとにフォーカスサーボ及びトラッキングサーボのオフセット調整、波形等化部の制御等を行うように構成される。
【００１６】
ディスク再生装置１において構成されるディジタル信号再生回路２は、光ピックアップ１１から出力された再生信号を波形等化して、この波形等化した信号をＡ／Ｄ変換器４に出力する波形等化部３と、波形等化部３から出力された信号をＡ／Ｄ変換するＡ／Ｄ変換器４と、Ａ／Ｄ変換器４から出力された信号のエッジ部の前後のサンプル値を用いて位相差を算出する位相比較部５と、位相比較部５から出力された位相差を平滑化して、直流に変換した信号を出力するフィルタ６と、フィルタ６から出力された信号をもとに同期クロックを再生する可変周波数発振器７と、位相比較部５で得た位相差のばらつきをもとにジッタ検出信号を検出するジッタ計測部９と、ジッタ計測部９から出力されたジッタ検出信号に基づいて波形等化部３及び後述するサーボ回路１２を制御する制御部１０とから構成される。
【００１７】
上記ディジタル信号再生回路２において、位相比較部５、フィルタ６及び可変周波数発振器７とで、同期クロック再生部８、すなわちＰＬＬ回路（Phase Locked Loop）が構成される。同期クロック再生部８は、可変周波数発振器７において再生信号をもとに同期クロックを再生して、当該同期クロックと再生信号とを同期させるように構成される。
【００１８】
上記ディスク再生装置１は、上記ディジタル信号再生回路２を備えるとともに、光ディスク１００の信号記録面ににレーザ光して、その反射光を受光する光ピックアップ１１と、光ピックアップ１１内に備えられる図示しない対物レンズを２軸アクチュエータによってフォーカス方向及びトラッキング方向に移動操作するサーボ回路１２とを備えている。
【００１９】
上記ディスク再生装置１は、上述のような構成からなるディジタル信号再生回路２を備えることで、光ディスク１００よりの再生信号と同期クロックとのジッタ成分が少なくなるように波形等化部３及びサーボ回路１２を制御する。
【００２０】
以下、ディジタル信号再生回路２を構成する各回路及び各部の構成について説明する。
【００２１】
波形等化部３は、光ピックアップ１００から得た再生信号を波形等化する。波形等化部３は、所定の伝達関数をもつフィルタ回路として構成され、この伝達関数は、再生信号と同期クロックとのジッタ成分を少なくするように制御部１０によって制御される。この波形等化部３により波形等化された再生信号は、Ａ／Ｄ変換器４に供給される。
【００２２】
Ａ／Ｄ変換器４は、アナログ信号である波形等化された再生信号を、ディジタル信号に変換する。なお、Ａ／Ｄ変換回路４のサンプリングクロックは、同期クロック再生部８の同期クロックである。
【００２３】
例えばディジタルビデオディスクでは、データは３Ｔ〜１１Ｔ及び１４Ｔ（ここで、Ｔは同期クロックの周期とする。）の反転間隔で記録媒体に記録されることが規定されているので、Ａ／Ｄ変換器４のサンプリングクロックが同期クロックの周波数であっても再現性は保証される。Ａ／Ｄ変換器４によりディジタルデータに変換された再生信号は、同期クロック再生部８の位相比較部５に供給される。
【００２４】
なお、位相比較部５には、再生信号のディジタルデータが入力され、位相比較部５及びジッタ計測部９は、入力された再生信号のディジタルデータに基づいて位相差及びジッタ検出信号を検出する。
【００２５】
位相比較部５は、再生信号と同期クロックとの位相差を検出する。位相比較部５は、図２に示すように、１サンプル遅延手段としてのＤフリップフロップ回路２１と、Ａ／Ｄ変換器４よりの値とＤフリップフロップ回路２１を介することで同期クロック単位遅延されて入力される値とを加算する加算器２２と、加算器２２から出力された値に−１を乗算する乗算器２３と、符号ビットをもとに切り換えられ、例えば符号ビットが０（プラス）の時に加算器２２とＤフリップフロップ回路２５とを接続し、符号ビットが１（マイナス）のときに乗算器２３とＤフリップフロップ回路２５とを接続にする切り換えスイッチ２４と、後述のＥＸＯＲ（排他的論理和）回路２８によって検出されるエッジ検出信号によって動作されるＤフリップフロップ回路２５と、Ｄフリップフロップ回路２１から出力された値からＡ／Ｄ変換器４よりの値を減算する減算器２６と、減算器２６から出力された値が入力され、ＥＸＯＲ回路２８の検出したエッジ信号によって動作されるＤフリップフロップ回路２７と、再生信号のエッジを検出したときにエッジ検出信号を出力するＥＸＯＲ回路２８とから構成される。ＥＸＯＲ回路２８は、後に詳しく説明するように、入力された信号が閾値を跨いだときにエッジ検出信号を出力する。
【００２６】
なお、位相差検出の動作原理については後で図４及び図５を参照しながら説明する。
【００２７】
位相比較部５は、Ｄフリップフロップ回路２１、加算器２２、切り換えスイッチ２４及びＤフリップフロップ回路２５を介することで閾値を跨いで得られるエッジ部前後の値の位相差を出力し、またＤフリップフロップ回路２１、減算器２６及びＤフリップフロップ回路２７を介することで上記エッジ部の前後の値の差、すなわち位相差のフルスケール値を出力し、さらにエッジ部が閾値を跨いだときにＥＸＯＲ回路２８からエッジ検出信号を出力する。位相比較部５から出力される位相差、位相差フルスケール値及びエッジ検出信号は、ジッタ計測部９に入力される。
【００２８】
上記ジッタ計測部９は、図３に示すように、上記位相差を位相差フルスケール値によって正規化する除算回路である正規化回路３１と、正規化回路３１によって正規化された位相差を２乗する２乗回路３２と、２乗回路３２によって算出された位相差を積算する積算部３３と、位相比較部５よりのエッジ検出信号をカウントするカウンタ３８とから構成されている。
【００２９】
上記積算部３３は、２乗回路３２において２乗された位相差が入力され、上記エッジ検出信号によって動作されるＤフリップフロップ回路３４と、Ｄフリップフロップ回路３４からの値と後述のＤフリップフロップ回路３５との値を加算する加算器３７と、加算器３７から出力された信号が入力され、上記エッジ検出信号によって動作されるＤフリップフロップ回路３５と、Ｄフリップフロップ回路３５から出力された信号が入力されるＤフリップフロップ回路３６とから構成される。この積算部３３は、上記２乗回路３２から出力された値を積算して、カウンタが一定の値になったときに積算した値を出力する。
【００３０】
よって、ジッタ計測部９は、入力された位相差及び位相差フルスケール値をもとに正規化された２乗平均の位相差としてののジッタ検出信号を検出することができる。
【００３１】
なお、カウンタ３８が一定の値に達した時に、Ｄフリップフロップ回路３５には、カウンタ３８よりクリア信号が入力され、Ｄフリップフロップ回路３６には、ストア信号が入力される。Ｄフリップフロップ回路３５は、クリア信号の入力によって、収納された値をクリアする。また、Ｄフリップフロップ回路３６は、ストア信号の入力によって、Ｄフリップフロップ回路３５からの出力を収納し出力する。このＤフリップフロップ回路３６から出力される信号が、ジッタ検出信号となって、制御部１０に入力される。
【００３２】
また、積算部３３は、エッジのカウント値に基づいて積算を行わせる代わりにタイマ等を用いて一定時間の間に積算した位相差を出力するように構成することもできる。
【００３３】
なお、ジッタ計測部９からの出力を平均するためには、例えば入力されたデータの個数で積算された位相差を除算する除算器が必要とされるが、積算部３３で積算するデータの個数を２n（ｎは整数）とすることにより出力される積算された値をビットシフト又は下位ビットを取り除くことによって平均化することもできる。
【００３４】
そして、ジッタ計測部９は、２乗回路３２に代えて絶対値回路を備えることもできる。この場合、計算が軽減される。
【００３５】
制御部１０は、ジッタ計測部９からのジッタ検出信号の値が小さくなるように波形等化部３を制御する。例えば、制御部１０は、再生信号と同期クロックとのジッタ成分が少なくなるように波形等化部３の伝達関数を制御する。
【００３６】
以上のことから、ディジタル信号再生回路２は、従来のように高周波のサンプリングクロックを用いることなく位相差をディジタルデータとして高精度に検出することができ、さらにこのディジタルデータの位相差をもとに位相差及びジッタ成分を検出することができる。よって、ディジタル信号再生回路２は、位相差及びジッタ成分を高精度で検出することができる。
【００３７】
また、ディジタル信号再生回路２は、算出した位相差を正規化しているために、例えば、再生信号の振幅が変動する場合でも、精度良くジッタ成分を計測することができる。
【００３８】
よって、ディジタル信号再生回路２は、精度良くジッタ成分を計測することができるために、同期クロックの補正を高精度で行うことができる。
【００３９】
そして、このディジタル信号再生回路２を備えたディスク再生装置１は、劣化の少ない信号を再生することができる。さらに、ディスク再生装置１は、ジッタ検出信号をもとにサーボ回路１２のオフセット調整を精度良く行うことができる。
【００４０】
ここで、ディジタル信号再生装置２における位相差検出の動作について説明する。例えば、図４（Ａ）乃至図４（Ｆ）は、位相比較部５に入力される再生信号を示している。この時、ディジタル信号再生回路２は、図５のフローチャートに示す処理によってその位相差の検出を行う。
【００４１】
なお、図４（Ａ）乃至図４（Ｆ）に示す再生信号は、連続に示されているが、実際には位相比較部５への入力において同期クロックに基づいて標本化されている。すなわち、再生信号の値は、閾値Ｖ0からの値がＡ／Ｄ変換器４によって変換されてディジタルデータとして標本化されている。
【００４２】
また、図４（Ａ）乃至図４（Ｆ）において、閾値Ｖ0は例えば電圧０Ｖであり、標本化された再生信号のサンプル値ｄ（ｉ−１）はエッジ部が閾値Ｖ0と交差する直前の値であり、信号ｄ（ｉ）はエッジ部が閾値Ｖ0と交差した直後のサンプル値である。すなわち、サンプル値ｄ（ｉ−１）とサンプル値ｄ（ｉ）とがサンプリングされたサンプリング間隔は、同期クロックの一単位の間隔となる。
【００４３】
再生信号が同期クロックに対して遅れた位相を有している場合を再生信号の立ち上がりのエッジ部でみた場合、図４（Ａ）に示すように、立ち上がりのエッジ部と閾値Ｖ0との交点（以下、変化点という。）がサンプリング間隔の中間点より後に位置する。このとき、サンプル値ｄ（ｉ−１）とサンプル値ｄ（ｉ）との間には、｜ｄ（ｉ）｜＜｜ｄ（ｉ−１）｜、及びｄ（ｉ）＋ｄ（ｉ−１）＜０の関係がある。
【００４４】
また、再生信号が同期クロックに対して遅れた位相を有している場合を再生信号の立ち下がりのエッジ部でみた場合、図４（Ｄ）に示すように、変化点がサンプリング間隔の中間点より後に位置する。このとき、サンプル値ｄ（ｉ−１）とサンプル値ｄ（ｉ）との間には、｜ｄ（ｉ）｜＜｜ｄ（ｉ−１）｜、及びｄ（ｉ）＋ｄ（ｉ−１）＞０の関係がある。
【００４５】
さらに、再生信号が同期クロックに対して進んだ位相を有している場合を再生信号の立ち上がりのエッジ部でみた場合、図４（Ｃ）に示すように、変化点がサンプリング間隔の中間点より前に位置する。このとき、サンプル値ｄ（ｉ−１）とサンプル値ｄ（ｉ）との間には、｜ｄ（ｉ）｜＞｜ｄ（ｉ−１）｜、及びｄ（ｉ）＋ｄ（ｉ−１）＞０の関係がある。
【００４６】
そして、再生信号が同期クロックに対して進んだ位相を有している場合を再生信号の立ち下がりのエッジ部でみた場合、図４（Ｆ）に示すように、変化点がサンプリング間隔の中間点より前に位置する。このとき、サンプル値ｄ（ｉ−１）とサンプル値ｄ（ｉ）との間には、｜ｄ（ｉ）｜＞｜ｄ（ｉ−１）｜、及びｄ（ｉ）＋ｄ（ｉ−１）＜０の関係がある。
【００４７】
なお、再生信号が同期クロックに同期している場合を再生信号の立ち上がりのエッジ部でみた場合、図４（Ｂ）に示すようになり、また、再生信号が同期クロックに同期している場合を再生信号の立ち下がりのエッジ部でみた場合、図４（Ｅ）に示すようになり、いずれも変化点がサンプリング間隔の中間点に位置する。すなわち、｜ｄ（ｉ）｜＝｜ｄ（ｉ−１）｜となる。
【００４８】
再生信号の変化点の前後で得られたエッジ部の前後のサンプル値ｄ（ｉ−１）及びサンプル値ｄ（ｉ）をもとに、位相比較部５において位相差ｄ（ｉ）＋ｄ（ｉ−１）が導き出され、また位相差フルスケール値ｄ（ｉ−１）−ｄ（ｉ）が導き出される。
【００４９】
また、位相比較部５のＥＸＯＲ回路２８は、サンプル値ｄ（ｉ−１）とサンプル値ｄ（ｉ）との符号を符号ビットで比較して、当該符号ビットが異なるときにはエッジ検出信号を出力する。
【００５０】
よって、Ｄフリップフロップ回路２５及びＤフリップフロップ回路２７は、エッジ検出信号によって動作されるため、閾値Ｖ0と交差したエッジ部の前後のサンプル値によって算出した位相差及び位相差フルスケール値のみをジッタ計測部９に出力していることがわかる。
【００５１】
なお、上述のように例えば同期クロックに対して再生信号が進んだ位相を有している場合、立ち上がりと立ち下がりのエッジ部ではともに｜ｄ（ｉ）｜＜｜ｄ（ｉ−１）｜となるが、ｄ（ｉ）＋ｄ（ｉ−１）ではその符号が逆転するため、位相比較部５の切り換えスイッチ２４は、エッジ部が立ち下がりの場合にのみ、加算器２２から出力される位相差を乗算器２３を介してＤフリップフロップ回路２５に出力している。
【００５２】
また、位相比較部５による位相差の検出は、図５に示すフローチャートに従って説明することもできる。
【００５３】
先ずステップＳ１に示すように、Ｄフリップフロップ回路２１を介することで連続してサンプル値ｄ（ｉ−１）及びサンプル値ｄ（ｉ）が読み込まれ、続いてステップＳ２に示すように、例えばサンプル値ｄ（ｉ−１）とサンプル値ｄ（ｉ）とを乗算して、乗算結果が負であるか否かの判別を行う。例えば、乗算結果が負である場合、連続して得られたサンプル値ｄ（ｉ−１）とサンプル値ｄ（ｉ）とは、閾値を跨いだエッジ部の前後の値となる。なお、位相比較部５では、比較部２８が、サンプル値ｄ（ｉ−１）とサンプル値ｄ（ｉ）とを比較しており、この比較結果をもとにジッタ計測部９への出力が行われている。
【００５４】
ここで、上記乗算結果が負である場合、ステップＳ３に進み、乗算結果が正、すなわち再生信号が閾値を跨いでいない場合、ステップＳ６に進む。
【００５５】
ステップＳ３では、サンプル値ｄ（ｉ）の正負の確認を行う。ここで、サンプル値ｄ（ｉ）が負である場合、サンプル値ｄ（ｉ−１）、サンプル値ｄ（ｉ）は立ち下がりのエッジ部の値であって、ステップＳ４に示すように位相差Δφ（ｉ）＝−（ｄ（ｉ−１）＋ｄ（ｉ））が算出される。
【００５６】
また、サンプル値ｄ（ｉ）が正である場合、サンプル値ｄ（ｉ−１）、サンプル値ｄ（ｉ）は立ち上がりのエッジ部の値であって、ステップＳ５に示すように位相差Δφ（ｉ）＝ｄ（ｉ−１）＋ｄ（ｉ）が算出される。
【００５７】
また、ＲＦ信号が閾値を跨いでいないときステップＳ６に示すように、それ以前の位相差Δφ（ｉ）＝Δφ（ｉ−１）とする。
【００５８】
以上のように算出される位相差によってジッタ計測部９において正規化された位相差の平均値が検出される。
【００５９】
なお、位相差と位相差フルスケール値とをもとに位相差を正規化する正規化回路３１に換えて表１に示すような数表をもとにして導くこともできる。
【００６０】
【表１】
【００６１】
表１に示す数表は、位相差（ＰＥ）、位相差フルスケール値（ＰＡ）及び正規化された位相差（ＰＯＵＴ）により構成される。
【００６２】
ここで正規化された位相差は、ＰＯＵＴ＝（ＰＥ／ＰＡ）2×２５６となるように決定されている。また、表１の数表では、位相差と位相差フルスケール値との定義より｜ＰＥ｜＞｜ＰＡ｜が成り立つように構成されている。
【００６３】
このように、数表を用いることにより計算回路が必要なくなるために、正規化された位相差を小規模の回路で導き出すことができる。
【００６４】
なお、数表にない位相差又は位相差フルスケール値が入力された場合には０を出力する等して演算誤りに対する保護とすることができる。また、回路規模を小さくするように任意の値を割り振りすることもできる。
【００６５】
また、２乗回路及び絶対値回路も上述のように数表を用いて位相差の２乗値及び絶対値を算出することもできる。さらに、正規化及び２乗平均又は絶対値平均との関係を統合して、位相差及び位相差フルスケール値を入力した際に、正規化された位相差平均を検出することもできる。
【００６６】
よって、ディジタル信号再生回路２は、ディジタルデータをもとに位相差及びジッタ成分を計測しているために、高精度で再生信号と同期クロックとを同期させることができる。
【００６７】
【発明の効果】
本発明に係るディジタル信号再生回路は、再生信号のエッジ部の前後のサンプル値により位相差を検出する位相比較手段を備えることで、ディジタルデータとして位相差を検出し、この位相比較手段で算出されたディジタルデータとされる位相差をもとに再生信号のジッタ成分を算出するジッタ計測手段を備えることで、ジッタ成分を精度よく計測することができる。
【００６８】
さらに、上記ディジタル信号再生回路は、位相差を正規化する正規化手段を備えているために、例えば再生信号の振幅にふらつきがあっても精度よく当該再生信号のジッタ成分を計測することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態となるディジタル信号再生回路を備えるディスク再生装置を示す回路構成図である。
【図２】上記ディジタル信号再生回路の備える位相比較部を示す回路構成図である。
【図３】上記ディジタル信号再生回路の備えるジッタ計測部を示す回路構成図である。
【図４】上記ディジタル信号再生回路に入力される再生信号を例示する再生信号の特性図である。
【図５】上記位相比較部の一部の実行動作を示すフローチャートである。
【図６】従来のディジタル信号再生回路を示す回路構成図である。
【符号の説明】
２ ディジタル信号再生回路、４ Ａ／Ｄ変換器、５ 位相比較部、９ ジッタ計測
【発明の属する技術分野】
本発明は、ディジタル信号を再生するディジタル信号再生回路に関し、詳しくは、再生される信号の位相差及びジッタ成分を検出しながら当該信号を再生するディジタル信号再生回路に関する。
【０００２】
【従来の技術】
ディジタル信号再生回路は、例えば入力されたアナログ信号からディジタルデータを再生するものであり、入力されたアナログ信号に同期させたクロックを発生させる同期クロック再生部、すなわちＰＬＬ回路を備えている。
【０００３】
上記同期クロック再生部は、入力された信号のクロック周波数に略等しいクロックを発生させるとともに、発生させたクロックと入力されてくる信号との位相差より検出したパルス幅で生成された位相差信号を発生させ、この位相差信号に基づいて、入力される信号のクロック成分に対して上記発生させるクロックが同期するように制御を行っている。
【０００４】
例えば光ディスクに記録されている信号の再生を行うディスク再生装置には、図６に示すように、ディジタル信号再生回路２０２が組み込まれている。
【０００５】
ディスク再生装置２０１は、光ディスク２００に光を照射してその反射光をもとに光ディスク２００に記録されている信号を読み込む光ピックアップ２１４と、光ピックアップ２１４から出力された再生信号を波形等化して出力する波形等化部２０３と、波形等化部２０３から出力された信号をアシメトリ補正して出力するアシメトリ補正回路２０４と、アシメトリ補正回路２０４から出力された信号を２値化信号に変換して出力する２値化回路２０５と、２値化回路２０５から出力された２値化信号と同期クロックとを比較して得た位相差信号を出力する位相比較部２０７と、位相比較部２０７から出力された上記位相差信号をアナログ的に平均化して出力するループフィルタ２０８と、ループフィルタ２０８から出力された信号が０になるように同期クロックを生成する電圧制御発振器２０９と、絶対値回路２１１及びローパスフィルタ２１２から構成され、位相比較部２０７から出力された位相差信号をもとにジッタ成分を計測するジッタ計測回路２１０と、光学ピックアップ２１４内の２軸アクチュエータによって対物レンズを操作してフォーカスサーボ及びトラッキングサーボを行うサーボ回路２１５と、サーボ回路２１５及び波形等化部２０３を制御する制御部２１３とから構成されている。
【０００６】
なお、位相比較部２０７、ループフィルタ２０８及び電圧制御発信器２０９とから上記同期クロック再生部２０６が構成される。
【０００７】
上記ディスク再生装置２０１は、同期クロック再生部２０６の位相比較部２０７から出力される位相差信号をもとに当該ディスク再生装置２０１に入力された信号のジッタ成分を計測して、その計測したジッタ検出信号をもとにトラッキングサーボ及びフォーカスサーボのオフセット調整等を行っている。
【０００８】
例えば、ジッタ成分を計測するジッタ計測部２１０は、ディジタル処理によってジッタ検出信号を算出するように構成されたものであって、入力されるパルスとされる位相差信号を、高周波のサンプリングクロックによって計測し絶対値平均してジッタ検出信号を算出している。制御部２１３は、ジッタ計測部２１０において算出された上記ジッタ検出信号をもとにサーボのオフセットの調整等を行っている。
【０００９】
【発明が解決しようとする課題】
ところで、アナログ処理では、パルス幅の絶対値平均を取ることは比較的容易であるが、オフセット、演算精度などの面でデジタル処理に劣る。また、二乗平均を演算することは困難である。よって、アナログ処理によってジッタ成分の測定を行っても、オフセット又は演算の精度が劣ってしまう。
【００１０】
しかし、デジタル処理を行うためには、必要とされる精度に相当する時間分解能で位相誤差パルスを標本化しなければならない。すなわち、時間分解能の逆数の周波数のクロックか、高精度の遅延回路が必要となる。
【００１２】
そこで、本発明は、上記実情に鑑みてなされたものであって、回路の小型化を可能してもなお高精度で再生信号の位相差及びジッタ成分を計測することができるディジタル信号再生回路の提供を目的とする。
【００１３】
【課題を解決するための手段】
本発明に係るディジタル信号再生回路は、アナログ／ディジタル変換手段からの出力信号のエッジ部の前後のサンプル値を用いて位相差を算出する位相比較手段と、位相比較手段から得られた位相差のばらつきを算出するジッタ計測手段とを備え、ジッタ計測手段は、位相比較手段において算出された位相差を正規化する正規化手段と、正規化手段において正規化された位相差をもとに２乗値の平均値を算出する２乗平均算出手段とから構成される。
また、本発明に係るディジタル信号再生回路は、アナログ／ディジタル変換手段からの出力信号のエッジ部の前後のサンプル値を用いて位相差を算出する位相比較手段と、位相比較手段から得られた位相差のばらつきを算出するジッタ計測手段とを備え、ジッタ計測手段は、位相比較手段において算出された位相差を正規化する正規化手段と、正規化手段において正規化された位相差をもとに絶対値の平均値を算出する絶対値平均算出手段とから構成される。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態となるディジタル信号再生回路について図面を用いて詳しく説明する。
【００１５】
実施の形態となるディジタル信号再生回路は、図１に示すように、光ディスク１００に光ピックアップ１１よりの光を照射して、光ディスク１００の信号記録面において反射された反射光をもとに情報信号を再生するディスク再生装置１に適用され、再生した情報信号から検出したジッタ成分をもとにフォーカスサーボ及びトラッキングサーボのオフセット調整、波形等化部の制御等を行うように構成される。
【００１６】
ディスク再生装置１において構成されるディジタル信号再生回路２は、光ピックアップ１１から出力された再生信号を波形等化して、この波形等化した信号をＡ／Ｄ変換器４に出力する波形等化部３と、波形等化部３から出力された信号をＡ／Ｄ変換するＡ／Ｄ変換器４と、Ａ／Ｄ変換器４から出力された信号のエッジ部の前後のサンプル値を用いて位相差を算出する位相比較部５と、位相比較部５から出力された位相差を平滑化して、直流に変換した信号を出力するフィルタ６と、フィルタ６から出力された信号をもとに同期クロックを再生する可変周波数発振器７と、位相比較部５で得た位相差のばらつきをもとにジッタ検出信号を検出するジッタ計測部９と、ジッタ計測部９から出力されたジッタ検出信号に基づいて波形等化部３及び後述するサーボ回路１２を制御する制御部１０とから構成される。
【００１７】
上記ディジタル信号再生回路２において、位相比較部５、フィルタ６及び可変周波数発振器７とで、同期クロック再生部８、すなわちＰＬＬ回路（Phase Locked Loop）が構成される。同期クロック再生部８は、可変周波数発振器７において再生信号をもとに同期クロックを再生して、当該同期クロックと再生信号とを同期させるように構成される。
【００１８】
上記ディスク再生装置１は、上記ディジタル信号再生回路２を備えるとともに、光ディスク１００の信号記録面ににレーザ光して、その反射光を受光する光ピックアップ１１と、光ピックアップ１１内に備えられる図示しない対物レンズを２軸アクチュエータによってフォーカス方向及びトラッキング方向に移動操作するサーボ回路１２とを備えている。
【００１９】
上記ディスク再生装置１は、上述のような構成からなるディジタル信号再生回路２を備えることで、光ディスク１００よりの再生信号と同期クロックとのジッタ成分が少なくなるように波形等化部３及びサーボ回路１２を制御する。
【００２０】
以下、ディジタル信号再生回路２を構成する各回路及び各部の構成について説明する。
【００２１】
波形等化部３は、光ピックアップ１００から得た再生信号を波形等化する。波形等化部３は、所定の伝達関数をもつフィルタ回路として構成され、この伝達関数は、再生信号と同期クロックとのジッタ成分を少なくするように制御部１０によって制御される。この波形等化部３により波形等化された再生信号は、Ａ／Ｄ変換器４に供給される。
【００２２】
Ａ／Ｄ変換器４は、アナログ信号である波形等化された再生信号を、ディジタル信号に変換する。なお、Ａ／Ｄ変換回路４のサンプリングクロックは、同期クロック再生部８の同期クロックである。
【００２３】
例えばディジタルビデオディスクでは、データは３Ｔ〜１１Ｔ及び１４Ｔ（ここで、Ｔは同期クロックの周期とする。）の反転間隔で記録媒体に記録されることが規定されているので、Ａ／Ｄ変換器４のサンプリングクロックが同期クロックの周波数であっても再現性は保証される。Ａ／Ｄ変換器４によりディジタルデータに変換された再生信号は、同期クロック再生部８の位相比較部５に供給される。
【００２４】
なお、位相比較部５には、再生信号のディジタルデータが入力され、位相比較部５及びジッタ計測部９は、入力された再生信号のディジタルデータに基づいて位相差及びジッタ検出信号を検出する。
【００２５】
位相比較部５は、再生信号と同期クロックとの位相差を検出する。位相比較部５は、図２に示すように、１サンプル遅延手段としてのＤフリップフロップ回路２１と、Ａ／Ｄ変換器４よりの値とＤフリップフロップ回路２１を介することで同期クロック単位遅延されて入力される値とを加算する加算器２２と、加算器２２から出力された値に−１を乗算する乗算器２３と、符号ビットをもとに切り換えられ、例えば符号ビットが０（プラス）の時に加算器２２とＤフリップフロップ回路２５とを接続し、符号ビットが１（マイナス）のときに乗算器２３とＤフリップフロップ回路２５とを接続にする切り換えスイッチ２４と、後述のＥＸＯＲ（排他的論理和）回路２８によって検出されるエッジ検出信号によって動作されるＤフリップフロップ回路２５と、Ｄフリップフロップ回路２１から出力された値からＡ／Ｄ変換器４よりの値を減算する減算器２６と、減算器２６から出力された値が入力され、ＥＸＯＲ回路２８の検出したエッジ信号によって動作されるＤフリップフロップ回路２７と、再生信号のエッジを検出したときにエッジ検出信号を出力するＥＸＯＲ回路２８とから構成される。ＥＸＯＲ回路２８は、後に詳しく説明するように、入力された信号が閾値を跨いだときにエッジ検出信号を出力する。
【００２６】
なお、位相差検出の動作原理については後で図４及び図５を参照しながら説明する。
【００２７】
位相比較部５は、Ｄフリップフロップ回路２１、加算器２２、切り換えスイッチ２４及びＤフリップフロップ回路２５を介することで閾値を跨いで得られるエッジ部前後の値の位相差を出力し、またＤフリップフロップ回路２１、減算器２６及びＤフリップフロップ回路２７を介することで上記エッジ部の前後の値の差、すなわち位相差のフルスケール値を出力し、さらにエッジ部が閾値を跨いだときにＥＸＯＲ回路２８からエッジ検出信号を出力する。位相比較部５から出力される位相差、位相差フルスケール値及びエッジ検出信号は、ジッタ計測部９に入力される。
【００２８】
上記ジッタ計測部９は、図３に示すように、上記位相差を位相差フルスケール値によって正規化する除算回路である正規化回路３１と、正規化回路３１によって正規化された位相差を２乗する２乗回路３２と、２乗回路３２によって算出された位相差を積算する積算部３３と、位相比較部５よりのエッジ検出信号をカウントするカウンタ３８とから構成されている。
【００２９】
上記積算部３３は、２乗回路３２において２乗された位相差が入力され、上記エッジ検出信号によって動作されるＤフリップフロップ回路３４と、Ｄフリップフロップ回路３４からの値と後述のＤフリップフロップ回路３５との値を加算する加算器３７と、加算器３７から出力された信号が入力され、上記エッジ検出信号によって動作されるＤフリップフロップ回路３５と、Ｄフリップフロップ回路３５から出力された信号が入力されるＤフリップフロップ回路３６とから構成される。この積算部３３は、上記２乗回路３２から出力された値を積算して、カウンタが一定の値になったときに積算した値を出力する。
【００３０】
よって、ジッタ計測部９は、入力された位相差及び位相差フルスケール値をもとに正規化された２乗平均の位相差としてののジッタ検出信号を検出することができる。
【００３１】
なお、カウンタ３８が一定の値に達した時に、Ｄフリップフロップ回路３５には、カウンタ３８よりクリア信号が入力され、Ｄフリップフロップ回路３６には、ストア信号が入力される。Ｄフリップフロップ回路３５は、クリア信号の入力によって、収納された値をクリアする。また、Ｄフリップフロップ回路３６は、ストア信号の入力によって、Ｄフリップフロップ回路３５からの出力を収納し出力する。このＤフリップフロップ回路３６から出力される信号が、ジッタ検出信号となって、制御部１０に入力される。
【００３２】
また、積算部３３は、エッジのカウント値に基づいて積算を行わせる代わりにタイマ等を用いて一定時間の間に積算した位相差を出力するように構成することもできる。
【００３３】
なお、ジッタ計測部９からの出力を平均するためには、例えば入力されたデータの個数で積算された位相差を除算する除算器が必要とされるが、積算部３３で積算するデータの個数を２n（ｎは整数）とすることにより出力される積算された値をビットシフト又は下位ビットを取り除くことによって平均化することもできる。
【００３４】
そして、ジッタ計測部９は、２乗回路３２に代えて絶対値回路を備えることもできる。この場合、計算が軽減される。
【００３５】
制御部１０は、ジッタ計測部９からのジッタ検出信号の値が小さくなるように波形等化部３を制御する。例えば、制御部１０は、再生信号と同期クロックとのジッタ成分が少なくなるように波形等化部３の伝達関数を制御する。
【００３６】
以上のことから、ディジタル信号再生回路２は、従来のように高周波のサンプリングクロックを用いることなく位相差をディジタルデータとして高精度に検出することができ、さらにこのディジタルデータの位相差をもとに位相差及びジッタ成分を検出することができる。よって、ディジタル信号再生回路２は、位相差及びジッタ成分を高精度で検出することができる。
【００３７】
また、ディジタル信号再生回路２は、算出した位相差を正規化しているために、例えば、再生信号の振幅が変動する場合でも、精度良くジッタ成分を計測することができる。
【００３８】
よって、ディジタル信号再生回路２は、精度良くジッタ成分を計測することができるために、同期クロックの補正を高精度で行うことができる。
【００３９】
そして、このディジタル信号再生回路２を備えたディスク再生装置１は、劣化の少ない信号を再生することができる。さらに、ディスク再生装置１は、ジッタ検出信号をもとにサーボ回路１２のオフセット調整を精度良く行うことができる。
【００４０】
ここで、ディジタル信号再生装置２における位相差検出の動作について説明する。例えば、図４（Ａ）乃至図４（Ｆ）は、位相比較部５に入力される再生信号を示している。この時、ディジタル信号再生回路２は、図５のフローチャートに示す処理によってその位相差の検出を行う。
【００４１】
なお、図４（Ａ）乃至図４（Ｆ）に示す再生信号は、連続に示されているが、実際には位相比較部５への入力において同期クロックに基づいて標本化されている。すなわち、再生信号の値は、閾値Ｖ0からの値がＡ／Ｄ変換器４によって変換されてディジタルデータとして標本化されている。
【００４２】
また、図４（Ａ）乃至図４（Ｆ）において、閾値Ｖ0は例えば電圧０Ｖであり、標本化された再生信号のサンプル値ｄ（ｉ−１）はエッジ部が閾値Ｖ0と交差する直前の値であり、信号ｄ（ｉ）はエッジ部が閾値Ｖ0と交差した直後のサンプル値である。すなわち、サンプル値ｄ（ｉ−１）とサンプル値ｄ（ｉ）とがサンプリングされたサンプリング間隔は、同期クロックの一単位の間隔となる。
【００４３】
再生信号が同期クロックに対して遅れた位相を有している場合を再生信号の立ち上がりのエッジ部でみた場合、図４（Ａ）に示すように、立ち上がりのエッジ部と閾値Ｖ0との交点（以下、変化点という。）がサンプリング間隔の中間点より後に位置する。このとき、サンプル値ｄ（ｉ−１）とサンプル値ｄ（ｉ）との間には、｜ｄ（ｉ）｜＜｜ｄ（ｉ−１）｜、及びｄ（ｉ）＋ｄ（ｉ−１）＜０の関係がある。
【００４４】
また、再生信号が同期クロックに対して遅れた位相を有している場合を再生信号の立ち下がりのエッジ部でみた場合、図４（Ｄ）に示すように、変化点がサンプリング間隔の中間点より後に位置する。このとき、サンプル値ｄ（ｉ−１）とサンプル値ｄ（ｉ）との間には、｜ｄ（ｉ）｜＜｜ｄ（ｉ−１）｜、及びｄ（ｉ）＋ｄ（ｉ−１）＞０の関係がある。
【００４５】
さらに、再生信号が同期クロックに対して進んだ位相を有している場合を再生信号の立ち上がりのエッジ部でみた場合、図４（Ｃ）に示すように、変化点がサンプリング間隔の中間点より前に位置する。このとき、サンプル値ｄ（ｉ−１）とサンプル値ｄ（ｉ）との間には、｜ｄ（ｉ）｜＞｜ｄ（ｉ−１）｜、及びｄ（ｉ）＋ｄ（ｉ−１）＞０の関係がある。
【００４６】
そして、再生信号が同期クロックに対して進んだ位相を有している場合を再生信号の立ち下がりのエッジ部でみた場合、図４（Ｆ）に示すように、変化点がサンプリング間隔の中間点より前に位置する。このとき、サンプル値ｄ（ｉ−１）とサンプル値ｄ（ｉ）との間には、｜ｄ（ｉ）｜＞｜ｄ（ｉ−１）｜、及びｄ（ｉ）＋ｄ（ｉ−１）＜０の関係がある。
【００４７】
なお、再生信号が同期クロックに同期している場合を再生信号の立ち上がりのエッジ部でみた場合、図４（Ｂ）に示すようになり、また、再生信号が同期クロックに同期している場合を再生信号の立ち下がりのエッジ部でみた場合、図４（Ｅ）に示すようになり、いずれも変化点がサンプリング間隔の中間点に位置する。すなわち、｜ｄ（ｉ）｜＝｜ｄ（ｉ−１）｜となる。
【００４８】
再生信号の変化点の前後で得られたエッジ部の前後のサンプル値ｄ（ｉ−１）及びサンプル値ｄ（ｉ）をもとに、位相比較部５において位相差ｄ（ｉ）＋ｄ（ｉ−１）が導き出され、また位相差フルスケール値ｄ（ｉ−１）−ｄ（ｉ）が導き出される。
【００４９】
また、位相比較部５のＥＸＯＲ回路２８は、サンプル値ｄ（ｉ−１）とサンプル値ｄ（ｉ）との符号を符号ビットで比較して、当該符号ビットが異なるときにはエッジ検出信号を出力する。
【００５０】
よって、Ｄフリップフロップ回路２５及びＤフリップフロップ回路２７は、エッジ検出信号によって動作されるため、閾値Ｖ0と交差したエッジ部の前後のサンプル値によって算出した位相差及び位相差フルスケール値のみをジッタ計測部９に出力していることがわかる。
【００５１】
なお、上述のように例えば同期クロックに対して再生信号が進んだ位相を有している場合、立ち上がりと立ち下がりのエッジ部ではともに｜ｄ（ｉ）｜＜｜ｄ（ｉ−１）｜となるが、ｄ（ｉ）＋ｄ（ｉ−１）ではその符号が逆転するため、位相比較部５の切り換えスイッチ２４は、エッジ部が立ち下がりの場合にのみ、加算器２２から出力される位相差を乗算器２３を介してＤフリップフロップ回路２５に出力している。
【００５２】
また、位相比較部５による位相差の検出は、図５に示すフローチャートに従って説明することもできる。
【００５３】
先ずステップＳ１に示すように、Ｄフリップフロップ回路２１を介することで連続してサンプル値ｄ（ｉ−１）及びサンプル値ｄ（ｉ）が読み込まれ、続いてステップＳ２に示すように、例えばサンプル値ｄ（ｉ−１）とサンプル値ｄ（ｉ）とを乗算して、乗算結果が負であるか否かの判別を行う。例えば、乗算結果が負である場合、連続して得られたサンプル値ｄ（ｉ−１）とサンプル値ｄ（ｉ）とは、閾値を跨いだエッジ部の前後の値となる。なお、位相比較部５では、比較部２８が、サンプル値ｄ（ｉ−１）とサンプル値ｄ（ｉ）とを比較しており、この比較結果をもとにジッタ計測部９への出力が行われている。
【００５４】
ここで、上記乗算結果が負である場合、ステップＳ３に進み、乗算結果が正、すなわち再生信号が閾値を跨いでいない場合、ステップＳ６に進む。
【００５５】
ステップＳ３では、サンプル値ｄ（ｉ）の正負の確認を行う。ここで、サンプル値ｄ（ｉ）が負である場合、サンプル値ｄ（ｉ−１）、サンプル値ｄ（ｉ）は立ち下がりのエッジ部の値であって、ステップＳ４に示すように位相差Δφ（ｉ）＝−（ｄ（ｉ−１）＋ｄ（ｉ））が算出される。
【００５６】
また、サンプル値ｄ（ｉ）が正である場合、サンプル値ｄ（ｉ−１）、サンプル値ｄ（ｉ）は立ち上がりのエッジ部の値であって、ステップＳ５に示すように位相差Δφ（ｉ）＝ｄ（ｉ−１）＋ｄ（ｉ）が算出される。
【００５７】
また、ＲＦ信号が閾値を跨いでいないときステップＳ６に示すように、それ以前の位相差Δφ（ｉ）＝Δφ（ｉ−１）とする。
【００５８】
以上のように算出される位相差によってジッタ計測部９において正規化された位相差の平均値が検出される。
【００５９】
なお、位相差と位相差フルスケール値とをもとに位相差を正規化する正規化回路３１に換えて表１に示すような数表をもとにして導くこともできる。
【００６０】
【表１】
表１に示す数表は、位相差（ＰＥ）、位相差フルスケール値（ＰＡ）及び正規化された位相差（ＰＯＵＴ）により構成される。
【００６２】
ここで正規化された位相差は、ＰＯＵＴ＝（ＰＥ／ＰＡ）2×２５６となるように決定されている。また、表１の数表では、位相差と位相差フルスケール値との定義より｜ＰＥ｜＞｜ＰＡ｜が成り立つように構成されている。
【００６３】
このように、数表を用いることにより計算回路が必要なくなるために、正規化された位相差を小規模の回路で導き出すことができる。
【００６４】
なお、数表にない位相差又は位相差フルスケール値が入力された場合には０を出力する等して演算誤りに対する保護とすることができる。また、回路規模を小さくするように任意の値を割り振りすることもできる。
【００６５】
また、２乗回路及び絶対値回路も上述のように数表を用いて位相差の２乗値及び絶対値を算出することもできる。さらに、正規化及び２乗平均又は絶対値平均との関係を統合して、位相差及び位相差フルスケール値を入力した際に、正規化された位相差平均を検出することもできる。
【００６６】
よって、ディジタル信号再生回路２は、ディジタルデータをもとに位相差及びジッタ成分を計測しているために、高精度で再生信号と同期クロックとを同期させることができる。
【００６７】
【発明の効果】
本発明に係るディジタル信号再生回路は、再生信号のエッジ部の前後のサンプル値により位相差を検出する位相比較手段を備えることで、ディジタルデータとして位相差を検出し、この位相比較手段で算出されたディジタルデータとされる位相差をもとに再生信号のジッタ成分を算出するジッタ計測手段を備えることで、ジッタ成分を精度よく計測することができる。
【００６８】
さらに、上記ディジタル信号再生回路は、位相差を正規化する正規化手段を備えているために、例えば再生信号の振幅にふらつきがあっても精度よく当該再生信号のジッタ成分を計測することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態となるディジタル信号再生回路を備えるディスク再生装置を示す回路構成図である。
【図２】上記ディジタル信号再生回路の備える位相比較部を示す回路構成図である。
【図３】上記ディジタル信号再生回路の備えるジッタ計測部を示す回路構成図である。
【図４】上記ディジタル信号再生回路に入力される再生信号を例示する再生信号の特性図である。
【図５】上記位相比較部の一部の実行動作を示すフローチャートである。
【図６】従来のディジタル信号再生回路を示す回路構成図である。
【符号の説明】
２ ディジタル信号再生回路、４ Ａ／Ｄ変換器、５ 位相比較部、９ ジッタ計測
Claims (4)
- 入力された信号をアナログ／ディジタル変換するアナログ／ディジタル変換手段と、上記アナログ／ディジタル変換手段からの出力信号のエッジ部の前後のサンプル値を用いて位相差を算出する位相比較手段と、上記位相比較手段から得られた上記位相差のばらつきを算出するジッタ計測手段とを備え、
上記ジッタ計測手段は、上記位相比較手段において算出された上記位相差を正規化する正規化手段と、この正規化手段において正規化された位相差をもとに２乗値の平均値を算出する２乗平均算出手段とから構成されることを特徴とするディジタル信号再生回路。 - 入力された信号を波形等化して、この波形等化した信号を上記アナログ／ディジタル変換手段に出力する波形等化手段を備え、この波形等化手段を上記ジッタ計測手段からの出力信号に基づいて制御することを特徴とする請求項１記載のディジタル信号再生回路。
- 入力された信号をアナログ／ディジタル変換するアナログ／ディジタル変換手段と、上記アナログ／ディジタル変換手段からの出力信号のエッジ部の前後のサンプル値を用いて位相差を算出する位相比較手段と、上記位相比較手段から得られた上記位相差のばらつきを算出するジッタ計測手段とを備え、
上記ジッタ計測手段は、上記位相比較手段において算出された上記位相差を正規化する正規化手段と、この正規化手段において正規化された位相差をもとに絶対値の平均値を算出する絶対値平均算出手段とから構成されることを特徴とするディジタル信号再生回路。 - 入力された信号を波形等化して、この波形等化した信号を上記アナログ／ディジタル変換手段に出力する波形等化手段を備え、この波形等化手段を上記ジッタ計測手段からの出力信号に基づいて制御することを特徴とする請求項３記載のディジタル信号再生回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06482097A JP3915163B2 (ja) | 1997-03-18 | 1997-03-18 | ディジタル信号再生回路 |
| US09/037,333 US6100724A (en) | 1997-03-18 | 1998-03-10 | Digital signal reproducing circuit |
| CN98108001A CN1123882C (zh) | 1997-03-18 | 1998-03-18 | 数字信号重现电路 |
| MYPI98001177A MY117953A (en) | 1997-03-18 | 1998-03-18 | Digital signal reproducing circuit |
| KR1019980009159A KR100623890B1 (ko) | 1997-03-18 | 1998-03-18 | 디지털신호재생회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06482097A JP3915163B2 (ja) | 1997-03-18 | 1997-03-18 | ディジタル信号再生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10261269A JPH10261269A (ja) | 1998-09-29 |
| JP3915163B2 true JP3915163B2 (ja) | 2007-05-16 |
Family
ID=13269282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06482097A Expired - Fee Related JP3915163B2 (ja) | 1997-03-18 | 1997-03-18 | ディジタル信号再生回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6100724A (ja) |
| JP (1) | JP3915163B2 (ja) |
| KR (1) | KR100623890B1 (ja) |
| CN (1) | CN1123882C (ja) |
| MY (1) | MY117953A (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100234849B1 (ko) * | 1997-06-30 | 1999-12-15 | 김영환 | 액정표시소자의 위상차 검출회로 |
| SG65019A1 (en) * | 1997-09-13 | 1999-09-21 | Disk Ware Co Ltd | Jitter measuring method utilizing a/d conversion and device |
| JPH11317018A (ja) * | 1998-04-30 | 1999-11-16 | Toshiba Corp | ディスク再生装置及びｒｆアンプ制御回路 |
| GB9809450D0 (en) * | 1998-05-01 | 1998-07-01 | Wandel & Goltermann Limited | Jitter measurement |
| JP3486119B2 (ja) * | 1998-11-13 | 2004-01-13 | 松下電器産業株式会社 | マルチレートクロック発生装置およびマルチレートディジタルデータ再生装置 |
| JP4612758B2 (ja) * | 1999-03-26 | 2011-01-12 | キヤノン株式会社 | 映像信号処理装置 |
| KR100339478B1 (ko) * | 1999-09-18 | 2002-05-31 | 구자홍 | 광 기록매체의 최적 기록장치 및 기록방법 |
| US6807134B2 (en) * | 1999-12-28 | 2004-10-19 | Matsushita Electric Industrial Co., Ltd. | Asymmetry detection apparatus, jitter detection apparatus, and recording/reproduction apparatus |
| US6680887B2 (en) * | 2000-05-15 | 2004-01-20 | Matsushita Electric Industrial Co., Ltd. | Optical disk apparatus and PLL circuit |
| JP3820856B2 (ja) * | 2000-08-07 | 2006-09-13 | ヤマハ株式会社 | 光ディスク記録装置 |
| JP3576137B2 (ja) * | 2000-12-20 | 2004-10-13 | 株式会社ソニー・コンピュータエンタテインメント | 光ディスク装置、光ディスク装置のサーボ調整方法、光ディスクのサーボ調整プログラム、及び光ディスクのサーボ調整プログラムを記録したコンピュータ読み取り可能な記録媒体 |
| US7522480B2 (en) | 2001-01-25 | 2009-04-21 | Dphi Acquisitions, Inc. | Digital tracking servo system with multi-track seek with an acceleration clamp |
| US6970403B2 (en) * | 2001-01-25 | 2005-11-29 | Dphi Acquisition, Inc. | Calibration of tracking error signal offset in a tracking servo system |
| JP4206672B2 (ja) * | 2002-03-01 | 2009-01-14 | 日本電気株式会社 | 受信回路 |
| KR20040009799A (ko) * | 2002-07-25 | 2004-01-31 | 삼성전자주식회사 | 지터 궤환을 이용한 틸트 보정 방법 및 그 장치 |
| EP1388850A1 (en) * | 2002-08-06 | 2004-02-11 | Deutsche Thomson-Brandt GmbH | Method for detecting a wobble signal |
| US7206368B2 (en) * | 2002-10-30 | 2007-04-17 | Avago Tehnologies Fiber Ip (Singapore) Pte. Ltd. | Compensating jitter in differential data signals |
| US7133654B2 (en) * | 2003-08-07 | 2006-11-07 | International Business Machines Corporation | Method and apparatus for measuring communications link quality |
| TWI371970B (en) * | 2004-07-16 | 2012-09-01 | Thomson Licensing Sa | Preventing picture jitter in a digitized video signal |
| US7564897B2 (en) * | 2004-07-22 | 2009-07-21 | Advantest Corporation | Jitter measuring apparatus, jitter measuring method and PLL circuit |
| US20070047412A1 (en) * | 2005-08-31 | 2007-03-01 | Yuan-Chin Liu | Jitter measuring method and device thereof |
| JP4583347B2 (ja) * | 2006-07-19 | 2010-11-17 | 三洋電機株式会社 | 光ディスク用信号処理装置 |
| JP2009099169A (ja) * | 2007-10-15 | 2009-05-07 | Rohm Co Ltd | ジッタ計測器及びこれを用いた光ディスク装置 |
| JP4887267B2 (ja) * | 2007-11-28 | 2012-02-29 | ルネサスエレクトロニクス株式会社 | 情報再生装置 |
| US9618965B2 (en) * | 2015-05-15 | 2017-04-11 | Tektronix, Inc. | Dynamic calibration of data patterns |
| JP7139675B2 (ja) * | 2018-04-27 | 2022-09-21 | セイコーエプソン株式会社 | リサンプリング回路、物理量センサーユニット、慣性計測装置及び構造物監視装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60249496A (ja) * | 1984-05-25 | 1985-12-10 | Teac Co | 再生映像信号のジツタ検出装置 |
| JPH0750926B2 (ja) * | 1991-07-08 | 1995-05-31 | 三星電子株式会社 | ジッタ検出回路 |
| JPH0541877A (ja) * | 1991-08-06 | 1993-02-19 | Sharp Corp | 磁気記録再生装置のジツタ除去装置 |
| JPH08273182A (ja) * | 1995-03-31 | 1996-10-18 | Seiko Epson Corp | 回転式記録装置 |
| JP3148590B2 (ja) * | 1995-07-27 | 2001-03-19 | 株式会社ケンウッド | フォーカスサーボの自動調整方法 |
| KR0186138B1 (ko) * | 1995-12-23 | 1999-04-15 | 구자홍 | 디지탈 디스크의 데이타 재생장치 |
-
1997
- 1997-03-18 JP JP06482097A patent/JP3915163B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-10 US US09/037,333 patent/US6100724A/en not_active Expired - Lifetime
- 1998-03-18 MY MYPI98001177A patent/MY117953A/en unknown
- 1998-03-18 CN CN98108001A patent/CN1123882C/zh not_active Expired - Fee Related
- 1998-03-18 KR KR1019980009159A patent/KR100623890B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980080386A (ko) | 1998-11-25 |
| US6100724A (en) | 2000-08-08 |
| KR100623890B1 (ko) | 2006-12-04 |
| MY117953A (en) | 2004-08-30 |
| JPH10261269A (ja) | 1998-09-29 |
| CN1123882C (zh) | 2003-10-08 |
| CN1199223A (zh) | 1998-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3915163B2 (ja) | ディジタル信号再生回路 | |
| US7433286B2 (en) | Jitter detection apparatus | |
| US7433289B2 (en) | Frequency detection method for optical disc bit data reproduction apparatus | |
| TWI238385B (en) | Apparatus for reproducing data from optical storage medium using multiple detector | |
| US6580775B1 (en) | Method of detecting frequency of digital phase locked loop | |
| TW200535797A (en) | Optical disk device, reproduction method of information on optical disk, and optical disk | |
| JP3781416B2 (ja) | ウォッブル信号を用いたクロック信号生成装置及びそれを用いたデータ再生装置 | |
| JP3883090B2 (ja) | データ再生システムにおけるクロック調整装置 | |
| US6097560A (en) | Reproducing apparatus having clock generator controlled by detected phase-difference and tendency of phase-difference | |
| KR19980020547A (ko) | 광디스크 재생기용 디지탈 비트 재생장치 | |
| JP2003187533A (ja) | 期待値生成ユニット及びデータ再生装置 | |
| US5920533A (en) | Clock signal extraction system for high density recording apparatus | |
| JPH08154053A (ja) | クロック信号再生回路およびデータ再生回路 | |
| JP3824204B2 (ja) | 情報再生装置 | |
| KR20040036659A (ko) | 지터 검출 장치 및 지터 검출 방법 | |
| JP4603469B2 (ja) | 位相誤差検出回路、位相同期ループ回路および情報再生装置 | |
| KR100525854B1 (ko) | 워블 위상 동기 루프에서의 워블신호 검출장치 및 방법 | |
| JP2675096B2 (ja) | 再生信号補正方法 | |
| KR100694055B1 (ko) | 워블 위상 동기 루프 | |
| US20070030777A1 (en) | Digital data reproducing device | |
| US8441910B1 (en) | System and method of adjusting gain and offset loops in data storage system | |
| JP2000163752A (ja) | 光ディスク再生方法及び装置 | |
| KR100623021B1 (ko) | 광 디스크 디지털 데이터 재생장치 및 비트 데이터보상방법 | |
| JP3133693B2 (ja) | ディジタル再生信号判別装置 | |
| US20120201111A1 (en) | Optical disk reproducing device and phase-locked loop circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061010 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061211 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070129 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |