JP7139675B2 - リサンプリング回路、物理量センサーユニット、慣性計測装置及び構造物監視装置 - Google Patents

リサンプリング回路、物理量センサーユニット、慣性計測装置及び構造物監視装置 Download PDF

Info

Publication number
JP7139675B2
JP7139675B2 JP2018086188A JP2018086188A JP7139675B2 JP 7139675 B2 JP7139675 B2 JP 7139675B2 JP 2018086188 A JP2018086188 A JP 2018086188A JP 2018086188 A JP2018086188 A JP 2018086188A JP 7139675 B2 JP7139675 B2 JP 7139675B2
Authority
JP
Japan
Prior art keywords
clock signal
data
value
period
resampling circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018086188A
Other languages
English (en)
Other versions
JP2019191069A (ja
Inventor
祥宏 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2018086188A priority Critical patent/JP7139675B2/ja
Priority to CN201910338068.3A priority patent/CN110411412B/zh
Priority to US16/395,525 priority patent/US11187716B2/en
Publication of JP2019191069A publication Critical patent/JP2019191069A/ja
Application granted granted Critical
Publication of JP7139675B2 publication Critical patent/JP7139675B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
    • G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
    • G01C19/5776—Signal processing not specific to any of the devices covered by groups G01C19/5607 - G01C19/5719
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C9/00—Measuring inclination, e.g. by clinometers, by levels
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/097—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by vibratory elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Gyroscopes (AREA)
  • Manipulation Of Pulses (AREA)

Description

本発明は、リサンプリング回路、物理量センサーユニット、慣性計測装置及び構造物監視装置に関する。
慣性計測装置（ＩＭＵ：Inertial Measurement Unit）や加速度や角速度等の何らかの物理量を計測する物理量センサーユニットは、測定対象の物理量の大きさに応じた信号をＡ／Ｄ（Analog to Digital）変換した後、補正処理や変換処理等の各種の信号処理を行って測定データを生成し、演算処理装置（ホスト）に出力する。一般的に、測定データは、Ａ／Ｄ変換のサンプリングレートとは非同期に演算処理装置から供給される外部トリガー信号に同期して出力され、Ａ／Ｄ変換処理は測定データの出力レートよりも高い周波数で行われる。そのため、ＩＭＵや物理量センサーユニットには、Ａ／Ｄ変換時のサンプリングレートを測定データの出力レートに変換するリサンプリング回路が設けられる。
特許文献１には、２つのサンプリングレートの最小公倍数でインターポーレーション（補間）した後、デジタルフィルターで平滑化し、デシメーションすることにより、サンプリングレートを変換する手法が記載されている。
特開平５－９１２８７号公報
しかしながら、特許文献１に記載の手法では、２つのサンプリングレートが非同期の場合、周期的なリサンプリング誤差により、出力データに周期性のノイズが発生してしまうという虞があった。
本発明に係るリサンプリング回路の一態様は、
第１クロック信号に同期して更新される第１データを、前記第１クロック信号とは非同期の第２クロック信号に同期して更新される第２データに変換して出力するリサンプリング回路であって、
前記第１データに基づいて、前記第２データを前記第１クロック信号及び前記第２クロック信号よりも高い周波数の第３クロック信号の時間分解能で算出して出力する。
前記リサンプリング回路の一態様において、
前記第２データは、前記第２クロック信号の周期における前記第１データに基づいて算出される代表値であってもよい。
前記リサンプリング回路の一態様は、
前記第１データの値を前記第３クロック信号で測定し、
測定した前記第１データの値を前記第２クロック信号の周期で積算し、
前記第２クロック信号の周期を前記第３クロック信号で測定し、
積算した前記第１データの値を、測定した前記第２クロック信号の周期で除算して、前記第１データの代表値を算出してもよい。
前記リサンプリング回路の一態様は、
前記第１データの値を前記第２クロック信号で測定し、
測定した前記第１データの値を基準値として、前記基準値と前記第１データの値との差分を前記第３クロック信号で測定し、
測定した前記差分を前記第２クロック信号の周期で積算し、
前記第２クロック信号の周期を前記第３クロック信号で測定し、
積算した前記差分を測定した前記第２クロック信号の周期で除算して、前記差分の平均値を算出し、
前記基準値と前記差分の平均値とを加算して、前記第１データの代表値を算出してもよい。
前記リサンプリング回路の一態様は、
前記第１データの値を前記第３クロック信号で測定し、
前記第２データの値を基準値として、前記基準値と測定した前記第１データの値との差分を前記第３クロック信号で測定し、
測定した前記差分を前記第２クロック信号の周期で積算し、
前記第２クロック信号の周期を前記第３クロック信号で測定し、
積算した前記差分を測定した前記第２クロック信号の周期で除算して、前記差分の平均値を算出し、
前記基準値と前記差分の平均値とを加算して、前記第１データの代表値を算出してもよい。
前記リサンプリング回路の一態様は、
前記第２クロック信号のエッジから前記第１クロック信号のエッジまでの期間、前記第１クロック信号のエッジから次のエッジまでの期間、及び前記第１クロック信号のエッジから前記第２クロック信号のエッジまでの期間を前記第３クロック信号で測定し、
測定した前記期間を前記第２クロック信号の周期で積算し、
前記第２データの値を基準値として、前記基準値と前記第１データの値との差分を算出し、
測定した前記期間と算出した前記差分とを乗算して前記差分の積算値を算出し、
前記差分の積算値を前記第２クロック信号の周期で積算し、
積算した前記差分の積算値を積算した前記期間で除算して、前記差分の平均値を算出し、
前記基準値と前記差分の平均値とを加算して、前記第１データの代表値を算出してもよい。
前記リサンプリング回路の一態様は、
前記第２クロック信号のエッジから前記第１クロック信号のエッジまでの期間、前記第１クロック信号のエッジから次のエッジまでの期間、及び前記第１クロック信号のエッジから前記第２クロック信号のエッジまでの期間を前記第３クロック信号で測定し、
前記第１クロック信号の周期を前記第３クロック信号で測定し、
測定した前記期間と測定した前記第１クロック信号の周期との比を算出し、
算出した前記比を前記第２クロック信号の周期で積算し、
前記第２データの値を基準値として、前記基準値と前記第１データの値との差分を算出し、
算出した前記比と前記差分とを乗算し、
前記比と前記差分との乗算値を前記第２クロック信号の周期で積算し、
積算した前記乗算値を積算した前記比で除算して、前記差分の平均値を算出し、
前記基準値と前記差分の平均値とを加算して、前記第１データの代表値を算出してもよ
い。
前記リサンプリング回路の一態様は、
前記第１データの代表値を初期化する機能を備えてもよい。
前記リサンプリング回路の一態様において、
前記代表値は、平均値、中央値、及び最頻値の何れかであってもよい。
前記リサンプリング回路の一態様は、
前記第１データを出力するローパスフィルターを含み、
前記ローパスフィルターのカットオフ周波数は、前記第２クロック信号のナイキスト周波数よりも低くてもよい。
本発明に係る物理量センサーユニットの一態様において、
前記第１クロック信号は、Ａ／Ｄ変換におけるサンプリングクロックであってもよい。
本発明に係る物理量センサーユニットの一態様において、
前記第２クロック信号は、前記リサンプリング回路に外部から入力されるトリガー信号であってもよい。
本発明に係る物理量センサーユニットの一態様は、
前記リサンプリング回路の一態様と、
物理量センサーと、
を含む。
前記物理量センサーユニットの一態様において、
前記物理量センサーは、加速度及び角速度の少なくとも何れかを検出してもよい。
本発明に係る慣性計測装置の一態様は、
加速度及び角速度の少なくとも何れかを検出する物理量センサーと、
前記リサンプリング回路の一態様を含み、前記物理量センサーから出力される信号を処理する信号処理回路と、
前記信号処理回路の処理によって得られた慣性データを外部に送信する通信回路と、
を含む。
本発明に係る構造物監視装置の一態様は、
前記物理量センサーユニットの一態様と、
構造物に取り付けられている前記物理量センサーユニットからの検出信号を受信する受信部と、
前記受信部から出力された信号に基づいて、前記構造物の傾斜角度を算出する算出部と、
を含む。
第１実施形態のリサンプリング回路における処理の概要を説明するための図。 第１実施形態のリサンプリング回路の構成例を示す図。 ローパスフィルターの特性及び平均処理の特性の一例を示す図。 第２実施形態のリサンプリング回路における処理の概要を説明するための図。 第２実施形態のリサンプリング回路の構成例を示す図。 第３実施形態のリサンプリング回路における処理の概要を説明するための図。 第３実施形態のリサンプリング回路の構成例を示す図。 第４実施形態のリサンプリング回路における処理の概要を説明するための図。 第４実施形態のリサンプリング回路の構成例を示す図。 第５実施形態のリサンプリング回路の構成例を示す図。 物理量センサーユニットの概要を示す斜視図。 物理量センサーユニットの分解斜視図。 加速度センサー素子の概略構成を説明する斜視図。 加速度センサー素子を用いた加速度検出器の概略構成を説明する断面図。 本実施形態の慣性計測装置の回路基板の構成を示す外観斜視図。 本実施形態の構造物監視装置を示す構成図。
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
１．リサンプリング回路
以下では、被測定信号がＡ／Ｄ変換され、当該Ａ／Ｄ変換におけるサンプリングクロック（以下、「ＡＤクロック」という）に同期して更新されるデジタルデータ（以下、「ＡＤデータ」という）を、ＡＤクロックとは非同期の、外部から入力されるトリガー信号（以下、「外部トリガー」という）に同期して更新される測定データに変換して出力するリサンプリング回路を例に挙げ、各実施形態について説明する。なお、被測定信号のＡ／Ｄ変換とは、例えば、被測定信号の電圧をデジタルデータに変換するものであってもよいし、被測定信号の周波数をデジタルデータに変換するものであってもよい。このリサンプリング回路は、ＡＤクロック及び外部トリガーよりも高い周波数のクロック（以下、「高周波クロック」という）を用いて、ＡＤデータを測定データに変換する。以下では、外部トリガーとＡＤクロックとは非同期であり、ＡＤクロックの周波数は外部トリガーの周波数よりも高く、高周波クロックの周波数はＡＤクロックの周波数よりも十分に高いものとする。高周波クロックは、ＡＤクロック又は外部トリガーと同期していてもよいし、非同期であってもよい。
なお、ＡＤクロックは本発明の「第１クロック信号」の一例であり、外部トリガーは本発明の「第２クロック信号」の一例であり、高周波クロックは本発明の「第３クロック信号」の一例である。また、ＡＤデータは本発明の「第１データ」の一例であり、測定データは本発明の「第２データ」の一例である。
１－１．第１実施形態
図１は、第１実施形態のリサンプリング回路における処理の概要を説明するための図である。図１に示すように、第１実施形態のリサンプリング回路は、外部トリガーの１周期Ｔ１毎に、入力されるＡＤデータをフィルター処理したＡＤデータの値を高周波クロックに同期して積算することにより、外部トリガーの１周期毎のＡＤデータの面積Ｓ１，Ｓ２，Ｓ３，・・・を高周波クロックの分解能で計算する。そして、第１実施形態のリサンプリング回路は、外部トリガーの１周期Ｔ１の時間を高周波クロックで計測し、外部トリガーの１周期Ｔ１毎に、ＡＤデータの面積Ｓ１，Ｓ２，Ｓ３，・・・を計測した時間で除して得られるＡＤデータの平均値をリサンプリング値として、当該リサンプリング値を有する測定データを出力する。
図２は、第１実施形態のリサンプリング回路の構成例を示す図である。図２に示すように、第１実施形態のリサンプリング回路１は、ローパスフィルター（ＬＰＦ）１０、ラッチ部２０、積算部３０、ラッチ部４０、積算部５０、ラッチ部６０及び除算器７０を含む。
ローパスフィルター（ＬＰＦ）１０は、リサンプリング回路１の外部のＡ／Ｄ変換器２により被測定信号がＡ／Ｄ変換されて得られるＡＤデータが入力され、当該ＡＤデータにフィルター処理を行って高域の雑音を減衰させる。例えば、ローパスフィルター１０は、ＦＩＲ（Finite Impulse Response）フィルターやＩＩＲ（Infinite Impulse Response）フィルター等のデジタルフィルターで実現される。
ラッチ部２０は、高周波クロックのエッジ毎に、ローパスフィルター１０から出力されるＡＤデータを取り込んで保持する。ラッチ部２０がデータを取り込む高周波クロックのエッジは、適宜、立ち上がりエッジでもよいし、立ち下がりエッジでもよいし、立ち上がりエッジと立ち下がりエッジの両方でもよい。例えば、ラッチ部２０は、所定数のＤフリップフロップからなるレジスターで実現される。
積算部３０は、ラッチ部４０からのリセット信号が非アクティブ（例えば、ローレベル）のとき、ラッチ部２０が保持しているデータの値を高周波クロックのエッジ毎に積算する。積算部３０は、ラッチ部４０からのリセット信号がアクティブ（例えば、ハイレベル）のときは、積算した値をゼロに初期化する。積算部３０がデータの値を積算する高周波クロックのエッジは、ラッチ部２０がデータを取り込む高周波クロックのエッジと同じであってもよい。例えば、積算部３０は、加算器とレジスターとを含み、加算器がラッチ部２０に保持されているデータの値とレジスターに保持されているデータの値とを加算し、レジスターが加算器により加算された値を高周波クロックのエッジ毎に取り込んで保持することで実現される。
ラッチ部４０は、外部トリガーのエッジ毎に、積算部３０が積算した値を取り込んで保持するとともに、リセット信号を所定時間アクティブにして積算部３０に供給する。ラッチ部４０が積算値を取り込む外部トリガーのエッジは、適宜、立ち上がりエッジでもよいし、立ち下がりエッジでもよい。例えば、ラッチ部４０は、所定数のＤフリップフロップからなるレジスターを含んで実現される。ラッチ部４０に保持される値は、図１で説明した外部トリガーの１周期毎のＡＤデータの面積Ｓ１，Ｓ２，Ｓ３，・・・に相当する。
積算部５０は、ラッチ部６０からのリセット信号が非アクティブ（例えば、ローレベル）のとき、高周波クロックのエッジの数を積算する。積算部５０は、ラッチ部６０からのリセット信号がアクティブ（例えば、ハイレベル）のときは、積算した値をゼロに初期化する。積算部５０は、適宜、高周波クロックの立ち上がりエッジの数を積算してもよいし、高周波クロックの立ち下がりエッジの数を積算してもよいし、高周波クロックの立ち上がりエッジ及び立ち下がりエッジの数を積算してもよい。例えば、積算部５０は、リセット機能を有する所定のビット数のカウンターで実現される。
ラッチ部６０は、外部トリガーのエッジ毎に、積算部５０が積算した値を取り込んで保持するとともに、リセット信号を所定時間アクティブにして積算部５０に供給する。ラッチ部６０が積算値を取り込む外部トリガーのエッジは、ラッチ部４０が積算値を取り込む外部トリガーのエッジと同じであってもよい。例えば、ラッチ部６０は、所定数のＤフリップフロップからなるレジスターを含んで実現される。ラッチ部６０に保持される値は、図１で説明した外部トリガーの１周期Ｔ１を高周波クロックで計測した時間に相当する。
除算器７０は、ラッチ部４０が保持している値をラッチ部６０が保持している値で除算する。除算器７０から出力される値は、外部トリガーの１周期Ｔ１毎のＡＤデータの平均値を高周波クロックの分解能で計算した値に相当する。リサンプリング回路１は、除算器７０から出力される値をリサンプリング値とし、当該リサンプリング値を有する測定データを出力する。
図３は、ローパスフィルター１０の特性及びローパスフィルター１０から出力されるＡＤデータに基づいてリサンプリング値を算出する処理である平均処理の特性の一例を示す図である。図３において、横軸は周波数であり、縦軸は利得である。また、ローパスフィルター１０の特性（ＬＰＦ特性）は実線で示され、平均処理の特性（平均処理特性）は一点鎖線で示されている。図３に示すように、外部トリガーによるリサンプリングにおいて平均処理後の信号の周波数帯域に折り返す雑音を低減させるために、ローパスフィルター１０のカットオフ周波数は、外部トリガーの周波数の１／２の周波数（ナイキスト周波数）よりも低く設定される。なお、ローパスフィルター１０の通過域により、リサンプリング回路１から出力される測定データの周波数帯域が制限される。
以上に説明した第１実施形態のリサンプリング回路１では、ローパスフィルター１０がＡＤデータをフィルター処理して出力し、ラッチ部２０がローパスフィルター１０から出力されるＡＤデータの値を高周波クロックで測定する。さらに、積算部３０及びラッチ部４０が、ラッチ部２０が測定したＡＤデータの値を外部トリガーの周期で積算する。また、積算部５０及びラッチ部６０が、外部トリガーの周期を高周波クロックで測定する。そして、除算器７０が、積算部３０及びラッチ部４０が積算したＡＤデータの値を、積算部５０及びラッチ部６０が測定した外部トリガーの周期で除算して、ＡＤデータの代表値としての平均値を算出する。
従来、例えば、前述のＩＭＵや物理量センサーにおいて、Ａ／Ｄ変換用のクロック信号と外部トリガー信号とが非同期である場合、周期的なリサンプリング誤差により、出力データに周期性のノイズが発生し、測定データの品質が低下するおそれがあった。
これに対して、本発明に係る前述の如き構成により、第１実施形態のリサンプリング回路１は、ローパスフィルター１０から出力されるＡＤデータに基づいて、測定データをＡＤクロック及び外部トリガーよりも高い周波数の高周波クロックの時間分解能で算出して出力する。そして、この測定データは、外部トリガーの周期におけるＡＤデータに基づいて算出される代表値としての当該ＡＤデータの平均値である。したがって、第１実施形態のリサンプリング回路１によれば、外部トリガーによりＡＤデータに対して非同期にリサンプリングを行うが、リサンプリング後の測定データに発生する周期的なノイズを低減させることができる。
また、第１実施形態のリサンプリング回路１によれば、外部トリガーより周波数の高いＡＤクロックでフィルターが構成できるので、フィルター形状の自由度が高いローパスフィルター１０により測定データに帯域制限がかかるため、リサンプリング回路１の後段に設けられる帯域制限フィルターの設計に係る制約が軽減し、当該帯域制限フィルターの回路面積を低減させることが可能となる。したがって、例えば、ローパスフィルター１０の通過域をリサンプリング回路の後段に設けられるべき帯域制限フィルターの通過域と一致させることにより、当該帯域制限フィルターを省略することもできる。
１－２．第２実施形態
図４は、第２実施形態のリサンプリング回路における処理の概要を説明するための図である。図４に示すように、第２実施形態のリサンプリング回路は、外部トリガーのタイミングで入力されたＡＤデータをフィルター処理したＡＤデータの値を基準値Ｄ１，Ｄ２，
Ｄ３，・・・として、外部トリガーの１周期Ｔ１毎に、入力されるＡＤデータをフィルター処理したＡＤデータと基準値との差分を高周波クロックに同期して積算することにより、外部トリガーの１周期毎の当該差分の面積ΔＳ１，ΔＳ２，ΔＳ３，・・・を高周波クロックの分解能で計算する。そして、第２実施形態のリサンプリング回路は、外部トリガーの１周期Ｔ１の時間を高周波クロックで計測し、外部トリガーの１周期Ｔ１毎に、当該差分の面積ΔＳ１，ΔＳ２，ΔＳ３，・・・を計測した時間で除した値と、基準値Ｄ１，Ｄ２，Ｄ３，・・・とを加算して得られる、ＡＤデータの平均値をリサンプリング値とし、当該リサンプリング値を有する測定データを出力する。
図５は、第２実施形態のリサンプリング回路の構成例を示す図である。図５において、図２と同様の構成要素には同じ符号が付されており、以下では、第１実施形態と重複する説明を省略又は簡略する。図５に示すように、第２実施形態のリサンプリング回路１は、ローパスフィルター１０、ラッチ部２０、ラッチ部２１、減算器２２、積算部３０、ラッチ部４０、積算部５０、ラッチ部６０、除算器７０及び加算器７２を含む。
ローパスフィルター１０及びラッチ部２０の構成及び動作は、第１実施形態と同様であるため、その説明を省略する。
ラッチ部２１は、外部トリガーのエッジ毎に、ローパスフィルター１０から出力されるＡＤデータを取り込んで保持する。ラッチ部２１データを取り込む外部トリガーのエッジは、適宜、立ち上がりエッジでもよいし、立ち下がりエッジでもよい。例えば、ラッチ部２１は、所定数のＤフリップフロップからなるレジスターで実現される。ラッチ部２１に保持される値は、図４で説明した基準値に相当する。
減算器２２は、ラッチ部２１が保持しているデータの値からラッチ部２０が保持しているデータの値を減算する。
積算部３０は、ラッチ部４０からのリセット信号が非アクティブ（例えば、ローレベル）のとき、減算器２２から出力される値を高周波クロックのエッジ毎に積算する。積算部３０は、ラッチ部４０からのリセット信号がアクティブ（例えば、ハイレベル）のときは、積算した値をゼロに初期化する。
ラッチ部４０、積算部５０、ラッチ部６０及び除算器７０の構成及び動作は、第１実施形態と同様であるため、その説明を省略する。ラッチ部４０に保持される値は、図４で説明した外部トリガーの１周期毎のＡＤデータと基準値との差分の面積ΔＳ１，ΔＳ２，ΔＳ３，・・・に相当する。また、ラッチ部６０に保持される値は、図４で説明した外部トリガーの１周期Ｔ１を高周波クロックで計測した時間に相当する。また、除算器７０から出力される値は、外部トリガーの１周期Ｔ１毎のＡＤデータと基準値との差分の平均値を高周波クロックの分解能で計算した値に相当する。
加算器７２は、ラッチ部２１が保持しているデータの値と除算器７０から出力される値とを加算する。加算器７２から出力される値は、外部トリガーの１周期Ｔ１毎のＡＤデータの平均値を高周波クロックの分解能で計算した値に相当する。リサンプリング回路１は、加算器７２から出力される値をリサンプリング値とし、当該リサンプリング値を有する測定データを出力する。
以上に説明した第２実施形態のリサンプリング回路１では、ローパスフィルター１０がＡＤデータをフィルター処理して出力し、ラッチ部２１がローパスフィルター１０から出力されるＡＤデータの値を外部トリガーで測定する。また、ラッチ部２０及び減算器２２が、ラッチ部２１が測定したＡＤデータの値を基準値として、当該基準値とローパスフィ
ルター１０から出力されるＡＤデータの値との差分を高周波クロックで測定する。さらに、積算部３０及びラッチ部４０が、ラッチ部２０及び減算器２２が測定した当該差分を外部トリガーの周期で積算する。また、積算部５０及びラッチ部６０が、外部トリガーの周期を高周波クロックで測定する。そして、除算器７０が、積算部３０及びラッチ部４０が積算した基準値とＡＤデータの値との差分を、積算部５０及びラッチ部６０が測定した外部トリガーの周期で除算して、当該差分の平均値を算出する。さらに、加算器７２が、基準値と除算器７０が算出した当該差分の平均値とを加算して、ＡＤデータの代表値としての平均値を算出する。
このような構成により、第２実施形態のリサンプリング回路１は、ローパスフィルター１０から出力されるＡＤデータに基づいて、測定データをＡＤクロック及び外部トリガーよりも高い周波数の高周波クロックの時間分解能で算出して出力する。そして、この測定データは、外部トリガーの周期におけるＡＤデータに基づいて算出される代表値としての当該ＡＤデータの平均値である。したがって、第２実施形態のリサンプリング回路１によれば、外部トリガーによりＡＤデータに対して非同期にリサンプリングを行うが、リサンプリング後の測定データに発生する周期的なノイズを低減させることができる。
その他、第２実施形態のリサンプリング回路１によれば、第１実施形態のリサンプリング回路１と同様の効果を奏することができる。
さらに、第２実施形態のリサンプリング回路１によれば、外部トリガーの周期において、ローパスフィルター１０から出力されるＡＤデータと基準値との差分の積算値は、当該ＡＤデータの積算値よりも小さいため、第１実施形態のリサンプリング回路１よりも平均処理に必要なビット数が低減され、回路面積を低減させることができる。特に、ローパスフィルター１０の通過域を狭くするほど、ローパスフィルター１０から出力されるＡＤデータは、ＡＤクロックのエッジに同期して更新される前後で相関性が強くなる。したがって、例えば、ローパスフィルター１０の通過域をリサンプリング回路の後段に設けられるべき帯域制限フィルターの通過域と一致させることで、ローパスフィルター１０から出力されるＡＤデータと基準値との差分の積算値はより小さな値となり、また、当該帯域制限フィルターを省略することもできる。
１－３．第３実施形態
図６は、第３実施形態のリサンプリング回路における処理の概要を説明するための図である。図６に示すように、第３実施形態のリサンプリング回路は、外部トリガーの１周期Ｔ１毎に、１周期前に算出されたＡＤデータの平均値を基準値Ｄ１，Ｄ２，Ｄ３，・・・として、入力されるＡＤデータをフィルター処理したＡＤデータと基準値との差分を高周波クロックに同期して積算することにより、外部トリガーの１周期毎の当該差分の面積ΔＳ１，ΔＳ２，ΔＳ３，・・・を高周波クロックの分解能で計算する。そして、第３実施形態のリサンプリング回路は、外部トリガーの１周期Ｔ１の時間を高周波クロックで計測し、外部トリガーの１周期Ｔ１毎に、当該差分の面積ΔＳ１，ΔＳ２，ΔＳ３，・・・を計測した時間で除した値と、基準値Ｄ１，Ｄ２，Ｄ３，・・・とを加算して得られる、ＡＤデータの平均値をリサンプリング値とし、当該リサンプリング値を有する測定データを出力する。
図７は、第３実施形態のリサンプリング回路の構成例を示す図である。図７において、図２又は図５と同様の構成要素には同じ符号が付されており、以下では、第１実施形態又は第２実施形態と重複する説明を省略又は簡略する。図７に示すように、第３実施形態のリサンプリング回路１は、ローパスフィルター１０、ラッチ部２０、減算器２２、積算部３０、ラッチ部４０、積算部５０、ラッチ部６０、除算器７０、加算器７２、論理積回路８０、リセット部８１及び遅延部（Ｚ－１）８２を含む。
ローパスフィルター１０及びラッチ部２０の構成及び動作は、第１実施形態と同様であるため、その説明を省略する。
減算器２２は、リサンプリング回路１から出力される測定データ、すなわち、外部トリガーの１周期前に算出された、ローパスフィルター１０から出力されるＡＤデータの平均値からラッチ部２０が保持しているデータの値を減算する。
積算部３０、ラッチ部４０、積算部５０、ラッチ部６０及び除算器７０の構成及び動作は、第１実施形態と同様であるため、その説明を省略する。ラッチ部４０に保持される値は、図６で説明した外部トリガーの１周期毎のＡＤデータと基準値との差分の面積ΔＳ１，ΔＳ２，ΔＳ３，・・・に相当する。また、ラッチ部６０に保持される値は、図６で説明した外部トリガーの１周期Ｔ１を高周波クロックで計測した時間に相当する。また、除算器７０から出力される値は、外部トリガーの１周期Ｔ１毎のＡＤデータと基準値との差分の平均値を高周波クロックの分解能で計算した値に相当する。
遅延部８２は、リサンプリング回路１から出力される測定データを、外部トリガーの１周期分遅延させたデータを出力する。例えば、遅延部８２は、外部トリガーのエッジ毎に、測定データを取り込んで保持する所定数のＤフリップフロップからなるレジスターで実現される。この外部トリガーのエッジは、ラッチ部４０及びラッチ部６０がそれぞれ積算値を取り込む外部トリガーのエッジと同じであってもよい。
加算器７２は、遅延部８２から出力されるデータと除算器７０から出力される値とを加算する。
論理積回路８０は、初期リセット信号と外部トリガーとが入力され、これらの論理積信号を出力する。具体的には、論理積回路８０は、初期リセット信号がハイレベルのときに、次の外部トリガーのハイレベルのタイミングでハイレベルの論理積信号を出力する。
リセット部８１は、論理積回路８０から出力される論理積信号がハイレベルのときに加算器７２から出力される値をゼロに置き換えて出力する。これにより、遅延部８２はゼロを出力する。リセット部８１から出力される値は、外部トリガーの１周期Ｔ１毎のＡＤデータの平均値を高周波クロックの分解能で計算した値に相当する。このように、リサンプリング回路１は、ＡＤの平均値を初期化する機能を備える。リサンプリング回路１は、リセット部８１から出力される値をリサンプリング値とし、当該リサンプリング値を有する測定データを出力する。
以上に説明した第３実施形態のリサンプリング回路１では、ローパスフィルター１０がＡＤデータをフィルター処理して出力し、ラッチ部２０がローパスフィルター１０から出力されるＡＤデータの値を高周波クロックで測定する。また、減算器２２が、リサンプリング回路１から出力される測定データの値を基準値として、当該基準値とラッチ部２０が測定したＡＤデータの値との差分を高周波クロックで測定する。さらに、積算部３０及びラッチ部４０が、減算器２２が測定した当該差分を外部トリガーの周期で積算する。また、積算部５０及びラッチ部６０が、外部トリガーの周期を高周波クロックで測定する。そして、除算器７０が、積算部３０及びラッチ部４０が積算した基準値とＡＤデータの値との差分を、積算部５０及びラッチ部６０が測定した外部トリガーの周期で除算して、当該差分の平均値を算出する。さらに、加算器７２、リセット部８１及び遅延部８２が、基準値と除算器７０が算出した当該差分の平均値とを加算して、ＡＤデータの代表値としての平均値を算出する。
このような構成により、第３実施形態のリサンプリング回路１は、ローパスフィルター１０から出力されるＡＤデータに基づいて、測定データをＡＤクロック及び外部トリガーよりも高い周波数の高周波クロックの時間分解能で算出して出力する。そして、この測定データは、外部トリガーの周期におけるＡＤデータに基づいて算出される代表値としての当該ＡＤデータの平均値である。したがって、第３実施形態のリサンプリング回路１によれば、外部トリガーによりＡＤデータに対して非同期にリサンプリングを行うが、リサンプリング後の測定データに発生する周期的なノイズを低減させることができる。
その他、第３実施形態のリサンプリング回路１によれば、第２実施形態のリサンプリング回路１と同様の効果を奏することができる。
さらに、第３実施形態のリサンプリング回路１によれば、外部トリガーの周期毎に、１周期前のＡＤデータの平均値を基準値としてＡＤデータの平均値を算出するので、高周波クロックのエッジと外部トリガーのエッジとの時間差が小さい場合に，高周波クロックのジッターに起因して生じるランダムなサンプリング誤差が、次の周期において算出されるＡＤデータの平均値に組み込まれて平滑化されるので、第２実施形態のリサンプリング回路１よりも測定データの精度を高めることができる。
１－４．第４実施形態
図８は、第４実施形態のリサンプリング回路における処理の概要を説明するための図である。図８に示すように、第４実施形態のリサンプリング回路は、外部トリガーの１周期Ｔ１毎に、１周期前に算出されたＡＤデータの平均値を基準値Ｄ１，Ｄ２，Ｄ３，・・・として、外部トリガーのエッジとＡＤクロックのエッジによって分割される各期間Ｔ３，Ｔ４，Ｔ５，・・・における、入力されるＡＤデータをフィルター処理したＡＤデータと基準値との差分と、高周波クロックのエッジ数との積を積算することにより、外部トリガーの１周期毎の当該差分の面積ΔＳ１，ΔＳ２，ΔＳ３，・・・を高周波クロックの分解能で計算する。そして、第４実施形態のリサンプリング回路は、外部トリガーの１周期Ｔ１の時間を高周波クロックで計測し、外部トリガーの１周期Ｔ１毎に、当該差分の面積ΔＳ１，ΔＳ２，ΔＳ３，・・・を計測した時間で除した値と、基準値Ｄ１，Ｄ２，Ｄ３，・・・とを加算して得られる、ＡＤデータの平均値をリサンプリング値とし、当該リサンプリング値を有する測定データを出力する。
図９は、第４実施形態のリサンプリング回路の構成例を示す図である。図９において、図２、図５又は図７と同様の構成要素には同じ符号が付されており、以下では、第１実施形態、第２実施形態又は第３実施形態と重複する説明を省略又は簡略する。図９に示すように、第４実施形態のリサンプリング回路１は、ローパスフィルター１０、減算器２２、乗算器２３、積算部３０、ラッチ部４０、積算部５０、ラッチ部６０、除算器７０、加算器７２、論理積回路８０、リセット部８１、遅延部（Ｚ－１）８２、論理和回路８３、積算部９１及びラッチ部９２を含む。
論理和回路８３は、外部トリガーとＡＤクロックとが入力され、これらの論理和信号を出力する。
積算部５０は、ラッチ部６０からのリセット信号が非アクティブ（例えば、ローレベル）のとき、高周波クロックのエッジの数を積算する。積算部５０は、ラッチ部６０からのリセット信号がアクティブ（例えば、ハイレベル）のときは、積算した値をゼロに初期化する。
ラッチ部６０は、論理和回路８３から出力される論理和信号のエッジ毎に、すなわち、外部トリガーのエッジ又はＡＤクロックのエッジが到来する毎に、積算部５０が積算した
値を取り込んで保持するとともに、リセット信号を所定時間アクティブにして積算部５０に供給する。ラッチ部６０に保持される値は、図８で説明した外部トリガーのエッジとＡＤクロックのエッジによって分割される各期間Ｔ３，Ｔ４，Ｔ５，・・・に相当する。
積算部９１は、ラッチ部９２からのリセット信号が非アクティブ（例えば、ローレベル）のとき、ラッチ部６０が保持している値を、論理和信号のエッジ毎に、すなわち、外部トリガーのエッジ又はＡＤクロックのエッジが到来する毎に積算する。積算部９１は、ラッチ部９２からのリセット信号がアクティブ（例えば、ハイレベル）のときは、積算した値をゼロに初期化する。
ラッチ部９２は、外部トリガーのエッジ毎に、積算部９１が積算した値を取り込んで保持するとともに、リセット信号を所定時間アクティブにして積算部９１に供給する。ラッチ部９２に保持される値は、図８で説明した外部トリガーの１周期Ｔ１を高周波クロックで計測した時間に相当する。
ローパスフィルター１０の構成及び動作は、第１実施形態と同様であるため、その説明を省略する。
減算器２２は、リサンプリング回路１から出力される測定データ、すなわち、外部トリガーの１周期前に算出された、ローパスフィルター１０から出力されるＡＤデータの平均値から、ローパスフィルター１０から出力されるＡＤデータの値を減算する。
乗算器２３は、減算器２２から出力される値とラッチ部６０が保持している値とを乗算する。
積算部３０は、ラッチ部４０からのリセット信号が非アクティブ（例えば、ローレベル）のとき、乗算器２３から出力される値を、論理和信号のエッジ毎に、すなわち、外部トリガーのエッジ又はＡＤクロックのエッジが到来する毎に積算する。積算部３０は、ラッチ部４０からのリセット信号がアクティブ（例えば、ハイレベル）のときは、積算した値をゼロに初期化する。
ラッチ部４０の構成及び動作は、第１実施形態と同様であるため、その説明を省略する。ラッチ部４０に保持される値は、図８で説明した外部トリガーの１周期毎のＡＤデータと基準値との差分の面積ΔＳ１，ΔＳ２，ΔＳ３，・・・に相当する。
除算器７０は、ラッチ部４０が保持している値をラッチ部９２が保持している値で除算する。除算器７０から出力される値は、外部トリガーの１周期Ｔ１毎のＡＤデータと基準値との差分の平均値を高周波クロックの分解能で計算した値に相当する。
加算器７２、論理積回路８０、リセット部８１及び遅延部８２の構成及び動作は、第３実施形態と同様であるため、その説明を省略する。リセット部８１から出力される値は、外部トリガーの１周期Ｔ１毎のＡＤデータの平均値を高周波クロックの分解能で計算した値に相当する。リサンプリング回路１は、リセット部８１から出力される値をリサンプリング値とし、当該リサンプリング値を有する測定データを出力する。
以上に説明した第４実施形態のリサンプリング回路１では、ローパスフィルター１０がＡＤデータをフィルター処理して出力し、減算器２２が、リサンプリング回路１から出力される測定データの値を基準値として、当該基準値とローパスフィルター１０から出力されるＡＤデータの値との差分を算出する。また、積算部５０及びラッチ部６０が、外部トリガーのエッジからＡＤクロックのエッジまでの期間、ＡＤクロックのエッジから次のエ
ッジまでの期間、及びＡＤクロックのエッジから外部トリガーのエッジまでの期間を高周波クロックで測定する。さらに、積算部９１及びラッチ部９２が、積算部５０及びラッチ部６０が測定した期間を外部トリガーの周期で積算する。また、乗算器２３が、積算部５０及びラッチ部６０が測定した期間と、減算器２２が算出した基準値とＡＤデータの値との差分とを乗算して当該差分の積算値を算出する。さらに、積算部３０及びラッチ部４０が、乗算器２３が算出した当該差分の積算値を外部トリガーの周期で積算する。そして、除算器７０が、積算部３０及びラッチ部４０が積算した当該差分の積算値を、積算部９１及びラッチ部９２が積算した期間で除算して、当該差分の平均値を算出する。さらに、加算器７２、リセット部８１及び遅延部８２が、基準値と除算器７０が算出した当該差分の平均値とを加算して、ＡＤデータの代表値としての平均値を算出する。
このような構成により、第４実施形態のリサンプリング回路１は、ローパスフィルター１０から出力されるＡＤデータに基づいて、測定データをＡＤクロック及び外部トリガーよりも高い周波数の高周波クロックの時間分解能で算出して出力する。そして、この測定データは、外部トリガーの周期におけるＡＤデータに基づいて算出される代表値としての当該ＡＤデータの平均値である。したがって、第４実施形態のリサンプリング回路１によれば、外部トリガーによりＡＤデータに対して非同期にリサンプリングを行うが、リサンプリング後の測定データに発生する周期的なノイズを低減させることができる。
その他、第４実施形態のリサンプリング回路１によれば、第３実施形態のリサンプリング回路１と同様の効果を奏することができる。
さらに、第４実施形態のリサンプリング回路１によれば、外部トリガーのエッジとＡＤクロックのエッジによって外部トリガーの周期が分割される各期間において、基準値とＡＤデータの値との差分との乗算を１回だけ行えばよいので、第３実施形態のリサンプリング回路１よりも計算量が減るとともに、高速な高周波クロックのエッジ毎の乗算が不要になる。
１－５．第５実施形態
第５実施形態のリサンプリング回路は、外部トリガーの１周期Ｔ１毎に、図８で説明した各期間Ｔ３，Ｔ４，Ｔ５，・・・におけるＡＤデータと図８で説明した基準値Ｄ１，Ｄ２，Ｄ３，・・・との差分と、各期間Ｔ３，Ｔ４，Ｔ５，・・・における高周波クロックのエッジ数をＡＤクロックの１周期Ｔ２における高周波クロックのエッジ数Ｎで除した値との積を積算することにより、図８で説明した当該差分の面積ΔＳ１，ΔＳ２，ΔＳ３，・・・の１／Ｎを計算する。そして、第５実施形態のリサンプリング回路は、外部トリガーの１周期Ｔ１の時間を高周波クロックで計測し、外部トリガーの１周期Ｔ１毎に、当該差分の面積ΔＳ１，ΔＳ２，ΔＳ３，・・・の１／Ｎを計測した時間の１／Ｎで除した値と、基準値Ｄ１，Ｄ２，Ｄ３，・・・とを加算して得られる、ＡＤデータの平均値をリサンプリング値とし、当該リサンプリング値を有する測定データを出力する。
図１０は、第５実施形態のリサンプリング回路の構成例を示す図である。図１０において、図２、図５、図７又は図９と同様の構成要素には同じ符号が付されており、以下では、第１実施形態、第２実施形態、第３実施形態又は第４実施形態と重複する説明を省略又は簡略する。図１０に示すように、第５実施形態のリサンプリング回路１は、ローパスフィルター１０、減算器２２、乗算器２３、積算部３０、ラッチ部４０、積算部５０、ラッチ部６０、積算部５１、ラッチ部６１、除算器７０、加算器７２、論理積回路８０、リセット部８１、遅延部（Ｚ－１）８２、論理和回路８３、除算器９０、積算部９１及びラッチ部９２を含む。
積算部５０、ラッチ部６０及び論理和回路８３の構成及び動作は、第４実施形態と同様
であるため、その説明を省略する。ラッチ部６０に保持される値は、図８で説明した外部トリガーのエッジとＡＤクロックのエッジによって分割される各期間Ｔ３，Ｔ４，Ｔ５，・・・に相当する。
積算部５１は、ラッチ部６１からのリセット信号が非アクティブ（例えば、ローレベル）のとき、高周波クロックのエッジの数を積算する。積算部５１は、ラッチ部６１からのリセット信号がアクティブ（例えば、ハイレベル）のときは、積算した値をゼロに初期化する。
ラッチ部６１は、ＡＤクロックのエッジ毎に、積算部５１が積算した値を取り込んで保持するとともに、リセット信号を所定時間アクティブにして積算部５１に供給する。ラッチ部６１に保持される値は、ＡＤクロックの１周期Ｔ２における高周波クロックのエッジ数Ｎに相当する。
除算器９０は、ラッチ部６０が保持している値をラッチ部６１が保持している値で除算する。除算器９０から出力される値は、図８で説明した各期間Ｔ３，Ｔ４，Ｔ５，・・・における高周波クロックのエッジ数をＡＤクロックの１周期Ｔ２における高周波クロックのエッジ数Ｎで除した値に相当する。
積算部９１は、ラッチ部９２からのリセット信号が非アクティブ（例えば、ローレベル）のとき、除算器９０から出力される値を、論理和信号のエッジ毎に、すなわち、外部トリガーのエッジ又はＡＤクロックのエッジが到来する毎に積算する。積算部９１は、ラッチ部９２からのリセット信号がアクティブ（例えば、ハイレベル）のときは、積算した値をゼロに初期化する。
ラッチ部９２の構成及び動作は、第４実施形態と同様であるため、その説明を省略する。ラッチ部９２に保持される値は、図８で説明した外部トリガーの１周期Ｔ１を高周波クロックで計測した時間の１／Ｎに相当する。
ローパスフィルター１０の構成及び動作は、第１実施形態と同様であるため、その説明を省略する。また、減算器２２の構成及び動作は、第４実施形態と同様であるため、その説明を省略する。
乗算器２３は、減算器２２から出力される値と除算器９０から出力される値とを乗算する。
積算部３０の構成及び動作は、第４実施形態と同様であるため、その説明を省略する。また、ラッチ部４０の構成及び動作は、第１実施形態と同様であるため、その説明を省略する。ラッチ部４０に保持される値は、図８で説明した外部トリガーの１周期毎のＡＤデータと基準値との差分の面積ΔＳ１，ΔＳ２，ΔＳ３，・・・の１／Ｎに相当する。
除算器７０の構成及び動作は、第４実施形態と同様であるため、その説明を省略する。除算器７０から出力される値は、外部トリガーの１周期Ｔ１毎のＡＤデータと基準値との差分の平均値を高周波クロックの分解能で計算した値に相当する。
加算器７２、論理積回路８０、リセット部８１及び遅延部８２の構成及び動作は、第３実施形態と同様であるため、その説明を省略する。リセット部８１から出力される値は、外部トリガーの１周期Ｔ１毎のＡＤデータの平均値を高周波クロックの分解能で計算した値に相当する。リサンプリング回路１は、リセット部８１から出力される値をリサンプリング値とし、当該リサンプリング値を有する測定データを出力する。
以上に説明した第５実施形態のリサンプリング回路１では、ローパスフィルター１０がＡＤデータをフィルター処理して出力し、減算器２２が、リサンプリング回路１から出力される測定データの値を基準値として、当該基準値とローパスフィルター１０から出力されるＡＤデータの値との差分を算出する。また、積算部５０及びラッチ部６０が、外部トリガーのエッジからＡＤクロックのエッジまでの期間、ＡＤクロックのエッジから次のエッジまでの期間、及びＡＤクロックのエッジから外部トリガーのエッジまでの期間を高周波クロックで測定する。また、積算部５１及びラッチ部６１が、ＡＤクロックの周期を高周波クロックで測定する。また、除算器９０が、積算部５０及びラッチ部６０が測定した期間と積算部５１及びラッチ部６１が測定したＡＤクロックの周期との比を算出する。さらに、積算部９１及びラッチ部９２が、除算器９０が算出した比を外部トリガーの周期で積算する。また、乗算器２３が、除算器９０が算出した比と、減算器２２が算出した基準値とＡＤデータの値との差分とを乗算し、積算部３０及びラッチ部４０が、乗算器２３が算出した当該比と当該差分との乗算値を外部トリガーの周期で積算する。そして、除算器７０が、積算部３０及びラッチ部４０が積算した乗算値を、積算部９１及びラッチ部９２が積算した比で除算して、当該差分の平均値を算出する。さらに、加算器７２、リセット部８１及び遅延部８２が、基準値と除算器７０が算出した当該差分の平均値とを加算して、ＡＤデータの代表値としての平均値を算出する。
このような構成により、第５実施形態のリサンプリング回路１は、ローパスフィルター１０から出力されるＡＤデータに基づいて、測定データをＡＤクロック及び外部トリガーよりも高い周波数の高周波クロックの時間分解能で算出して出力する。そして、この測定データは、外部トリガーの周期におけるＡＤデータに基づいて算出される代表値としての当該ＡＤデータの平均値である。したがって、第５実施形態のリサンプリング回路１によれば、外部トリガーによりＡＤデータに対して非同期にリサンプリングを行うが、リサンプリング後の測定データに発生する周期的なノイズを低減させることができる。
その他、第５実施形態のリサンプリング回路１によれば、第４実施形態のリサンプリング回路１と同様の効果を奏することができる。
さらに、第５実施形態のリサンプリング回路１によれば、第４実施形態のリサンプリング回路１に対して、積算部３０における積算値及び積算部９１における積算値が１／Ｎになるので、第４実施形態のリサンプリング回路１よりも回路面積を低減させることができる。
２．物理量センサーユニット
本実施形態の物理量センサーユニットは、上記実施形態のリサンプリング回路１と、被測定信号を出力する物理量センサーと、を含み、演算処理装置（ホスト）から供給される外部トリガーに同期して、物理量の検出データを組み込んだパケットデータを出力する。物理量センサーは、物理量として加速度及び角速度の少なくとも何れかを検出する。以下では、物理量センサーが物理量として加速度を検出する加速度センサーである物理量センサーユニット１００を例に挙げて説明する。
図１１は、物理量センサーユニット１００が固定される被装着面側から見た場合の物理量センサーユニット１００の構成を示す斜視図である。以下の説明において、平面視で長方形をなす物理量センサーユニット１００の長辺に沿った方向をＸ軸方向、平面視でＸ軸方向と直交する方向をＹ軸方向、物理量センサーユニット１００の厚さ方向をＺ軸方向として説明する。
物理量センサーユニット１００は、平面形状が長方形の直方体であり、例えば、Ｘ軸方
向に沿った長辺の長さが約５０ｍｍ、Ｘ軸方向と直交するＹ軸方向に沿った短辺の長さが約２４ｍｍ、厚さが約１６ｍｍのサイズである。一方の長辺のそれぞれの端部近傍の２箇所および他方の長辺の中央部の１箇所には、ネジ穴１０３が形成されている。この３箇所のネジ穴１０３のそれぞれに、固定ネジを通して、例えば橋梁や掲示板などの構造物の被装着体（装置）の被装着面に、固定した状態で使用される。
図１１に示すように、物理量センサーユニット１００の被装着面側からみた表面には、開口部１２１が設けられている。開口部１２１の内部には、プラグ型のコネクター１１６が配置されている。コネクター１１６は、２列に配置された複数のピンを有しており、それぞれの列において、複数のピンがＹ軸方向に配列されている。コネクター１１６には、被装着体から不図示のソケット型のコネクターが接続され、物理量センサーユニット１００の駆動電圧や、検出データ等の電気信号の送受信が行われる。
図１２は、物理量センサーユニット１００の分解斜視図である。図１２に示すように、物理量センサーユニット１００は、容器１０１、蓋部１０２、シール部材１４１及び回路基板１１５などから構成されている。詳述すれば、物理量センサーユニット１００は、容器１０１の内部に、固定部材１３０を介在させて、回路基板１１５を取り付け、容器１０１の開口を、緩衝性を有するシール部材１４１を介した蓋部１０２によって覆った構成となっている。
容器１０１は、例えばアルミニウムを用い、内部空間を有する箱状に成形された回路基板１１５の収容容器である。容器１０１は、アルミニウムを削り出したり、もしくはダイキャスト法（金型鋳造法）を用いたりして形成することができる。なお、容器１０１の材質は、アルミニウムに限定するものではなく、亜鉛やステンレスなど他の金属や、樹脂、又は金属と樹脂の複合材などを用いても良い。容器１０１の外形は、前述した物理量センサーユニット１００の全体形状と同様に、平面形状が略長方形の直方体であり、一方の長辺の両端部近傍の２箇所、及び他方の長辺の中央部の１箇所に、固定突起部１０４が設けられている。この固定突起部１０４のそれぞれには、ネジ穴１０３が形成されている。ここで、一方の長辺の両端部近傍の２箇所に設けられている固定突起部１０４は、短辺と長辺との交差部を含み、平面視で略三角形状をなしている。また、他方の長辺の中央部の１箇所に設けられている固定突起部１０４は、平面視で容器１０１の内部空間側に向いた略台形形状をなしている。
容器１０１は、外形が直方体で一方に開口した箱状である。容器１０１の内部は、底壁１１２と側壁１１１とで囲まれた内部空間（収容空間）となっている。換言すれば、容器１０１は、底壁１１２と対向する一面を開口面１２３とする箱状であり、回路基板１１５の外縁が側壁１１１の内面１２２に沿うように配置（収容）され、開口を覆うように蓋部１０２が固定される。ここで、底壁１１２と対向する開口面１２３とは、蓋部１０２が載置される面である。開口面１２３には、容器１０１の一方の長辺の両端部近傍の２箇所および他方の長辺の中央部の１箇所において、固定突起部１０４が立設されている。そして、固定突起部１０４の上面（－Ｚ方向に露出する面）が、容器１０１の上面と同一面となる。
また、容器１０１の内部空間には、他方の長辺の中央部に設けられた固定突起部１０４と対向する一方の長辺の中央部であって、底壁１１２から開口面１２３にかけて側壁１１１から内部空間側に突出する突起部１２９が設けられている。突起部１２９の上面（開口面１２３と同一面）には、雌ネジ１７４が設けられている。蓋部１０２は、貫通孔１７６に挿通されるネジ１７２と雌ネジ１７４とによって、容器１０１にシール部材１４１を介して固定される。ここで、他方の長辺の中央部に設けられた固定突起部１０４は、突起部１２９と同様に、底壁１１２から開口面１２３にかけて側壁１１１から内部空間側に突出
する構成としても良い。なお、突起部１２９および固定突起部１０４は、後述する回路基板１１５の括れ部１３３，１３４に対向する位置に設けられる。
容器１０１の内部空間には、底壁１１２から開口面１２３側に向かって一段高い段状に突出する第１の台座１２７および第２の台座１２５が設けられている。第１の台座１２７は、回路基板１１５に取り付けられたプラグ型（オス）のコネクター１１６の配置領域と対向する位置に設けられており、プラグ型（オス）のコネクター１１６が挿入される開口部１２１（図１１参照）が設けられている。第１の台座１２７は、回路基板１１５を容器１０１に固定するための台座として機能する。なお、開口部１２１は、容器１０１の内部（内側）と外部とを貫通している。
第２の台座１２５は、長辺の中央部に位置する固定突起部１０４および突起部１２９に対して第１の台座１２７と反対側に位置し、固定突起部１０４および突起部１２９の近傍に設けられている。なお、第２の台座１２５は、固定突起部１０４および突起部１２９の何れかと連結されていても良い。第２の台座１２５は、固定突起部１０４および突起部１２９に対して第１の台座１２７と反対側において、回路基板１１５を容器１０１に固定するための台座として機能する。
なお、容器１０１の外形は、平面形状が略長方形の直方体で蓋のない箱状であるとして説明したが、これに限らず、容器１０１の外形の平面形状が、正方形、六角形、八角形などであっても良い。また、容器１０１の外形の平面形状において、多角形の頂点部分の角が面取りされていてもよく、さらに、各辺のいずれかが曲線からなる平面形状であっても良い。また、容器１０１の内部の平面形状も、上述した形状に限らず、他の形状であっても良い。さらに、容器１０１の外形と内部との平面形状は、相似形であっても良いし、相似形でなくても良い。
回路基板１１５は、複数のスルーホールなどが形成された多層基板であり、ガラスエポキシ基板を用いている。なお、回路基板１１５は、ガラスエポキシ基板に限定されるものではなく、複数の物理量センサーや、電子部品、コネクターなどを搭載可能なリジット基板であればよく、例えば、コンポジット基板や、セラミック基板を用いても良い。
回路基板１１５は、底壁１１２側の第２面１１５ｒと第２面１１５ｒと表裏の関係である第１面１１５ｆとを有する。回路基板１１５の第１面１１５ｆには、処理部としての制御ＩＣ１１９と物理量センサーとしての加速度センサー１１８ｘ，１１８ｙ，１１８ｚとが搭載されている。また、回路基板１１５の第２面１１５ｒには、コネクター１１６が搭載されている。なお、図示およびその説明は省略するが、回路基板１１５には、その他の配線や端子電極などが設けられていてもよい。
回路基板１１５は、平面視で、容器１０１の長辺に沿ったＸ軸方向の中央部に、回路基板１１５の外縁が括れている括れ部１３３，１３４を備える。括れ部１３３，１３４は、平面視で、回路基板１１５のＹ軸方向の両側に設けられ、回路基板１１５の外縁から中央に向かって括れておいる。また、括れ部１３３，１３４は、容器１０１の突起部１２９および固定突起部１０４に対向して設けられている。
回路基板１１５は、第２面１１５ｒを第１の台座１２７、および第２の台座１２５に向けて容器１０１の内部空間に挿入される。そして、回路基板１１５は、第１の台座１２７と、第２の台座１２５とによって、容器１０１に支持されている。
物理量として加速度を検出する加速度センサー１１８ｘ，１１８ｙ，１１８ｚは、それぞれ１軸方向の加速度を検出する。具体的には、加速度センサー１１８ｘは、Ｘ軸方向に
パッケージの表裏面が向くように、且つ回路基板１１５の第１面１１５ｆに側面を対向させて立設される。そして、加速度センサー１１８ｘは、Ｘ軸方向に加わる加速度を検出し、検出した加速度に応じた被測定信号を出力する。加速度センサー１１８ｙは、Ｙ軸方向にパッケージの表裏面が向くように、且つ回路基板１１５の第１面１１５ｆに側面を対向させて立設される。そして、加速度センサー１１８ｙは、Ｙ軸方向に加わる加速度を検出し、検出した加速度に応じた被測定信号を出力する。加速度センサー１１８ｚは、Ｚ軸方向にパッケージの表裏面が向くように、即ちパッケージの表裏面が回路基板１１５の第１面１１５ｆと正対するように設けられる。そして、加速度センサー１１８ｚは、Ｚ軸方向に加わる加速度を検出し、検出した加速度に応じた被測定信号を出力する。
処理部としての制御ＩＣ１１９は、図示しない配線を介して加速度センサー１１８ｘ，１１８ｙ，１１８ｚと電気的に接続されている。また、制御ＩＣ１１９は、ＭＣＵ（Micro Controller Unit）であり、加速度センサー１１８ｘ，１１８ｙ，１１８ｚがそれぞれ出力する被測定信号が入力されるＡ／Ｄ変換器（上記の各実施形態で説明したＡ／Ｄ変換器２に相当）、上記のいずれかの実施形態のリサンプリング回路１、リサンプリング回路１から出力される測定データに対して各種の変換処理や補正処理を行って検出データを生成するデジタル処理回路、不揮発性メモリーを含む記憶部等を内蔵する。そして、制御ＩＣ１１９は、物理量センサーユニット１００の各部を制御するとともに、加速度センサー１１８ｘ，１１８ｙ，１１８ｚがそれぞれ出力する被測定信号に基づいて、外部トリガーに同期した検出データを生成し、検出データを組み込んだパケットデータを生成する。記憶部には、加速度を検出するための順序と内容を規定したプログラム、検出データをパケットデータに組込むプログラム、及び付随するデータ等が記憶されている。なお、図示を省略するが、回路基板１１５には、その他複数の電子部品等が搭載されていてもよい。
ここで、加速度センサー１１８ｘ，１１８ｙ，１１８ｚの構成例について、図１３および図１４を用いて説明する。
図１３は、加速度を検出するためのセンサー素子の概略構成を説明する斜視図である。図１４は、加速度を検出するセンサー素子を用いた加速度検出器の概略構成を説明する断面図である。
なお、図１３では、互いに直交する３つの軸として、ｘ軸、ｙ’軸、ｚ’軸を図示している。各軸は、加速度センサーの基材として用いる圧電体材料である水晶の電気軸としてのｘ軸、機械軸としてのｙ軸、光学軸としてのｚ軸からなる直交座標系において、ｘ軸を回転軸として、ｚ軸をｙ軸の－ｙ方向へ＋ｚ側が回転するように回転角度φ（好ましくは、－５°≦φ≦１５°）だけ傾けた軸をｚ’軸、ｙ軸をｚ軸の＋ｚ方向へ＋ｙ側が回転するように回転角度φだけ傾けた軸をｙ’軸としたとき、ｘ軸およびｙ’軸で規定される平面に沿って切り出されて平板状に加工され、当該平面と直交するｚ’軸方向に所定の厚さｔを有した所謂水晶ｚ板（ｚ’板）を基材として用いた例を説明する。なお、ｚ’軸は、加速度センサー１１８ｘ，１１８ｙ，１１８ｚにおいて、重力が作用する方向に沿っている軸としている。
まず、図１３を用いて、加速度を検出するセンサー素子２００の構成について説明する。センサー素子２００は、基部２１０などを含む基板構造体２０１と、基板構造体２０１に接続され、物理量を検出する加速度検出素子２７０と、質量部２８０，２８２とを有する。
センサー素子２００の基板構造体２０１は、基部２１０、基部２１０に継手部２１２を介して連結している可動部２１４、連結部２４０、および基部２１０に連結して設けられている第１支持部２２０、第２支持部２３０、第３支持部２５０及び第４支持部２６０を
備える。ここで、第３支持部２５０と第４支持部２６０とは、連結部２４０の配置されている側で連結されている。
基板構造体２０１は、圧電材料である水晶の原石などから上述のように所定の角度で切り出された水晶ｚ板（ｚ’板）の水晶基板を用いている。当該水晶基板をパターニングすることにより、基板構造体２０１としてこれらが一体に形成されている。また、パターニングは、例えば、フォトリソグラフィー技術、およびウェットエッチング技術を用いることができる。
基部２１０は、継手部２１２を介して可動部２１４と接続され、可動部２１４を支持する。基部２１０は、継手部２１２を介した可動部２１４と、可動部の継手部２１２の位置する側とは反対側に位置する連結部２４０と、第１支持部２２０および第２支持部２３０と、連結部２４０側で連結されている第３支持部２５０および第４支持部２６０と、に接続されている。
継手部２１２は、基部２１０と可動部２１４との間に設けられ、基部２１０及び可動部２１４と接続されている。継手部２１２の厚さ（ｚ’軸方向の長さ）は、基部２１０の厚さ、及び可動部２１４の厚さと比して薄く（短く）設けられており、ｘ軸方向からの断面視で、くびれ状に形成されている。継手部２１２は、例えば、継手部２１２を含む基板構造体２０１を、所謂ハーフエッチングすることで、厚みの薄い薄肉部として形成されている。継手部２１２は、可動部２１４が基部２１０に対して変位（回動）する際に、支点（中間ヒンジ）としてｘ軸方向に沿った回転軸としての機能を有している。
可動部２１４は、基部２１０に継手部２１２を介して接続されている。可動部２１４は、その形状が板状であり、ｚ’軸方向に沿って互いに対向し表裏の関係である主面２１４ａ，２１４ｂを有する。可動部２１４は、主面２１４ａ，２１４ｂと交差する方向（ｚ’軸方向）に加わる物理量である加速度に応じて、継手部２１２を支点（回転軸）として主面２１４ａ，２１４ｂと交差する方向（ｚ’軸方向）に変位する。
連結部２４０は、後述する第３支持部２５０が設けられている＋ｘ方向側の基部２１０からｘ軸方向に沿って可動部２１４を囲む様に延在し、後述する第４支持部２６０が設けられている－ｘ方向側の基部２１０に接続して設けられている。
第１支持部２２０及び第２支持部２３０は、加速度検出素子２７０を中心にして対称に設けられている。また、第３支持部２５０及び第４支持部２６０は、加速度検出素子２７０を中心に対称に設けられている。そして、第１支持部２２０、第２支持部２３０、第３支持部２５０及び第４支持部２６０において、基板構造体２０１が被固定部に支持される。
加速度検出素子２７０は、基部２１０と可動部２１４とに接続されている。換言すると、加速度検出素子２７０は、基部２１０と可動部２１４とに跨がるように設けられている。加速度検出素子２７０は、振動部としての振動梁部２７１ａ，２７１ｂと、第１の基部２７２ａと第２の基部２７２ｂと、を有する。第１の基部２７２ａと第２の基部２７２ｂが基部２１０に接続されている加速度検出素子２７０では、例えば、可動部２１４が物理量に応じて変位することで、振動梁部２７１ａ，２７１ｂに応力が生じ、振動梁部２７１ａ，２７１ｂに発生する物理量検出情報が変化する。換言すると、振動梁部２７１ａ，２７１ｂの振動周波数（共振周波数）が変化する。なお、本実施形態における加速度検出素子２７０は、２本の振動梁部２７１ａ，２７１ｂ、第１の基部２７２ａ及び第２の基部２７２ｂを有する双音叉素子（双音叉型振動素子）である。ここで、振動部としての振動梁部２７１ａ，２７１ｂは、振動腕、振動ビーム、又は柱状ビーム等と称されることもある
。
加速度検出素子２７０には、圧電材料である水晶の原石などから、上述した基板構造体２０１と同様に、所定の角度で切り出された水晶ｚ板（ｚ’板）の水晶基板が用いられる。加速度検出素子２７０は、当該水晶基板を、フォトリソグラフィー技術、およびエッチング技術によってパターニングすることで形成されている。これにより、振動梁部２７１ａ，２７１ｂ、第１の基部２７２ａ及び第２の基部２７２ｂを、一体に形成することができる。
なお、加速度検出素子２７０の材質は、前述の水晶基板に限定されるものではない。加速度検出素子２７０の材質としては、例えば、タンタル酸リチウム（ＬｉＴａＯ３）、四ホウ酸リチウム（Ｌｉ２Ｂ４Ｏ７）、ニオブ酸リチウム（ＬｉＮｂＯ３）、チタン酸ジルコン酸鉛（ＰＺＴ）、酸化亜鉛（ＺｎＯ）、窒化アルミニウム（ＡｌＮ）等の圧電材料、また、酸化亜鉛（ＺｎＯ）、窒化アルミニウム（ＡｌＮ）などの圧電体（圧電材料）皮膜を備えたシリコンなどの半導体材料を用いることができる。この場合、基板構造体２０１と加速度検出素子２７０とは、同様の材料が用いられることが好ましい。
なお、図示および説明を省略するが、加速度検出素子２７０には、引き出し電極や励振電極が設けられていてもよい。
質量部２８０，２８２は、可動部２１４の主面２１４ａと、主面２１４ａと表裏の関係で裏面となる主面２１４ｂと、に設けられている。詳細には、質量部２８０，２８２は、質量接合材（不図示）を介して主面２１４ａおよび主面２１４ｂに設けられている。質量部２８０，２８２の材質としては、例えば、銅（Ｃｕ）、金（Ａｕ）などの金属が挙げられる。
また、本実施形態では、加速度検出素子２７０は、振動部を振動梁部２７１ａ，２７１ｂの２つの柱状ビームにより構成した双音叉振動子（双音叉型振動素子）により構成したが、これを１つの柱状ビーム（シングルビーム）により構成することもできる。
次に、図１４を用いて、上述した加速度を検出するセンサー素子２００を用いた加速度検出器３００の構成について説明する。
加速度検出器３００には、図１４に示すように、上述したセンサー素子２００が搭載されている。加速度検出器３００は、センサー素子２００及びパッケージ３１０を有する。また、パッケージ３１０は、パッケージベース３２０及びリッド３３０を有する。そして、加速度検出器３００のパッケージ３１０に、センサー素子２００が収容される。具体的には、パッケージベース３２０と、リッド３３０とが接続されて設けられた空間３１１に、センサー素子２００が収容されている。
パッケージベース３２０には、凹部３２１を有し、当該凹部３２１内にセンサー素子２００が設けられている。パッケージベース３２０の形状は、凹部３２１内にセンサー素子２００を収容することができればよく、特に限定されない。本実施形態におけるパッケージベース３２０としては、例えば、セラミックス、水晶、ガラス、シリコンなどの材料を用いることができる。
パッケージベース３２０は、パッケージベース３２０の凹部の内側の底面である内底面３２２から、リッド３３０側に突出した段差部３２３を有する。段差部３２３は、例えば、凹部３２１の内壁に沿って設けられている。段差部３２３には、複数の内部端子３４０ｂが設けられている。
内部端子３４０ｂは、センサー素子２００の第１支持部２２０、第２支持部２３０、第３支持部２５０、および第４支持部２６０の各固定部に設けられた固定部接続端子３７９ｂと平面視において重なる位置に対向して設けられている。内部端子３４０ｂは、例えば、金属フィラーなどの導電性物質を含むシリコーン樹脂系の導電性接着剤３４３を用いて、固定部接続端子３７９ｂと電気的に接続されている。このように、センサー素子２００は、パッケージベース３２０に実装され、パッケージ３１０内に収容される。
パッケージベース３２０において、内底面３２２の反対側の面である外底面３２４には、外部の部材に実装される際に用いられる外部端子３４４が設けられている。外部端子３４４は、図示しない内部配線を介して内部端子３４０ｂと電気的に接続されている。
内部端子３４０ｂ、および外部端子３４４は、例えば、タングステン（Ｗ）等のメタライズ層に、ニッケル（Ｎｉ）、金（Ａｕ）などの皮膜をメッキなどの方法により積層した金属膜で構成されている。
パッケージベース３２０には、凹部３２１の底部にパッケージ３１０の内部を封止する封止部３５０が設けられている。封止部３５０は、パッケージベース３２０に形成された貫通孔３２５内に設けられている。貫通孔３２５は、外底面３２４から内底面３２２まで貫通している。図１４に示す例では、貫通孔３２５は、外底面３２４側の孔径が内底面３２２側の孔径より大きい段付きの形状を有している。封止部３５０は、貫通孔３２５に、例えば、金（Ａｕ）とゲルマニウム（Ｇｅ）合金、ハンダ等からなる封止材を配置し、加熱溶融後、固化させることで形成される。封止部３５０は、パッケージ３１０の内部を気密に封止するために設けるものである。
リッド３３０は、パッケージベース３２０の凹部３２１を覆って設けられている。リッド３３０の形状は、例えば、板状である。リッド３３０としては、例えば、パッケージベース３２０と同じ材料や、鉄（Ｆｅ）とニッケル（Ｎｉ）との合金、ステンレス鋼などの金属を用いることができる。リッド３３０は、リッド接合部材３３２を介して、パッケージベース３２０に接合されている。リッド接合部材３３２としては、例えば、シームリング、低融点ガラス、無機系接着剤等を用いることができる。
リッド３３０をパッケージベース３２０に接合した後、パッケージ３１０の内部が減圧された状態（真空度の高い状態）で、貫通孔３２５内に封止材を配置し、加熱溶融後、固化させて封止部３５０を設けることによって、パッケージ３１０内を気密に封止することができる。パッケージ３１０の内部は、窒素、ヘリウム、アルゴンなどの不活性ガスが充填されていても良い。
加速度検出器３００において、外部端子３４４、内部端子３４０ｂ、固定部接続端子３７９ｂなどを経由して、センサー素子２００の励振電極に駆動信号が与えられると、センサー素子２００の振動梁部２７１ａ，２７１ｂは、所定の周波数で振動する。そして、加速度検出器３００は、印加される加速度に応じて変化するセンサー素子２００の共振周波数を出力信号として出力する。加速度検出器３００を、前述した物理量センサーユニット１００の加速度センサー１１８ｘ，１１８ｙ，１１８ｚとして用いることができ、加速度センサー１１８ｘ，１１８ｙ，１１８ｚは、それぞれ、印加される加速度に応じた周波数の被測定信号を出力する。
以上に説明した本実施形態の物理量センサーユニット１００によれば、リサンプリング後の測定データに発生する周期的なノイズを低減させることが可能なリサンプリング回路１を含むので、物理量を高精度に検出することができる。
以上では、物理量センサーとして加速度センサー１１８ｘ，１１８ｙ，１１８ｚを備えた物理量センサーユニット１００を例に説明したが、質量、角速度、角加速度、静電容量及び温度の少なくともいずれかを物理量として検出する物理量センサーを備えた物理量センサーユニットであってもよい。
物理量として質量を検出する質量センサーには、微小質量変化を計測する手法として、水晶振動子マイクロバランス法（ＱＣＭ：Quartz Crystal Microbalance）が知られている。このような質量センサーでは、水晶振動子電極面への付着物質量が増えると水晶振動子の発振周波数が減少し、付着物質量が減少すると発振周波数が増加することを利用している。以上のような質量センサーの検出感度は、Sauerbreyの式で算出することができ、例えば、２７ＭＨｚの基本振動数を持つＡＴカット水晶振動子の場合、１Ｈｚの振動数の減少が電極表面上における０．６２ｎｇ／ｃｍ２の質量増加に対応する。
また、物理量として角速度又は角加速度を検出する角速度センサーは、角速度Ωで回っている観測点から、一定の角速度ωで回っている物体を観測した場合に、その物体の角速度が「ω－Ω」に見えることを利用して、角速度を検出する。このような角速度センサーでは、電極を用いて円盤状の質量を静電駆動することで固有振動数を持つ波を周回させた状態でセンサー素子が角加速度を受けると、電極から観測される見かけの共振周波数が変化することが利用される。以上のような角速度センサーでは、原理的にバンド幅の制限がなく、例えば、周波数計測に係る技術や非線形性補正に係る技術の高精度化が、検出感度の高感度化に直結する。
また、物理量として静電容量を検出する静電容量センサーでは、基準抵抗と被測定静電容量を用いてＲＣ発振させ、発振周波数を計測することで被測定静電容量の計測を行うことができる。そして、被測定静電容量が変化すると、ＲＣで与えられる時定数が変化し、発振周波数がシフトすることを利用する。また、静電容量センサーにおいて、被測定静電容量とは別に基準静電容量を用意し、基準抵抗と基準静電容量を用いてＲＣ発振させ、これを基準発振周波数とし、先の発振周波数との差分を検出する機構とすることで、各種の誤差要因を排除することができる。
また、物理量として温度を検出する温度センサーでは、サーミスタと基準静電容量を用いてＲＣ発振させ、発振周波数を計測することで温度計測を行うことができる。そして、サーミスタの抵抗値が温度により変化すると、ＲＣで与えられる時定数が変化し、発振周波数がシフトすることを利用する。また、温度センサーにおいて、サーミスタとは別に基準抵抗を用意し、基準抵抗と基準静電容量を用いてＲＣ発振させ、これを基準発振周波数とし、先の発振周波数との差分を検出する機構とすることで、各種の誤差要因を排除することができる。
以上のような各種の物理量を検出する物理量センサーを備えた物理量センサーユニット１００においても、リサンプリング後の測定データに発生する周期的なノイズを低減させることが可能なリサンプリング回路１を含むので、物理量を高精度に検出することができる。
３．慣性計測装置（ＩＭＵ：Inertial Measurement Unit）
本実施形態の慣性計測装置は、加速度及び角速度の少なくとも何れかを検出し、被測定信号を出力する物理量センサーと、上記実施形態のリサンプリング回路１を含み、物理量センサーから出力される信号を処理する信号処理回路と、信号処理回路の処理によって得られた慣性データを外部に送信する通信回路と、を含み、演算処理装置（ホスト）から供給される外部トリガーに同期して、慣性データを送信する。
本実施形態の慣性計測装置は、例えば、回路基板１１５に搭載される部品が異なる点を除いて、上述の物理量センサーユニット１００と同様の構造であってもよい。図１５は、本実施形態の慣性計測装置４００の回路基板の構成を示す外観斜視図である。図１５において、図１２と同じ構成要素には同じ符号が付されており、重複する説明を省略する。
図１５に示すように、本実施形態の慣性計測装置４００が備えている回路基板１１５は、第１の領域ＡＬ１と、第２の領域ＡＬ２と、第１の領域ＡＬ１と第２の領域ＡＬ２との間に位置する接続領域ＡＬ３とに区分される。回路基板１１５の第２の領域ＡＬ２の第１面に、それぞれ１軸方向の加速度を検出可能な三つの加速度センサー１１８ｘ，１１８ｙ，１１８ｚと、３軸方向の角速度を検出可能な角速度センサー１１７とが搭載されている。角速度センサー１１７は、一つのデバイスでＸ軸、Ｙ軸、およびＺ軸の３方向、すなわち３軸の角速度を検出可能であって、例えば、振動する物体に加わるコリオリの力から角速度を検出するように、シリコン基板をＭＥＭＳ技術で加工した振動ジャイロセンサーを用いてもよい。更に、回路基板１１５の第１の領域ＡＬ１の第１面には、制御ＩＣ１１９ｇが搭載され、回路基板１１５の第１の領域ＡＬ１の第１面と表裏関係となる第２面には、プラグ型（オス）のコネクター（不図示）が搭載されている。
処理部としての制御ＩＣ１１９ｇは、図示しない配線を介して加速度センサー１１８ｘ，１１８ｙ，１１８ｚ及び角速度センサー１１７と電気的に接続されている。また、制御ＩＣ１１９ｇは、ＭＣＵであり、加速度センサー１１８ｘ，１１８ｙ，１１８ｚから出力される加速度信号及び角速度センサー１１７から出力される角速度信号を処理する信号処理回路、信号処理回路の処理によって得られた慣性データを外部に送信する通信回路、不揮発性メモリーを含む記憶部等を内蔵する。信号処理回路は、被測定信号である加速度信号や角速度信号が入力されるＡ／Ｄ変換器（上記の各実施形態で説明したＡ／Ｄ変換器２に相当）、上記のいずれかの実施形態のリサンプリング回路１、リサンプリング回路１から出力される測定データに対して各種の変換処理や補正処理を行って慣性データを生成するデジタル処理回路等を含む。そして、制御ＩＣ１１９は、物理量センサーユニット１００の各部を制御するとともに、加速度センサー１１８ｘ，１１８ｙ，１１８ｚがそれぞれ出力する加速度信号及び角速度センサー１１７から出力される角速度信号に基づいて、外部トリガーに同期した慣性データを生成し、慣性データを組み込んだパケットデータを生成する。記憶部には、加速度や角速度を検出するための順序と内容を規定したプログラム、慣性データをパケットデータに組込むプログラム、及び付随するデータ等が記憶されている。なお、図示を省略するが、回路基板１１５には、その他複数の電子部品等が搭載されていてもよい。
このような構成とすることで、慣性計測装置４００は、例えば自動車、農業機械（農機）、建設機械（建機）、ロボット、およびドローンなどの移動体（被装着装置）の姿勢や、挙動（慣性運動量）を検出することができる。そして、慣性計測装置４００は、３軸の加速度センサー１１８ｘ，１１８ｙ，１１８ｚと、３軸の角速度センサー１１７とを備えた、所謂６軸モーションセンサーとして機能する。
以上に説明した本実施形態の慣性計測装置４００によれば、リサンプリング後の測定データに発生する周期的なノイズを低減させることが可能なリサンプリング回路１を含むので、慣性データを高精度に生成することができる。
以上では、慣性計測装置４００は、加速度センサー及び角速度センサーを備えるものとして説明したが、加速度センサーを備えずに角速度センサーを備えるものであってもよいし、角速度センサーを備えずに加速度センサーを備えるものであってもよい。
４．構造物監視装置（ＳＨＭ：Structural Health Monitoring）
図１６は、本実施形態に係る構造物監視装置の構成図である。図１６に示すように、本実施形態に係る構造物監視装置５００は、上記実施形態の物理量センサーユニット１００と同じ機能を有し、監視対象とされる構造物５９０に取り付けられる物理量センサーユニット５１０を有する。物理量センサーユニット５１０は、検出信号を送信する送信部５１１を含む。送信部５１１は、物理量センサーユニット５１０とは別体の通信モジュール及びアンテナとして実現しても良い。
物理量センサーユニット５１０は、無線又は有線の通信網５８０を介して、例えば監視コンピューター５７０と接続される。監視コンピューター５７０は、通信網５８０を介して物理量センサーユニット５１０と接続される受信部５２０と、受信部５２０から出力される受信信号に基づいて構造物５９０の傾斜角度を算出する算出部５３０と、を有する。
算出部５３０は、本実施形態では監視コンピューター５７０に搭載されたＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field Programmable Gate Array）等で実現することとする。ただし、算出部５３０をＣＰＵ（Central Processing Unit）等のプロセッサーとして、当該プロセッサーがＩＣメモリー５３１に記憶されたプログラムを演算処理することによりソフトウェア的に実現する構成としてもよい。監視コンピューター５７０は、キーボード５４０によりオペレーターの各種操作入力を受け付け、演算処理の結果をタッチパネル５５０に表示することができる。
本実施形態の構造物監視装置５００によれば、上記実施形態の物理量センサーユニット１００と同じ機能を有する物理量センサーユニット５１０を利用して構造物５９０の傾斜を監視している。そのため、物理量センサーユニット１００の作用効果である高精度な物理量（加速度や角速度等）の検出を利用することができ、監視対象である構造物５９０の傾斜を精度良く検出することが可能となって、構造物５９０の監視品質を向上させることができる。
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
例えば、上記の各実施形態のリサンプリング回路１は、外部トリガーの周期におけるＡＤデータの代表値として、当該ＡＤデータの平均値を算出しているが、例えば、当該ＡＤデータの中央値や最頻値を算出してもよい。
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
１…リサンプリング回路、２…Ａ／Ｄ変換器、１０…ローパスフィルター、２０…ラッチ部、２１…ラッチ部、２２…減算器、２３…乗算器、３０…積算部、４０…ラッチ部、５０…積算部、５１…積算部、６０…ラッチ部、６１…ラッチ部、７０…除算器、７２…加算器、８０…論理積回路、８１…リセット部、８２…遅延部、８３…論理和回路、９０…
除算器、９１…積算部、９２…ラッチ部、１００…物理量センサーユニット、１０１…容器、１０２…蓋部、１０３…ネジ穴、１０４…固定突起部、１１１…側壁、１１２…底壁、１１５…回路基板、１１５ｆ…第１面、１１５ｒ…第２面、１１６…コネクター、１１７…角速度センサー、１１８ｘ，１１８ｙ，１１８ｚ…加速度センサー、１１９，１１９ｇ…制御ＩＣ、１２１…開口部、１２２…内面、１２３…開口面、１２５…第２の台座、１２７…第１の台座、１２９…突起部、１３０…固定部材、１３３，１３４…括れ部、１４１…シール部材、１７２…ネジ、１７４…雌ネジ、１７６…貫通孔、２００…センサー素子、２０１…基板構造体、２１０…基部、２１２…継手部、２１４…可動部、２１４ａ，２１４ｂ…主面、２２０…第１支持部、２３０…第２支持部、２４０…連結部、２５０…第３支持部、２６０…第４支持部、２７０…加速度検出素子、２７１ａ，２７１ｂ…振動梁部、２７２ａ…第１の基部、２７２ｂ…第２の基部、２８０，２８２…質量部、３００…加速度検出器、３１０…パッケージ、３１１…空間、３２０…パッケージベース、３２１…凹部、３２２…内底面、３２３…段差部、３２４…外底面、３２５…貫通孔、３３０…リッド、３４０ｂ…内部端子、３４３…導電性接着剤、３４４…外部端子、３５０…封止部、３７９ｂ…固定部接続端子、４００…慣性計測装置、５００…構造物監視装置、５１０…物理量センサーユニット、５１１…送信部、５２０…受信部、５３０…算出部、５３１…ＩＣメモリー、５４０…キーボード、５５０…タッチパネル、５７０…監視コンピューター、５８０…通信網、５９０…構造物、ＡＬ１…第１の領域、ＡＬ２…第２の領域、ＡＬ３…接続領域

Claims (19)

  1. 第１クロック信号に同期して更新される第１データを、前記第１クロック信号とは非同期の第２クロック信号に同期して更新される第２データに変換して出力するリサンプリング回路であって、
    前記第２データは、前記第２クロック信号の周期における前記第１データに基づいて算出される代表値であり、
    前記第１データの値を前記第１クロック信号及び前記第２クロック信号よりも高い周波数の第３クロック信号で測定し、
    測定した前記第１データの値を前記第２クロック信号の周期で積算し、
    前記第２クロック信号の周期を前記第３クロック信号で測定し、
    積算した前記第１データの値を、測定した前記第２クロック信号の周期で除算して、前記第１データの代表値を前記第３クロック信号の時間分解能で算出して出力する、リサンプリング回路。
  2. 第１クロック信号に同期して更新される第１データを、前記第１クロック信号とは非同期の第２クロック信号に同期して更新される第２データに変換して出力するリサンプリング回路であって、
    前記第２データは、前記第２クロック信号の周期における前記第１データに基づいて算出される代表値であり、
    前記第１データの値を前記第２クロック信号で測定し、
    測定した前記第１データの値を基準値として、前記基準値と前記第１データの値との差分を前記第１クロック信号及び前記第２クロック信号よりも高い周波数の第３クロック信号で測定し、
    測定した前記差分を前記第２クロック信号の周期で積算し、
    前記第２クロック信号の周期を前記第３クロック信号で測定し、
    積算した前記差分を測定した前記第２クロック信号の周期で除算して、前記差分の平均値を算出し、
    前記基準値と前記差分の平均値とを加算して、前記第２データを前記第３クロック信号
    の時間分解能で算出して出力する、リサンプリング回路。
  3. 第１クロック信号に同期して更新される第１データを、前記第１クロック信号とは非同期の第２クロック信号に同期して更新される第２データに変換して出力するリサンプリング回路であって、
    前記第２データは、前記第２クロック信号の周期における前記第１データに基づいて算出される代表値であり、
    前記第１データの値を前記第１クロック信号及び前記第２クロック信号よりも高い周波数の第３クロック信号で測定し、
    前記第２データの値を基準値として、前記基準値と測定した前記第１データの値との差分を前記第３クロック信号で測定し、
    測定した前記差分を前記第２クロック信号の周期で積算し、
    前記第２クロック信号の周期を前記第３クロック信号で測定し、
    積算した前記差分を測定した前記第２クロック信号の周期で除算して、前記差分の平均値を算出し、
    前記基準値と前記差分の平均値とを加算して、前記第１データの代表値を前記第３クロック信号の時間分解能で算出して出力する、リサンプリング回路。
  4. 第１クロック信号に同期して更新される第１データを、前記第１クロック信号とは非同期の第２クロック信号に同期して更新される第２データに変換して出力するリサンプリング回路であって、
    前記第２データは、前記第２クロック信号の周期における前記第１データに基づいて算出される代表値であり、
    前記第２クロック信号のエッジから前記第１クロック信号のエッジまでの期間、前記第１クロック信号のエッジから次のエッジまでの期間、及び前記第１クロック信号のエッジから前記第２クロック信号のエッジまでの期間を前記第１クロック信号及び前記第２クロック信号よりも高い周波数の第３クロック信号で測定し、
    測定した前記期間を前記第２クロック信号の周期で積算し、
    前記第２データの値を基準値として、前記基準値と前記第１データの値との差分を算出し、
    測定した前記期間と算出した前記差分とを乗算して前記差分の積算値を算出し、
    前記差分の積算値を前記第２クロック信号の周期で積算し、
    積算した前記差分の積算値を積算した前記期間で除算して、前記差分の平均値を算出し、
    前記基準値と前記差分の平均値とを加算して、前記第１データの代表値を前記第３クロック信号の時間分解能で算出して出力する、リサンプリング回路。
  5. 第１クロック信号に同期して更新される第１データを、前記第１クロック信号とは非同期の第２クロック信号に同期して更新される第２データに変換して出力するリサンプリング回路であって、
    前記第２データは、前記第２クロック信号の周期における前記第１データに基づいて算出される代表値であり、
    前記第２クロック信号のエッジから前記第１クロック信号のエッジまでの期間、前記第１クロック信号のエッジから次のエッジまでの期間、及び前記第１クロック信号のエッジから前記第２クロック信号のエッジまでの期間を前記第１クロック信号及び前記第２クロック信号よりも高い周波数の第３クロック信号で測定し、
    前記第１クロック信号の周期を前記第３クロック信号で測定し、
    測定した前記期間と測定した前記第１クロック信号の周期との比を算出し、
    算出した前記比を前記第２クロック信号の周期で積算し、
    前記第２データの値を基準値として、前記基準値と前記第１データの値との差分を算出
    し、
    算出した前記比と前記差分とを乗算し、
    前記比と前記差分との乗算値を前記第２クロック信号の周期で積算し、
    積算した前記乗算値を積算した前記比で除算して、前記差分の平均値を算出し、
    前記基準値と前記差分の平均値とを加算して、前記第１データの代表値を前記第３クロック信号の時間分解能で算出して出力する、リサンプリング回路。
  6. 請求項１乃至５の何れか一項において、
    前記代表値は、平均値、中央値、及び最頻値の何れかである、リサンプリング回路。
  7. 第１クロック信号に同期して更新される第１データを、前記第１クロック信号とは非同期の第２クロック信号に同期して更新される第２データに変換して出力するリサンプリング回路であって、
    前記第１データに基づいて、前記第２データを前記第１クロック信号及び前記第２クロック信号よりも高い周波数の第３クロック信号の時間分解能で算出して出力し、
    前記第２データは、前記第２クロック信号の周期における前記第１データに基づいて算出される代表値であり、
    前記代表値は、平均値、中央値、及び最頻値の何れかである、リサンプリング回路。
  8. 請求項１乃至７の何れか一項において、
    前記第１データを出力するローパスフィルターを含み、
    前記ローパスフィルターのカットオフ周波数は、前記第２クロック信号のナイキスト周波数よりも低い、リサンプリング回路。
  9. 請求項１乃至８の何れか一項において、
    前記第１クロック信号は、Ａ／Ｄ変換におけるサンプリングクロックである、リサンプリング回路。
  10. 第１クロック信号に同期して更新される第１データを、前記第１クロック信号とは非同期の第２クロック信号に同期して更新される第２データに変換して出力するリサンプリング回路であって、
    前記第１データに基づいて、前記第２データを前記第１クロック信号及び前記第２クロック信号よりも高い周波数の第３クロック信号の時間分解能で算出して出力し、
    前記第１データを出力するローパスフィルターを含み、
    前記ローパスフィルターのカットオフ周波数は、前記第２クロック信号のナイキスト周波数よりも低い、リサンプリング回路。
  11. 請求項１０において、
    前記第１クロック信号は、Ａ／Ｄ変換におけるサンプリングクロックである、リサンプリング回路。
  12. 第１クロック信号に同期して更新される第１データを、前記第１クロック信号とは非同期の第２クロック信号に同期して更新される第２データに変換して出力するリサンプリング回路であって、
    前記第１データに基づいて、前記第２データを前記第１クロック信号及び前記第２クロック信号よりも高い周波数の第３クロック信号の時間分解能で算出して出力し、
    前記第１クロック信号は、Ａ／Ｄ変換におけるサンプリングクロックである、リサンプリング回路。
  13. 請求項１０乃至１２の何れか一項において、
    前記第２データは、前記第２クロック信号の周期における前記第１データに基づいて算出される代表値である、リサンプリング回路。
  14. 請求項１乃至９の何れか一項又は請求項１３において、
    前記第１データの代表値を初期化する機能を備える、リサンプリング回路。
  15. 請求項１乃至１４の何れか一項において、
    前記第２クロック信号は、前記リサンプリング回路に外部から入力されるトリガー信号である、リサンプリング回路。
  16. 請求項１乃至１５の何れか一項に記載のリサンプリング回路と、
    物理量センサーと、
    を含む、物理量センサーユニット。
  17. 請求項１６において、
    前記物理量センサーは、加速度及び角速度の少なくとも何れかを検出する、物理量センサーユニット。
  18. 加速度及び角速度の少なくとも何れかを検出する物理量センサーと、
    請求項１乃至１５の何れか一項に記載のリサンプリング回路を含み、前記物理量センサーから出力される信号を処理する信号処理回路と、
    前記信号処理回路の処理によって得られた慣性データを外部に送信する通信回路と、
    を含む、慣性計測装置。
  19. 請求項１７に記載の物理量センサーユニットと、
    構造物に取り付けられている前記物理量センサーユニットからの検出信号を受信する受信部と、
    前記受信部から出力された信号に基づいて、前記構造物の傾斜角度を算出する算出部と、
    を含む、構造物監視装置。
JP2018086188A 2018-04-27 2018-04-27 リサンプリング回路、物理量センサーユニット、慣性計測装置及び構造物監視装置 Active JP7139675B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018086188A JP7139675B2 (ja) 2018-04-27 2018-04-27 リサンプリング回路、物理量センサーユニット、慣性計測装置及び構造物監視装置
CN201910338068.3A CN110411412B (zh) 2018-04-27 2019-04-25 重采样电路、物理量传感器单元及惯性计测装置
US16/395,525 US11187716B2 (en) 2018-04-27 2019-04-26 Resampling circuit, physical quantity sensor unit, inertial measurement unit, and structure monitoring device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018086188A JP7139675B2 (ja) 2018-04-27 2018-04-27 リサンプリング回路、物理量センサーユニット、慣性計測装置及び構造物監視装置

Publications (2)

Publication Number Publication Date
JP2019191069A JP2019191069A (ja) 2019-10-31
JP7139675B2 true JP7139675B2 (ja) 2022-09-21

Family

ID=68292381

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018086188A Active JP7139675B2 (ja) 2018-04-27 2018-04-27 リサンプリング回路、物理量センサーユニット、慣性計測装置及び構造物監視装置

Country Status (3)

Country Link
US (1) US11187716B2 (ja)
JP (1) JP7139675B2 (ja)
CN (1) CN110411412B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019100507A1 (de) * 2019-01-10 2020-07-16 Northrop Grumman Litef Gmbh Verfahren zum Auslesen von Daten von Inertialsensoren
CN111352371B (zh) * 2020-03-17 2022-05-27 山东易码智能科技股份有限公司 一种用于激光切割的总线式电容传感器及检测系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040025590A1 (en) 2002-08-07 2004-02-12 Schaad Theo P. Triaxial acceleration sensor
JP2010212779A (ja) 2009-03-06 2010-09-24 Fujitsu Telecom Networks Ltd サンプリング周波数変換装置
WO2017207655A1 (en) 2016-05-31 2017-12-07 Octo Telematics S.P.A. Method and apparatus for sampling rate conversion of a stream of samples

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2538148B2 (ja) 1991-09-30 1996-09-25 松下電送株式会社 ファクシミリモデム
US5764113A (en) * 1997-01-10 1998-06-09 Harris Corporation Re-sampling circuit and modulator using same
JP3915163B2 (ja) * 1997-03-18 2007-05-16 ソニー株式会社 ディジタル信号再生回路
US6690635B2 (en) * 2000-07-18 2004-02-10 Victor Company Of Japan, Ltd. Reproducing apparatus
JP4433438B2 (ja) * 2000-07-24 2010-03-17 日本ビクター株式会社 情報再生装置および位相同期制御装置
US6892576B2 (en) 2002-07-19 2005-05-17 Analog Devices, Inc. Reducing offset in accelerometers
WO2007020557A1 (en) * 2005-08-19 2007-02-22 Koninklijke Philips Electronics N.V. Timing recovery for semi synchronous receiver
JP2007067646A (ja) * 2005-08-30 2007-03-15 Oki Electric Ind Co Ltd サンプリングレート変換方法及びその回路
US7719446B2 (en) * 2007-11-16 2010-05-18 Teradyne, Inc. Method and apparatus for computing interpolation factors in sample rate conversion systems
US7956621B2 (en) 2008-06-11 2011-06-07 Analog Devices, Inc. Anti-capture method and apparatus for micromachined devices
WO2012012720A1 (en) 2010-07-23 2012-01-26 Analog Devices, Inc. Built-in self test for one-time-programmable memory
WO2012012711A1 (en) 2010-07-23 2012-01-26 Analog Devices, Inc. Apparatus and method for testing one-time-programmable memory
US8203472B2 (en) 2010-09-20 2012-06-19 Raytheon Company Compensation of clock jitter in analog-digital converter applications
WO2012066526A1 (en) 2010-11-18 2012-05-24 Dsp Group Ltd. Power amplifier with an adaptive bias
US8576951B2 (en) * 2011-10-24 2013-11-05 Sigear Europe Sarl Mixed-signal radio frequency receiver implementing multi-mode spur avoidance
CN103907287B (zh) * 2011-10-25 2017-10-17 思睿逻辑国际半导体有限公司 异步采样率转换器
US9297825B2 (en) 2013-03-05 2016-03-29 Analog Devices, Inc. Tilt mode accelerometer with improved offset and noise performance
JP2015076804A (ja) * 2013-10-10 2015-04-20 セイコーエプソン株式会社 機能デバイス、電子機器、移動体、同期制御システム、機能デバイスの動作方法及び同期制御方法
JP6776854B2 (ja) 2016-12-05 2020-10-28 セイコーエプソン株式会社 電子機器、物理量検出装置、プログラム及びサンプリングレート変換方法
JP6844310B2 (ja) 2017-02-27 2021-03-17 セイコーエプソン株式会社 周波数比測定装置および物理量センサー
FR3087975B1 (fr) 2018-10-31 2021-12-03 Thales Sa Procede et systeme pour la transmission de donnees de maniere fiable

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040025590A1 (en) 2002-08-07 2004-02-12 Schaad Theo P. Triaxial acceleration sensor
JP2010212779A (ja) 2009-03-06 2010-09-24 Fujitsu Telecom Networks Ltd サンプリング周波数変換装置
WO2017207655A1 (en) 2016-05-31 2017-12-07 Octo Telematics S.P.A. Method and apparatus for sampling rate conversion of a stream of samples

Also Published As

Publication number Publication date
CN110411412B (zh) 2022-12-16
US11187716B2 (en) 2021-11-30
US20190331708A1 (en) 2019-10-31
JP2019191069A (ja) 2019-10-31
CN110411412A (zh) 2019-11-05

Similar Documents

Publication Publication Date Title
US11219122B2 (en) Sensor unit and structural health monitoring
CN110411413B (zh) 重采样电路、物理量传感器单元以及惯性测量装置
JP7234505B2 (ja) 振動整流誤差補正回路、物理量センサーモジュール、構造物監視装置及び振動整流誤差補正回路の補正値調整方法
US11204244B2 (en) Sensor unit and structural health monitoring
US11095302B2 (en) Frequency delta sigma modulation signal output circuit, physical quantity sensor module, and structure monitoring device
JP7040253B2 (ja) 物理量センサーモジュール、傾斜計、慣性計測装置、構造物監視装置、及び移動体
JP7139675B2 (ja) リサンプリング回路、物理量センサーユニット、慣性計測装置及び構造物監視装置
US10693465B2 (en) Count value generation circuit, physical quantity sensor module, and structure monitoring device
JP2011145278A (ja) 振動片、振動子、物理量センサー、および電子機器
US20240110960A1 (en) Sensor module
US12028092B2 (en) Frequency delta-sigma modulation signal output circuit and sensor module
JP2016017792A (ja) センサーモジュールおよび電子機器
JP2013160553A (ja) 物理量検出器、物理量検出デバイス、電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220822

R150 Certificate of patent or registration of utility model

Ref document number: 7139675

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150