JP6844310B2 - 周波数比測定装置および物理量センサー - Google Patents
周波数比測定装置および物理量センサー Download PDFInfo
- Publication number
- JP6844310B2 JP6844310B2 JP2017034711A JP2017034711A JP6844310B2 JP 6844310 B2 JP6844310 B2 JP 6844310B2 JP 2017034711 A JP2017034711 A JP 2017034711A JP 2017034711 A JP2017034711 A JP 2017034711A JP 6844310 B2 JP6844310 B2 JP 6844310B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- measured
- measuring device
- ratio measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Description
本発明は、周波数比測定装置および物理量センサーに関するものである。
基準信号（基準クロック）の周波数と被測定信号の周波数との比に対応する信号であるデルタシグマ変調信号を生成する周波数カウンターが知られている。
この周波数カウンターは、周波数デルタシグマ変調部（以下、「ＦＤＳＭ（Frequency Delta Sigma Modulator）」と言う）を有し、そのＦＤＳＭにより、基準信号と被測定信号との一方を用いて他方を周波数デルタシグマ変調し、デルタシグマ変調信号を生成し、出力する。例えば、特許文献１には、電気的に並列に接続された複数のＦＤＳＭを有する周波数カウンターが開示されている。
この周波数カウンターは、周波数デルタシグマ変調部（以下、「ＦＤＳＭ（Frequency Delta Sigma Modulator）」と言う）を有し、そのＦＤＳＭにより、基準信号と被測定信号との一方を用いて他方を周波数デルタシグマ変調し、デルタシグマ変調信号を生成し、出力する。例えば、特許文献１には、電気的に並列に接続された複数のＦＤＳＭを有する周波数カウンターが開示されている。
また、ＦＤＳＭの出力側には、ローパスフィルターが設けられている。このような構成により、ＦＤＳＭの特徴の１つであるノイズシェープ機能が発揮されること（ノイズシェープ効果）により、ノイズを高周波側にシフトすることができ、ローパスフィルターにより、ノイズ成分を低減することができ、精度を向上させることができる。
また、周波数カウンターにおいて、直接カウント方式とレシプロカルカウント方式とのそれぞれを実現しようとする場合、直接カウント方式では、基準信号と被測定信号のうち、基準信号を動作信号として用いる。また、レシプロカルカウント方式では、前記とは逆に、被測定信号を動作信号として用いる。また、基準信号の周波数と被測定信号の周波数とを比較し、基準信号の周波数の方が低い場合は、直接カウント方式を採用し、被測定信号の周波数の方が低い場合は、レシプロカルカウント方式を採用することで、分解能をより高くして計測を行うことができると考えられている。したがって、被測定信号と基準信号のうち、周波数が低い方の信号を動作信号として用いる方式を採用するのが一般的である。
従来のレシプロカルカウント方式の周波数カウンターは、基準信号に比べて低い周波数の被測定信号を動作信号として用いるので、消費電力を低減できるという利点を有している。
しかしながら、ローパスフィルターを被測定信号に同期させて駆動するので、ローパスフィルターの出力タイミングが、被測定信号の変動に起因して変化するという問題がある。また、被測定信号の周波数は低いので、ノイズシェープ効果を高めることが困難である。
しかしながら、ローパスフィルターを被測定信号に同期させて駆動するので、ローパスフィルターの出力タイミングが、被測定信号の変動に起因して変化するという問題がある。また、被測定信号の周波数は低いので、ノイズシェープ効果を高めることが困難である。
本発明の目的は、ノイズシェープ効果を高め、測定精度を向上させつつ、消費電力を低減でき、ローパスフィルターの出力タイミングを一定にすることができる周波数比測定装置および物理量センサーを提供することにある。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
本発明の周波数比測定装置は、被測定信号と、基準信号とに基づいて、前記被測定信号と前記基準信号との周波数比を測定する周波数比測定装置であって、
前記被測定信号に基づく動作信号を用いて前記基準信号を周波数デルタシグマ変調し、周波数デルタシグマ変調信号を生成する周波数デルタシグマ変調部と、
前記周波数デルタシグマ変調部の出力側に設けられたフィルターと、を備え、
前記フィルターは、前記基準信号に同期していることを特徴とする。
この発明によれば、レシプロカルカウント方式を採用しており、動作信号の周波数を基準信号の周波数よりも低くすることにより、消費電力を低減することができる。
また、被測定信号に比べ周波数が安定である基準信号に同期させてフィルターを駆動することにより、フィルターで所定の処理が行われた周波数デルタシグマ変調信号の出力タイミングの揺らぎを抑えることができ、測定精度を向上させることができる。
前記被測定信号に基づく動作信号を用いて前記基準信号を周波数デルタシグマ変調し、周波数デルタシグマ変調信号を生成する周波数デルタシグマ変調部と、
前記周波数デルタシグマ変調部の出力側に設けられたフィルターと、を備え、
前記フィルターは、前記基準信号に同期していることを特徴とする。
この発明によれば、レシプロカルカウント方式を採用しており、動作信号の周波数を基準信号の周波数よりも低くすることにより、消費電力を低減することができる。
また、被測定信号に比べ周波数が安定である基準信号に同期させてフィルターを駆動することにより、フィルターで所定の処理が行われた周波数デルタシグマ変調信号の出力タイミングの揺らぎを抑えることができ、測定精度を向上させることができる。
本発明の周波数比測定装置では、前記基準信号の周波数は、前記動作信号の周波数よりも高いことが好ましい。
これにより、被測定信号の変化に対してカウント値の変化が大きくなるため、測定精度を向上させることができる。
これにより、被測定信号の変化に対してカウント値の変化が大きくなるため、測定精度を向上させることができる。
本発明の周波数比測定装置では、前記動作信号は、前記被測定信号であることが好ましい。
これにより、被測定信号に基づいて動作信号を生成する回路を設ける場合に比べて、回路構成を簡素化することができる。
これにより、被測定信号に基づいて動作信号を生成する回路を設ける場合に比べて、回路構成を簡素化することができる。
本発明の周波数比測定装置では、前記動作信号は、前記被測定信号を前記基準信号でリサンプリングしたものであることが好ましい。
これにより、適確に周波数デルタシグマ変調部を動作させることができる。
これにより、適確に周波数デルタシグマ変調部を動作させることができる。
本発明の周波数比測定装置では、前記被測定信号の立ち上がりおよび立ち下がりを検出し、前記被測定信号の立ち上がりおよび立ち下がりに同期する第１の信号を生成する第１の信号生成部を有し、
前記動作信号は、前記第１の信号であることが好ましい。
これにより、被測定信号の周波数の２倍の周波数を有する動作信号を生成することができ、ノイズシェープ効果を高め、測定精度を向上させることができる。
前記動作信号は、前記第１の信号であることが好ましい。
これにより、被測定信号の周波数の２倍の周波数を有する動作信号を生成することができ、ノイズシェープ効果を高め、測定精度を向上させることができる。
本発明の周波数比測定装置では、前記被測定信号の立ち上がりおよび立ち下がりを検出し、前記被測定信号の立ち上がりおよび立ち下がりに同期する第１の信号を生成する第１の信号生成部を有し、
前記動作信号は、前記第１の信号を前記基準信号でリサンプリングしたものであることが好ましい。
これにより、被測定信号の周波数の２倍の周波数を有する動作信号を生成することができ、ノイズシェープ効果を高め、測定精度を向上させることができる。また、適確に周波数デルタシグマ変調部を動作させることができる。
前記動作信号は、前記第１の信号を前記基準信号でリサンプリングしたものであることが好ましい。
これにより、被測定信号の周波数の２倍の周波数を有する動作信号を生成することができ、ノイズシェープ効果を高め、測定精度を向上させることができる。また、適確に周波数デルタシグマ変調部を動作させることができる。
本発明の周波数比測定装置では、第２の信号生成部を有し、
前記第２の信号生成部が、入力信号の立ち上がりおよび立ち下がりを検出し、前記入力信号の立ち上がりおよび立ち下がりに同期する第２の信号を生成し、
前記基準信号は、前記第２の信号であることが好ましい。
これにより、基準信号の周波数を高くすることができ、これによって、ノイズシェープ効果を高め、測定精度を向上させることができる。
前記第２の信号生成部が、入力信号の立ち上がりおよび立ち下がりを検出し、前記入力信号の立ち上がりおよび立ち下がりに同期する第２の信号を生成し、
前記基準信号は、前記第２の信号であることが好ましい。
これにより、基準信号の周波数を高くすることができ、これによって、ノイズシェープ効果を高め、測定精度を向上させることができる。
本発明の周波数比測定装置では、前記周波数デルタシグマ変調信号に対してダウンサンプリングを行うデシメーション部を有することが好ましい。
これにより、目標のサンプリングタイミング（サンプリング周波数）を実現することができる。また、ダウンサンプリングにより動作速度を低下させることで、消費電力を低減することができる。
これにより、目標のサンプリングタイミング（サンプリング周波数）を実現することができる。また、ダウンサンプリングにより動作速度を低下させることで、消費電力を低減することができる。
本発明の周波数比測定装置では、前記フィルターは、前記デシメーション部を有することが好ましい。
これにより、フィルターとは別にデシメーション部を設ける必要がなく、回路構成を簡素化することができる。
これにより、フィルターとは別にデシメーション部を設ける必要がなく、回路構成を簡素化することができる。
本発明の周波数比測定装置では、前記デシメーション部は、前記基準信号を分周する分周器と、
前記分周器により分周された前記基準信号により、前記周波数デルタシグマ変調信号をラッチするラッチと、を有することが好ましい。
これにより、簡易にデシメーション部を構成することができる。
前記分周器により分周された前記基準信号により、前記周波数デルタシグマ変調信号をラッチするラッチと、を有することが好ましい。
これにより、簡易にデシメーション部を構成することができる。
本発明の周波数比測定装置では、前記ラッチは、前記フィルターの出力側に設けられていることが好ましい。
これにより、フィルターとは別にデシメーション部を設けることができ、設計の自由度を広くすることができる。
これにより、フィルターとは別にデシメーション部を設けることができ、設計の自由度を広くすることができる。
本発明の物理量センサーは、物理量を検出する検出部と、
前記検出部から出力された被測定信号が入力される本発明の周波数比測定装置と、を備えることを特徴とする。
この発明によれば、レシプロカルカウント方式を採用しており、動作信号の周波数を基準信号の周波数よりも低くすることにより、消費電力を低減することができる。
前記検出部から出力された被測定信号が入力される本発明の周波数比測定装置と、を備えることを特徴とする。
この発明によれば、レシプロカルカウント方式を採用しており、動作信号の周波数を基準信号の周波数よりも低くすることにより、消費電力を低減することができる。
また、被測定信号に比べ周波数が安定である基準信号に同期させてフィルターを駆動することにより、フィルターで所定の処理が行われた周波数デルタシグマ変調信号の出力タイミングの揺らぎを抑えることができ、測定精度を向上させることができる。
以下、本発明の周波数比測定装置および物理量センサーを添付図面に示す実施形態に基づいて詳細に説明する。
＜第１実施形態＞
図１は、本発明の周波数比測定装置の第１実施形態を示すブロック図である。
なお、以下の説明では、信号のレベルが「ロー（Ｌｏｗ）」の場合を「０」、信号のレベルが「ハイ（Ｈｉｇｈ）」の場合を「１」とも言う。
＜第１実施形態＞
図１は、本発明の周波数比測定装置の第１実施形態を示すブロック図である。
なお、以下の説明では、信号のレベルが「ロー（Ｌｏｗ）」の場合を「０」、信号のレベルが「ハイ（Ｈｉｇｈ）」の場合を「１」とも言う。
まず、周波数比測定装置１の概要について説明し、その後で、具体的に説明する。
図１に示す周波数比測定装置１は、被測定信号と、基準信号とに基づいて、被測定信号と基準信号との周波数比を測定する装置である。周波数比測定装置１は、被測定信号に基づく動作信号を用いて基準信号を周波数デルタシグマ変調し、周波数デルタシグマ変調信号を生成する周波数デルタシグマ変調部２と、周波数デルタシグマ変調部２の出力側に設けられたフィルターの１例であるローパスフィルター３とを備えている。また、ローパスフィルター３（フィルター）は、基準信号に同期している。
図１に示す周波数比測定装置１は、被測定信号と、基準信号とに基づいて、被測定信号と基準信号との周波数比を測定する装置である。周波数比測定装置１は、被測定信号に基づく動作信号を用いて基準信号を周波数デルタシグマ変調し、周波数デルタシグマ変調信号を生成する周波数デルタシグマ変調部２と、周波数デルタシグマ変調部２の出力側に設けられたフィルターの１例であるローパスフィルター３とを備えている。また、ローパスフィルター３（フィルター）は、基準信号に同期している。
被測定信号に基づく動作信号とは、被測定信号と相関のある信号であり、被測定信号に基づく動作信号には、被測定信号自体も含まれる。
また、被測定信号とは、周波数（周波数比）を計測する対象となる信号である。例えば、後述する加速度センサー１００（図７、図８参照）では、被測定信号は、加速度センサー１００の検出部２００から出力される信号であり、その被測定信号の周波数は、加速度に対応している。
また、周波数デルタシグマ変調部２の動作信号とは、周波数デルタシグマ変調部２の動作のタイミングを与えるために用いられる信号である。
また、被測定信号とは、周波数（周波数比）を計測する対象となる信号である。例えば、後述する加速度センサー１００（図７、図８参照）では、被測定信号は、加速度センサー１００の検出部２００から出力される信号であり、その被測定信号の周波数は、加速度に対応している。
また、周波数デルタシグマ変調部２の動作信号とは、周波数デルタシグマ変調部２の動作のタイミングを与えるために用いられる信号である。
この周波数比測定装置１によれば、レシプロカルカウント方式を採用して動作信号の周波数を基準信号の周波数よりも低くすることにより、消費電力を低減することができる。また、被測定信号に比べ周波数が安定である基準信号に同期させてローパスフィルター３を駆動することにより、ローパスフィルター３で所定の処理が行われた周波数デルタシグマ変調信号の出力タイミングの揺らぎを抑えることができ、測定精度を向上させることができる。以下、具体的に説明する。
図１に示す周波数比測定装置１は、周波数が既知である基準信号（基準クロック）の周波数と被測定信号の周波数との比（周波数比）に対応する値（または前記値を生成するために用いられる値）であるカウント値（カウント値を示す信号）を生成する装置（回路）である。すなわち、周波数比測定装置１の測定値（出力）が前記カウント値である。また、周波数比測定装置１では、レシプロカルカウント方式を採用している。
図１に示すように、周波数比測定装置１は、周波数デルタシグマ変調部２（以下、「ＦＤＳＭ（Frequency Delta Sigma Modulator）」と言う）と、フィルターの１例であるローパスフィルター３とを備えている。ＦＤＳＭ２の出力側（後段）に、ローパスフィルター３が接続されている。
図１に示すように、周波数比測定装置１は、周波数デルタシグマ変調部２（以下、「ＦＤＳＭ（Frequency Delta Sigma Modulator）」と言う）と、フィルターの１例であるローパスフィルター３とを備えている。ＦＤＳＭ２の出力側（後段）に、ローパスフィルター３が接続されている。
また、被測定信号および周波数が既知である基準信号（基準クロック）は、それぞれ、ＦＤＳＭ２に入力されている。この場合、基準信号は、ＦＤＳＭ２のカウンター２１の入力端子に入力されている。また、被測定信号は、ＦＤＳＭ２の第１ラッチ２２のクロック入力端子および第２ラッチ２３のクロック入力端子に入力されている。すなわち、ＦＤＳＭ２の動作信号（動作クロック）は、被測定信号である。被測定信号をそのまま動作信号として用いることにより、被測定信号に基づいて動作信号を生成する回路を設ける場合に比べて、回路構成を簡素化することができる。なお、ＦＤＳＭ２の動作信号としては、被測定信号と相関のある信号（被測定信号に基づく信号）であれば、被測定信号そのものでなくてもよい。
また、基準信号は、ローパスフィルター３のクロック入力端子に入力されている。すなわち、ローパスフィルター３の動作信号は、基準信号である。被測定信号に比べ周波数が安定である基準信号に同期させてローパスフィルター３を駆動することにより、ローパスフィルター３で所定の処理が行われた周波数デルタシグマ変調信号の出力タイミングの揺らぎを抑えることができ、測定精度を向上させることができる。
また、被測定信号（動作信号）の周波数と基準信号の周波数の大小関係については、基準信号の周波数は、被測定信号（動作信号）の周波数よりも高いことが好ましい。本実施形態では、基準信号の周波数は、被測定信号の周波数より高く設定されている。これにより、被測定信号の変化に対してカウント値の変化が大きくなるため、測定精度を向上させることができる。また、ＦＤＳＭ２の動作信号として、低い周波数の被測定信号を用いることにより、消費電力を低減することができる。
また、ＦＤＳＭ２は、動作信号である被測定信号に基づいて（動作信号を用いて）、基準信号を周波数デルタシグマ変調し、周波数デルタシグマ変調信号を生成する機能を有している。
ＦＤＳＭ２としては、例えば、出力信号をビットストリーム形式で出力するＦＤＳＭ（以下、「ビットストリーム構成のＦＤＳＭ（ビットストリーム型ＦＤＳＭ）」とも言う）、出力信号をデータストリーム形式で出力するＦＤＳＭ（以下、「データストリーム構成のＦＤＳＭ（データストリーム型ＦＤＳＭ）」とも言う）等を用いることができる。
ビットストリーム構成のＦＤＳＭを用いる場合は、他の信号処理回路を簡素化することができる。また、データストリーム構成のＦＤＳＭを用いる場合は、周波数変動が大きい場合にも対応することができる。本実施形態では、代表的に、データストリーム構成のＦＤＳＭを例に挙げて説明を行う。
ＦＤＳＭ２としては、例えば、出力信号をビットストリーム形式で出力するＦＤＳＭ（以下、「ビットストリーム構成のＦＤＳＭ（ビットストリーム型ＦＤＳＭ）」とも言う）、出力信号をデータストリーム形式で出力するＦＤＳＭ（以下、「データストリーム構成のＦＤＳＭ（データストリーム型ＦＤＳＭ）」とも言う）等を用いることができる。
ビットストリーム構成のＦＤＳＭを用いる場合は、他の信号処理回路を簡素化することができる。また、データストリーム構成のＦＤＳＭを用いる場合は、周波数変動が大きい場合にも対応することができる。本実施形態では、代表的に、データストリーム構成のＦＤＳＭを例に挙げて説明を行う。
ＦＤＳＭ２は、基準信号の立ち上がりエッジをカウントしてカウント値を示すカウントデータＤｃを出力するカウンター２１と、被測定信号の立ち上がりエッジに同期してカウントデータＤｃをラッチして第１データＤ１を出力する第１ラッチ２２と、被測定信号の立ち上がりエッジに同期して第１データＤ１をラッチして第２データＤ２を出力する第２ラッチ２３と、第１データＤ１から第２データＤ２を減算して出力データＯＵＴを生成する減算器２４とを備える。カウンター２１としては、例えば、アップカウンター等を用いることができる。また、第１ラッチ２２および第２ラッチ２３は、例えばＤフリップフロップ回路等で構成される。
この例のＦＤＳＭ２は、１次の周波数デルタシグマ変調器とも呼ばれ、基準信号のカウント値を被測定信号により２回ラッチしており、被測定信号の立ち上がりエッジをトリガーとして基準信号のカウント値を順次保持する。この例では、立ち上がりエッジでラッチ動作を行う場合を想定しているが、立ち下りエッジもしくは立ち上がり立ち下りエッジの両方でラッチ動作を行ってもよい。また減算器２４は保持されている２つのカウント値の差分を演算することで被測定信号が１周期推移する間に観測される基準信号のカウント値の増分を時間経過と共に不感期間無く出力する。被測定信号の周波数をｆｘ、基準信号の周波数をｆｃとしたとき、周波数の比はｆｃ／ｆｘとなる。ＦＤＳＭ２は、周波数の比を示す周波数デルタシグマ変調信号をデジタル信号列として出力するものである。
このデジタル信号列は、データ列・データストリームと呼ばれる。なお、ビットストリーム構成のＦＤＳＭの場合は、１ビットで表されるデジタル信号列は、ビット列・ビットストリームと呼ばれる。
このようにＦＤＳＭ２を低い周波数の被測定信号で駆動すること、すなわち、低い周波数の被測定信号を用いて基準信号を周波数デルタシグマ変調することにより、消費電力を低減することができる。
このようにＦＤＳＭ２を低い周波数の被測定信号で駆動すること、すなわち、低い周波数の被測定信号を用いて基準信号を周波数デルタシグマ変調することにより、消費電力を低減することができる。
また、周波数比測定装置１は、周波数デルタシグマ変調部２の出力側にローパスフィルター３を有している。
このローパスフィルター３により、所定のカットオフ周波数（遮断周波数）以上の周波数成分が遮断または低減される。これにより、ＦＤＳＭ２から出力される信号に含まれるノイズ成分を除去または低減することができる。詳細に説明すると、まず、ＦＤＳＭ２の特徴の１つであるノイズシェープ機能が発揮されること（ノイズシェープ効果）により、ノイズを高周波側にシフトすることができる。そして、ローパスフィルター３により、ノイズ成分を低減することができ、測定精度を向上させることができる。
ローパスフィルター３としては、特に限定されず、例えば、一般的なローパスフィルターや、ラグリードフィルター、ラグフィルター、移動平均フィルター等が挙げられ、これらを組み合わせて用いてもよい。また、フィルターとしては、ローパスフィルター３に限らず、他の機能を有するフィルターを用いてもよい。
このローパスフィルター３により、所定のカットオフ周波数（遮断周波数）以上の周波数成分が遮断または低減される。これにより、ＦＤＳＭ２から出力される信号に含まれるノイズ成分を除去または低減することができる。詳細に説明すると、まず、ＦＤＳＭ２の特徴の１つであるノイズシェープ機能が発揮されること（ノイズシェープ効果）により、ノイズを高周波側にシフトすることができる。そして、ローパスフィルター３により、ノイズ成分を低減することができ、測定精度を向上させることができる。
ローパスフィルター３としては、特に限定されず、例えば、一般的なローパスフィルターや、ラグリードフィルター、ラグフィルター、移動平均フィルター等が挙げられ、これらを組み合わせて用いてもよい。また、フィルターとしては、ローパスフィルター３に限らず、他の機能を有するフィルターを用いてもよい。
また、周波数比測定装置１では、ローパスフィルター３は、基準信号に同期している。本実施形態では、ローパスフィルター３の動作信号として、基準信号を用いる。すなわち、ローパスフィルター３を基準信号で駆動する。
このようにローパスフィルター３を高い周波数の基準信号で駆動することにより、ノイズシェープ効果を高めることができ、これによって、測定精度を向上させることができる。
このようにローパスフィルター３を高い周波数の基準信号で駆動することにより、ノイズシェープ効果を高めることができ、これによって、測定精度を向上させることができる。
次に、周波数比測定装置１の動作について説明する。
図１に示すように、周波数比測定装置１のＦＤＳＭ２には、被測定信号および基準信号が入力される。また、ローパスフィルター３のクロック入力端子には、基準信号が入力される。
ＦＤＳＭ２では、前述した所定の処理が行われ、周波数デルタシグマ変調信号が生成される。
周波数デルタシグマ変調信号は、ローパスフィルター３で所定の処理が行われ、ローパスフィルター３から出力される。ローパスフィルター３は、基準信号で駆動される。
図１に示すように、周波数比測定装置１のＦＤＳＭ２には、被測定信号および基準信号が入力される。また、ローパスフィルター３のクロック入力端子には、基準信号が入力される。
ＦＤＳＭ２では、前述した所定の処理が行われ、周波数デルタシグマ変調信号が生成される。
周波数デルタシグマ変調信号は、ローパスフィルター３で所定の処理が行われ、ローパスフィルター３から出力される。ローパスフィルター３は、基準信号で駆動される。
このような周波数比測定装置１は、前述した各部に対応する機能を実現するハードウェアで構成することが可能である。また、周波数比測定装置１は、前述した各部に対応する機能を実現するプログラムやモジュール等により、ソフトウェア的に構成することも可能である。また、周波数比測定装置１は、前述した各部に対応する機能を実現するハードウェアとソフトウェアとを組み合わせて構成することも可能である。
以上説明したように、周波数比測定装置１によれば、消費電力を低減することができ、また、被測定信号の変化に対してカウント値の変化が大きくなるため、測定精度を向上させることができる。
また、基準信号の周波数は一定であるので、ローパスフィルター３から周波数デルタシグマ変調信号を一定のタイミングで出力することができる。
また、基準信号の周波数は一定であるので、ローパスフィルター３から周波数デルタシグマ変調信号を一定のタイミングで出力することができる。
なお、本実施形態では、ＦＤＳＭ２が１つ設けられているが、これに限らず、例えば、ＦＤＳＭ２を複数設けてもよい。この場合は、例えば、各ＦＤＳＭ２は、電気的に並列に接続され、また、被測定信号について、各ＦＤＳＭ２に互いに位相の異なる被測定信号が入力される。または、基準信号について、各ＦＤＳＭ２に互いに位相の異なる基準信号が入力されるように構成してもよい。または、被測定信号について、各ＦＤＳＭ２に互いに位相の異なる被測定信号が入力され、基準信号について、各ＦＤＳＭ２に互いに位相の異なる基準信号が入力されるように構成してもよい。これにより、各ＦＤＳＭ２の出力信号に重畳されるアイドルトーンを時間的に分散させることができる。すなわち、アイドルトーン等の量子化雑音の影響を抑制することができ、測定精度を向上させることができる。
＜第２実施形態＞
図２は、本発明の周波数比測定装置の第２実施形態を示すブロック図である。
以下、第２実施形態について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
図２は、本発明の周波数比測定装置の第２実施形態を示すブロック図である。
以下、第２実施形態について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
図２に示すように、第２実施形態の周波数比測定装置１は、ＦＤＳＭ２と、ラッチ４と、ローパスフィルター３と、ラッチ５とを備えている。ＦＤＳＭ２の出力側にラッチ４が接続され、ラッチ４の出力側にローパスフィルター３が接続されている。また、ラッチ４、５としては、それぞれ、例えば、Ｄラッチ等を用いることができる。ラッチ４、５を設けることにより、それぞれで、被測定信号を基準信号に同期させることができ、動作を安定させることができる。
また、ラッチ５の出力端子は、ＦＤＳＭ２の第１ラッチ２２のクロック入力端子および第２ラッチ２３のクロック入力端子に接続されている。
また、ラッチ５の出力端子は、ＦＤＳＭ２の第１ラッチ２２のクロック入力端子および第２ラッチ２３のクロック入力端子に接続されている。
また、基準信号は、ＦＤＳＭ２のカウンター２１の入力端子に入力されている。また、被測定信号は、ラッチ５の入力端子に入力され、ラッチ５から出力される信号は、ＦＤＳＭ２の第１ラッチ２２のクロック入力端子および第２ラッチ２３のクロック入力端子に入力されている。
また、基準信号は、ラッチ５のクロック入力端子、ラッチ４のクロック入力端子およびローパスフィルター３のクロック入力端子に入力されている。
このように、ＦＤＳＭ２の動作信号は、被測定信号を基準信号でリサンプリングしたものである。具体的には、ラッチ５は、基準信号の立ち上がりエッジに同期して被測定信号をラッチし、出力する。ＦＤＳＭ２の動作信号は、このラッチ５から出力される信号である。これにより、適確にＦＤＳＭ２を動作させることができる。
また、基準信号は、ラッチ５のクロック入力端子、ラッチ４のクロック入力端子およびローパスフィルター３のクロック入力端子に入力されている。
このように、ＦＤＳＭ２の動作信号は、被測定信号を基準信号でリサンプリングしたものである。具体的には、ラッチ５は、基準信号の立ち上がりエッジに同期して被測定信号をラッチし、出力する。ＦＤＳＭ２の動作信号は、このラッチ５から出力される信号である。これにより、適確にＦＤＳＭ２を動作させることができる。
次に、周波数比測定装置１の動作について説明する。
図２に示すように、周波数比測定装置１のＦＤＳＭ２のカウンター２１の入力端子、ラッチ５のクロック入力端子、ラッチ４のクロック入力端子、ローパスフィルター３のクロック入力端子には、それぞれ、基準信号が入力される。また、ラッチ５の入力端子には、被測定信号が入力される。
図２に示すように、周波数比測定装置１のＦＤＳＭ２のカウンター２１の入力端子、ラッチ５のクロック入力端子、ラッチ４のクロック入力端子、ローパスフィルター３のクロック入力端子には、それぞれ、基準信号が入力される。また、ラッチ５の入力端子には、被測定信号が入力される。
ラッチ５は、基準信号の立ち上がりエッジに同期して被測定信号をラッチし、出力する。ラッチ５から出力された信号は、ＦＤＳＭ２の第１ラッチ２２のクロック入力端子および第２ラッチ２３のクロック入力端子に入力され、ＦＤＳＭ２では、前述した所定の処理が行われ、周波数デルタシグマ変調信号が生成される。
ラッチ４は、基準信号の立ち上がりエッジに同期して周波数デルタシグマ変調信号をラッチし、出力する。ラッチ４から出力された信号は、ローパスフィルター３で所定の処理が行われ、ローパスフィルター３から出力される。ローパスフィルター３は、基準信号で駆動される。
ラッチ４は、基準信号の立ち上がりエッジに同期して周波数デルタシグマ変調信号をラッチし、出力する。ラッチ４から出力された信号は、ローパスフィルター３で所定の処理が行われ、ローパスフィルター３から出力される。ローパスフィルター３は、基準信号で駆動される。
以上のような第２実施形態によっても、前述した実施形態と同様の効果を発揮することができる。
なお、第２実施形態では、ラッチ４、５のいずれか一方、または両方を省略してもよい。同様に、後述する第３〜第６実施形態でも、ラッチ４、５のいずれか一方、または両方を省略してもよい。
なお、第２実施形態では、ラッチ４、５のいずれか一方、または両方を省略してもよい。同様に、後述する第３〜第６実施形態でも、ラッチ４、５のいずれか一方、または両方を省略してもよい。
＜第３実施形態＞
図３は、本発明の周波数比測定装置の第３実施形態を示すブロック図である。
以下、第３実施形態について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第３実施形態は、主として、さらにエッジ検出部６を有すること以外は前記第２実施形態と同様である。
図３は、本発明の周波数比測定装置の第３実施形態を示すブロック図である。
以下、第３実施形態について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第３実施形態は、主として、さらにエッジ検出部６を有すること以外は前記第２実施形態と同様である。
まず、周波数比測定装置１の概要について説明し、その後で、具体的に説明する。
図３に示すように、第３実施形態の周波数比測定装置１は、被測定信号の立ち上がりおよび立ち下がりを検出し、被測定信号の立ち上がりおよび立ち下がりに同期するパルス信号（第１の信号）を生成する第１の信号生成部の１例であるエッジ検出部６を有している。ＦＤＳＭ２の動作信号は、パルス信号（第１の信号）を基準信号でリサンプリングしたものである。
これにより、被測定信号の周波数の２倍の周波数を有する動作信号を生成することができ、ノイズシェープ効果を高め、測定精度を向上させることができる。また、適確にＦＤＳＭ２を動作させることができる。以下、具体的に説明する。
図３に示すように、第３実施形態の周波数比測定装置１は、被測定信号の立ち上がりおよび立ち下がりを検出し、被測定信号の立ち上がりおよび立ち下がりに同期するパルス信号（第１の信号）を生成する第１の信号生成部の１例であるエッジ検出部６を有している。ＦＤＳＭ２の動作信号は、パルス信号（第１の信号）を基準信号でリサンプリングしたものである。
これにより、被測定信号の周波数の２倍の周波数を有する動作信号を生成することができ、ノイズシェープ効果を高め、測定精度を向上させることができる。また、適確にＦＤＳＭ２を動作させることができる。以下、具体的に説明する。
図３に示すように、第３実施形態の周波数比測定装置１では、エッジ検出部６の出力側にラッチ５が接続されている。すなわち、エッジ検出部６の出力端子は、ラッチ５の入力端子に接続されている。
エッジ検出部６は、遅延素子６１と、排他的論理和回路６２とを有している。遅延素子６１の出力端子は、排他的論理和回路６２の一方の入力端子に接続されている。また、遅延素子６１としては、本実施形態では、バッファーが用いられている。
エッジ検出部６は、遅延素子６１と、排他的論理和回路６２とを有している。遅延素子６１の出力端子は、排他的論理和回路６２の一方の入力端子に接続されている。また、遅延素子６１としては、本実施形態では、バッファーが用いられている。
また、基準信号は、ＦＤＳＭ２のカウンター２１の入力端子に入力されている。また、被測定信号は、エッジ検出部６の入力端子に入力されている。すなわち、被測定信号は、エッジ検出部６の排他的論理和回路６２の一方の入力端子に接続されている遅延素子６１の入力端子と、排他的論理和回路６２の他方の入力端子とに、それぞれ、入力されている。そして、エッジ検出部６から出力される信号（パルス信号）は、ラッチ５の入力端子に入力され、ラッチ５から出力される信号は、ＦＤＳＭ２の第１ラッチ２２のクロック入力端子および第２ラッチ２３のクロック入力端子に入力されている。
また、基準信号は、ラッチ５のクロック入力端子、ラッチ４のクロック入力端子およびローパスフィルター３のクロック入力端子に入力されている。
また、基準信号は、ラッチ５のクロック入力端子、ラッチ４のクロック入力端子およびローパスフィルター３のクロック入力端子に入力されている。
このように、ＦＤＳＭ２の動作信号は、エッジ検出部６から出力される信号を基準信号でリサンプリングしたものである。具体的には、エッジ検出部６では、被測定信号の立ち上がりエッジおよび立ち下がりエッジが検出される。すなわち、エッジ検出部６は、被測定信号の立ち上がりエッジに同期したパルスおよび被測定信号の立ち下がりエッジに同期したパルスを有するパルス信号を出力する。ラッチ５は、基準信号の立ち上がりエッジに同期してパルス信号をラッチし、出力する。ＦＤＳＭ２の動作信号は、このラッチ５から出力される信号である。これにより、被測定信号の周波数の２倍の周波数を有する信号をＦＤＳＭ２の動作信号として用いることができ、ノイズシェープ効果を高め、測定精度を向上させることができる。
なお、ラッチ５は省略することが可能であり、ラッチ５を省略した場合は、ＦＤＳＭ２の動作信号は、エッジ検出部６から出力される信号である。
なお、ラッチ５は省略することが可能であり、ラッチ５を省略した場合は、ＦＤＳＭ２の動作信号は、エッジ検出部６から出力される信号である。
次に、周波数比測定装置１の動作について説明する。
図３に示すように、周波数比測定装置１のＦＤＳＭ２のカウンター２１の入力端子、ラッチ５のクロック入力端子、ラッチ４のクロック入力端子、ローパスフィルター３のクロック入力端子には、それぞれ、基準信号が入力される。また、エッジ検出部６の入力端子には、被測定信号が入力される。
エッジ検出部６は、被測定信号の立ち上がりエッジに同期したパルスおよび被測定信号の立ち下がりエッジに同期したパルスを有するパルス信号を出力する。このパルス信号は、ラッチ５の入力端子に入力される。
図３に示すように、周波数比測定装置１のＦＤＳＭ２のカウンター２１の入力端子、ラッチ５のクロック入力端子、ラッチ４のクロック入力端子、ローパスフィルター３のクロック入力端子には、それぞれ、基準信号が入力される。また、エッジ検出部６の入力端子には、被測定信号が入力される。
エッジ検出部６は、被測定信号の立ち上がりエッジに同期したパルスおよび被測定信号の立ち下がりエッジに同期したパルスを有するパルス信号を出力する。このパルス信号は、ラッチ５の入力端子に入力される。
ラッチ５は、基準信号の立ち上がりエッジに同期してパルス信号をラッチし、出力する。ラッチ５から出力された信号は、ＦＤＳＭ２の第１ラッチ２２のクロック入力端子および第２ラッチ２３のクロック入力端子に入力され、ＦＤＳＭ２では、前述した所定の処理が行われ、周波数デルタシグマ変調信号が生成される。
ラッチ４は、基準信号の立ち上がりエッジに同期して周波数デルタシグマ変調信号をラッチし、出力する。ラッチ４から出力された信号は、ローパスフィルター３で所定の処理が行われ、ローパスフィルター３から出力される。ローパスフィルター３は、基準信号で駆動される。
ラッチ４は、基準信号の立ち上がりエッジに同期して周波数デルタシグマ変調信号をラッチし、出力する。ラッチ４から出力された信号は、ローパスフィルター３で所定の処理が行われ、ローパスフィルター３から出力される。ローパスフィルター３は、基準信号で駆動される。
以上のような第３実施形態によっても、前述した実施形態と同様の効果を発揮することができる。
また、前述したように、ラッチ５は省略可能であり、ラッチ５を省略した場合は、第３実施形態の周波数比測定装置１は、被測定信号の立ち上がりおよび立ち下がりを検出し、被測定信号の立ち上がりおよび立ち下がりに同期するパルス信号（第１の信号）を生成する第１の信号生成部の１例であるエッジ検出部６を有することとなる。この場合、ＦＤＳＭ２の動作信号は、パルス信号（第１の信号）である。これにより、被測定信号の周波数の２倍の周波数を有する動作信号を生成することができ、ノイズシェープ効果を高め、測定精度を向上させることができる。
また、前述したように、ラッチ５は省略可能であり、ラッチ５を省略した場合は、第３実施形態の周波数比測定装置１は、被測定信号の立ち上がりおよび立ち下がりを検出し、被測定信号の立ち上がりおよび立ち下がりに同期するパルス信号（第１の信号）を生成する第１の信号生成部の１例であるエッジ検出部６を有することとなる。この場合、ＦＤＳＭ２の動作信号は、パルス信号（第１の信号）である。これにより、被測定信号の周波数の２倍の周波数を有する動作信号を生成することができ、ノイズシェープ効果を高め、測定精度を向上させることができる。
＜第４実施形態＞
図４は、本発明の周波数比測定装置の第４実施形態を示すブロック図である。
以下、第４実施形態について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第４実施形態は、主として、エッジ検出部６を、ラッチ５の入力側（前段）に代えて、ＦＤＳＭ２のカウンター２１の入力側に設けたこと以外は前記第３実施形態と同様である。
図４は、本発明の周波数比測定装置の第４実施形態を示すブロック図である。
以下、第４実施形態について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第４実施形態は、主として、エッジ検出部６を、ラッチ５の入力側（前段）に代えて、ＦＤＳＭ２のカウンター２１の入力側に設けたこと以外は前記第３実施形態と同様である。
まず、周波数比測定装置１の概要について説明し、その後で、具体的に説明する。
図４に示すように、第４実施形態の周波数比測定装置１は、第２の信号生成部の１例であるエッジ検出部６を有している。エッジ検出部６は、元信号（入力信号）の立ち上がりおよび立ち下がりを検出し、元信号（入力信号）の立ち上がりおよび立ち下がりに同期するパルス信号（第２の信号）を生成する。そして、本実施形態では、基準信号は、パルス信号（第２の信号）である。また、元信号（入力信号）は、基準信号を生成するために用いられる信号である。
これにより、被測定信号の変化に対してカウント値の変化が大きくなるため、測定精度を向上させることができる。以下、具体的に説明する。
図４に示すように、第４実施形態の周波数比測定装置１は、第２の信号生成部の１例であるエッジ検出部６を有している。エッジ検出部６は、元信号（入力信号）の立ち上がりおよび立ち下がりを検出し、元信号（入力信号）の立ち上がりおよび立ち下がりに同期するパルス信号（第２の信号）を生成する。そして、本実施形態では、基準信号は、パルス信号（第２の信号）である。また、元信号（入力信号）は、基準信号を生成するために用いられる信号である。
これにより、被測定信号の変化に対してカウント値の変化が大きくなるため、測定精度を向上させることができる。以下、具体的に説明する。
図４に示すように、第４実施形態の周波数比測定装置１では、基準信号の生成に用いられる元信号は、エッジ検出部６の入力端子に入力されている。すなわち、元信号は、エッジ検出部６の排他的論理和回路６２の一方の入力端子に接続されている遅延素子６１の入力端子と、排他的論理和回路６２の他方の入力端子とに、それぞれ、入力されている。
エッジ検出部６では、元信号の立ち上がりエッジおよび立ち下がりエッジが検出される。すなわち、エッジ検出部６は、元信号の立ち上がりエッジに同期したパルスおよび元信号の立ち下がりエッジに同期したパルスを有するパルス信号を出力する。このパルス信号は、基準信号である。
エッジ検出部６では、元信号の立ち上がりエッジおよび立ち下がりエッジが検出される。すなわち、エッジ検出部６は、元信号の立ち上がりエッジに同期したパルスおよび元信号の立ち下がりエッジに同期したパルスを有するパルス信号を出力する。このパルス信号は、基準信号である。
エッジ検出部６から出力される基準信号（パルス信号）は、ＦＤＳＭ２のカウンター２１の入力端子、ラッチ５のクロック入力端子、ラッチ４のクロック入力端子およびローパスフィルター３のクロック入力端子に入力されている。
また、被測定信号は、ラッチ５の入力端子に入力され、ラッチ５から出力される信号は、ＦＤＳＭ２の第１ラッチ２２のクロック入力端子および第２ラッチ２３のクロック入力端子に入力されている。
また、被測定信号は、ラッチ５の入力端子に入力され、ラッチ５から出力される信号は、ＦＤＳＭ２の第１ラッチ２２のクロック入力端子および第２ラッチ２３のクロック入力端子に入力されている。
このように、ＦＤＳＭ２の動作信号は、被測定信号を基準信号（パルス信号）でリサンプリングしたものである。具体的には、ラッチ５は、基準信号の立ち上がりエッジに同期して被測定信号をラッチし、出力する。ＦＤＳＭ２の動作信号は、このラッチ５から出力される信号である。
また、エッジ検出部６を設けることにより、元信号の周波数の２倍の周波数を有する基準信号を生成することができる。このような高い周波数の基準信号を用いることにより、被測定信号の変化に対してカウント値の変化が大きくなるため、測定精度を向上させることができる。
以上のような第４実施形態によっても、前述した実施形態と同様の効果を発揮することができる。
また、エッジ検出部６を設けることにより、元信号の周波数の２倍の周波数を有する基準信号を生成することができる。このような高い周波数の基準信号を用いることにより、被測定信号の変化に対してカウント値の変化が大きくなるため、測定精度を向上させることができる。
以上のような第４実施形態によっても、前述した実施形態と同様の効果を発揮することができる。
＜第５実施形態＞
図５は、本発明の周波数比測定装置の第５実施形態を示すブロック図である。
以下、第５実施形態について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第５実施形態は、主として、さらにデシメーション部７を有すること以外は前記第２実施形態と同様である。
図５は、本発明の周波数比測定装置の第５実施形態を示すブロック図である。
以下、第５実施形態について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第５実施形態は、主として、さらにデシメーション部７を有すること以外は前記第２実施形態と同様である。
図５に示すように、第５実施形態の周波数比測定装置１は、さらに、周波数デルタシグマ変調信号に対してダウンサンプリング（間引き処理）を行うデシメーション部７を有している。このデシメーション部７は、ローパスフィルター３の出力側に接続されている。このデシメーション部７により、目標のサンプリングタイミング（サンプリング周波数）を実現することができる。また、ダウンサンプリングにより動作速度を低下させることで、消費電力を低減することができる。
また、デシメーション部７は、基準信号を分周する分周器７１と、分周器７１により分周された基準信号により、周波数デルタシグマ変調信号をラッチするラッチ７２とを有している。また、分周器７１の出力端子は、ラッチ７２のクロック入力端子に接続されている。これにより、簡易にデシメーション部７を構成することができる。
また、分周器７１の分周比は、特に限定されず、諸条件に応じて適宜設定される。また、ラッチ７２としては、例えば、Ｄラッチ等を用いることができる。
また、ラッチ７２は、ローパスフィルター３（フィルター）の出力側に設けられている。すなわち、ローパスフィルター３の出力端子は、ラッチ７２の入力端子に接続されている。このようにローパスフィルター３とは別にデシメーション部７を設けることにより、設計の自由度を広くすることができる。
また、分周器７１の分周比は、特に限定されず、諸条件に応じて適宜設定される。また、ラッチ７２としては、例えば、Ｄラッチ等を用いることができる。
また、ラッチ７２は、ローパスフィルター３（フィルター）の出力側に設けられている。すなわち、ローパスフィルター３の出力端子は、ラッチ７２の入力端子に接続されている。このようにローパスフィルター３とは別にデシメーション部７を設けることにより、設計の自由度を広くすることができる。
また、基準信号は、ＦＤＳＭ２のカウンター２１の入力端子に入力されている。また、被測定信号は、ラッチ５の入力端子に入力され、ラッチ５から出力される信号は、ＦＤＳＭ２の第１ラッチ２２のクロック入力端子および第２ラッチ２３のクロック入力端子に入力されている。
また、基準信号は、ラッチ５のクロック入力端子、ラッチ４のクロック入力端子、ローパスフィルター３のクロック入力端子およびデシメーション部７の分周器７１の入力端子に入力されている。
また、基準信号は、ラッチ５のクロック入力端子、ラッチ４のクロック入力端子、ローパスフィルター３のクロック入力端子およびデシメーション部７の分周器７１の入力端子に入力されている。
次に、周波数比測定装置１の動作について説明する。
周波数比測定装置１の動作は、ローパスフィルター３までは、第２実施形態と同様であり、ローパスフィルター３から出力された周波数デルタシグマ変調信号は、デシメーション部７に入力される。
周波数比測定装置１の動作は、ローパスフィルター３までは、第２実施形態と同様であり、ローパスフィルター３から出力された周波数デルタシグマ変調信号は、デシメーション部７に入力される。
デシメーション部７では、分周器７１は、基準信号を分周し、その分周された基準信号は、ラッチ７２のクロック入力端子に入力される。ラッチ７２は、分周された基準信号の立ち上がりエッジに同期してローパスフィルター３から出力された周波数デルタシグマ変調信号をラッチし、出力する。このようにして、周波数デルタシグマ変調信号は、ダウンサンプリングされ、これにより、消費電力を低減することができる。
以上のような第５実施形態によっても、前述した実施形態と同様の効果を発揮することができる。
以上のような第５実施形態によっても、前述した実施形態と同様の効果を発揮することができる。
＜第６実施形態＞
図６は、本発明の周波数比測定装置の第６実施形態を示すブロック図である。
以下、第６実施形態について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第６実施形態は、主として、デシメーション部８を、ローパスフィルター３の出力側に代えて、ローパスフィルター３の内部に設けたこと以外は前記第５実施形態と同様である。
図６は、本発明の周波数比測定装置の第６実施形態を示すブロック図である。
以下、第６実施形態について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第６実施形態は、主として、デシメーション部８を、ローパスフィルター３の出力側に代えて、ローパスフィルター３の内部に設けたこと以外は前記第５実施形態と同様である。
図６に示すように、第６実施形態の周波数比測定装置１では、ローパスフィルター３（フィルター）は、周波数デルタシグマ変調信号に対してダウンサンプリングを行うデシメーション部８を有している。これにより、ローパスフィルター３とは別にデシメーション部を設ける必要がなく、回路構成を簡素化することができる。
デシメーション部８としては、例えば、第５実施形態のデシメーション部８と同様のものを用いることができ、また、それとは異なる構成のものを用いることもできる。
以上のような第６実施形態によっても、前述した実施形態と同様の効果を発揮することができる。
デシメーション部８としては、例えば、第５実施形態のデシメーション部８と同様のものを用いることができ、また、それとは異なる構成のものを用いることもできる。
以上のような第６実施形態によっても、前述した実施形態と同様の効果を発揮することができる。
＜物理量センサーの実施形態＞
図７は、本発明の物理量センサーの１例である加速度センサーの実施形態における検出部の内部構造を示す図である。図８は、図７中のＡ−Ａ線での断面図である。
以下、物理量センサーの１例である加速度センサーの実施形態について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
図７は、本発明の物理量センサーの１例である加速度センサーの実施形態における検出部の内部構造を示す図である。図８は、図７中のＡ−Ａ線での断面図である。
以下、物理量センサーの１例である加速度センサーの実施形態について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
図７および図８に示すように、本実施形態の加速度センサー１００（物理量センサー）は、物理量（振動に関する物理量）の１例である加速度を検出する検出部２００と、検出部２００から出力された被測定信号が入力される周波数比測定装置１（周波数比測定装置１については、図１等を参照）とを備えている。検出部２００と周波数比測定装置１とは電気的に接続されている。なお、周波数比測定装置１については、既に説明したので、その説明は省略する。
検出部２００は、平板状のベース部２１０と、ベース部２１０に継ぎ手部２１１を介して接続された略矩形平板状の可動部２１２と、ベース部２１０と可動部２１２とに掛け渡された物理量検出素子の１例である加速度検出素子２１３と、少なくとも上記各構成要素を内部に収納するパッケージ２２０とを備えている。
この検出部２００は、外部端子２２７、２２８、内部端子２２４、２２５、外部接続端子２１４ｅ、２１４ｆ、接続端子２１０ｂ、２１０ｃ等を経由して加速度検出素子２１３の励振電極に印加される駆動信号によって、加速度検出素子２１３の振動梁２１３ａ、２１３ｂが所定の周波数で発振（共振）する。そして、検出部２００は、加わる加速度に応じて変化する加速度検出素子２１３の共振周波数を被測定信号（検出信号）として出力する。
この検出部２００は、外部端子２２７、２２８、内部端子２２４、２２５、外部接続端子２１４ｅ、２１４ｆ、接続端子２１０ｂ、２１０ｃ等を経由して加速度検出素子２１３の励振電極に印加される駆動信号によって、加速度検出素子２１３の振動梁２１３ａ、２１３ｂが所定の周波数で発振（共振）する。そして、検出部２００は、加わる加速度に応じて変化する加速度検出素子２１３の共振周波数を被測定信号（検出信号）として出力する。
この被測定信号は、周波数比測定装置１に入力され、周波数比測定装置１は、前記実施形態で説明したように動作する。
また、検出部２００の数は、本実施形態では１つであるが、これに限らず、例えば、２つ、または３つでもよい。検出部２００を３つ設け、各検出部２００の検出軸を互いに直交（交差）させることにより、互いに直交する３つの検出軸のそれぞれの軸方向の加速度を検出することが可能である。
以上のような加速度センサー１００によっても、その加速度センサー１００が備える周波数比測定装置１は、前述した実施形態と同様の効果を発揮することができる。これにより、加速度センサー１００は、加速度を精度良く検出することができる。
また、検出部２００の数は、本実施形態では１つであるが、これに限らず、例えば、２つ、または３つでもよい。検出部２００を３つ設け、各検出部２００の検出軸を互いに直交（交差）させることにより、互いに直交する３つの検出軸のそれぞれの軸方向の加速度を検出することが可能である。
以上のような加速度センサー１００によっても、その加速度センサー１００が備える周波数比測定装置１は、前述した実施形態と同様の効果を発揮することができる。これにより、加速度センサー１００は、加速度を精度良く検出することができる。
以上、本発明の周波数比測定装置および物理量センサーを、図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、他の任意の構成物が付加されていてもよい。
また、本発明は、前記各実施形態のうちの、任意の２以上の構成（特徴）を組み合わせたものであってもよい。
また、本発明は、前記各実施形態のうちの、任意の２以上の構成（特徴）を組み合わせたものであってもよい。
また、前記実施形態では、物理量センサーとして、加速度センサーを例に挙げて説明したが、本発明では、物理量センサーは、物理量の変化を周波数変化として検出することが可能なものであれば、これに限定されず、この他、例えば、質量センサー、超音波センサー、角加速度センサー、容量センサー等が挙げられる。
また、本発明の物理量センサーは、例えば、傾斜計、地震計、ナビゲーション装置、姿勢制御装置、ゲームコントローラー、携帯電話、スマートフォン、デジタルスチルカメラ等の各種の電子機器や、自動車等の各種の移動体等に適用することが可能である。すなわち、本発明では、本発明の物理量センサーを備えた電子機器、本発明の物理量センサーを備えた移動体等を提供することが可能である。
また、本発明の物理量センサーは、例えば、傾斜計、地震計、ナビゲーション装置、姿勢制御装置、ゲームコントローラー、携帯電話、スマートフォン、デジタルスチルカメラ等の各種の電子機器や、自動車等の各種の移動体等に適用することが可能である。すなわち、本発明では、本発明の物理量センサーを備えた電子機器、本発明の物理量センサーを備えた移動体等を提供することが可能である。
１…周波数比測定装置、２…ＦＤＳＭ（周波数デルタシグマ変調部）、３…ローパスフィルター、４…ラッチ、５…ラッチ、６…エッジ検出部、７…デシメーション部、８…デシメーション部、２１…カウンター、２２…第１ラッチ、２３…第２ラッチ、２４…減算器、６１…遅延素子、６２…排他的論理和回路、７１…分周器、７２…ラッチ、１００…加速度センサー、２００…検出部、２１０…ベース部、２１０ｂ…接続端子、２１０ｃ…接続端子、２１１…継ぎ手部、２１２…可動部、２１３…加速度検出素子、２１３ａ…振動梁、２１３ｂ…振動梁、２１４ｅ…外部接続端子、２１４ｆ…外部接続端子、２２０…パッケージ、２２４…内部端子、２２５…内部端子、２２７…外部端子、２２８…外部端子
Claims (9)
- 被測定信号と、基準信号とに基づいて、前記被測定信号と前記基準信号との周波数比を測定する周波数比測定装置であって、
前記被測定信号に基づく動作信号を用いて前記基準信号を周波数デルタシグマ変調し、周波数デルタシグマ変調信号を生成する周波数デルタシグマ変調部と、
前記周波数デルタシグマ変調部の出力側に設けられたフィルターと、を備え、
前記フィルターは、前記基準信号に同期し、
前記動作信号は、前記被測定信号を前記基準信号でリサンプリングしたものであることを特徴とする周波数比測定装置。 - 被測定信号と、基準信号とに基づいて、前記被測定信号と前記基準信号との周波数比を測定する周波数比測定装置であって、
前記被測定信号に基づく動作信号を用いて前記基準信号を周波数デルタシグマ変調し、周波数デルタシグマ変調信号を生成する周波数デルタシグマ変調部と、
前記周波数デルタシグマ変調部の出力側に設けられたフィルターと、
前記被測定信号の立ち上がりおよび立ち下がりを検出し、前記被測定信号の立ち上がりおよび立ち下がりに同期する第１の信号を生成する第１の信号生成部と、を備え、
前記フィルターは、前記基準信号に同期し、
前記動作信号は、前記第１の信号を前記基準信号でリサンプリングしたものであることを特徴とする周波数比測定装置。 - 前記基準信号の周波数は、前記動作信号の周波数よりも高い請求項１または２に記載の周波数比測定装置。
- 第２の信号生成部を有し、
前記第２の信号生成部が、入力信号の立ち上がりおよび立ち下がりを検出し、前記入力信号の立ち上がりおよび立ち下がりに同期する第２の信号を生成し、
前記基準信号は、前記第２の信号である請求項１ないし３のいずれか１項に記載の周波数比測定装置。 - 前記周波数デルタシグマ変調信号に対してダウンサンプリングを行うデシメーション部を有する請求項１ないし４のいずれか１項に記載の周波数比測定装置。
- 前記フィルターは、前記デシメーション部を有する請求項５に記載の周波数比測定装置。
- 前記デシメーション部は、前記基準信号を分周する分周器と、
前記分周器により分周された前記基準信号により、前記周波数デルタシグマ変調信号をラッチするラッチと、を有する請求項５に記載の周波数比測定装置。 - 前記ラッチは、前記フィルターの出力側に設けられている請求項７に記載の周波数比測定装置。
- 物理量を検出する検出部と、
前記検出部から出力された被測定信号が入力される請求項１ないし８のいずれか１項に記載の周波数比測定装置と、を備えることを特徴とする物理量センサー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017034711A JP6844310B2 (ja) | 2017-02-27 | 2017-02-27 | 周波数比測定装置および物理量センサー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017034711A JP6844310B2 (ja) | 2017-02-27 | 2017-02-27 | 周波数比測定装置および物理量センサー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018141659A JP2018141659A (ja) | 2018-09-13 |
| JP6844310B2 true JP6844310B2 (ja) | 2021-03-17 |
Family
ID=63527815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017034711A Active JP6844310B2 (ja) | 2017-02-27 | 2017-02-27 | 周波数比測定装置および物理量センサー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6844310B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7139675B2 (ja) | 2018-04-27 | 2022-09-21 | セイコーエプソン株式会社 | リサンプリング回路、物理量センサーユニット、慣性計測装置及び構造物監視装置 |
| JP2019191070A (ja) | 2018-04-27 | 2019-10-31 | セイコーエプソン株式会社 | リサンプリング回路、物理量センサーユニット、慣性計測装置及び構造物監視装置 |
| JP7147538B2 (ja) | 2018-12-14 | 2022-10-05 | セイコーエプソン株式会社 | 計測装置及び計測システム |
| JP2022104345A (ja) * | 2020-12-28 | 2022-07-08 | セイコーエプソン株式会社 | 振動整流誤差補正装置、センサーモジュール及び振動整流誤差補正方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0448271A (ja) * | 1990-06-15 | 1992-02-18 | Yokogawa Electric Corp | 周波数変化測定装置 |
| JP2003098201A (ja) * | 2001-09-27 | 2003-04-03 | Canon Inc | クロック周波数解析装置 |
| JP3838972B2 (ja) * | 2002-12-25 | 2006-10-25 | Ｎｅｃエレクトロニクス株式会社 | 周波数検出回路及びデータ処理装置 |
| JP5815918B2 (ja) * | 2009-10-06 | 2015-11-17 | セイコーエプソン株式会社 | 周波数測定方法、周波数測定装置及び周波数測定装置を備えた装置 |
| JP2014052282A (ja) * | 2012-09-07 | 2014-03-20 | Rohm Co Ltd | 周波数測定回路 |
| NL2010698C2 (en) * | 2013-04-24 | 2014-10-27 | Frapinv S B V | Method and system for measuring a frequency of oscillation of a piezoelectric resonator. |
| JP6387676B2 (ja) * | 2014-05-15 | 2018-09-12 | セイコーエプソン株式会社 | アイドルトーン分散装置及び周波数計測装置 |
-
2017
- 2017-02-27 JP JP2017034711A patent/JP6844310B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018141659A (ja) | 2018-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6844310B2 (ja) | 周波数比測定装置および物理量センサー | |
| US10491201B2 (en) | Delay circuit, count value generation circuit, and physical quantity sensor | |
| US20240255542A1 (en) | Vibration Rectification Error Correction Device, Sensor Module, And Vibration Rectification Error Correction Method | |
| US11784784B2 (en) | Sensor device and related method and system | |
| JP5561453B2 (ja) | Ａｄ変換装置、力学量検出装置及び電子機器。 | |
| US11095302B2 (en) | Frequency delta sigma modulation signal output circuit, physical quantity sensor module, and structure monitoring device | |
| US20220214373A1 (en) | Signal Processing Method, Signal Processing Device, Physical Quantity Measurement Device, And Sensor Module | |
| US12000858B2 (en) | Vibration rectification error correction device, sensor module, and vibration rectification error correction method | |
| JP2014052282A (ja) | 周波数測定回路 | |
| JP6812780B2 (ja) | レシプロカルカウント値生成回路および物理量センサー | |
| JP6957901B2 (ja) | 周波数比測定装置および物理量センサー | |
| JP6809201B2 (ja) | サンプリングレート変換回路、レシプロカルカウント値生成回路および物理量センサー | |
| JP6862901B2 (ja) | 周波数比測定装置および物理量センサー | |
| JP6787105B2 (ja) | デジタルフィルター、レシプロカルカウント値生成回路および物理量センサー | |
| TWI472151B (zh) | 自動調整頻寬的濾波器系統及自動調整濾波器頻寬的方法 | |
| CN103647528A (zh) | 非交叠时钟产生电路 | |
| JP7040572B2 (ja) | 遅延回路、カウント値生成回路および物理量センサー | |
| JP6972604B2 (ja) | カウンター回路、測定装置および物理量センサー | |
| JP2023079275A (ja) | 振動整流誤差補正装置、センサーモジュール及び振動整流誤差補正方法 | |
| RU2008136194A (ru) | Способ повышения точности одноосного микромеханического гироскопа и устройство для его реализации | |
| JP2007010593A (ja) | 周波数測定回路及びそれを用いた振動センサ式差圧・圧力伝送器 | |
| CN115144014A (zh) | 传感器器件及相关方法和系统 | |
| JP2024134714A (ja) | センサーモジュール | |
| JP2008256583A (ja) | 水晶振動素子、及び加速度検出装置 | |
| JP2017207440A (ja) | ジャイロセンサ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191211 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201014 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201020 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210126 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210208 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6844310 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |