JP6972604B2 - カウンター回路、測定装置および物理量センサー - Google Patents

Description

本発明は、カウンター回路、測定装置および物理量センサーに関するものである。

カウンター回路は、各種の装置に用いられており、そのカウンター回路としては、例えば、リプルカウンター、グレイカウンター、ジョンソンカウンター等の種々の構成のカウンター回路が知られている（例えば、特許文献１、特許文献２、非特許文献１参照）。
リプルカウンターは、最も基本的なカウンターであり、簡単かつ小規模の回路構成で実現することができる。また、グレイカウンターは、カウント値が１だけ異なる値同士のハミング距離が１となるカウンターである。また、ジョンソンカウンターは、カウント値が１だけ異なる値同士のハミング距離が１となるカウンターであり、簡単な回路構成で実現することができる。

特開２００３−２９８４１２号公報 特開２００３−２２９７６１号公報

Jesse op den Brouw, "An Introduction to Ring Counters", Internal Report, The Hague University of Applied Sciences, 2015.

リプルカウンターでは、遷移前の状態と遷移後の状態とのハミング距離の最大値は、そのリプルカウンターのビット数と等しい。このため、リプルカウンターでは、桁上がりが生じるときに大きな貫通電流が流れ易く、貫通電流が流れることにより、周辺回路に悪影響を及ぼす。
また、グレイカウンターでは、桁上がり時の貫通電流は軽減されるが、下位ビットのデータの決定に上位ビットのデータが必要であるので、その構成を実現するために回路構成が複雑化する。
また、ジョンソンカウンターでは、桁上がり時の貫通電流は軽減されるが、表現できる値が少ないので、必要なビット数が多くなり、回路規模が大きくなる。

本発明の目的は、桁上がりが生じるときの貫通電流を減少させることができ、また、回路構成を簡単かつ小規模にすることができるカウンター回路、測定装置および物理量センサーを提供することにある。

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。

本発明のカウンター回路は、ｍ（ｍは、２以上の整数）ビットカウンターをｎ（ｎは、２以上の整数）段有するカウンター部を備え、
前記ｎ段のｍビットカウンターのうちの少なくとも１つは、遷移前の状態と遷移後の状態とのハミング距離がｍ以外のときの遷移時に桁上がり信号を出力することを特徴とする。
この発明では、ｎ段のｍビットカウンターのうちの少なくとも１つは、遷移前の状態と遷移後の状態とのハミング距離が小さいときに桁上がり信号を出力するので、桁上がりが生じるときのハミング距離が小さくなり、これにより、貫通電流を減少させることができる。また、回路構成を簡単かつ小規模にすることができる。

本発明のカウンター回路では、前記ｎ段のｍビットカウンターのうちの少なくとも１つは、遷移前の状態と遷移後の状態とのハミング距離が１のときの遷移時に桁上がり信号を出力することが好ましい。
これにより、貫通電流をさらに減少させることができる。

本発明のカウンター回路では、前記ｎ段のｍビットカウンターは、それぞれ、ｍビットのバイナリーカウンターであることが好ましい。
これにより、簡単かつ小規模の回路構成で貫通電流を減少させることができる。

本発明のカウンター回路では、前記ｍビットカウンターの各桁の初期の出力値は、それぞれ、「１」であることが好ましい。
これにより、貫通電流をさらに減少させることができ、また、カウンター回路のリセットを容易に行うことができ、また、カウンター部から出力されたカウントデータを容易にデコードすることができる。

本発明のカウンター回路では、前記カウンター部から出力されたカウントデータをデコードするデコード部を有することが好ましい。
これにより、カウンター回路から出力されるカウントデータをデコードすることなく用いることができ、これによって、カウンター回路を各用途に容易に用いることができる。

本発明のカウンター回路では、前記デコード部は、前記ｎ段のｍビットカウンターのそれぞれから出力されたデータ毎に、所定の数を加算または減算することにより前記カウントデータをデコードすることが好ましい。
これにより、カウントデータを容易にデコードすることができる。

本発明のカウンター回路では、前記ｎ段の前記ｍビットカウンターで構成される部分は、ｍ１ビットカウンターと、前記ｍ１ビットカウンターとビット数の異なるｍ２（ｍ１とｍ２の一方は、２以上の整数、他方は、１以上の整数）ビットカウンターとを有し、
前記ｍ１ビットカウンターは、遷移前の状態と遷移後の状態とのハミング距離がｍ１以外のときの遷移時に桁上がり信号を出力するか、または、前記ｍ２ビットカウンターは、遷移前の状態と遷移後の状態とのハミング距離がｍ２以外のときの遷移時に桁上がり信号を出力するか、または、前記ｍ１ビットカウンターは、遷移前の状態と遷移後の状態とのハミング距離がｍ１以外のときの遷移時に桁上がり信号を出力し、かつ、前記ｍ２ビットカウンターは、遷移前の状態と遷移後の状態とのハミング距離がｍ２以外のときの遷移時に桁上がり信号を出力することが好ましい。
これにより、ビット数の異なる複数の単位カウンターを有するカウンター回路を実現することができる。

本発明の測定装置は、本発明のカウンター回路を備え、
前記カウンター回路を用いて測定を行うことを特徴とする。
この発明では、ｎ段のｍビットカウンターのうちの少なくとも１つは、遷移前の状態と遷移後の状態とのハミング距離が小さいときに桁上がり信号を出力するので、桁上がりが生じるときのハミング距離が小さくなり、これにより、貫通電流を減少させることができる。また、回路構成を簡単かつ小規模にすることができる。

本発明の測定装置では、被測定信号と基準信号との周波数比を測定することが好ましい。
これにより、周波数比を精度良く測定することができる。

本発明の物理量センサーは、物理量を検出する検出部と、
前記検出部から出力された被測定信号が入力される本発明の測定装置と、を備えることを特徴とする。
この発明では、ｎ段のｍビットカウンターのうちの少なくとも１つは、遷移前の状態と遷移後の状態とのハミング距離が小さいときに桁上がり信号を出力するので、桁上がりが生じるときのハミング距離が小さくなり、これにより、貫通電流を減少させることができる。また、回路構成を簡単かつ小規模にすることができる。

本発明のカウンター回路の第１実施形態を示すブロック図である。 図１に示すカウンター回路の初段のｍビットカウンターを示すブロック図である。 リプルカウンターの動作を説明するための図である。 リプルカウンターの動作を説明するための図である。 図１に示すカウンター回路の動作を説明するための図である。 図１に示すカウンター回路の動作を説明するための図である。 本発明のカウンター回路の第２実施形態を示すブロック図である。 図７に示すカウンター回路のデコード部の動作を説明するための図である。 本発明のカウンター回路の第３実施形態を示すブロック図である。 図９に示すカウンター回路の動作を説明するための図である。 本発明の測定装置の１例である周波数比測定装置の実施形態を示すブロック図である。 本発明の物理量センサーの１例である加速度センサーの実施形態を示す図である。 図１２中のＡ−Ａ線での断面図である。 実験の際の測定に用いる装置およびその装置の接続を説明するためのブロック部である。 実験の際の測定に用いる装置およびその装置の接続を説明するためのブロック部である。 実験結果を示すグラフである。 実験結果を示すグラフである。

以下、本発明のカウンター回路、測定装置および物理量センサーを添付図面に示す実施形態に基づいて詳細に説明する。
＜第１実施形態＞
図１は、本発明のカウンター回路の第１実施形態を示すブロック図である。図２は、図１に示すカウンター回路の初段のｍビットカウンターを示すブロック図である。図３および図４は、それぞれ、リプルカウンターの動作を説明するための図である。図５および図６は、それぞれ、図１に示すカウンター回路の動作を説明するための図である。
なお、以下の説明では、信号のレベルが「ロー（Ｌｏｗ）」の場合を「０」、信号のレベルが「ハイ（Ｈｉｇｈ）」の場合を「１」とも言う。
また、出力した信号が「０」の場合、その信号を出力した回路の状態を「０」、出力した信号が「１」の場合、その信号を出力した回路の状態を「１」とも言う。

まず、特許請求の範囲の記載に対応させてカウンター回路１の概要について説明し、その後で、具体的に説明する。
図１に示すように、カウンター回路１は、ｍ（ｍは、２以上の整数）ビットカウンター３をｎ（ｎは、２以上の整数）段有するカウンター部２を備えている。そして、ｎ段のｍビットカウンター３のうちの少なくとも１つは、遷移前の状態と遷移後の状態とのハミング距離がｍ以外のときの遷移時に桁上がり信号を出力する。
このカウンター回路１によれば、ｎ段のｍビットカウンター３のうちの少なくとも１つは、遷移前の状態と遷移後の状態とのハミング距離が小さいときに桁上がり信号を出力するので、桁上がりが生じるときのハミング距離が小さくなり、これにより、貫通電流を減少させることができる。また、回路構成を簡単かつ小規模にすることができる。

また、カウンター回路１では、ｎ段のｍビットカウンター３のうちの少なくとも１つは、遷移前の状態と遷移後の状態とのハミング距離が１のときの遷移時に桁上がり信号を出力することが好ましい。これにより、貫通電流をさらに減少させることができる。

また、カウンター回路１では、ｎ段のｍビットカウンター３は、それぞれ、ｍビットのバイナリーカウンターである。これにより、簡単かつ小規模の回路構成で貫通電流を減少させることができる。

また、カウンター回路１では、ｍビットカウンター３の各桁の初期の出力値は、それぞれ、「１」である。これにより、貫通電流をさらに減少させることができ、また、カウンター回路１のリセットを容易に行うことができ、また、カウンター部２から出力された出力値（カウントデータ）を容易にデコードすることができる。以下、具体的に説明する。

図１に示すように、カウンター回路１は、ｍ（ｍは、２以上の整数）ビットカウンター３をｎ（ｎは、２以上の整数）段有するカウンター部２を備えている。このカウンター部２は、ｍビットカウンター３を１ユニットとし、そのｍビットカウンター３をｎ個連結して構成された非同期式カウンターであるが、同期式カウンターであっても良い。また、本実施形態では、カウンター部２は、アップカウンターであるが、これに限らず、例えば、ダウンカウンター等の各種のカウンターに適用可能である。

また、ｍは、２以上であれば特に限定されず、諸条件に応じて適宜設定されるものであるが、３以上であることが好ましく、４以上であることがより好ましい。また、ｍは、偶数であることが好ましい。
また、ｎは、２以上であれば、特に限定されず、諸条件に応じて適宜設定される。また、ｎは、偶数であることが好ましい。なお、ｍとｎとは、同一でもよく、また、異なっていてもよい。

以下、本実施形態では、ｍが「４」、ｎが「６」の場合、すなわち、カウンター部２が、４ビットカウンターを６段有する２４ビットカウンターである場合を例に挙げて説明する。また、以下では、４（ｍ）ビットカウンターを「カウンター」とも言う。
カウンター回路１は、カウンター３を６（ｎ）段有するカウンター部２を備えている。各カウンター３の構成は、同様であるので、以下では、代表的に、初段（１段目）のカウンター３について説明する。なお、各カウンター３の構成は、異なっていてもよい。
図２に示すように、初段のカウンター３は、４（ｍ）ビットのリプルカウンター（バイナリーカウンター）であり、４つのＴフリップフロップ５１、５２、５３、５４と、論理積回路６とを備えている。なお、カウンター３として、リプルカウンター以外のバイナリーカウンターを用いてもよく、また、バイナリーカウンター以外のカウンターを用いてもよい。

また、Ｔフリップフロップ５１は、Ｄフリップフロップ４１のＱバー出力端子とＤ入力端子とを接続してなるＤフリップフロップ４１で構成されている。同様に、Ｔフリップフロップ５２、５３、５４は、それぞれ、Ｄフリップフロップ４２、４３、４４で構成されている。Ｔフリップフロップ５１、５２、５３、５４は、それぞれ、クロック入力端子に入力される信号の立ち上がりエッジに同期して、Ｑ出力端子およびＱバー出力端子から出力される信号を「１」と「０」とに交互に切り換える。なお、図２中のＴフリップフロップ５１、５２、５３、５４のＱバー出力端子の位置に記載されている「○」は、Ｑバー出力端子にインバーターが接続さていることを意味するものではなく、Ｑバー出力端子が反転出力端子であることを示す記号である。

また、Ｔフリップフロップ５１のＱバー出力端子は、Ｔフリップフロップ５２のクロック入力端子（Ｔ入力端子）に接続されている。また、Ｔフリップフロップ５２のＱバー出力端子は、Ｔフリップフロップ５３のクロック入力端子に接続されている。また、Ｔフリップフロップ５３のＱバー出力端子は、Ｔフリップフロップ５４のクロック入力端子に接続されている。
また、Ｔフリップフロップ５１、５２、５３、５４のＱ出力端子は、それぞれ、論理積回路６の入力端子に接続されている。

そして、初段のカウンター３のＴフリップフロップ５１、５２、５３、５４のＱ出力端子からは、それぞれ、カウンター３の１桁目の出力値Ｑ０、２桁目の出力値Ｑ１、３桁目の出力値Ｑ２、４桁目の出力値Ｑ３が出力される。すなわち、初段のカウンター３からは、出力値（データ）Ｑ０、Ｑ１、Ｑ２、Ｑ３が出力される。この場合、Ｔフリップフロップ５１の出力値Ｑ０が「１」から「０」になると、Ｑバー出力値は、「０」から「１」になり、Ｔフリップフロップ５２の出力値Ｑ１は、「０」から「１」になる。そして、カウンター回路１のカウント値が１つ増加し、Ｔフリップフロップ５１の出力値Ｑ０が「０」から「１」になると、Ｑバー出力値は、「１」から「０」になり、Ｔフリップフロップ５２の出力値Ｑ１は、「１」を維持する。同様に、Ｔフリップフロップ５３、５４の出力値Ｑ２、Ｑ３もこのように切り換わる。

同様に、２段目のカウンター３からは、出力値（データ）Ｑ４、Ｑ５、Ｑ６、Ｑ７が出力される。同様に、３段目のカウンター３からは、出力値（データ）Ｑ８、Ｑ９、Ｑ１０、Ｑ１１が出力される。同様に、４段目のカウンター３からは、出力値（データ）Ｑ１２、Ｑ１３、Ｑ１４、Ｑ１５が出力される。同様に、５段目のカウンター３からは、出力値（データ）Ｑ１６、Ｑ１７、Ｑ１８、Ｑ１９が出力される。同様に、６段目（最後の段）のカウンター３からは、出力値（データ）Ｑ２０、Ｑ２１、Ｑ２２、Ｑ２３が出力される。このようにして、カウンター部２から、出力値（カウントデータ）Ｑ０〜Ｑ２３が出力される。

また、各カウンター３の論理積回路６の出力端子からは、それぞれ、カウンター３において桁上がり（キャリー）が生じると、その桁上がりを示す「桁上がり信号Ｃ（キャリー信号）」が出力される。桁上がり信号Ｃは、桁上がりが生じないときは、「０」であり、桁上がりが生じると、「１」となる。本明細書では、桁上がり信号Ｃが「０」の場合を「桁上がり信号Ｃが出力されていない」、桁上がり信号が「１」の場合を「桁上がり信号Ｃが出力された（出力されている）」と定義する。具体的には、各カウンター３では、それぞれ、遷移前の状態の出力値「Ｑ３、Ｑ２、Ｑ１、Ｑ０」が「１１１０」であり、遷移後の状態の出力値「Ｑ３、Ｑ２、Ｑ１、Ｑ０」が「１１１１」の場合に、遷移後の論理積回路６の出力値、すなわち、桁上がり信号Ｃは、「１」となる。なお、論理積回路６により、桁上がり信号Ｃを生成する桁上がり信号生成部が構成される。

図１に示すように、初段のカウンター３の論理積回路６の出力端子は、次段のカウンター３のＴフリップフロップ５１のクロック入力端子（Ｔ入力端子）に接続されている。これにより、初段のカウンター３の論理積回路６から出力される桁上がり信号Ｃは、次段のカウンター３のＴフリップフロップ５１のクロック入力端子に入力される。以下、同様に、最後の段以外の各カウンター３の論理積回路６の出力端子は、それぞれ、次段のカウンター３のＴフリップフロップ５１のクロック入力端子に接続されている。これにより、最後の段以外の各カウンター３の論理積回路６から出力される桁上がり信号Ｃは、それぞれ、次段のカウンター３のＴフリップフロップ５１のクロック入力端子に入力される。
また、カウンター回路１への入力信号の１例であるパルス信号Ｐは、初段のカウンター３のＴフリップフロップ５１のクロック入力端子に入力される。

このカウンター回路１では、各カウンター３は、それぞれ、遷移前の状態と遷移後の状態とのハミング距離が１のときの遷移時に桁上がり信号Ｃを「１」とする。
以下、４ビットリプルカウンターを６段有するリプルカウンター（以下、単に「リプルカウンター」とも言う）の初段の４ビットリプルカウンターと対比して、カウンター回路１の初段のカウンター３を説明する。

まず、リプルカウンターの初段の４ビットリプルカウンターについて説明する。
４ビットリプルカウンターでは、パルス信号Ｐのパルス（クロック）をカウントする場合、現在のカウント値（１０進数で表記）と、現在の状態での出力値「Ｑ３、Ｑ２、Ｑ１、Ｑ０」と、次の状態での出力値「Ｑ３、Ｑ２、Ｑ１、Ｑ０」と、次の状態に遷移したときの桁上がり信号Ｃと、現在の状態と次の状態とのハミング距離とは、図３に示すようになっている。

図３に示すように、４ビットリプルカウンターでは、カウント値が「０」のとき、すなわち、初期の出力値は、「００００」であり、次の状態での出力値は、「０００１」である。また、遷移後の桁上がり信号Ｃは、「０」である。また、ハミング距離は、「１」である。
以下、途中の説明は省略するが、カウント値が「１５」のときの出力値は、「１１１１」であり、次の状態での出力値は、「００００」である。また、遷移後の桁上がり信号Ｃは、「１」である。また、ハミング距離は、「４」である。
このように４ビットリプルカウンターでは、ハミング距離が４のときの遷移時に、桁上がり信号Ｃを「１」とする。このため、大きな貫通電流が流れ易い。

次に、カウンター回路１の初段のカウンター３について説明する。
カウンター３では、パルス信号Ｐのパルス（クロック）をカウントする場合、現在のカウント値（１０進数で表記）と、現在の状態での出力値「Ｑ３、Ｑ２、Ｑ１、Ｑ０」と、次の状態での出力値「Ｑ３、Ｑ２、Ｑ１、Ｑ０」と、次の状態に遷移したときの桁上がり信号Ｃと、現在の状態と次の状態とのハミング距離とは、図５に示すようになっている。

図５に示すように、カウンター３では、カウント値が「０」のとき、すなわち、初期の出力値は、「１１１１」であり、次の状態での出力値は、「００００」である。また、遷移後の桁上がり信号Ｃは、「０」である。また、ハミング距離は、「４」である。このように、カウンター３では、その状態は、４ビットリプルカウンターの１つ前の状態になっている。
以下、途中の説明は省略するが、カウント値が「１５」のときの出力値は、「１１１０」であり、次の状態での出力値は、「１１１１」である。また、遷移後の桁上がり信号Ｃは、「１」である。また、ハミング距離は、「１」である。
このようにカウンター３では、ハミング距離が１のときの遷移時に、桁上がり信号Ｃを「１」とする。このため、貫通電流を減少させることができる。なお、ハミング距離が１のときの他の遷移時に、桁上がり信号Ｃを「１」としてもよい。

次に、カウンター回路１の効果を説明するため、カウンター３を６段有するカウンター回路１の遷移前の状態と遷移後の状態とのハミング距離の最大値（以下、単に「ハミング距離の最大値」とも言う）と、４ビットリプルカウンターを６段有するリプルカウンターのハミング距離の最大値とを比較する。

図４に示すように、リプルカウンターでは、現在の状態（遷移前の状態）が、「１１１１１１１１１１１１１１１１１１１１１１１１」の場合、次の状態（遷移後の状態）では、「００００００００００００００００００００００００」となる。リプルカウンターでは、この場合のハミング距離が最大であり、その値は、「２４」である。
なお、ｍビットリプルカウンターをｎ段有するリプルカウンターの場合（一般形）は、ハミング距離の最大値は、「ｍ・ｎ」である。したがって、前記のように、ｍが「４」、ｎが「６」の場合は、ハミング距離の最大値は、「２４」である。

一方、図６に示すように、カウンター回路１では、現在の状態（遷移前の状態）が、「１１１１１１１０１１１０１１１０１１１０１１１０」の場合、次の状態（遷移後の状態）では、「００００１１１１１１１１１１１１１１１１１１１１」となる。カウンター回路１では、この場合のハミング距離が最大であり、その値は、「９」である。
なお、ｍビットカウンター３をｎ段有するカウンター回路１の場合（一般形）は、各ｍビットカウンター３の桁上がり時の遷移前の状態と遷移後の状態とのハミング距離をａ（ａは、１以上の整数）とした場合、ハミング距離の最大値は、「ａ・（ｎ−１）・ｍ」である。また、各ｍビットカウンター３のａが「１」の場合は、ハミング距離の最大値は、「ｍ＋ｎ−１」である。したがって、前記のように、ａが「１」、ｍが「４」、ｎが「６」の場合は、ハミング距離の最大値は、「９」である。
このように、カウンター回路１では、桁上がりが生じるときのハミング距離の最大値がリプルカウンターに比べて小さくなる。これにより、貫通電流を減少させることができる。

以上説明したように、カウンター回路１によれば、各カウンター３は、遷移前の状態と遷移後の状態とのハミング距離が１のときに桁上がり信号を出力するので、桁上がりが生じるときのハミング距離が小さくなり、これにより、貫通電流を減少させることができる。
また、カウンター回路１では、回路の基本構成は、リプルカウンターと同様であるので、回路構成を簡単かつ小規模にすることができる。

なお、カウンター回路１は、前記の構成に限定されず、例えば、６つのカウンター３のうちの１つ、２つ、３つ、４つまたは５つが、遷移前の状態と遷移後の状態とのハミング距離が１のときの遷移時に桁上がり信号Ｃを「１」とするように構成されていてもよい。
また、カウンター回路１は、遷移前の状態と遷移後の状態とのハミング距離が１ではなく、２または３のときの遷移時に桁上がり信号Ｃを「１」とするように構成されていてもよい。
また、桁上がり信号Ｃを「１」とするときの遷移時の遷移前の状態と遷移後の状態とのハミング距離は、本実施形態では、各カウンター３のすべてが同一であるが、これに限らず、異なっていてもよい。

＜第２実施形態＞
図７は、本発明のカウンター回路の第２実施形態を示すブロック図である。図８は、図７に示すカウンター回路のデコード部の動作を説明するための図である。
以下、第２実施形態について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。
第２実施形態は、主として、さらにデコード部７を有すること以外は第１実施形態と同様である。

図７に示すように、第２実施形態のカウンター回路１は、カウンター部２と、カウンター部２から出力された出力値（カウントデータ）Ｑ０〜Ｑ２３をデコードするデコード部７とを有している。デコード部７は、カウンター部２の出力側に接続されている。このカウンター回路１によれば、デコード部７を有しているので、カウンター回路１の出力値Ｑ０〜Ｑ２３をデコードすることなく用いることができ、これによって、カウンター回路１を各用途に容易に用いることができる。

また、デコード部７は、ｎ段のｍビットカウンター３（カウンター）のそれぞれから出力された出力値（データ）毎、すなわち、出力値Ｑ０〜Ｑ３、出力値Ｑ４〜Ｑ７、出力値Ｑ８〜Ｑ１１、出力値Ｑ１２〜Ｑ１５、出力値Ｑ１６〜Ｑ１９、出力値Ｑ２０〜Ｑ２３をそれぞれ１単位として、所定の数を加算または減算することにより出力値（カウントデータ）Ｑ０〜Ｑ２３をデコードする。これにより、出力値Ｑ０〜Ｑ２３を容易にデコードすることができる。

以下、デコード部７について、具体的に説明する。なお、各カウンター３の出力値Ｑ０〜Ｑ３、出力値Ｑ４〜Ｑ７、出力値Ｑ８〜Ｑ１１、出力値Ｑ１２〜Ｑ１５、出力値Ｑ１６〜Ｑ１９、出力値Ｑ２０〜Ｑ２３に対するデコードの方法は、同様であるので、以下では代表的に、初段のカウンター３の出力値Ｑ０〜Ｑ３に対するデコードの方法について説明する。

図８に示すように、デコード部７では、カウンター３の現在の状態での出力値「Ｑ３、Ｑ２、Ｑ１、Ｑ０」に対し、１を加算すること、すなわち、出力値「Ｑ３、Ｑ２、Ｑ１、Ｑ０」をインクリメントすることにより、デコードする。
例えば、カウンター３の現在の状態（デコード前）での出力値「Ｑ３、Ｑ２、Ｑ１、Ｑ０」が、「１１１１」の場合は、デコード後の値であるデコード部７の出力値「Ｑ３、Ｑ２、Ｑ１、Ｑ０」は、「００００」となる。

カウンター回路１では、デコード前のカウンター３の出力値「１１１１」は、カウント値「０」を示しており、デコードすることにより、デコード後の値は、２進数の「０」、すなわち、「００００」となる。
以上のような第２実施形態によっても、前述した実施形態と同様の効果を発揮することができる。
なお、第２実施形態は、第３実施形態にも適用することができる。

＜第３実施形態＞
図９は、本発明のカウンター回路の第３実施形態を示すブロック図である。図１０は図９に示すカウンター回路の動作を説明するための図である。
以下、第３実施形態について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。

まず、特許請求の範囲の記載に対応させて第３実施形態のカウンター回路１の概要について説明し、その後で、具体的に説明する。
図９に示すように、第３実施形態のカウンター回路１では、ｎ段のｍビットカウンター３（図１参照）で構成される部分（カウンター部２）は、ｍ１ビットカウンター８１と、ｍ１ビットカウンター８１とビット数の異なるｍ２（ｍ１とｍ２の一方は、２以上の整数、他方は、１以上の整数）ビットカウンター８２とを有している。そして、ｍ１ビットカウンター８１は、遷移前の状態と遷移後の状態とのハミング距離がｍ１以外のときの遷移時に桁上がり信号を出力するか、または、ｍ２ビットカウンター８２は、遷移前の状態と遷移後の状態とのハミング距離がｍ２以外のときの遷移時に桁上がり信号を出力するか、または、ｍ１ビットカウンター８１は、遷移前の状態と遷移後の状態とのハミング距離がｍ１以外のときの遷移時に桁上がり信号を出力し、かつ、ｍ２ビットカウンター８２は、遷移前の状態と遷移後の状態とのハミング距離がｍ２以外のときの遷移時に桁上がり信号を出力する。このカウンター回路１によれば、ビット数の異なる複数の単位カウンター（ｍ１ビットカウンター８１、ｍ２ビットカウンター８２）を有するカウンター回路１を実現することができる。

また、この第３実施形態のカウンター回路１は、以下のように表現することもできる。
第３実施形態のカウンター回路１は、ｍ１（ｍ１は、２以上の整数）ビットカウンター８１をｎ１（ｎ１は、１以上の整数）段と、ｍ１ビットカウンター８１とビット数の異なるｍ２（ｍ２は、２以上の整数）ビットカウンター８２をｎ２（ｎ２は、１以上の整数）段有するカウンター部２を備えている。そして、ｎ１段のｍ１ビットカウンター８１のうちの少なくとも１つは、遷移前の状態と遷移後の状態とのハミング距離がｍ１以外のときの遷移時に桁上がり信号を出力するか、または、ｎ２段のｍ２ビットカウンター８２のうちの少なくとも１つは、遷移前の状態と遷移後の状態とのハミング距離がｍ２以外のときの遷移時に桁上がり信号を出力するか、または、ｎ１段のｍ１ビットカウンター８１のうちの少なくとも１つは、遷移前の状態と遷移後の状態とのハミング距離がｍ１以外のときの遷移時に桁上がり信号を出力し、かつ、ｎ２段のｍ２ビットカウンター８２のうちの少なくとも１つは、遷移前の状態と遷移後の状態とのハミング距離がｍ２以外のときの遷移時に桁上がり信号を出力する。以下、具体的に説明する。

図９に示すように、第３実施形態のカウンター回路１では、カウンター部２は、ｍ１（ｍ１は、２以上の整数）ビットカウンター３をｎ１（ｎ１は、１以上の整数）段と、ｍ１ビットカウンター８１とビット数の異なるｍ２（ｍ２は、２以上の整数）ビットカウンター３をｎ２（ｎ２は、１以上の整数）段有している。

また、ｍ１とｍ２の一方は、２以上の整数、他方は、１以上の整数であれば特に限定されず、諸条件に応じて適宜設定される。但し、ｍ１は、２以上であることが好ましく、３以上であることがより好ましく、４以上であることがさらに好ましい。また、ｍ２は、２以上であることが好ましく、３以上であることがより好ましく、４以上であることがさらに好ましい。
また、ｎ１、ｎ２は、それぞれ、１以上であれば、特に限定されず、諸条件に応じて適宜設定される。なお、ｎ１とｎ２とは、同一でもよく、また、異なっていてもよい。また、ｎ１とｍ１とは、同一でもよく、また、異なっていてもよい。また、ｎ１とｍ２とは、同一でもよく、また、異なっていてもよい。また、ｎ２とｍ１とは、同一でもよく、また、異なっていてもよい。また、ｎ２とｍ２とは、同一でもよく、また、異なっていてもよい。

また、カウンター回路１は、下記の条件１、条件２および条件３のうちのいずれか１つを満足するように構成されている。
（条件１）
ｎ１段のｍ１ビットカウンター８１のうちの少なくとも１つは、遷移前の状態と遷移後の状態とのハミング距離がｍ１以外のときの遷移時に桁上がり信号を出力する。この場合、すべてのｍ１ビットカウンター８１が遷移前の状態と遷移後の状態とのハミング距離がｍ１以外のときの遷移時に桁上がり信号を出力することが好ましい。

（条件２）
ｎ２段のｍ２ビットカウンター８２のうちの少なくとも１つは、遷移前の状態と遷移後の状態とのハミング距離がｍ２以外のときの遷移時に桁上がり信号を出力する。この場合すべてのｍ２ビットカウンター８２が遷移前の状態と遷移後の状態とのハミング距離がｍ２以外のときの遷移時に桁上がり信号を出力することが好ましい。

（条件３）
ｎ１段のｍ１ビットカウンター８１のうちの少なくとも１つは、遷移前の状態と遷移後の状態とのハミング距離がｍ１以外のときの遷移時に桁上がり信号を出力し、かつ、ｎ２段のｍ２ビットカウンター８２のうちの少なくとも１つは、遷移前の状態と遷移後の状態とのハミング距離がｍ２以外のときの遷移時に桁上がり信号を出力する。この場合、すべてのｍ１ビットカウンター８１が遷移前の状態と遷移後の状態とのハミング距離がｍ１以外のときの遷移時に桁上がり信号を出力することが好ましい。また、すべてのｍ２ビットカウンター８２が遷移前の状態と遷移後の状態とのハミング距離がｍ２以外のときの遷移時に桁上がり信号を出力することが好ましい。

条件１は、条件３の２つの条件のうちの一方であり、条件２は、条件３の２つの条件のうちの他方であるので、以下、本実施形態では、代表的に条件３の場合について説明する。
また、本実施形態では、ｍ１が「４」、ｎ１が「３」、ｍ２が「３」、ｎ２が「４」の場合、すなわち、カウンター部２が、４（ｍ１）ビットカウンター８１を３段と、３（ｍ２）ビットカウンター８２を４段有する２４ビットカウンターである場合を例に挙げて説明する。また、以下では、４（ｍ１）ビットカウンター、３（ｍ２）ビットカウンターをそれぞれ「カウンター」とも言う。
カウンター回路１は、カウンター８１を３段とカウンター８２を４段有するカウンター部２を備えている。各カウンター８１の構成は、第１実施形態のカウンター３の構成と同様であり、各カウンター８２の構成は、第１実施形態のカウンター３を３段にした他は同様であるので、それぞれ、その説明は省略する。

また、本実施形態では、カウンター部２において、初段、２段目、３段目に、カウンター８１が設けられ、４段目、５段目、６段目、７段目に、カウンター８１が設けられている。なお、カウンター８１、８２の配置は、これに限らず、例えば、初段にカウンター８１、２段目にカウンター８２、３段目にカウンター８１、４段目にカウンター８２、５段目にカウンター８１、６段目にカウンター８２、７段目にカウンター８２が設けられていてもよい。
このカウンター回路１では、各カウンター８１および各カウンター８２は、それぞれ、遷移前の状態と遷移後の状態とのハミング距離が１のときの遷移時に桁上がり信号Ｃを「１」とする。

次に、カウンター回路１の動作について説明するが、各カウンター８１の動作は、第１実施形態のカウンター３の動作と同様であるのでその説明は省略する。また、各カウンター８２の動作は、同様であるので、以下では代表的に、初段のカウンター８２について説明する。
カウンター８２では、パルス信号Ｐのパルス（クロック）をカウントする場合、現在のカウント値（１０進数で表記）と、現在の状態での出力値「Ｑ２、Ｑ１、Ｑ０」と、次の状態での出力値「Ｑ２、Ｑ１、Ｑ０」と、次の状態に遷移したときの桁上がり信号Ｃと、現在の状態と次の状態とのハミング距離とは、図１０に示すようになっている。

図１０に示すように、カウンター８２では、カウント値が「０」のとき、すなわち、初期の出力値は、「１１１」であり、次の状態での出力値は、「０００」である。また、遷移後の桁上がり信号Ｃは、「０」である。また、ハミング距離は、「３」である。このように、カウンター８２では、その状態は、３ビットリプルカウンターの１つ前の状態になっている。
以下、途中の説明は省略するが、カウント値が「７」のときの出力値は、「１１０」であり、次の状態での出力値は、「１１１」である。また、遷移後の桁上がり信号Ｃは、「１」である。また、ハミング距離は、「１」である。
このようにカウンター３では、ハミング距離が１のときの遷移時に、桁上がり信号Ｃを「１」とする。このため、貫通電流を減少させることができる。なお、ハミング距離が１のときの他の遷移時に、桁上がり信号Ｃを「１」としてもよい。
以上のような第３実施形態によっても、前述した実施形態と同様の効果を発揮することができる。

＜測定装置の実施形態＞
図１１は、本発明の測定装置の１例である周波数比測定装置の実施形態を示すブロック図である。
図１１では、回路中のバスを太線で示す。また、図１１では、被測定信号において、遅延素子により遅延されていない被測定信号、遅延素子により遅延された３１個の被測定信号のそれぞれを区別するため、遅延されていない被測定信号をＦｘまたはＦｘ０とし、遅延された３１個の被測定信号をそれぞれ、Ｆｘ１、Ｆｘ２・・・Ｆｘ３１（Ｆｘ１〜Ｆｘ３１は図示されていない）とする。また、Ｆｘ０〜Ｆｘ３１をＦｘ［３１：０］と表記する。
以下、測定装置の１例である周波数比測定装置の実施形態について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。

図１１に示すように、本実施形態の周波数比測定装置１０（測定装置）は、カウンター回路１を備え、カウンター回路１を用いて測定を行う、すなわち、被測定信号Ｆｘと基準信号Ｆｓとの周波数比を測定する。
この周波数比測定装置１０によれば、周波数比測定装置１０が備えるカウンター回路１は、前述した実施形態と同様の効果を発揮することができる。すなわち、カウンター回路１では、各カウンター３は、遷移前の状態と遷移後の状態とのハミング距離が小さいときに桁上がり信号を出力するので、桁上がりが生じるときのハミング距離が小さくなり、これにより、貫通電流を減少させることができる。また、回路構成を簡単かつ小規模にすることができる。また、周波数比測定装置１０は、周波数比を精度良く測定することができる。以下、具体的に説明する。

図１１に示す周波数比測定装置１０（測定装置）は、周波数が既知である基準信号（基準クロック）Ｆｓの周波数と被測定信号Ｆｘの周波数との比（周波数比）に対応する値（または前記値を生成するために用いられる値）であるカウント値（カウント値を示す信号）を生成する装置（回路）である。すなわち、周波数比測定装置１０の測定値（出力）が前記カウント値である。
また、周波数比測定装置１０では、直接カウント方式とレシプロカルカウント方式とのいずれも採用することが可能である。以下では、代表的に、レシプロカルカウント方式を例に挙げて説明する。

図１１に示すように、周波数比測定装置１０は、エッジ検出部９と、カウンター回路１と、ラッチ１８と、少なくとも１つ（本実施形態では、３１個）の遅延素子（図示せず）と、複数（本実施形態では、３２個）のカウンター３０（図示は１つ）と、複数（本実施形態では、３２個）のラッチ１７（図示は１つ）と、数え上げ部１９と、乗算器２５と、カウンター２０と、ラッチ２４と、ラッチ２６と、加算器２７とを備えている。カウンター回路１は、第２実施形態のカウンター回路１と同様のものであり、カウンター部２およびデコード部７を備えている。なお、ラッチ１８は、カウンター回路１の構成要素に含まれていないが、構成要素に含まれていてもよい。

カウンター３０は、本実施形態では、周波数デルタシグマ変調部（以下、「ＦＤＳＭ（Frequency Delta Sigma Modulator）」と言う）で構成されている。ＦＤＳＭは、パルス信号Ｐ（基準信号Ｆｓ）と被測定信号（Ｆｘ０〜Ｆｘ３１）との一方に基づいて他方を周波数デルタシグマ変調し、周波数デルタシグマ変調信号を生成する機能を有している。また、ＦＤＳＭとしては、例えば、出力信号をビットストリーム形式で出力するＦＤＳＭ（ビットストリーム構成のＦＤＳＭ）、出力信号をデータストリーム形式で出力するＦＤＳＭ（データストリーム構成のＦＤＳＭ）等を用いることができる。

本実施形態では、カウンター３０は、基準信号（基準クロック）Ｆｓから生成されたパルス信号Ｐの立ち上がりエッジに同期して被測定信号（Ｆｘ０〜Ｆｘ３１）をラッチして第１データを出力するラッチ３１（第１ラッチ）と、パルス信号Ｐの立ち上がりエッジに同期して前記第１データをラッチして第２データを出力するラッチ３２（第２ラッチ）と、前記第１データと前記第２データの排他的論理和を演算して出力データを生成する排他的論理和回路３３とを備えている。ラッチ３１、ラッチ３２としては、それぞれ、例えば、Ｄラッチ等を用いることができ、ラッチ３１およびラッチ３２は、例えば、Ｄフリップフロップ回路等で構成される。なお、本実施形態では、立ち上がりエッジでラッチ動作を行う場合を想定しているが、これに限らず、例えば、立ち下りエッジでラッチ動作を行ってもよく、または、立ち上がりエッジと立ち下りエッジの両方でラッチ動作を行ってもよい。

また、図示は省略するが、カウンター３０の入力側には、遅延素子が接続されており、その遅延素子により、被測定信号Ｆｘを遅延させる。
また、カウンター２０は、ラッチ２１、ラッチ２２および排他的論理和回路２３を備えており、前記カウンター３０と同様に構成されている。

また、エッジ検出部９は、遅延素子９１と、排他的論理和回路９２とを備えている。遅延素子９１の出力端子は、排他的論理和回路９２の一方の入力端子に接続されている。また、遅延素子９１としては、本実施形態では、バッファーが用いられている。

また、カウンター３０と、ラッチ１７と、数え上げ部１９と、乗算器２５と、加算器２７とは、入力側から出力側に向って、この順序で接続されている。また、数え上げ部１９は、「１」ビットの数え上げを行う機能を有している。
また、エッジ検出部９と、カウンター部２と、ラッチ１８と、デコード部７と、乗算器２５とは、入力側から出力側に向って、この順序で接続されている。
また、カウンター２０と、ラッチ２４とは、入力側から出力側に向って、この順序で接続されている。
また、前記ラッチ１７、ラッチ１８およびラッチ２６としては、それぞれ、例えば、Ｄラッチ等を用いることができる。

また、エッジ検出部９の出力端子は、カウンター３０の各ラッチ３１のクロック入力端子および各ラッチ３２のクロック入力端子と、カウンター部２の初段のカウンター３のＴフリップフロップ５１のクロック入力端子と（図２参照）、ラッチ１８のクロック入力端子と、ラッチ２６のクロック入力端子と、各ラッチ１７のクロック入力端子と、カウンター２０のラッチ２１のクロック入力端子およびラッチ２２のクロック入力端子と、ラッチ２４のクロック入力端子とに、それぞれ、接続されている。

また、カウンター部２の出力端子は、ラッチ１８の入力端子に接続されている。また、ラッチ１８の出力端子は、デコード部７の入力端子に接続されている。また、デコード部７の出力端子は、乗算器２５の一方の入力端子に接続されている。また、数え上げ部１９の出力端子は、乗算器２５の他方の入力端子に接続されている。

また、乗算器２５の出力端子は、加算器２７の一方の入力端子に接続されている。また、加算器２７の出力端子は、ラッチ２６の入力端子に接続され、ラッチ２６の出力端子は、加算器２７の他方の入力端子に接続されている。また、ラッチ２４の出力端子は、加算器２７のリセット端子に接続されている。

また、基準信号Ｆｓは、エッジ検出部９の排他的論理和回路９２の一方の入力端子に接続されている遅延素子９１の入力端子と、排他的論理和回路９２の他方の入力端子とに、それぞれ、入力されている。

また、被測定信号Ｆｘ（Ｆｘ０）は、カウンター２０のラッチ２１の入力端子と、複数のカウンター３０のうちの所定のカウンター３０のラッチ３１の入力端子と、複数の遅延素子のうちの初段の遅延素子の入力端子（図示せず）とに、それぞれ、入力されている。また、初段の遅延素子で遅延された被測定信号Ｆｘ１は、別のカウンター３０のラッチ３１の入力端子と、２段目の遅延素子の入力端子とに、それぞれ、入力されている。また、２段目の遅延素子で遅延された被測定信号Ｆｘ２は、別のカウンター３０のラッチ３１の入力端子と、３段目の遅延素子の入力端子とに、それぞれ、入力されている。以下、同様にして、３段目以降の遅延素子で遅延された被測定信号Ｆｘ３〜Ｆｘ３１は、それぞれ、別のカウンター３０のラッチ３１の入力端子に入力されている。

次に、周波数比測定装置１０の動作について説明する。
図１１に示すように、エッジ検出部９では、基準信号Ｆｓの立ち上がりエッジおよび立ち下がりエッジが検出される。すなわち、エッジ検出部９は、基準信号Ｆｓの立ち上がりエッジに同期したパルスおよび基準信号Ｆｓの立ち下がりエッジに同期したパルスを有するパルス信号Ｐを出力する。

また、エッジ検出部９から出力されたパルス信号Ｐは、カウンター部２に入力され、カウンター部２は、エッジ検出部９から出力されるパルス信号Ｐのパルスをカウントし、そのパルスのカウント値を出力する。

また、パルス信号Ｐは、各カウンター３０のラッチ３１のクロック入力端子およびラッチ３２のクロック入力端子と、各ラッチ１７のクロック入力端子と、ラッチ１８のクロック入力端子と、ラッチ２６のクロック入力端子と、カウンター２０のラッチ２１のクロック入力端子およびラッチ２２のクロック入力端子と、ラッチ２４のクロック入力端子とに、それぞれ、入力される。

各カウンター３０では、それぞれ、ラッチ３１は、パルス信号Ｐの立ち上がりエッジに同期して被測定信号（Ｆｘ０〜Ｆｘ３１）をラッチして第１データを出力し、ラッチ３２は、パルス信号Ｐの立ち上がりエッジに同期して前記第１データをラッチして第２データを出力し、排他的論理和回路３３は、前記第１データと前記第２データの排他的論理和を演算して出力データを生成し、出力する。すなわち、排他的論理和回路３３は、パルス信号Ｐが１周期推移する間の被測定信号（Ｆｘ０〜Ｆｘ３１）の反転回数が偶数であれば「０」、奇数であれば「１」を出力する。これにより、各カウンター３０からは、被測定信号（Ｆｘ０〜Ｆｘ３１）の立ち上がりおよび立ち下がりに対応してそれぞれ「１」が出力され、その他は「０」が出力される。
また、カウンター３０から出力された信号は、それぞれ、ラッチ１７により、パルス信号Ｐの立ち上がりエッジに同期してラッチされ、出力される。

次に、数え上げ部１９は、カウンター３０から出力された信号の「１」ビットの数え上げを行う。すなわち、カウンター部２の各カウント値のときのカウンター３０から出力された信号の「１」の数を数える。
また、カウンター部２から出力されたカウント値は、ラッチ１８に入力される。ラッチ１８は、パルス信号Ｐの立ち上がりエッジに同期して前記カウント値をラッチし、出力する。そして、デコード部７は、ラッチ１８から出力されたカウント値をデコードする。

次に、乗算器２５は、数え上げ部１９から出力された数値と、デコード部７から出力されたカウント値とを乗算し、その乗算値を出力する。この乗算値は、加算器２７の一方の入力端子に入力される。

また、カウンター２０では、ラッチ２１は、パルス信号Ｐの立ち上がりエッジに同期して被測定信号Ｆｘをラッチして第１データを出力し、ラッチ２２は、パルス信号Ｐの立ち上がりエッジに同期して前記第１データをラッチして第２データを出力し、排他的論理和回路２３は、前記第１データと前記第２データの排他的論理和を演算して出力データを生成し、出力する。すなわち、カウンター２０からは、被測定信号Ｆｘの立ち上がりおよび立ち下がりに対応してそれぞれ「１」が出力され、その他は「０」が出力される。

カウンター２０から出力された信号は、ラッチ２４により、パルス信号Ｐの立ち上がりエッジに同期してラッチされ、出力され、加算器２７のリセット端子に入力される。
乗算器２５から出力された乗算値は、加算器２７の一方の入力端子に入力される。また、加算器２７の出力は、ラッチ２６により、パルス信号Ｐの立ち上がりエッジに同期してラッチされ、出力され、加算器２７の他方の入力端子に入力される。

加算器２７は、現在の乗算値と、ラッチ２６にラッチされている１つ前の乗算値とを加算し、出力する。この出力は、積算されたレシプロカルカウント値の総和である。
以降の動作については詳細な説明を省略するが、例えば、現在の積算されたレシプロカルカウント値の総和と、１つ前の積算されたレシプロカルカウント値の総和との差を求め、出力する。この出力は、レシプロカルカウント値の総和である。なお、レシプロカルカウント値の総和を求める方法としては、この方法に限定されず、他の方法を用いてもよい。また、例えば、ローパスフィルター、移動平均フィルター等のフィルター等を設けてもよい。

なお、本実施形態におけるレシプロカルカウント値は、３２個のカウンター３０の１つ分の出力に相当する値であり、被測定信号Ｆの立ち上がりエッジと立ち下がりエッジとの間に含まれるパルス信号Ｐの立ち上がりエッジの数である。したがって、レシプロカルカウント値から基準信号Ｆｓと被測定信号Ｆｘとの周波数比を求めることができる。
また、レシプロカルカウント値の総和は、すべてのカウンター３の出力から得られたレシプロカルカウント値を合計した値である。したがって、レシプロカルカウント値の総和からも基準信号Ｆｓと被測定信号Ｆｘとの周波数比を求めることができる。

以上のような周波数比測定装置１０によれば、その周波数比測定装置１０が備えるカウンター回路１は、前述した実施形態と同様の効果を発揮することができる。また、周波数比測定装置１０は、周波数比を精度良く測定することができる。

＜物理量センサーの実施形態＞
図１２は、本発明の物理量センサーの１例である加速度センサーの実施形態を示す図である。図１３は、図１２中のＡ−Ａ線での断面図である。
以下、物理量センサーの１例である加速度センサーの実施形態について、前述した実施形態との相違点を中心に説明し、同様の事項については、その説明を省略する。

図１２および図１３に示すように、本実施形態の加速度センサー１００（物理量センサー）は、物理量（振動に関する物理量）の１例である加速度を検出する検出部２００と、検出部２００から出力された被測定信号が入力される周波数比測定装置１０（測定装置）とを備えている。検出部２００と周波数比測定装置１０とは電気的に接続されている。すなわち、検出部２００の出力が、周波数比測定装置１０の被測定信号として周波数比測定装置１０に入力される。周波数比測定装置１０は、検出部２００に内蔵されていてもよく、また、外付けであってもよい。なお、周波数比測定装置１０については、既に図１１等に基づいて説明したので、その説明は省略する。

検出部２００は、平板状のベース部２１０と、ベース部２１０に継ぎ手部２１１を介して接続された略矩形平板状の可動部２１２と、ベース部２１０と可動部２１２とに掛け渡された物理量検出素子の１例である加速度検出素子２１３と、少なくとも上記各構成要素を内部に収納するパッケージ２２０とを備えている。

この検出部２００は、外部端子２２７、２２８、内部端子２２４、２２５、外部接続端子２１４ｅ、２１４ｆ、接続端子２１０ｂ、２１０ｃ等を経由して加速度検出素子２１３の励振電極に印加される駆動信号によって、加速度検出素子２１３の振動梁２１３ａ、２１３ｂが所定の周波数で発振（共振）する。そして、検出部２００は、加わる加速度に応じて変化する加速度検出素子２１３の共振周波数を被測定信号（検出信号）として出力する。
この被測定信号は、周波数比測定装置１０に入力され、周波数比測定装置１０は、前記実施形態で説明したように動作する。

また、検出部２００の数は、本実施形態では１つであるが、これに限らず、例えば、２つ、または３つでもよい。検出部２００を３つ設け、各検出部２００の検出軸を互いに直交（交差）させることにより、互いに直交する３つの検出軸のそれぞれの軸方向の加速度を検出することが可能である。

以上のような加速度センサー１００によれば、その加速度センサー１００が備えるカウンター回路１および周波数比測定装置１０は、前述した実施形態と同様の効果を発揮することができる。すなわち、カウンター回路１では、各カウンター３は、遷移前の状態と遷移後の状態とのハミング距離が小さいときに桁上がり信号を出力するので、桁上がりが生じるときのハミング距離が小さくなり、これにより、貫通電流を減少させることができる。また、回路構成を簡単かつ小規模にすることができる。また、加速度センサー１００は、加速度を精度良く検出することができる。

＜実験＞
前述したカウンター回路１の効果を確認するため、下記の実験を行なった。
図１４および図１５は、それぞれ、実験の際の測定に用いる装置およびその装置の接続を説明するためのブロック部である。図１６および図１７は、それぞれ、実験結果を示すグラフである。

（実施例）
第２実施形態のカウンター回路１を備える前記実施形態の周波数比測定装置１０を用意した。カウンター回路１は、４ビットカウンターを６段有しており（２４ビット）、各４ビットカウンターは、それぞれ、「１１１０」から「１１１１」に遷移するときに、桁上がり信号Ｃを「１」にする。このカウンター回路１の遷移前の状態と遷移後の状態とのハミング距離の最大値は、「９」である。

そして、図１４および図１５に示すように、周波数比測定装置１０の電源ラインに対してオシロスコープ４００を接続し、周波数比測定装置１０を動作させ、カウンター回路１で２６ＭＨｚのクロックをカウントしつつ、電源ノイズの周波数スペクトルを測定した。周波数比測定装置１０への印加電圧は、３．３Ｖとした。また、ノイズの周波数スペクトルは、オシロスコープ４００が有する高速フーリエ変換機能を使用し、高速フーリエ変換を行って求めた。その結果は、図１６に示す通りである。図１６に示すグラフの横軸は、高速フーリエ変換を行って求めたノイズの周波数（ＦＦＴ周波数）であり、縦軸は、ノイズスペクトル（強度）である。

（比較例）
カウンター回路１をリプルカウンターに変更した他は前記実施例と同様の周波数比測定装置を用意した。
リプルカウンターは、４ビットリプルカウンターを６段有しており（２４ビット）、各４ビットリプルカウンターは、それぞれ、「１１１１」から「００００」に遷移するときに、桁上がり信号を「１」にする。このリプルカウンターの遷移前の状態と遷移後の状態とのハミング距離の最大値は、「２４」である。
そして、前記実施例と同様にして測定を行った。その結果は、図１７に示す通りである。図１７に示すグラフの縦軸および横軸は、図１６に示すグラフと同様である。

（実験結果）
比較例では、図１７に示すように、周波数が９９．１８Ｈｚのときと、その２倍の１９８．３６Ｈｚ（倍波）のときに、それぞれ、矢印で指し示す大きな電源ノイズ（ノイズ成分）が生じた。このノイズは、桁上がりが生じるときの貫通電流の影響によるものと考えられる。その理由は、カウントしたクロックの周波数である２６ＭＨｚを２^１８で除算すると、前記ノイズの周波数である９９．１８Ｈｚとなり、べき指数「１８」は、桁上がりが生じるときの遷移前の状態と遷移後の状態とのハミング距離に相当するためである。同様に、２６ＭＨｚを２^１７で除算すると、前記ノイズの周波数である１９８．３６Ｈｚとなり、べき指数「１７」は、桁上がりが生じるときの遷移前の状態と遷移後の状態とのハミング距離に相当するためである。
これに対し、実施例では、図１６に示すように、前記貫通電流が減少し、周波数が９９．１８Ｈｚおよび１９８．３６Ｈｚのノイズ成分が抑制された。

以上、本発明のカウンター回路、測定装置および物理量センサーを、図示の実施形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、他の任意の構成物が付加されていてもよい。
また、本発明は、前記各実施形態のうちの、任意の２以上の構成（特徴）を組み合わせたものであってもよい。

また、前記実施形態では、測定装置として周波数比測定装置を例に挙げて説明したが、本発明では、測定装置は、これに限定されず、カウンター回路を設けることが可能なあらゆる測定装置に適用可能である。
また、前記実施形態では、物理量センサーとして、加速度センサーを例に挙げて説明したが、本発明では、物理量センサーは、物理量の変化を周波数変化として検出することが可能なものであれば、これに限定されず、この他、例えば、質量センサー、超音波センサー、角加速度センサー、容量センサー等が挙げられる。
また、本発明の物理量センサーは、例えば、傾斜計、地震計、ナビゲーション装置、姿勢制御装置、ゲームコントローラー、携帯電話、スマートフォン、デジタルスチルカメラ等の各種の電子機器や、自動車等の各種の移動体等に適用することが可能である。すなわち、本発明では、本発明の物理量センサーを備えた電子機器、本発明の物理量センサーを備えた移動体等を提供することが可能である。

１…カウンター回路、２…カウンター部、３…ｍビットカウンター（カウンター）、４１…Ｄフリップフロップ、４２…Ｄフリップフロップ、４３…Ｄフリップフロップ、４４…Ｄフリップフロップ、５１…Ｔフリップフロップ、５２…Ｔフリップフロップ、５３…Ｔフリップフロップ、５４…Ｔフリップフロップ、６…論理積回路、７…デコード部、８１…ｍ１ビットカウンター（カウンター）、８２…ｍ２ビットカウンター（カウンター）、９…エッジ検出部、９１…遅延素子、９２…排他的論理和回路、１０…周波数比測定装置、１７…ラッチ、１８…ラッチ、１９…数え上げ部、２０…カウンター、２１…ラッチ、２２…ラッチ、２３…排他的論理和回路、２４…ラッチ、２５…乗算器、２６…ラッチ、２７…加算器、３０…カウンター、３１…ラッチ、３２…ラッチ、３３…排他的論理和回路、１００…加速度センサー、２００…検出部、２１０…ベース部、２１０ｂ…接続端子、２１０ｃ…接続端子、２１１…継ぎ手部、２１２…可動部、２１３…加速度検出素子、２１３ａ…振動梁、２１３ｂ…振動梁、２１４ｅ…外部接続端子、２１４ｆ…外部接続端子、２２０…パッケージ、２２４…内部端子、２２５…内部端子、２２７…外部端子、２２８…外部端子、４００…オシロスコープ

Claims (7)

1. ｍ（ｍは、２以上の整数）ビットカウンターをｎ（ｎは、２以上の整数）段有するカウンター部を備え、
   前記ｎ段のｍビットカウンターは、それぞれ、ｍビットのバイナリーアップカウンターであり、
   前記ｎ段のｍビットカウンターのうちの少なくとも１つは、遷移前の状態と遷移後の状態とのハミング距離が１のときの遷移時に桁上がり信号を出力し、
   前記ｍビットカウンターの各桁の初期の出力値は、それぞれ、「１」であることを特徴とするカウンター回路。
2. 前記カウンター部から出力されたカウントデータをデコードするデコード部を有する請求項１に記載のカウンター回路。
3. 前記デコード部は、前記ｎ段のｍビットカウンターのそれぞれから出力されたデータ毎に、所定の数を加算または減算することにより前記カウントデータをデコードする請求項２に記載のカウンター回路。
4. 前記ｎ段の前記ｍビットカウンターで構成される部分は、ｍ１ビットカウンターと、前記ｍ１ビットカウンターとビット数の異なるｍ２（ｍ１とｍ２の一方は、２以上の整数、他方は、１以上の整数）ビットカウンターとを有し、
   前記ｍ１ビットカウンターは、遷移前の状態と遷移後の状態とのハミング距離がｍ１以外のときの遷移時に桁上がり信号を出力するか、または、前記ｍ２ビットカウンターは、遷移前の状態と遷移後の状態とのハミング距離がｍ２以外のときの遷移時に桁上がり信号を出力するか、または、前記ｍ１ビットカウンターは、遷移前の状態と遷移後の状態とのハミング距離がｍ１以外のときの遷移時に桁上がり信号を出力し、かつ、前記ｍ２ビットカウンターは、遷移前の状態と遷移後の状態とのハミング距離がｍ２以外のときの遷移時に桁上がり信号を出力する請求項１ないし３のいずれか１項に記載のカウンター回路。
5. 請求項１ないし４のいずれか１項に記載のカウンター回路を備え、
   前記カウンター回路を用いて測定を行うことを特徴とする測定装置。
6. 被測定信号と基準信号との周波数比を測定する請求項５に記載の測定装置。
7. 物理量を検出する検出部と、
   前記検出部から出力された被測定信号が入力される請求項５または６に記載の測定装置と、を備えることを特徴とする物理量センサー。

Images