JPH0119545B2 - - Google Patents
Info
- Publication number
- JPH0119545B2 JPH0119545B2 JP57158098A JP15809882A JPH0119545B2 JP H0119545 B2 JPH0119545 B2 JP H0119545B2 JP 57158098 A JP57158098 A JP 57158098A JP 15809882 A JP15809882 A JP 15809882A JP H0119545 B2 JPH0119545 B2 JP H0119545B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input signal
- period
- output
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005070 sampling Methods 0.000 claims description 22
- 238000001514 detection method Methods 0.000 claims description 10
- 102100038026 DNA fragmentation factor subunit alpha Human genes 0.000 description 7
- 102100038023 DNA fragmentation factor subunit beta Human genes 0.000 description 7
- 101100277639 Homo sapiens DFFB gene Proteins 0.000 description 7
- 101000950906 Homo sapiens DNA fragmentation factor subunit alpha Proteins 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 6
- 101150110971 CIN7 gene Proteins 0.000 description 3
- 101150110298 INV1 gene Proteins 0.000 description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
Description
【発明の詳細な説明】
本発明はサンプリング方式を用いた波形解析装
置（分析装置、データ処理装置等）や波形記録装
置（デイジタル・ストレージオシロスコープ、デ
イジタルメモリスコープトランジエントメモリ、
データレコーダ等）のエイリアシングエラー検出
に関するものである。
置（分析装置、データ処理装置等）や波形記録装
置（デイジタル・ストレージオシロスコープ、デ
イジタルメモリスコープトランジエントメモリ、
データレコーダ等）のエイリアシングエラー検出
に関するものである。
エイリアシングエラーは理論上、入力信号をサ
ンプリングする場合、入力信号周波数がサンプリ
ング周期の２倍の周期より短い場合に発生するも
ので、従来この種のエラー検出は入力信号をサン
プリングする以前に、オシロスコープ等により入
力信号の周波数がサンプル周期の２倍の周期より
短いかどうかを確認する方法があつた。これだと
波形解析装置等の他にオシロスコープが必要とな
り不便であつた。又、オシロスコープと波形解析
装置等が一体になつたものもあるが高価であり、
又、操作上オシロスコープモードに切換える必要
があるため不便である。もう一つの方法としては
エイリアシングエラーが発生しないように装置の
入力段にフイルタを設ける方法である。しかしサ
ンプル周期が可変できるような装置の場合、数多
くの高次のフイルタを必要とするため経済的でな
い。
ンプリングする場合、入力信号周波数がサンプリ
ング周期の２倍の周期より短い場合に発生するも
ので、従来この種のエラー検出は入力信号をサン
プリングする以前に、オシロスコープ等により入
力信号の周波数がサンプル周期の２倍の周期より
短いかどうかを確認する方法があつた。これだと
波形解析装置等の他にオシロスコープが必要とな
り不便であつた。又、オシロスコープと波形解析
装置等が一体になつたものもあるが高価であり、
又、操作上オシロスコープモードに切換える必要
があるため不便である。もう一つの方法としては
エイリアシングエラーが発生しないように装置の
入力段にフイルタを設ける方法である。しかしサ
ンプル周期が可変できるような装置の場合、数多
くの高次のフイルタを必要とするため経済的でな
い。
本発明はこれらの欠点を除去するため、サンプ
ル周期を切換えた場合入力信号に対してエイリア
シングエラーが発生しているかどうかを容易に検
出するためのものである。
ル周期を切換えた場合入力信号に対してエイリア
シングエラーが発生しているかどうかを容易に検
出するためのものである。
第１図は本発明の基本的なブロツク図で１はサ
ンプル周期をカウントするカウンタでＡのサンプ
リングパルスを受けて分周しその出力信号Ｂを２
のリセツトパルス発生器に送出する。リセツトパ
ルス発生器２は分周出力信号Ｂの立上りエツジ又
は立下りエツジを検出しリセツトパルスＣを３の
入力信号周期カウンタに送出する。一方、この入
力信号周期カウンタ３は入力信号から方形波信号
に変換された信号ＤによりＤの立上りエツジ又は
立下りエツジを検出し、Ｄの信号が２回以上立上
がるか又は立下がると検知信号Ｅを発生し、４の
検出器に送出する。検出器４はラツチやLED等
外部に対してエイリアシングが発生したことを知
らせるための装置又は回路である。但し、入力信
号Ｄの周期はリセツト信号Ｃの周期より短かくＣ
の周期間にＤの周期の立上りエツジ又は立下りエ
ツジが２回以上存在すればエイリアシングエラー
が検知できる。入力方形波信号Ｄの周期がリセツ
ト信号Ｃの周期より長い場合（Ｃの周期間にＤの
周期が１周期以下の場合）はＣのリセツト信号に
より入力信号周期カウンタ３をリセツトするため
検知信号Ｅは検出器４に送出されない。本発明の
応用例としてはエイリアシングエラー検出回路波
形解析装置等サンプリングを行う装置の周波数限
界検出回路、入力信号に畳重するグリツジの検出
等、種々の応用や変更が可能である。
ンプル周期をカウントするカウンタでＡのサンプ
リングパルスを受けて分周しその出力信号Ｂを２
のリセツトパルス発生器に送出する。リセツトパ
ルス発生器２は分周出力信号Ｂの立上りエツジ又
は立下りエツジを検出しリセツトパルスＣを３の
入力信号周期カウンタに送出する。一方、この入
力信号周期カウンタ３は入力信号から方形波信号
に変換された信号ＤによりＤの立上りエツジ又は
立下りエツジを検出し、Ｄの信号が２回以上立上
がるか又は立下がると検知信号Ｅを発生し、４の
検出器に送出する。検出器４はラツチやLED等
外部に対してエイリアシングが発生したことを知
らせるための装置又は回路である。但し、入力信
号Ｄの周期はリセツト信号Ｃの周期より短かくＣ
の周期間にＤの周期の立上りエツジ又は立下りエ
ツジが２回以上存在すればエイリアシングエラー
が検知できる。入力方形波信号Ｄの周期がリセツ
ト信号Ｃの周期より長い場合（Ｃの周期間にＤの
周期が１周期以下の場合）はＣのリセツト信号に
より入力信号周期カウンタ３をリセツトするため
検知信号Ｅは検出器４に送出されない。本発明の
応用例としてはエイリアシングエラー検出回路波
形解析装置等サンプリングを行う装置の周波数限
界検出回路、入力信号に畳重するグリツジの検出
等、種々の応用や変更が可能である。
第２図は本発明の一実施例で波形記憶装置等の
記憶可能周波数の限界を検出し、表示器により警
報を発生する回路の例である。第３図は第２図の
各部の動作をタイムチヤートで現わしたものであ
る。尚、D′の波形は入力信号Ｄの元の波形を示
す。D′のような波形からＤの信号を得る方法は
種々ある。（一例としてはオシロスコープのトリ
ガ出力端子等）第２図１はサンプル周期をカウン
トするカウンタでＡのサンプリングクロツクは同
期式カウンタCU１の入力端子CKに接続される。
カウンタCU１はサンプリングクロツクＡを３カ
ウントしINV１のインバータを介してカウンタ
CU１のLOD端子にもどされる。CU１はこの
LOD端子の信号を受けて入力Ａ〜Ｄの値をロー
ドする（この時に端子QA〜QBは“０”にな
る）。すなわち、初期状態にもどる。QB端子の
出力は又リセツトパルス発生器２のNANDゲー
トＧ１の一方の入力端子に接続される。又カウン
タCU１の出力QBを反転させた出力（インバー
タINV１の出力）はカウンタCU１のLOD端子に
送出すると同時にリセツトパルスのインバータ
INV２の入力に接続され再び反転され、抵抗Ｒ
１、コンデンサＣ１の時定数により遅れてインバ
ータINV３の入力に接続されさらに反転されて
NANDゲートＧ１のもう一方の入力に接続され
る。この出力（インバータINV３の出力）は端
子QBの出力とNANDゲートＧ１を通すことによ
り、カウンタCU１の出力QBの立上りエツジに
同期した負のリセツトパルスＣを発生する。
記憶可能周波数の限界を検出し、表示器により警
報を発生する回路の例である。第３図は第２図の
各部の動作をタイムチヤートで現わしたものであ
る。尚、D′の波形は入力信号Ｄの元の波形を示
す。D′のような波形からＤの信号を得る方法は
種々ある。（一例としてはオシロスコープのトリ
ガ出力端子等）第２図１はサンプル周期をカウン
トするカウンタでＡのサンプリングクロツクは同
期式カウンタCU１の入力端子CKに接続される。
カウンタCU１はサンプリングクロツクＡを３カ
ウントしINV１のインバータを介してカウンタ
CU１のLOD端子にもどされる。CU１はこの
LOD端子の信号を受けて入力Ａ〜Ｄの値をロー
ドする（この時に端子QA〜QBは“０”にな
る）。すなわち、初期状態にもどる。QB端子の
出力は又リセツトパルス発生器２のNANDゲー
トＧ１の一方の入力端子に接続される。又カウン
タCU１の出力QBを反転させた出力（インバー
タINV１の出力）はカウンタCU１のLOD端子に
送出すると同時にリセツトパルスのインバータ
INV２の入力に接続され再び反転され、抵抗Ｒ
１、コンデンサＣ１の時定数により遅れてインバ
ータINV３の入力に接続されさらに反転されて
NANDゲートＧ１のもう一方の入力に接続され
る。この出力（インバータINV３の出力）は端
子QBの出力とNANDゲートＧ１を通すことによ
り、カウンタCU１の出力QBの立上りエツジに
同期した負のリセツトパルスＣを発生する。
なお、リセツトパルスＣのパルス幅は前記抵抗
Ｒ１、コンデンサＣ１の時定数で決定される。Ｃ
のリセツト信号は３の入力信号周期カウンタのＤ
タイプフリツプフロツプDFF１およびDFF２の
リセツト端子CLに接続され３サンプリング周期
毎にリセツトされる。
Ｒ１、コンデンサＣ１の時定数で決定される。Ｃ
のリセツト信号は３の入力信号周期カウンタのＤ
タイプフリツプフロツプDFF１およびDFF２の
リセツト端子CLに接続され３サンプリング周期
毎にリセツトされる。
一方、入力信号周期ＤはＤタイプフリツプフロ
プDFF１およびDFF２のトリガ端子Ｔに接続さ
れている。ＤタイプフリツプフロツプDFF１，
DFF２は入力信号Ｄの立上りエツジでトリガさ
れDFF１のもう一方の入力ｄ端子の情報がDFF
１の出力Ｑに伝達されＱは“１”となる。したが
つて、入力信号Ｄの最初の変化情報としてＤタイ
プフリツプフロツプDFF２のｄ端子入力は“１”
となる。ＤタイプフリツプフロツプDFF２は入
力信号Ｄ２が２回目に変化（すなわち、２発目の
パルスの上り）すると１回目の変化信号情報Ｄタ
イプフリツプフロツプDFF１のＱの信号を得て
入力信号Ｄの２回目の変化としてDFF２のに
伝達される。は負の信号でサンプリング周期Ａ
に対する入力信号Ｄの周期の限界値Ｅとして４の
検出器の発光ダイオードＤ１のカソードに送出さ
れるＤ１のアノードは抵抗Ｒ２を介して電源に接
続されカソードが０になる事によりＤ１に電流が
流れて発光し、入力信号周期Ｄが限界値であるこ
とを知らせしめる。即ち、装置の記憶可能周期が
サンプリング周期の３倍以下となつている事を示
すものである。もし記憶可能限界周期でなくエイ
リアシングエラーを検出するのであればCU１の
QBの出力をQAに接続しなおせばエイリアシン
グエラーが検出できる。また、本応用例では入力
信号周期Ｄがサンプリング周期Ａの個数（サンプ
ル数）が３個以下になつた時限界値としてLED
により警報を発生しているが入力信号Ｄの周期の
サンプル数を増したい場合はCU１の出力端子を
変えると同時に３のＤタイプフリツプフロツプの
段数を増せば良い。
プDFF１およびDFF２のトリガ端子Ｔに接続さ
れている。ＤタイプフリツプフロツプDFF１，
DFF２は入力信号Ｄの立上りエツジでトリガさ
れDFF１のもう一方の入力ｄ端子の情報がDFF
１の出力Ｑに伝達されＱは“１”となる。したが
つて、入力信号Ｄの最初の変化情報としてＤタイ
プフリツプフロツプDFF２のｄ端子入力は“１”
となる。ＤタイプフリツプフロツプDFF２は入
力信号Ｄ２が２回目に変化（すなわち、２発目の
パルスの上り）すると１回目の変化信号情報Ｄタ
イプフリツプフロツプDFF１のＱの信号を得て
入力信号Ｄの２回目の変化としてDFF２のに
伝達される。は負の信号でサンプリング周期Ａ
に対する入力信号Ｄの周期の限界値Ｅとして４の
検出器の発光ダイオードＤ１のカソードに送出さ
れるＤ１のアノードは抵抗Ｒ２を介して電源に接
続されカソードが０になる事によりＤ１に電流が
流れて発光し、入力信号周期Ｄが限界値であるこ
とを知らせしめる。即ち、装置の記憶可能周期が
サンプリング周期の３倍以下となつている事を示
すものである。もし記憶可能限界周期でなくエイ
リアシングエラーを検出するのであればCU１の
QBの出力をQAに接続しなおせばエイリアシン
グエラーが検出できる。また、本応用例では入力
信号周期Ｄがサンプリング周期Ａの個数（サンプ
ル数）が３個以下になつた時限界値としてLED
により警報を発生しているが入力信号Ｄの周期の
サンプル数を増したい場合はCU１の出力端子を
変えると同時に３のＤタイプフリツプフロツプの
段数を増せば良い。
以上説明したごとく本発明によればエイリアシ
ングエラーを数個の論理ICとわずかな部品で小
形かつ安価に検出できしかも汎用性が有りエイリ
アシングエラーの識別の他波形記憶装置の入力信
号周波数の限界警報を発生する装置や入力信号の
グリツジ検出回路等に応用できる。特に入力信号
周波数の限界警報を発生させる事は波形記録装置
における入力信号に対するサンプリング周期の選
択の誤りを防ぐことが可能である。又、検出器の
信号をコンピユータにより取り込むことでデータ
処理上の誤り検出も可能である。
ングエラーを数個の論理ICとわずかな部品で小
形かつ安価に検出できしかも汎用性が有りエイリ
アシングエラーの識別の他波形記憶装置の入力信
号周波数の限界警報を発生する装置や入力信号の
グリツジ検出回路等に応用できる。特に入力信号
周波数の限界警報を発生させる事は波形記録装置
における入力信号に対するサンプリング周期の選
択の誤りを防ぐことが可能である。又、検出器の
信号をコンピユータにより取り込むことでデータ
処理上の誤り検出も可能である。
第１図は本発明のブロツク図、第２図は本発明
の一実施例を示す回路図、第３図は第２図の各部
の動作のタイムチヤートである。 １：サンプル周期カウンタ、２：リセツトパル
ス発生器、３：入力信号周期カウンタおよびエラ
ー検知器、４：エラー検出器、Ａ：サンプリング
周期信号、Ｂ：サンプル周期カウント出力信号、
Ｃ：リセツト信号、Ｄ：入力周期信号、Ｅ：エラ
ー検知信号、CU１：カウンタ、INV１〜INV
３：インバータ、Ｃ１：コンデンサ、Ｒ１〜Ｒ
２：抵抗器、Ｇ１：NANDゲート、DFF１〜
DFF２：Ｄタイプフリツプフロツプ、Ｄ１：ダ
イオード、Ａ，Ｃ，Ｄ，Ｅ：第１図Ａ，Ｃ，Ｄ，
Ｅに同じ、第３図においてCU１QA：第２図CU
１のQAの出力波形、CU１QB：第２図CU１の
QBの波形、D′：第１図、第２図のＤの波形の元
の波形例、DFF１Ｑ：第２図DFF１のＱの波形。
の一実施例を示す回路図、第３図は第２図の各部
の動作のタイムチヤートである。 １：サンプル周期カウンタ、２：リセツトパル
ス発生器、３：入力信号周期カウンタおよびエラ
ー検知器、４：エラー検出器、Ａ：サンプリング
周期信号、Ｂ：サンプル周期カウント出力信号、
Ｃ：リセツト信号、Ｄ：入力周期信号、Ｅ：エラ
ー検知信号、CU１：カウンタ、INV１〜INV
３：インバータ、Ｃ１：コンデンサ、Ｒ１〜Ｒ
２：抵抗器、Ｇ１：NANDゲート、DFF１〜
DFF２：Ｄタイプフリツプフロツプ、Ｄ１：ダ
イオード、Ａ，Ｃ，Ｄ，Ｅ：第１図Ａ，Ｃ，Ｄ，
Ｅに同じ、第３図においてCU１QA：第２図CU
１のQAの出力波形、CU１QB：第２図CU１の
QBの波形、D′：第１図、第２図のＤの波形の元
の波形例、DFF１Ｑ：第２図DFF１のＱの波形。
Claims (1)
- １ 入力信号の周期をカウントする入力信号周期
カウンタと、サンプリング周期を分周するサンプ
ル周期カウンタと、該サンプル周期カウンタの出
力のエツジからリセツトパルスを作る手段と、こ
のリセツトパルスによつて前記入力信号周期カウ
ンタをリセツトし、入力信号周期カウンタの出力
をエラー信号として、検出することを特徴とする
エイリアシングエラー検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15809882A JPS5948658A (ja) | 1982-09-13 | 1982-09-13 | エイリアシングエラ−検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15809882A JPS5948658A (ja) | 1982-09-13 | 1982-09-13 | エイリアシングエラ−検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5948658A JPS5948658A (ja) | 1984-03-19 |
| JPH0119545B2 true JPH0119545B2 (ja) | 1989-04-12 |
Family
ID=15664255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15809882A Granted JPS5948658A (ja) | 1982-09-13 | 1982-09-13 | エイリアシングエラ−検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5948658A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4621217A (en) * | 1984-09-21 | 1986-11-04 | Tektronix, Inc. | Anti-aliasing filter circuit for oscilloscopes |
| US4656598A (en) * | 1984-11-06 | 1987-04-07 | Hewlett Packard Company | Alias detector for digital oscilloscopes |
| JP2732419B2 (ja) * | 1991-11-19 | 1998-03-30 | 松下電器産業株式会社 | エイリアシング検出方法とその装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4979284A (ja) * | 1972-12-04 | 1974-07-31 |
-
1982
- 1982-09-13 JP JP15809882A patent/JPS5948658A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4979284A (ja) * | 1972-12-04 | 1974-07-31 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5948658A (ja) | 1984-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3843893A (en) | Logical synchronization of test instruments | |
| US6950375B2 (en) | Multi-phase clock time stamping | |
| JPH0119545B2 (ja) | ||
| JP2000035463A (ja) | ジッタ測定装置及びそれを内蔵した集積回路 | |
| US6807117B2 (en) | Semiconductor device having PLL-circuit | |
| JPH08327678A (ja) | パルス幅測定回路 | |
| RU2777306C1 (ru) | Устройство обработки аналоговых сигналов с применением цифровой фильтрации | |
| Spieler | Electronics Part II | |
| JPS6233394Y2 (ja) | ||
| JP2908080B2 (ja) | 可変分周回路 | |
| JP2556038B2 (ja) | 混成集積回路 | |
| JPS6329226B2 (ja) | ||
| Thomas Jr | Expanded interleaved solid-state memory for a wide bandwidth transient waveform recorder | |
| JPH0210915A (ja) | パルス状信号の極性統一回路 | |
| Varasano et al. | New developments in neutron counting chains for safeguards | |
| SU1742812A1 (ru) | Указатель экстремума | |
| JP3965473B2 (ja) | クロック周波数比較回路 | |
| JP2002026704A (ja) | クロック異常検出装置及びその方法 | |
| KR940007251B1 (ko) | 클럭 듀티 검출회로 | |
| RU1798901C (ru) | Однотактный умножитель частоты | |
| SU1734034A1 (ru) | Устройство дл измерени частоты | |
| KR950010490Y1 (ko) | 지연주파수 검사회로 | |
| KR930004087B1 (ko) | 디지탈 신호 천이 검출회로 | |
| JP2734861B2 (ja) | Ｄｔｍｆ回路 | |
| JPH05196648A (ja) | ロジックアナライザ |