JPH07111440A - マルチバイブレータ回路および任意クロック生成回路 - Google Patents

Abstract

(57)【要約】 【目的】 マルチバイブレータ回路および任意クロック
生成回路に関し、大きな実装スペースをとることなく、
希望するパルス幅を容易に実現できるマルチバイブレー
タ回路および任意クロック生成回路を提供することを目
的とする。 【構成】 入力パルスにより、外部に接続した抵抗Ｒと
コンデンサＣの時定数で決まる幅のクロックパルスを出
力するマルチバイブレータ部100 と、該マルチバイブレ
ータ部の出力クロックパルスの数をカウントして該カウ
ント値が所定値に達したとき、キャリィアウト信号を出
力するカウント部200 と、該マルチバイブレータ部への
入力パルスにより一定レベル信号を出力してラッチし、
該キャリィアウト信号により該ラッチした信号出力をリ
セットする任意パルス生成部400 とで構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマルチバイブレータ回路
に係り、特に任意幅のパルスを発生させるマルチバイブ
レータ回路に関するものである。

【０００２】

【従来の技術】図６は従来例の任意幅のパルスを得るた
めの回路構成図である。図６に示すように、従来は、例
えばＩＣで作られたマルチバイブレータ１に抵抗Ｒ、コ
ンデンサＣを外部接続し、マルチバイブレータ１に入力
したパルスの変化点をトリガとして、抵抗Ｒとコンデン
サＣの時定数により決定される幅のパルスを発生させて
いた。

【０００３】

【発明が解決しようとする課題】しかしながら従来の回
路構成においては、長いパルス幅を得ようとする場合、
抵抗ＲやコンデンサＣの値が大きくなってしまい、リー
ド部品等で実現するときには抵抗やコンデンサ等の定数
に限界があるため、抵抗やコンデンサを複数個使用しな
くてはならなくなる。この結果、実装スペースを大きく
占めてしまうという問題点があった。

【０００４】したがって本発明は、大きな実装スペース
をとることなく、希望するパルス幅を容易に実現できる
マルチバイブレータ回路を提供することを目的とする。

【０００５】

【課題を解決するための手段】上記問題点は図１に示す
回路の構成によって解決される。即ち図１において、 （請求項１） 入力パルスにより、外部に接続した抵抗
ＲとコンデンサＣの時定数で決まる幅のクロックパルス
を出力するマルチバイブレータ部100 と、該マルチバイ
ブレータ部の出力クロックパルスの数をカウントして該
カウント値が所定値に達したとき、キァリィアウト信号
を出力するカウント部200 と、該マルチバイブレータ部
への入力パルスにより一定レベル信号を出力してラッチ
し、該キァリィアウト信号により該ラッチした信号出力
をリセットする任意パルス生成部400 とで構成する。

【０００６】（請求項２） 入力パルスにより、外部に
接続した抵抗ＲとコンデンサＣの時定数で決まる幅のク
ロックパルスを出力するマルチバイブレータ部と、該マ
ルチバイブレータ部の出力クロックパルスの数をカウン
トして該カウント値が所定値に達したときキャリィアウ
ト信号を出力するとともに、該カウントを初めから再開
するカウント部と、該マルチバイブレータ部への入力パ
ルスにより一定レベル信号を出力してラッチし、該キャ
リィアウト信号により該ラッチした信号出力をリセット
し、以後該マルチバイブレータ部の出力と該キャリィア
ウト信号とにより一定レベル信号の出力とリセットとを
繰り返す任意パルス生成部とで構成する。

【０００７】

【作用】図１において、（請求項１）カウント部200 で
キャリィアウト信号を出力するための設定値をスイッチ
等により決めることにより、任意パルス生成部400 から
任意幅のパルス出力を得ることができる。

【０００８】（請求項２）キャリィアウト信号により任
意パルス生成部の出力がリセットされた後も、マルチバ
イブレータ部の出力のクロックパルスの立ち上がりをト
リガにして、任意パルス生成部から一定レベルのパルス
を出力する。そして、カウント部はキャリィアウト信号
を出力した時点でカウントを初めから再開するように設
定されているため、マルチバイブレータ部の出力とキャ
リィアウト信号とにより、任意パルス生成部では一定レ
ベル信号の出力とリセットとを繰り返すことになる。即
ち、任意パルス生成部400 から任意周期のクロックパル
スを得ることができる。

【０００９】

【実施例】図２は本発明の第１の実施例の回路構成図で
ある。図３は第１の実施例の動作を説明するためのタイ
ムチャートである。

【００１０】図４は本発明の第２の実施例の回路構成図
である。図５は第２の実施例の動作を説明するためのタ
イムチャートである。尚、図２、図４における番号〜
はそれぞれ、図３、図５における各番号と対応するも
のとする。

【００１１】図２において、図３のに示すような入力
パルスがフリップフロップ回路（以下ＦＦと称する）４
のクロック（ＣＬＫ）端子に加えられると、該パルスの
立ち上がりをトリガにして、Ｄ端子に加えられている電
圧（例えば＋５Ｖ）を"H" レベルのパルスとして出力
しラッチする。

【００１２】同時に、該入力パルスは、例えばＩＣで
作られたマルチバイブレータ１’のＢ端子に加えられ
る。表１はマルチバイブレータ１’の入出力特性の一例
を示すが、表１に示すように、Ｂへの入力パルスの立ち
上がりをトリガにして、Ｑ端子から、外部接続された抵
抗ＲとコンデンサＣの時定数τで決まる幅のパルスを
出力する。

【００１３】

【表１】 このＱ出力を再度マルチバイブレータ１’の反転Ａ端子
（INV A)に入力することにより、表１に示すように、そ
のパルスの立ち下がりをトリガにして、再度Ｑ端子から
抵抗ＲとコンデンサＣで決まる幅のパルスを出力する。
これを繰り返すことにより、Ｑ端子からは、図３ので
示すようなクロックパルスを出力する。

【００１４】このクロックパルスをカウンタ２のクロ
ック端子に加えてカウントし予め設定した値に達したと
き、カウンタ２から図３のに示すようなキャリィアウ
ト（CARRY OUT)信号を出力する。これをインバータ３を
介して符号を反転した後、ＦＦ４のリセット（RESET)端
子に加えることにより（図３の参照）、ＦＦ４でラッ
チしていた"H" レベル出力をリセットし"L" とする（図
３の参照）。

【００１５】この結果、上記カウンタ２でキャリィアウ
ト信号を出力するためのカウント設定値をスイッチ等に
より決めることにより、ＦＦ４のＱ端子から任意幅のパ
ルス出力を得ることができる。尚、カウンタ２の代わり
に、シフトレジスタ等によりデータを遅延させて、その
出力によりＦＦ４でラッチしていたデータをリセットす
ることにより、上記と同様の効果を得ることができる。

【００１６】次に、本発明の第２の実施例について、図
４、図５を用いて説明する。図４が、図２と異なる点
は、ＯＲ回路５を設け、ＯＲ回路５でマルチバイブレー
タ１’のクロックパルス出力と入力パルスの論理和を
求め、ＦＦ４のクロック端子に加えるようにしたことに
ある。

【００１７】この結果、図５に示すように、カウンタ２
のキャリィアウト信号によりＦＦ４の出力がリセットさ
れた後も、マルチバイブレータ１’のＱ出力（クロック
パルス）の立ち上がりをトリガにして、ＦＦ４のＱ端子
から"H" レベルのパルスを出力する。そして、カウンタ
２でキャリィアウト信号を出力した時点でカウントを１
から再開するように設定しておくことにより、ＦＦ４の
Ｑ端子から任意周期のクロックパルスを得ることも可能
となる。

【００１８】

【発明の効果】以上説明したように本発明によれば、
（請求項１）カウント部200 でキャリィアウト信号を出
力するための設定値をスイッチ等により決めることによ
り、任意パルス生成部400 から任意幅のパルス出力を得
ることができる。

【００１９】（請求項２）キャリィアウト信号により任
意パルス生成部の出力がリセットされた後も、マルチバ
イブレータ部の出力により任意パルス生成部から一定レ
ベルのパルスを出力する。そして、カウント部はキャリ
ィアウト信号を出力した時点でカウントを初めから再開
するように設定されているため、マルチバイブレータ部
の出力とキャリィアウト信号とにより、任意パルス生成
部では一定レベル信号の出力とリセットとを繰り返すこ
とになる。即ち、任意パルス生成部から任意周期のクロ
ックパルスを得ることができる。

【図面の簡単な説明】

【図１】は本発明の原理図、

【図２】は本発明の第１の実施例の回路構成図、

【図３】は第１の実施例の動作を説明するためのタイム
チャート、

【図４】は本発明の第２の実施例の回路構成図、

【図５】は第２の実施例の動作を説明するためのタイム
チャート、

【図６】は従来例の回路構成図である。

【符号の説明】

100 はマルチバイブレータ部、 200 はカウント部、 400 は任意パルス生成部 を示す。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 入力パルスにより、外部に接続した抵抗
   (R) とコンデンサ(C) の時定数で決まる幅のクロックパ
   ルスを出力するマルチバイブレータ部(100)と、 該マルチバイブレータ部の出力クロックパルスの数をカ
   ウントして該カウント値が所定値に達したとき、キャリ
   ィアウト信号を出力するカウント部(200) と、 該マルチバイブレータ部への入力パルスにより一定レベ
   ル信号を出力してラッチし、該キャリィアウト信号によ
   り該ラッチした信号出力をリセットする任意パルス生成
   部(400) とを有することを特徴とするマルチバイブレー
   タ回路。
2. 【請求項２】 入力パルスにより、外部に接続した抵抗
   (R) とコンデンサ(C) の時定数で決まる幅のクロックパ
   ルスを出力するマルチバイブレータ部と、 該マルチバイブレータ部の出力クロックパルスの数をカ
   ウントして該カウント値が所定値に達したときキャリィ
   アウト信号を出力するとともに、該カウントを初めから
   再開するカウント部と、 該マルチバイブレータ部への入力パルスにより一定レベ
   ル信号を出力してラッチし、該キャリィアウト信号によ
   り該ラッチした信号出力をリセットし、以後該マルチバ
   イブレータ部の出力と該キャリィアウト信号とにより一
   定レベル信号の出力とリセットとを繰り返す任意パルス
   生成部とを有することを特徴とする任意クロック生成回
   路。