JP4556730B2 - クロック生成回路 - Google Patents
クロック生成回路 Download PDFInfo
- Publication number
- JP4556730B2 JP4556730B2 JP2005087776A JP2005087776A JP4556730B2 JP 4556730 B2 JP4556730 B2 JP 4556730B2 JP 2005087776 A JP2005087776 A JP 2005087776A JP 2005087776 A JP2005087776 A JP 2005087776A JP 4556730 B2 JP4556730 B2 JP 4556730B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- delay
- division ratio
- period
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
ある。
ている(例えば特許文献1等)。所望のクロックが生成されないと、下記のような問題が
生じるためである。
ている。この図に示すように、デジタルカメラ149は、撮像装置141によって取得し
たアナログ画像信号を、一旦、アナログフロントエンド(Analog Front End)装置142
にて処理するようになっている。
サンプリングパルス(SP1’・SP2’)を用いて取得するようにし、デジタル画像信
号を生成するようにしている。
(SP1’・SP2’)が、所望のタイミングを有する信号でないと、所望のデジタル画
像信号を取得できないためである。
処理装置11から送信されてくるカメラクロックに基づいて生成されるようになっている
(図9参照)。
基準クロック(例えば13.5MHz)を用いて逓倍クロック(例えば432MHz)を
生成し、この生成された逓倍クロックを分周することによって生成される。
ラッチ分周回路131で分周を行い、所望のカメラクロック(例えば49.09MHz)
を得るようになっている。
、分周を行う回路(立ち上がりエッジ検出タイプ;PEタイプ)である。そのため、分周
を行うと図12のようになる。
図示している。そして、逓倍クロック(図12(a))は、分周比データ(例えば2、8
、10のような偶数データ、3、9、11のような奇数データ、または8.8、10.8
のような小数データ)に基づいて分周されるようになっている。
(b)・(d)・(g)に示すように、カメラクロックにおける、Highレベル/Lo
wレベル(H/L)の比率(Duty)が、1:1の関係を示すようになる。このように
、H/Lが1:1の関係(Duty50%)を有するカメラクロックであれば、この信号
に基づいて、アナログ信号処理装置142が、所望のサンプリングパルスを生成できる。
って、逓倍クロックを分周すると、図12(c)・(f)・(i)や図12(e)・(h
)に示すように、カメラクロックにおけるH/Lの比率(Duty)が、1:1の関係を
示さないようになる。つまり、Dutyが50%にならない。
リングパルスを生成しようとすると、所望のサンプリングパルス(SP1’、SP2’)
を生成できない。そのため、これに起因して、所望のデジタル画像信号を生成できないと
いう問題が生じる(図10参照)。
54MHzの制御用クロック)を生成しなくてはならない場合等がある。
Hz)を生成し、さらに、分周(1/8分周)させて、Duty50%の54MHzの制
御用クロックを生成させなくてはならない場合がある(図12(d)参照)。
zのカメラクロックを生成することは難しくなってしまうという問題が生じてしまう。
成しようとすると、8.8の分周比データに基づいて分周する必要が生じる。しかし、か
かるように分周すると、Dutyが50%にならず、結果、カメラクロックに基づくサン
プリングパルス(SP1’、SP2’)が所望の信号とならない。そのため、上述したよ
うに、所望のデジタル画像信号を生成できないという問題が生じる。
y50%となるクロックを生成できるクロック生成回路を提供することである。
って、分周比データが、偶数、奇数、または小数であるかを識別する分周比識別器を備え
るとともに、遅延器および分周器を備え、上記分周比識別器が、分周比データを小数と識
別した場合、上記遅延器で、上記入力クロックを遅延させて遅延クロックを生成させると
ともに、上記分周器で、上記遅延クロックのエッジと上記入力クロックのエッジとを用い
て、入力クロックを分周させることを特徴としている。
遅延タップの少なくとも1つを選択することで上記遅延量を制御するタップ選択部とを備
えている。
っている。なお、pは小数から成る分周比データでの小数点以下の桁数となっている。
している。つまり、遅延クロックを用いることで、逓倍クロックのみの周期(具体的には
、逓倍クロックの立ち上がりエッジまたは立ち下がりエッジ)に依存することなく、分周
が可能になっている。そのため、分周比データが小数からなる場合であっても、Duty
50%(1周期におけるHigh/Lowの比率が1:1)となるように、分周させるこ
とができる。
本発明の実施の一形態について、図面に基づいて説明すれば、以下の通りである。
〔デジタルカメラについて〕
図2は、電子機器の一例であるデジタルカメラ49の内部構成を示している。この図に
示すように、デジタルカメラ49は、少なくとも、撮像装置41、アナログ信号処理装置
42、表示装置43、記憶媒体44、インターフェース45、電源装置46、およびデジ
タル信号処理装置11を含むように構成されている。
れるものであり、レンズを通して光像を取得し、取得した光像を電気信号(アナログ画像
信号)に変換するようになっている。
回路42b、ゲイン制御回路42c、およびA/Dコンバーター42dを含むように構成
されている。
るタイミング信号(サンプリングパルス(SP1、SP2))や、撮像装置41へ出力す
る水平垂直駆動クロック等を生成する回路である。
グパルス(SP1、SP2)を利用して、イメージセンサ出力における必要部分のみをサ
ンプリングする回路である。
イン(利得)を制御するものであり、A/Dコンバーター42dは、ゲイン制御されたア
ナログ画像信号をデジタル化するものである(デジタル画像信号へと変換するものである
)。
ジタル画像信号を視認させるようにするものである。なお、表示装置43は、デジタル信
号処理装置11から出力されてくる表示用デジタル画像信号に基づいて表示されるように
なっている。
記憶媒体44は、デジタル信号処理装置11から出力されてくる記憶用デジタル画像信号
に基づいて記憶されるようになっている。
規格である。つまり、デジタルカメラ49と外部装置(パソコン等)51とにおいて、デ
ータの送受信を行わせるためのデータ伝送部である。なお、外部装置51へと出力される
信号は、転送用に変換された信号(転送用デジタル画像信号)になっている。
電力(「駆動電力」;図2参照)を供給するものである。
するときに必要となるカメラクロックや、表示用デジタル画像信号、記憶用デジタル画像
信号、転送用デジタル画像信号等を生成(処理)する回路である。
〈デジタル信号処理装置の詳細について〉
ここで、デジタル信号処理装置11の詳細について説明する。デジタル信号処理装置1
1は、図1に示すように、少なくとも、PLL回路21とクロック生成回路31とを含む
ように構成されている。
《PLL回路について》
PLL(Phase Locked Loop)回路21は、位相差比較器22、ループフィルター23
、VCO(Voltage Controlled Oscillator)24、および1/N分周器25を含むよう
に構成されている。
1/N分周器25から送られてくる信号(帰還クロック)との位相差を検出するものであ
る。そして、位相差比較器22は、検出した位相差を示す信号(位相差出力信号)をルー
プフィルター23に出力するようになっている。
に変換するものである。そして、ループフィルター23は、直流信号をVCO入力電圧と
してVCO24に向けて出力するようになっている。
倍クロック;基準クロックをN倍に制御した信号)をクロック生成回路31・1/N分周
器25へと出力するものである。
比較器22へと出力する帰還クロックを生成するものである。
《クロック生成回路について》
クロック生成回路31は、分周比識別器1、第1ラッチ分周器32、第2ラッチ分周器
33、遅延タップ器(遅延器)2、および周期カウント用ラッチ分周器(分周器)3を含
むように構成されている。
タであるかを識別するとともに、その識別結果に応じて、逓倍クロックを第1ラッチ分周
器32、第2ラッチ分周器33、または周期カウント用ラッチ分周器3・遅延タップ器2
に出力させるかを決定するものである。
識別するようになっている。そして、分周比データが偶数(偶数データ)の場合、逓倍ク
ロックを第1ラッチ分周器32へと出力させている。一方、分周比データが奇数(奇数デ
ータ)の場合、逓倍クロックを第2ラッチ分周器33へと出力させている。また、分周比
データが小数(小数データ)の場合、逓倍クロックを遅延タップ器2へと出力させている
。
うもの(立ち上がりエッジ検出タイプ;PEタイプ)である。
がりエッジにも基づいて、分周を行うもの(PEタイプであるとともに、立ち下がりエッ
ジ検出タイプ;NEタイプ)である。
それらの複数の遅延タップTからいくつ目の遅延タップTを選択するかを決定するタップ
選択部Sとから構成されている。そして、この遅延タップ器2は、逓倍クロック(入力ク
ロック)を遅延させるようにした遅延クロックを周期カウント用ラッチ分周器3へと出力
するようになっている。
は小数データの小数点の精度)に依存するようになっている(詳細について後述)。
クとを用いて、所望の周波数を有する信号(例えば49.09MHzのカメラクロック)
を生成するものである(詳細について後述)。
〔デジタル信号処理装置での信号処理について〕
以上のようなデジタル信号処理装置11における信号の処理について説明する。具体的
には、PLL回路21から出力された逓倍クロックがどのように処理されるかについての
工程について、図3を用いながら説明する。なお、理解を容易にすべく、逓倍クロックを
「432MHz」とし、所望するカメラクロックは「49.09MHz」の信号とする。
ており、半周期(H期間またはL期間;後述)は、およそ1.16nsecとなっている
。
示している。そして、逓倍クロック(図3(a))は、分周比データ(例えば2、8、1
0のような偶数データ、3、9、11のような奇数データ、または8.8、10.8のよ
うな小数データ)に基づいて分周されるようになっている。ここで、偶数データ、奇数デ
ータ、小数データに場合分けして説明していく。
〈分周比データが偶数データの場合〉
まず、分周比識別器1が、送信されてきた分周比データを識別する。そして、分周比デ
ータが偶数データである場合、第1ラッチ分周器32へと、逓倍クロックを出力する。そ
して、分周比データに基づいて分周する。
)において、1つのHigh期間(H期間;H)と1つのLow期間(L期間;L)とか
らなる1周期(すなわち、H期間は半周期となりL期間も半周期といえる)の周波数を、
1/N(N=2、8、10)に変換させている。
なわち、逓倍クロックのH期間が4つと逓倍クロックのL期間が4つ含まれた、合計8つ
の期間)で、1つのクロック(分周クロック)を生成するようになっている。
れた分周クロックのH期間やL期間は、常に逓倍クロックの立ち上がりエッジから始まり
、逓倍クロックの「H・L・H・L・H・L・H・L」期間(4周期)の幅で、“H”と
“L”が生成(分周)された信号となっている。
〈分周比データが奇数データの場合〉
上述同様、まず、分周比識別器1が、送信されてきた分周比データを識別する。そして
、分周比データが奇数データである場合、第2ラッチ分周器33へと、逓倍クロックを出
力する。そして、分周比データに基づいて分周する。
)において、1つのH期間と1つのL期間とからなる1周期の周波数を、1/N(N=3
、9、11)に変換させている。
)分(すなわち、逓倍クロックのH期間が4つと、逓倍クロックのL期間が5つ含まれた
9つの期間、または、逓倍クロックのH期間が5つと、逓倍クロックのL期間が4つ含ま
れた9つの期間)で、1つのクロック(分周クロック)を生成するようになっている。
下記の(イ)または(ロ)のように、1/9分周された分周クロックとなる。
(イ)分周クロックのH期間の開始(L期間の終わり)は、逓倍クロックの立ち上がりエ
ッジから始まり、また、分周クロックのH期間の終わり(L期間の開始)は、逓倍クロッ
クの立ち下がりエッジで終わり、逓倍クロック「H・L・H・L・H・L・H・L・H」
と期間(4.5周期)の幅で“H”と“L”が生成(分周)された信号。
(ロ)分周クロックのL期間の開始(H期間の終わり)は、逓倍クロックの立ち下がりエ
ッジから始まり、また、分周クロックのL期間の終わり(H期間の開始)は、逓倍クロッ
クの立ち上がりエッジで終わり、逓倍クロック「L・H・L・H・L・H・L・H・L」
と期間(4.5周期)の幅で“H”と“L”が生成(分周)された信号。
〈分周比データが小数データの場合〉
上述同様、まず、分周比識別器1が、送信されてきた分周比データを識別する。そして
、分周比データが小数データである場合、周期カウント用ラッチ分周器3・遅延タップ器
へと、逓倍クロック(入力クロック)を出力する。そして、分周比データに基づいて分周
する。
て、1つのH期間と1つのL期間とからなる1周期の周波数を、1/N(N=8.8、1
0.8)に変換させている。
ck)分(すなわち、逓倍クロックのH期間が4つと、逓倍クロックのL期間が4つ含ま
れた8つの期間に、H期間とL期間とを伸長した期間の合計である0.8つを加えた8.
8つの期間)で、1つのクロック(分周クロック)を生成するようになっている。
《遅延タップ器および周期カウント用ラッチ分周器を用いた分周についての詳細》
ここで、4.4周期の分周クロックが、遅延タップ器2および周期カウント用ラッチ分
周器3によって、どのように生成されているかについて詳説する。
1〜第M遅延タップTM)設けられるようになっている。これは、図3(e)に示すように
、小数データ「8.8」の場合、偶数データ「8」と奇数データ「9」との間の分周を行
いたいため、半周期の期間(H期間またはL期間)に、いくつかのエッジ(立ち上がりエ
ッジまたは立ち下がりエッジ)を存在させるようにしたいためである。
いる。具体的には、下記式によって、遅延タップTの個数(M)は設定されるようになっ
ている。
M=9×p+(p−1)…式(1)
pは、小数データにおける小数点以下の桁数(p桁)となっている。つまり、遅延タッ
プTの個数(M)は、小数データの精度に依存するようになっている。例えば、小数デー
タが「8.8」の場合、小数点以下の桁数は1桁(p=1;小数点第1位)なので、式(
1)より、
M=9×1+(1−1)=9+0=9
となる。
8」で逓倍クロック(432MHz)を分周させるためには、9個の遅延タップTを備え
る遅延タップ器2が必要になる。
個)のエッジ(立ち上がりエッジまたは立ち下がりエッジ)を存在させるために、半周期
を9+1=10(M+1)で区切るようにした遅延時間(D)となっている。つまり、小
数データ「8.8」では、
遅延時間(D)=半周期の期間(1.16nsec)÷10=0.116nsec
となっている。
クロック)、1/8分周された分周クロック、逓倍クロックと遅延クロックとから生成(
分周)される分周クロック(具体的には、N=8.8での分周クロック)、および1/9
分周された分周クロックを含むように図示したタイミングチャートである。
部分拡大したタイミングチャートを示しており、図6は、逓倍クロックにおける第6周期
の開始から第9周期の終了までの図4を部分拡大したタイミングチャートを示している。
また、遅延時間(D)は、図4〜図6では、「+」を用いて表現している(例えば、第1
遅延タップ目の出力では、「+0.116nsec」)。
明する。まず、分周比識別器1は、分周比データが小数データのとき(例えばN=8.8
)、その分周比データをタップ選択部Sに出力するとともに、逓倍クロックを周期カウン
ト用ラッチ分周器3・第1遅延タップT1へと出力する。
ックの立ち上がりエッジを検出して、1/8.8分周の分周クロックの立ち上がりを決定
づける(図4・図5参照)。
的には、例えば分周比データ(小数データ)が「8.8」の場合、小数点第1位の数値で
ある「8」に対応すべく、第8遅延タップT8からの遅延クロック(逓倍クロックに対し
て0.926nsec遅延した信号;「8タップ遅延」と表現)を選択する。そして、タ
ップ選択部Sは選択した遅延クロックを周期カウント用ラッチ分周器3へと出力する。
ントする。例えば小数データ「8.8」の場合、整数部分である「8」に対応して、4周
期分(4つのH期間と4つのL期間との、合計8つの期間)をカウントする。そして、こ
のカウントされた周期における最後の周期(すなわち4周期目)の立ち上がりエッジを検
出して、この検出に対応した1/8.8分周の分周クロックの立ち下がりを決定づける(
図5参照)。
様、8タップ遅延させた遅延クロックを選択する。すなわち、第8遅延タップT8から8
タップ遅延させた第6遅延タップT6の遅延クロックを選択する。そして、タップ選択部
Sは選択した遅延クロック(第6遅延タップTからの遅延クロック)を周期カウント用ラ
ッチ分周器3へと出力する。
ントする。具体的には、上述同様に、4周期分をカウントする。そして、このカウントさ
れた周期における最後の周期(すなわち4周期目)の立ち下がりエッジを検出して、この
検出に対応した1/8.8分周の分周クロックの立ち上がりを決定づける(図6参照)。
ち上がりエッジから立ち下がりエッジへと切り替える、または、立ち下がりエッジから立
ち上がりエッジへと切り替える)を切り替えるようにして、分周を行うようになっている
。
れた信号)の変化点(立ち上がりエッジや立ち下がりエッジ)を生成したとき、その変化
点の生成完了を知らしめる信号(エッジラッチ信号)が周期カウント用ラッチ分周器3か
らタップ選択部Sに向けて出力されるようになっている。
させると、図3(e)に示すように、Dutyが1:1、すなわちDuty50%となる
カメラクロックを生成することができる。つまり、本発明のようなクロック生成回路であ
れば、遅延クロックを用いることで、逓倍クロックのみの周期(具体的には、逓倍クロッ
クの立ち上がりエッジまたは立ち下がりエッジ)に依存することなく、分周が可能になっ
ている。
igh/Lowの比率が1:1)となるように、分周させることができる。したがって、
Duty50%のみのカメラクロックを生成するための、例えば水晶発振子を備える必要
はない。つまり、本発明のクロック生成回路は、1つの水晶発振子12で様々な信号(ク
ロック)を生成できるようになっている。
のカメラクロックに基づくサンプリングパルス(SP1、SP2)は所望の信号となる。
その結果、アナログ画像信号から所望のデジタル画像信号を得ることが可能となる。
[その他の実施の形態]
なお、本発明は上記の実施の形態に限定されず、本発明の趣旨を逸脱しない範囲で、種
々の変更が可能である。
に限定されるものではなく、他の電子機器にも応用が可能である。
ユニット(分周ユニット15)を、デジタル信号処理装置11内に複数設けるようにして
もよい。つまり、カメラクロック用にはカメラクロック用分周ユニット15a、表示用デ
ジタル画像信号用には表示用デジタル画像信号用分周ユニット15b、転送用デジタル画
像信号用には転送用デジタル画像信号用分周ユニット15c、というように、各信号に応
じて、複数の分周ユニット15(15a〜15c)を設けてもよい。
ように構成しても構わない。
2 遅延タップ器(遅延器)
3 周期カウント用ラッチ分周器(分周器)
11 デジタル信号処理装置
12 水晶発振子
15 分周ユニット
21 PLL回路
31 クロック生成回路
32 第1ラッチ分周器
33 第2ラッチ分周器
41 撮像装置
42 アナログ信号処理装置
49 デジタルカメラ
T 遅延タップ
S タップ選択部
M 遅延タップの配設個数
Claims (1)
- 入力クロックを分周比データに基づいて、分周させるクロック生成回路において、
分周比データが、偶数、奇数、または小数であるかを識別する分周比識別器を備えるとともに、遅延器および分周器を備え、
上記遅延器は、下記の式(1)に対応する個数(M)の遅延タップを備えることで、遅延量を多段階で変化させる一方、これら複数の遅延タップの少なくとも1つを選択することで上記遅延量を制御するタップ選択部を備え、
上記分周比識別器が、分周比データを小数と識別した場合、
上記遅延器で、上記入力クロックを遅延させて遅延クロックを生成させるとともに、
上記分周器で、上記遅延クロックのエッジの立ち上がり・立ち下がりと、上記入力クロックのエッジの立ち上がり・立ち下がりと、を用いて、入力クロックを分周させることを特徴とするクロック生成回路;
M=9×p+(p−1)…式(1)
なお、pは小数から成る分周比データでの小数点以下の桁数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005087776A JP4556730B2 (ja) | 2005-03-25 | 2005-03-25 | クロック生成回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005087776A JP4556730B2 (ja) | 2005-03-25 | 2005-03-25 | クロック生成回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006268617A JP2006268617A (ja) | 2006-10-05 |
JP4556730B2 true JP4556730B2 (ja) | 2010-10-06 |
Family
ID=37204492
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005087776A Expired - Fee Related JP4556730B2 (ja) | 2005-03-25 | 2005-03-25 | クロック生成回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4556730B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101783676B (zh) * | 2009-12-29 | 2012-09-05 | 中兴通讯股份有限公司 | 一种时钟分频方法及装置 |
KR102110770B1 (ko) | 2014-02-14 | 2020-05-14 | 삼성전자 주식회사 | 클럭 분주 장치 |
JP6985579B2 (ja) | 2016-07-27 | 2021-12-22 | 株式会社ソシオネクスト | 分周補正回路、受信回路及び集積回路 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08340250A (ja) * | 1995-04-12 | 1996-12-24 | Kawasaki Steel Corp | 可変分周器 |
JP2001292058A (ja) * | 2000-04-10 | 2001-10-19 | Ricoh Co Ltd | クロック分周装置 |
JP2002185310A (ja) * | 2000-12-18 | 2002-06-28 | Yaskawa Electric Corp | プリスケーラ装置および分周方法 |
-
2005
- 2005-03-25 JP JP2005087776A patent/JP4556730B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08340250A (ja) * | 1995-04-12 | 1996-12-24 | Kawasaki Steel Corp | 可変分周器 |
JP2001292058A (ja) * | 2000-04-10 | 2001-10-19 | Ricoh Co Ltd | クロック分周装置 |
JP2002185310A (ja) * | 2000-12-18 | 2002-06-28 | Yaskawa Electric Corp | プリスケーラ装置および分周方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006268617A (ja) | 2006-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100510333B1 (ko) | 펄스폭변조 제어 회로, 마이크로컴퓨터 및 전자기기 | |
US8531327B2 (en) | Analog to digital converter | |
US7205800B2 (en) | Clock frequency divider circuit | |
US7525355B2 (en) | Digital delay locked loop | |
TW201145957A (en) | Transceiver having embedded clock interface and method of operating transceiver | |
EP1605594A2 (en) | Clock frequency divider and trigger signal generation circuit for same | |
US9058134B2 (en) | Signal synchronizing device | |
WO2016104464A1 (ja) | 位相デジタル変換器、位相差パルス生成器、無線通信装置および無線通信方法 | |
US7012455B2 (en) | Frequency divider and related method of design | |
WO2021208640A1 (zh) | 脉冲宽度调制电路、调制方法及电子设备 | |
JP4556730B2 (ja) | クロック生成回路 | |
US7764126B2 (en) | Clock generation circuit and clock generation control circuit | |
KR101982492B1 (ko) | 듀티 코드를 주기 코드에 정규화하여 클락 신호 생성 방법과 장치들 | |
KR20150120940A (ko) | 향상된 수치 제어 발진기 | |
US6107846A (en) | Frequency multiplication circuit | |
JP2008219813A (ja) | Lvds受信装置、lvds受信方法、lvdsデータ伝送システム、および半導体装置 | |
JP2005252447A (ja) | ロック検出回路、ロック検出方法 | |
US20100134156A1 (en) | Tri-state delay-typed phase lock loop | |
JP4434277B2 (ja) | クロック生成回路およびその使用方法 | |
JP2011061589A (ja) | シリアルデータの受信回路および受信方法 | |
EP2391007A2 (en) | Division circuit, division device, and electronic apparatus | |
JPH0923143A (ja) | ディジタル信号の遅延方法及び回路 | |
JPH1069327A (ja) | クロック周期調節方法とその装置 | |
JP2006197367A (ja) | カウンタ回路と、それを含む半導体装置 | |
JP2004032732A (ja) | Pwm制御回路、マイクロコンピュータ、及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080107 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100610 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100712 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |