JPS6249936B2 - - Google Patents
Info
- Publication number
- JPS6249936B2 JPS6249936B2 JP10445979A JP10445979A JPS6249936B2 JP S6249936 B2 JPS6249936 B2 JP S6249936B2 JP 10445979 A JP10445979 A JP 10445979A JP 10445979 A JP10445979 A JP 10445979A JP S6249936 B2 JPS6249936 B2 JP S6249936B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- flip
- flop
- sampling
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005070 sampling Methods 0.000 claims description 46
- 238000001514 detection method Methods 0.000 claims description 14
- 230000007257 malfunction Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/25—Testing of logic operation, e.g. by logic analysers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
本発明はデイジタル回路におけるグリツチ検出
方式に関する。
方式に関する。
デイジタル回路の誤動作解析を目的としてデイ
ジタルデータをサンプリングし、サンプリングさ
れたデータを記憶装置に、サンプリング周期で記
憶させ、記憶終了後、記憶内容を読み出して再生
し、単発的に発生するデイジタルデータの変化を
解析する装置において、外来雑音や内部発生雑音
による突発的な細いひげ状のパルス（以下グリツ
チと呼ぶ）によつて誤動作を生じる。一方、この
グリツチは数ns〜数10nsのパルス幅であり、こ
のパルス幅の狭いグリツチを完全にサンプリング
するためには少なくともグリツチの幅以下のサン
プリング周期でサンプリングしなければならな
い。さらにデイジタル信号の繰り返し成分が低い
場合には、グリツチを含めて信号成分を何周期か
記憶し、グリツチによりデイジタル回路がどのよ
うに動作していくかを解析しようとするならば、
ぼう大な記憶容量をもつ記憶装置が必要になつて
くることは明らかである。
ジタルデータをサンプリングし、サンプリングさ
れたデータを記憶装置に、サンプリング周期で記
憶させ、記憶終了後、記憶内容を読み出して再生
し、単発的に発生するデイジタルデータの変化を
解析する装置において、外来雑音や内部発生雑音
による突発的な細いひげ状のパルス（以下グリツ
チと呼ぶ）によつて誤動作を生じる。一方、この
グリツチは数ns〜数10nsのパルス幅であり、こ
のパルス幅の狭いグリツチを完全にサンプリング
するためには少なくともグリツチの幅以下のサン
プリング周期でサンプリングしなければならな
い。さらにデイジタル信号の繰り返し成分が低い
場合には、グリツチを含めて信号成分を何周期か
記憶し、グリツチによりデイジタル回路がどのよ
うに動作していくかを解析しようとするならば、
ぼう大な記憶容量をもつ記憶装置が必要になつて
くることは明らかである。
そこでグリツチ検出の具体的な手段として“特
願昭52−110717”のような回路が提供されてい
る。
願昭52−110717”のような回路が提供されてい
る。
一方、デイジタル回路の誤動作解析の手段とし
て、前記グリツチ検出によつて記憶装置への記憶
の開始、停止を制御し、グリツチ発生前後のデイ
ジタルデータを記憶・再生し、デイジタル回路の
動作を解析することが必要であり、そのためには
グリツチが確実に検出されたことを現わす信号が
容易に得られることが必要である。
て、前記グリツチ検出によつて記憶装置への記憶
の開始、停止を制御し、グリツチ発生前後のデイ
ジタルデータを記憶・再生し、デイジタル回路の
動作を解析することが必要であり、そのためには
グリツチが確実に検出されたことを現わす信号が
容易に得られることが必要である。
本発明は上記の要求を充たすためになされたも
ので、以下図面の実施例について本発明を詳細に
説明する。
ので、以下図面の実施例について本発明を詳細に
説明する。
本発明の一実施例を第１図に示す。第１図Ａは
“特願昭52−110717号”によつて提供されるよう
なサンプリング回路であり、Ｂがグリツチ信号検
出回路である。
“特願昭52−110717号”によつて提供されるよう
なサンプリング回路であり、Ｂがグリツチ信号検
出回路である。
１，２はＤタイプフリツプフロツプ、３はエク
スクルーシヴORゲート、４はサンプリングクロ
ツク、５はグリツチ検出信号、６は入力信号、７
はサンプリング信号、８はフリツプフロツプ１の
出力信号、９はエクスクルーシヴORゲート３の
出力信号を示す。
スクルーシヴORゲート、４はサンプリングクロ
ツク、５はグリツチ検出信号、６は入力信号、７
はサンプリング信号、８はフリツプフロツプ１の
出力信号、９はエクスクルーシヴORゲート３の
出力信号を示す。
第２図に第１図の動作タイムチヤートを示す。
Ｔは時間の経過を示し、t1〜t13はそれぞれ時刻を
示す。
Ｔは時間の経過を示し、t1〜t13はそれぞれ時刻を
示す。
第２図から明らかなように、フリツプフロツプ
１の出力信号８はサンプリング出力信号７がサン
プリングクロツク４の１個分シフトされたデータ
となる。今、サンプリング回路Ａおよびフリツプ
フロツプ１，２がサンプリングクロツク４の立上
りエツジでそれぞれ動作するものとすれば、入力
信号６に対し、サンプリング信号７がサンプリン
グ回路Ａから得られる。時刻t1においてフリツプ
フロツプ１に記憶されるデータはLOWであり時
刻t2においてHIGHになる。つまり、サンプリン
グ信号７がサンプリングクロツク４の１個分シフ
トしたデータとなる。さらにエクスクルーシヴ
ORゲート３の出力９は、t1〜t2間のサンプリング
クロツク４の１周期分の時間幅をもつた信号９が
出力される。
１の出力信号８はサンプリング出力信号７がサン
プリングクロツク４の１個分シフトされたデータ
となる。今、サンプリング回路Ａおよびフリツプ
フロツプ１，２がサンプリングクロツク４の立上
りエツジでそれぞれ動作するものとすれば、入力
信号６に対し、サンプリング信号７がサンプリン
グ回路Ａから得られる。時刻t1においてフリツプ
フロツプ１に記憶されるデータはLOWであり時
刻t2においてHIGHになる。つまり、サンプリン
グ信号７がサンプリングクロツク４の１個分シフ
トしたデータとなる。さらにエクスクルーシヴ
ORゲート３の出力９は、t1〜t2間のサンプリング
クロツク４の１周期分の時間幅をもつた信号９が
出力される。
フリツプフロツプ２のリセツト信号はこの区間
ではDISABLEとなり、この区間ではフリツプフ
ロツプ２は動作しない。
ではDISABLEとなり、この区間ではフリツプフ
ロツプ２は動作しない。
t4〜t5間にグリツチが入力されると、サンプリ
ング回路Ａの出力７はt6〜t7の１クロツク分の負
の信号が出力される。従つてエクスクルーシヴ
ORゲート３の信号９はt6〜t8の区間HIGHを保つ
ことになる。従つて、フリツプフロツプ２の出力
５すなわちグリツチ検出信号は、サンプリングク
ロツク４のt7時点でHIGHになり、サンプリング
クロツク４のt8時点でLOWになる信号として出
力される。つまり、サンプリング回路Ａにサンプ
リングクロツク４の１周期分の状態変化（すなわ
ちグリツチ）が起つた時にグリツチ検出信号５が
得られることになる。
ング回路Ａの出力７はt6〜t7の１クロツク分の負
の信号が出力される。従つてエクスクルーシヴ
ORゲート３の信号９はt6〜t8の区間HIGHを保つ
ことになる。従つて、フリツプフロツプ２の出力
５すなわちグリツチ検出信号は、サンプリングク
ロツク４のt7時点でHIGHになり、サンプリング
クロツク４のt8時点でLOWになる信号として出
力される。つまり、サンプリング回路Ａにサンプ
リングクロツク４の１周期分の状態変化（すなわ
ちグリツチ）が起つた時にグリツチ検出信号５が
得られることになる。
ここで、サンプリング回路Ａについて第３図な
いし第５図によつて詳細に説明する。
いし第５図によつて詳細に説明する。
第３図において、３１は入力データを端子３９
に加わるサンプリングクロツクに従つてサンプリ
ングするフリツプフロツプ、３２はサンプリング
クロツク間に発生したグリツチを次のサンプリン
グクロツクまで記憶するためのグリツチ記憶フリ
ツプフロツプ、３３は通常のサンプリングモード
とグリツチモード（サンプリングクロツク間に発
生したグリツチを含めてサンプリングするモー
ド）のそれぞれにおいて、フリツプフロツプ３１
の入力を切換える入力切換回路、３４はグリツチ
記憶フリツプフロツプ３２において正、負両方向
のグリツチが記憶できるようにフリツプフロツプ
３１の出力と端子４０に加わる入力信号とをゲー
トするゲート回路、３５は通常のサンプリングモ
ードとグリツチモードを切換えるスイツチであ
る。３６は電源への接続端子、３７は抵抗器、３
８はリセツト信号の加わる端子、４１はフリツプ
フロツプ３２の出力端子、４２，４３はそれぞれ
フリツプフロツプ３１のＱ出力端子、出力端子
である。４４，４５はゲート回路３４の出力端子
である。
に加わるサンプリングクロツクに従つてサンプリ
ングするフリツプフロツプ、３２はサンプリング
クロツク間に発生したグリツチを次のサンプリン
グクロツクまで記憶するためのグリツチ記憶フリ
ツプフロツプ、３３は通常のサンプリングモード
とグリツチモード（サンプリングクロツク間に発
生したグリツチを含めてサンプリングするモー
ド）のそれぞれにおいて、フリツプフロツプ３１
の入力を切換える入力切換回路、３４はグリツチ
記憶フリツプフロツプ３２において正、負両方向
のグリツチが記憶できるようにフリツプフロツプ
３１の出力と端子４０に加わる入力信号とをゲー
トするゲート回路、３５は通常のサンプリングモ
ードとグリツチモードを切換えるスイツチであ
る。３６は電源への接続端子、３７は抵抗器、３
８はリセツト信号の加わる端子、４１はフリツプ
フロツプ３２の出力端子、４２，４３はそれぞれ
フリツプフロツプ３１のＱ出力端子、出力端子
である。４４，４５はゲート回路３４の出力端子
である。
第４図はスイツチ３５をアース側に切換えた場
合の動作を示すもので、イは端子３８に加わるリ
セツト信号、ロは端子３９に加わるサンプリング
クロツク、ハは端子４０に加わる入力信号、ニは
端子４４の出力信号、ホは端子４５の出力信号、
ヘは端子４１の出力信号、トは端子４２の出力信
号、チは端子４３の出力信号、リは時刻を示して
いる。
合の動作を示すもので、イは端子３８に加わるリ
セツト信号、ロは端子３９に加わるサンプリング
クロツク、ハは端子４０に加わる入力信号、ニは
端子４４の出力信号、ホは端子４５の出力信号、
ヘは端子４１の出力信号、トは端子４２の出力信
号、チは端子４３の出力信号、リは時刻を示して
いる。
また第５図はスイツチ３５を抵抗器３７側に接
続した場合の動作を示すもので、イは端子３８に
加わるリセツト信号、ロは端子３９に加わるサン
プリングクロツク、ハ，ニ、ホはそれぞれの入出
力信号を示している。
続した場合の動作を示すもので、イは端子３８に
加わるリセツト信号、ロは端子３９に加わるサン
プリングクロツク、ハ，ニ、ホはそれぞれの入出
力信号を示している。
次に動作を説明する。
今、スイツチ３５がアース側に接続されている
とすると、入力切換回路３３によつてフリツプフ
ロツプ３１にはグリツチ記憶フリツプフロツプ３
２の出力が送られる。
とすると、入力切換回路３３によつてフリツプフ
ロツプ３１にはグリツチ記憶フリツプフロツプ３
２の出力が送られる。
第４図に示すように時刻T0においてフリツプ
フロツプ３１がリセツトされると端子４２，４３
はそれぞれLOW，HIGHになる。従つて時刻I1に
おいて入力信号４０がHIGHになると、ゲート回
路３４の出力はLOWとなるからフリツプフロツ
プ３２の出力をHIGHにセツトする。従つて時刻
T1において、フリツプフロツプ３２はフリツプ
フロツプ３２の出力のHIGHの状態を保持し、フ
リツプフロツプ３１の出力端子４２，４３はそれ
ぞれHIGH，LOWとなる。時刻T2においては、
フリツプフロツプ３２の状態は変化していないの
で、同様にサンプリングフリツプフロツプ３１の
状態も変化しないことになる。
フロツプ３１がリセツトされると端子４２，４３
はそれぞれLOW，HIGHになる。従つて時刻I1に
おいて入力信号４０がHIGHになると、ゲート回
路３４の出力はLOWとなるからフリツプフロツ
プ３２の出力をHIGHにセツトする。従つて時刻
T1において、フリツプフロツプ３２はフリツプ
フロツプ３２の出力のHIGHの状態を保持し、フ
リツプフロツプ３１の出力端子４２，４３はそれ
ぞれHIGH，LOWとなる。時刻T2においては、
フリツプフロツプ３２の状態は変化していないの
で、同様にサンプリングフリツプフロツプ３１の
状態も変化しないことになる。
時刻I2において端子４０に加わる入力信号が
HIGHからLOWにかわるとゲート回路３４の出力
がLOWとなりフリツプフロツプ３２もLOWにな
る。従つて時刻T3において、フリツプフロツプ
３１の出力端子４２，４３はそれぞれLOW，
HIGHとなる。
HIGHからLOWにかわるとゲート回路３４の出力
がLOWとなりフリツプフロツプ３２もLOWにな
る。従つて時刻T3において、フリツプフロツプ
３１の出力端子４２，４３はそれぞれLOW，
HIGHとなる。
時刻I3において、入力信号１０がHIGHにかわ
ると同様にゲート回路３４の出力は、LOWとな
るからフリツプフロツプ３２の出力はHIGHとな
る。さらに、時刻I4において入力信号がHIGHか
らLOWにかわるとゲート回路３４の出力端子４
４，４５はそれぞれHIGH，HIGHとなるからフ
リツプフロツプ３２は前の状態を保持することに
なる。従つて時刻T4においてサンプリングフリ
ツプフロツプ３１の出力端子４２，４３はそれぞ
れHIGH，LOWとなりサンプリングクロツクT3
とT4の間にグリツチがあつたことを記憶する。
さらにゲート回路３４の出力端子４４，４５はそ
れぞれHIGH，LOWとなるから新たに入力信号４
０の状態をフリツプフロツプ３２は記憶すること
になる。
ると同様にゲート回路３４の出力は、LOWとな
るからフリツプフロツプ３２の出力はHIGHとな
る。さらに、時刻I4において入力信号がHIGHか
らLOWにかわるとゲート回路３４の出力端子４
４，４５はそれぞれHIGH，HIGHとなるからフ
リツプフロツプ３２は前の状態を保持することに
なる。従つて時刻T4においてサンプリングフリ
ツプフロツプ３１の出力端子４２，４３はそれぞ
れHIGH，LOWとなりサンプリングクロツクT3
とT4の間にグリツチがあつたことを記憶する。
さらにゲート回路３４の出力端子４４，４５はそ
れぞれHIGH，LOWとなるから新たに入力信号４
０の状態をフリツプフロツプ３２は記憶すること
になる。
以下同様に動作し、サンプリングクロツクの間
に発生するグリツチに対してもサンプリングが可
能となる。
に発生するグリツチに対してもサンプリングが可
能となる。
通常、これらのグリツチは発生頻度がランダム
であり、繰り返し性のないものが多く、オシロス
コープによつて観測することは不可能であるが、
このデータサンプリング回路により、データをサ
ンプリングし、記憶回路に記憶しておき、装置の
故障の際に記憶データを読み出すことによつて故
障原因を速やかに追求することができる。
であり、繰り返し性のないものが多く、オシロス
コープによつて観測することは不可能であるが、
このデータサンプリング回路により、データをサ
ンプリングし、記憶回路に記憶しておき、装置の
故障の際に記憶データを読み出すことによつて故
障原因を速やかに追求することができる。
またスイツチ３５を抵抗器３７側に接続した場
合にはフリツプフロツプ３２の動作とは無関係と
なり、一般のサンプリング回路と同様の働きを行
なう。すなわち第５図に示すようにグリツチが存
在してもその変化を記憶することはない。
合にはフリツプフロツプ３２の動作とは無関係と
なり、一般のサンプリング回路と同様の働きを行
なう。すなわち第５図に示すようにグリツチが存
在してもその変化を記憶することはない。
通常ロジツク回路の解析には、デイジタル信号
はほとんどマルチラインであるということから第
１図の基本回路が数回路並列に並べられ、それら
観測ラインのいずれかにグリツチが発生した場合
にトリガを発生し、そのグリツチが発生した前後
のデータの変化を観測する。従つて第６図のよう
な回路構成が考えられる。第６図において、６
-1，…６-oは入力信号を示し、１…ｎはそれぞれ
第１図の回路構成を示す。５-1，…５-oはそれぞ
れの入力に対するグリツチ検出信号、１０は５-1
…５-oのグリツチ検出信号のOR信号であり、１
１はORゲートを示す。
はほとんどマルチラインであるということから第
１図の基本回路が数回路並列に並べられ、それら
観測ラインのいずれかにグリツチが発生した場合
にトリガを発生し、そのグリツチが発生した前後
のデータの変化を観測する。従つて第６図のよう
な回路構成が考えられる。第６図において、６
-1，…６-oは入力信号を示し、１…ｎはそれぞれ
第１図の回路構成を示す。５-1，…５-oはそれぞ
れの入力に対するグリツチ検出信号、１０は５-1
…５-oのグリツチ検出信号のOR信号であり、１
１はORゲートを示す。
以上の通りであるから、本発明によれば簡単な
方法で確実にグリツチ検出信号を得ることができ
る。
方法で確実にグリツチ検出信号を得ることができ
る。
第１図は本発明の一実施例の基本回路例を示
し、第２図は第１図の例の動作タイムチヤート
を、第３図はデータサンプリング回路のブロツク
図、第４図および第５図はその信号波形図、第６
図は、多入力の場合のグリツチ検出回路の基本例
を示す。 Ａ…サンプリング回路、Ｂ…グリツチ信号検出
回路、１，２…Ｄタイプフリツプフロツプ、３…
エクスクルーシヴORゲート、４…サンプリング
クロツク、５…グリツチ検出信号、６…入力信
号、７…サンプリング信号、８…フリツプフロツ
プ１の出力信号、９…エクスクルーシヴORゲー
ト３の出力信号、３１…サンプリングフリツプフ
ロツプ、３２…グリツチ記憶フリツプフロツプ、
３３…入力切換回路、３４…ゲート回路。
し、第２図は第１図の例の動作タイムチヤート
を、第３図はデータサンプリング回路のブロツク
図、第４図および第５図はその信号波形図、第６
図は、多入力の場合のグリツチ検出回路の基本例
を示す。 Ａ…サンプリング回路、Ｂ…グリツチ信号検出
回路、１，２…Ｄタイプフリツプフロツプ、３…
エクスクルーシヴORゲート、４…サンプリング
クロツク、５…グリツチ検出信号、６…入力信
号、７…サンプリング信号、８…フリツプフロツ
プ１の出力信号、９…エクスクルーシヴORゲー
ト３の出力信号、３１…サンプリングフリツプフ
ロツプ、３２…グリツチ記憶フリツプフロツプ、
３３…入力切換回路、３４…ゲート回路。
Claims (1)
- １ デイジタルデータをサンプリング回路でサン
プリングクロツクによつてサンプリングし、この
サンプリングされたデータのうちクロツク１個で
状態変化する信号を第１のフリツプフロツプによ
つてサンプリングクロツク１個分シフトし、エク
スクルーシヴORゲートにより前記サンプリング
回路の出力と前記第１のフリツプフロツプの出力
との排他的論理和をとつてサンプリングクロツク
２個分に変換した信号を第２のフリツプフロツプ
のゲートに加え、前記第２のフリツプフロツプか
らクロツク１個分の状態変化信号を得ることを特
徴とするグリツチ検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10445979A JPS5627659A (en) | 1979-08-16 | 1979-08-16 | Glicth detection system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10445979A JPS5627659A (en) | 1979-08-16 | 1979-08-16 | Glicth detection system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5627659A JPS5627659A (en) | 1981-03-18 |
| JPS6249936B2 true JPS6249936B2 (ja) | 1987-10-22 |
Family
ID=14381176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10445979A Granted JPS5627659A (en) | 1979-08-16 | 1979-08-16 | Glicth detection system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5627659A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105116318A (zh) * | 2015-09-02 | 2015-12-02 | 电子科技大学 | 一种逻辑分析仪中实现毛刺检测的方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3860705D1 (de) * | 1988-01-28 | 1990-10-31 | Hewlett Packard Gmbh | Erkennungsschaltung fuer binaersignalzustandswechsel. |
-
1979
- 1979-08-16 JP JP10445979A patent/JPS5627659A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105116318A (zh) * | 2015-09-02 | 2015-12-02 | 电子科技大学 | 一种逻辑分析仪中实现毛刺检测的方法 |
| CN105116318B (zh) * | 2015-09-02 | 2018-02-02 | 电子科技大学 | 一种逻辑分析仪中实现毛刺检测的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5627659A (en) | 1981-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0129093B2 (ja) | ||
| JPH0361908B2 (ja) | ||
| JPS6249936B2 (ja) | ||
| US4631697A (en) | Signal controlled waveform recorder | |
| US4689791A (en) | Device for translating a test sequence to a burn-in sequence for a logic circuit and/or a digital circuit, a method for burn-in operation of a logic circuit and/or a digital circuit | |
| EP0393716A2 (en) | Delay circuit | |
| JPH0342810B2 (ja) | ||
| KR19980071839A (ko) | 오류 데이터 저장 시스템 | |
| EP0714170A2 (en) | Analog-to-digital converter with writable result register | |
| US6378092B1 (en) | Integrated circuit testing | |
| JPH0133052B2 (ja) | ||
| JP2849007B2 (ja) | 半導体集積回路 | |
| JPS6329226B2 (ja) | ||
| USRE34843E (en) | Signal controlled waveform recorder | |
| KR940007251B1 (ko) | 클럭 듀티 검출회로 | |
| JPS6111803Y2 (ja) | ||
| JP3281898B2 (ja) | メモリ搭載半導体装置及びメモリテスト方法 | |
| SU1108453A1 (ru) | Устройство дл функционально-динамического контрол логических схем | |
| JPS6142358B2 (ja) | ||
| JPH0119545B2 (ja) | ||
| JPH0677050B2 (ja) | 電子回路 | |
| SU1285578A2 (ru) | Устройство дл тактовой синхронизации | |
| JP2512993B2 (ja) | リセット回路 | |
| SU1168952A1 (ru) | Устройство дл контрол дискретной аппаратуры с блочной структурой | |
| JPH051162Y2 (ja) |