CN105116318A - 一种逻辑分析仪中实现毛刺检测的方法 - Google Patents

Abstract

本发明公开了一种在逻辑分析仪中实现毛刺检测的方法，通过对8倍抽点采样存储前的高采样原始数据进行异或运算来实现跳变沿检测，然后，将两个1之间0的个数等于小于6的情形，认为是毛刺，并根据这两个1对应32位采样数据所在段，将位宽为4位的毛刺数据对应位置1。这样对被测信号经过采样和两次串并转换得到的每个32位采样数据(原始数据)即8倍抽点采样存储前的高采样原始数据进行处理，实现了连续毛刺信号以及边沿毛刺信号的检测，并在数据显示过程中准确对毛刺进行标记。同时，对于500MSa/s定时分析速率来讲，2ns以下宽度的窄脉冲就认为是毛刺，并且最小可以实现250ps宽度毛刺的检测。

Description

一种逻辑分析仪中实现毛刺检测的方法

技术领域

本发明属于数据域测试技术领域，更为具体地讲，涉及一种在逻辑分析仪中实现毛刺检测的方法。

背景技术

随着数字电子技术的高速发展，数字信号频率越来越高。在使用逻辑分析仪对数字信号进行分析过程中，毛刺数据对逻辑分析仪的分析结果有着重要的影响，因此，毛刺检测能力是衡量一台逻辑分析仪性能的重要指标之一，其中，所述的毛刺是指窄于规定的最小脉冲宽度的脉冲，一般将宽度小于当前取样间隔的脉冲称为毛刺。

逻辑分析仪中实现毛刺检测的方法主要有锁定工作方式、毛刺方式。

锁定工作方式是将毛刺数据展宽成一个采样周期的宽度并显示。该方式优点是电路设计简单，缺点是无法实现连续毛刺信号以及边沿毛刺信号的检测。

毛刺方式是通过双向跳变电路来完成毛刺数据的检测，毛刺方式弥补了锁定工作方式的不足，可实现连续毛刺信号以及边沿毛刺信号的检测。在FPGA内部，双向跳变电路通常由D触发器来构建，由于受FPGA内部D触发器传输延时影响，该电路能够检测的最窄脉冲宽度为5ns，因而毛刺方式无法实现脉冲宽度为5ns以下的毛刺数据的检测。若通过ECL或PECL器件搭建电路来实现毛刺数据检测，由于毛刺检测电路的复杂程度，导致整个毛刺检测电路体积非常庞大，功耗也很大，整体实现难度也比较大。

发明内容

本发明的目的在于克服现有技术的不足，提供一种在逻辑分析仪中实现毛刺检测的方法，在实现连续毛刺信号以及边沿毛刺信号检测的同时，实现对脉冲宽度低于5ns的毛刺信号检测。

为实现上述发明目的，本发明在逻辑分析仪中实现毛刺检测的方法，其特征在于，包括以下步骤：

(1)、跳变沿检测

对被测信号经过采样和两次串并转换得到的每个32位采样数据(原始数据)的相邻位进行异或运算，得到一个31位的跳变沿检测数据；

(2)、毛刺检测

2.1)、32位采样数据分成4段，每段8位宽；构建毛刺数据，毛刺数据的4位分别对应采样数据的4段，毛刺数据的4位初始值均为0；

2.2)、在31位跳变沿检测数据中，如果最前面第n位为1，且该n位前均为0，n小于等于7，同时，前一个31位的跳变沿检测数据的最后8-n位中出现1，且该出现1的位后均为0，则认为检测到毛刺，毛刺数据的第1位置1；

2.3)、在31位跳变沿检测数据中，如果出现两个1之间0的个数等于小于6，则认为检测到毛刺，并根据这两个1对应32位采样数据所在段，将位宽为4位的毛刺数据对应位置1；

2.4)、输出毛刺数据，返回步骤2.1)对下一个32位采样数据进行毛刺检测。

本发明的目的是这样实现的。

本发明在逻辑分析仪中实现毛刺检测的方法，通过对8倍抽点采样存储前的高采样原始数据进行异或运算来实现跳变沿检测，然后，将两个1之间0的个数等于小于6的情形，认为是毛刺，并根据这两个1对应32位采样数据所在段，将位宽为4位的毛刺数据对应位置1。这样对被测信号经过采样和两次串并转换得到的每个32位采样数据(原始数据)即8倍抽点采样存储前的高采样原始数据进行处理，实现了连续毛刺信号以及边沿毛刺信号的检测，并在数据显示过程中准确对毛刺进行标记。同时，对于500MSa/s定时分析速率来讲，2ns以下宽度的窄脉冲就认为是毛刺，并且最小可以实现250ps宽度毛刺的检测。

附图说明

图1是逻辑分析仪的一种硬件设计框图；

图2是毛刺数据检测示意图；

图3是毛刺数据电路状态转换图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。

在本实施例中，本发明多通道深存储逻辑分析仪是一台以PC(个人计算机)为控制平台的虚拟逻辑分析仪，通道数是132(128个数据通道、4个时钟通道)，最大定时分析速率是4GSa/s，最大状态时钟速率是1.65GSa/s，最大存储深度是128Mb/通道。

逻辑分析仪的硬件设计框图如图1所示，每片FPGA负责完成16通道数据的采集控制、数据存储控制、触发、外围芯片配置以及与计算机通信等功能，因而整个逻辑分析仪数据采集系统由8组功能模块完全一致的电路组成。在设置采样率以及门限电平时，计算机先将相应的参数通过PCI总线发送至FPGA内部相应的寄存器，FPGA内部控制逻辑电路将寄存器中的数据按照SPI总线协议发送至锁相环芯片以及DAC芯片，从而得到设定的采样率以及门限电平。

被测信号经过有源探头，通过与设定的门限电平进行比较产生数字信号，数字信号再分别经过采样电路和电平转换电路处理，最后进入FPGA。逻辑分析仪采样电路使用的串并转换芯片实现1：8的串并转换。该芯片支持双边沿采样。在采样率为4GSa/s，采样芯片输出的数据速率为500Mb/s，，满足FPGA接收数据速率要求。为了保证FPGA内部LVDS接收机电平匹配，采样电路和FPGA之间加入电平转换网络。

FPGA内部逻辑电路主要包括接口译码模块、时钟配置模块、DAC配置模块、触发模块、主控模块以及毛刺数据检测模块。接口译码模块负责FPGA与计算机之间通信，时钟配置模块完成外部锁相环芯片参数配置，实现不同采样率的设置，DAC配置模块完成探头门限电平的设置，触发模块完成逻辑分析仪各类触发功能，如边沿触发、脉宽触发等。主控模块主要配合触发电路来实现数据采集与存储控制。毛刺数据检测模块是逻辑分析仪工作在毛刺采样模式时实现对信号中毛刺数据的检测的电路模块，其独立于其他功能模块。

被测信号经过前端电路进入FPGA的内部LVDS接收机进行二次采样并进行1:4的串并转行，对采样数据进行进一步降速处理。每通道数据经过采样电路和LVDS接收机两次串并转换后，共降速32倍，数据宽度展宽为32位，即在采样电路中进行采样和一次1:4的串并转换、在LVDS接收机进行一次1：8的串并转换，得到32位的采样数据(即原始数据)，在最后送入触发电路以及存储电路模块。

逻辑分析仪存储电路包含内部存储(FPGA内部SRAM)以及外部存储(DDR2)两个部分。当逻辑分析仪处于高速采样时，使用FPGA内部存储器，当逻辑分析仪采样率在500MSa/s及以下时，使用外部DDR2存储。本发明逻辑分析仪，在使用DDR2存储数据时，由于DDR2控制器本地数据总线只有64位宽，而16通道数据经两次串并转换降速后，数据宽度为512位，每通道数据宽度均为32位。为了确保每通道均能使用DDR2存储数据，需对采样数据进行8倍抽点采样后存入DDR2，即每通道占用DDR2控制器本地数据总线中的4位。由于使用DDR2存储进行了抽点采样，因而逻辑分析仪实际采样率会降低，例如采样电路采样率为4GSa/s，经8倍抽点采样后，逻辑分析仪的实际采样率为500MSa/s。

如果需要不间断的捕捉数据流，单次测量的时间跨度取决于逻辑分析仪的存储深度与采样速度，存储深度＝采样时间×定时分析速率，这意味着在存储深度一定的情况下，降低定时分析速率直接提高了单次采样时间，即能观察分析更长时间段的波形数据，但降低定时分析速率意味着不能稳定捕获到脉宽小于取样间隔的数字波形(毛刺)。

在进行毛刺数据检测时，使用DDR2作为存储单元，毛刺数据检测的高采样的原始数据，而DDR2存储的数据为8倍抽点采样后的数据。例如逻辑分析仪定时分析速率设置为500MSa/s，此时采样电路的采样速率为4Gb/s，2ns及以下宽度的窄脉冲对于500MSa/s定时分析速率来说是不能稳定捕获显示的毛刺数据，而2ns及以下宽度的窄脉冲在4Gb/s采样情况下中仍然存在多个采样点的数据，因此在进行毛刺数据检测时，可对采样输出的原始数据进行窄脉冲(通过跳变沿检测)检测，并判断该窄脉冲对相应抽点采样后的低定时分析速率数据是否为毛刺数据，如果是毛刺数据，则在相应位置进行标记，如果不是，则不标记。

在进行毛刺数据检测时，首先需检测窄脉冲的两个跳变沿。在本发明中，32位采样数据(原始数据)的相邻位进行异或运算来实现边沿检测。对该原始数据的相邻位进行异或运算时，如果相邻两位数据一样，则异或结果为0，如果相邻两位数据不一样，则异或结果为1，同时表明在该位置存在上升沿或下降沿。对32位采样数据进行边沿检测后，将上述结果即跳变沿检测数据glit_flag存入一个31位的寄存器glit_flag[30:0]，然后通过分析寄存器glit_flag[30:0]值来确定原始数据中是否存在毛刺。

例如，原始数据为：0000_0000_1111_1000_0000_0000_0000_0000(从右至左为依次先后采集到的数据，即右边是前，左边为后，以下类似)，则跳变沿检测数据glit_flag＝000_0000_1000_0100_0000_0000_0000_0000。由于正负窄脉冲都存在两个跳变沿，因此跳变沿检测数据glit_flag中必然有两个“1”，且两个“1”中间间隔多个数据“0”。例如逻辑分析仪定时分析速率为200MSa/s时，采样输出的原始数据速率为1.6Gb/s，在检测2ns宽度毛刺数据时，原始数据中应该存在连续3个数据“1”或“0”构成的窄脉冲信号，从而跳变沿检测数据glit_flag应该含有数据“1001”。由于原始数据是32位并行数据，因此毛刺数据可能处于不同位置，对应的跳变沿检测数据glit_flag中数据“1001”位置也是不确定的，需考虑多种情况。其中，比较复杂的情况是毛刺数据跨越两个时钟周期的情况，即glit_flag数据“1001”中的两个“1”不在同一个时钟周期内。下面假设逻辑分析仪定时分析速率设置为f(Sa/s)，以一个通道为例具体阐述本发明的工作原理。

逻辑分析仪定时分析速率为f(Sa/s)时，8倍抽点前的原始数据如果出现小于8个的连续脉冲则不能在抽点后被稳定捕获到，视为毛刺信号，意味着进入FPGA的32位原始数据中如果出现连续1～7个“1”的窄脉冲信号则应标记为毛刺信号，对应在跳变沿检测数据中的值为“10...01”，两个1之间0的个数为1～6，且它们可能位于0～30中任何位置。由于此时是8倍抽点存储，因此毛刺数据宽度抽变为4位，定义为glit_data[3:0]。在进行毛刺检测过程中，将原始数据分成4段，每段8位宽，根据毛刺信号具体位置，将毛刺数据glit_data[3:0]相应位置1，具体如图2所示。例如，毛刺信号即31位跳变沿检测数据中两个1都出现在原始数据BIT[7：0]中，则将毛刺数据glit_data[0]位置1，如果出现在BIT[23：16]中，则将毛刺数据glit_data[2]置1。此外，如果31位跳变沿检测数据中两个1分别位于不同的原始数据段，则将其中一数据段对应毛刺数据为置为1。例如，两个1分别位于原始数据BIT[7：0]、BIT[15：7]，则将毛刺数据glit_data[0]位或毛刺数据glit_data[1]位置1。

在进行毛刺检测过程中，同时对原始数据进行抽点采样作为正常采样数据与毛刺数据同时存储。因此，在毛刺采样模式下，系统数据通道数减半，一半存储空间用于存储正常样数据，另一半存储空间用于存储对应的毛刺数据。

毛刺检测过程中，比较复杂的情况是跳变跨越两个时钟周期，即31位跳变沿检测数据中glit_flag中两个数据“1”不在同一个时钟周期内。为了能够检测到跨越两个时钟周期的毛刺数据，设计一个毛刺检测电路，采用状态机来进行判断可能出现的情况，毛刺检测电路状态转换图如图3所示。

毛刺检测电路初始化后，电路进入状态S0，并开始分析跳变沿检测数据glit_flag，确定是否存在毛刺即步骤2.3)设定的条件，若存在，则将毛刺数据对应位置1，然后输出相应的毛刺数据glit_data[3:0]；

同时，如果跳变沿检测数据glit_flag的最后面8-n位中出现1，则存在毛刺并且毛刺跨越两个时钟周期的可能，则需分情况判断进入状态S1～S7中的某个状态(a0)：

a1)、若检测到跳变沿检测数据glit_flag中最后1位为1，则毛刺检测电路跳转至状态S1；下一个时钟周期，如果检测到跳变沿检测数据glit_flag中依次到来的第1～7位中有1且该位之前所有位为0，则存在毛刺，将毛刺数据位glit_data[0]置1，否则返回状态S0，然后，按步骤2.3)进行处理并输出相应的毛刺数据glit_data[3:0]，并根据最后面8-n位中出现1进入相应的状态，继续下一个时钟周期的毛刺检测；

a2)、若检测到跳变沿检测数据glit_flag中最后第2位为1，且该位之后为0，则毛刺检测电路跳转至状态S2；下一个时钟周期，如果检测到跳变沿检测数据glit_flag中依次到来的第1～6位中有1且该位之前所有位为0，则存在毛刺，将毛刺数据位glit_data[0]置1，否则返回状态S0，然后，按步骤2.3)进行处理，并输出相应的毛刺数据glit_data[3:0]，并根据最后面8-n位中出现1进入相应的状态，继续下一个时钟周期的毛刺检测；

a3)、若检测到跳变沿检测数据glit_flag中最后第3位为1，且该位之后为0，则毛刺检测电路跳转至状态S3；下一个时钟周期，如果检测到跳变沿检测数据glit_flag中依次到来的第1～5位中有1且该位之前所有位为0，则存在毛刺，将毛刺数据位glit_data[0]置1，否则返回状态S0，然后，按步骤2.3)进行处理，并输出相应的毛刺数据glit_data[3:0]，并根据最后面8-n位中出现1进入相应的状态，继续下一个时钟周期的毛刺检测；

a4)、若检测到跳变沿检测数据glit_flag中最后第4位为1，且该位之后为0，则毛刺检测电路跳转至状态S4；下一个时钟周期，如果检测到跳变沿检测数据glit_flag中依次到来的第1～4位中有1且该位之前所有位为0，则存在毛刺，将毛刺数据位glit_data[0]置1，否则返回状态S0，然后，按步骤2.3)进行处理，并输出相应的毛刺数据glit_data[3:0]，并根据最后面8-n位中出现1进入相应的状态，继续下一个时钟周期的毛刺检测；

a5)、若检测到跳变沿检测数据glit_flag中最后第5位为1，且该位之后为0，则毛刺检测电路跳转至状态S5；下一个时钟周期，如果检测到跳变沿检测数据glit_flag中依次到来的第1～3位中有1且该位之前所有位为0，则存在毛刺，将毛刺数据位glit_data[0]置1，否则返回状态S0，然后，按步骤2.3)进行处理，并输出相应的毛刺数据glit_data[3:0]，并根据最后面8-n位中出现1进入相应的状态，继续下一个时钟周期的毛刺检测；

a6)、若检测到跳变沿检测数据glit_flag中最后第6位为1，且该位之后为0，则毛刺检测电路跳转至状态S6；下一个时钟周期，如果检测到跳变沿检测数据glit_flag中依次到来的第1～2位中有1且该位之前所有位为0，则存在毛刺，将毛刺数据位glit_data[0]置1，否则返回状态S0，然后，按步骤2.3)进行处理，并输出相应的毛刺数据glit_data[3:0]，并根据最后面8-n位中出现1进入相应的状态，继续下一个时钟周期的毛刺检测；

a7)、若检测到跳变沿检测数据glit_flag中最后第7位为1，且该位之后为0，则毛刺检测电路跳转至状态S7；下一个时钟周期，如果检测到跳变沿检测数据glit_flag中依次到来的第1位中有1，则存在毛刺，将毛刺数据位glit_data[0]置1，否则返回状态S0，然后，按步骤2.3)进行处理，并输出相应的毛刺数据glit_data[3:0]，并根据最后面8-n位中出现1进入相应的状态，继续下一个时钟周期的毛刺检测。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (2)

1.一种在逻辑分析仪中实现毛刺检测的方法，其特征在于，包括以下步骤：

(1)、跳变沿检测

对被测信号经过采样和两次串并转换得到的每个32位采样数据(原始数据)的相邻位进行异或运算，得到一个31位的跳变沿检测数据；

(2)、毛刺检测

2.1)、32位采样数据分成4段，每段8位宽；构建毛刺数据，毛刺数据的4位分别对应采样数据的4段，毛刺的4位初始值均为0；

2.2)、在31位跳变沿检测数据中，如果最前面第n位为1，且该n位前均为0，n小于等于7，同时，前一个31位的跳变沿检测数据的最后8-n位中出现1，且该出现1的位后均为0，则为检测到毛刺，毛刺数据的第1位置1；

2.3)、在31位跳变沿检测数据中，如果出现两个1之间0的个数等于小于6，则认为检测到毛刺，并根据这两个1对应32位采样数据所在段，将位宽为4位的毛刺数据对应位置1；

2.4)、输出毛刺数据，返回步骤2.1)对下一个32位采样数据进行毛刺检测。

2.根据权利要求1所述检测的方法，其特征在于，设计一个毛刺检测电路来检查毛刺，毛刺检测电路工作流程如下：

毛刺检测电路初始化后，电路进入状态S0，并开始分析跳变沿检测数据glit_flag，确定是否存在毛刺即步骤2.3)设定的条件，若存在，则将毛刺数据对应位置1，然后输出相应的毛刺数据glit_data[3:0]；

同时，如果跳变沿检测数据glit_flag的最后面8-n位中出现1，则存在毛刺并且毛刺跨越两个时钟周期的可能，则需分情况判断进入状态S1～S7中的某个状态：

a1)、若检测到跳变沿检测数据glit_flag中最后1位为1，则毛刺检测电路跳转至状态S1；下一个时钟周期，如果检测到跳变沿检测数据glit_flag中依次到来的第1～7位中有1且该位之前所有位为0，则存在毛刺，将毛刺数据位glit_data[0]置1，否则返回状态S0，然后，按步骤2.3)进行处理并输出相应的毛刺数据glit_data[3:0]，并根据最后面8-n位中出现1进入相应的状态，继续下一个时钟周期的毛刺检测；

a2)、若检测到跳变沿检测数据glit_flag中最后第2位为1，且该位之后为0，则毛刺检测电路跳转至状态S2；下一个时钟周期，如果检测到跳变沿检测数据glit_flag中依次到来的第1～6位中有1且该位之前所有位为0，则存在毛刺，将毛刺数据位glit_data[0]置1，否则返回状态S0，然后，按步骤2.3)进行处理，并输出相应的毛刺数据glit_data[3:0]，并根据最后面8-n位中出现1进入相应的状态，继续下一个时钟周期的毛刺检测；

a3)、若检测到跳变沿检测数据glit_flag中最后第3位为1，且该位之后为0，则毛刺检测电路跳转至状态S3；下一个时钟周期，如果检测到跳变沿检测数据glit_flag中依次到来的第1～5位中有1且该位之前所有位为0，则存在毛刺，将毛刺数据位glit_data[0]置1，否则返回状态S0，然后，按步骤2.3)进行处理，并输出相应的毛刺数据glit_data[3:0]，并根据最后面8-n位中出现1进入相应的状态，继续下一个时钟周期的毛刺检测；

a4)、若检测到跳变沿检测数据glit_flag中最后第4位为1，且该位之后为0，则毛刺检测电路跳转至状态S4；下一个时钟周期，如果检测到跳变沿检测数据glit_flag中依次到来的第1～4位中有1且该位之前所有位为0，则存在毛刺，将毛刺数据位glit_data[0]置1，否则返回状态S0，然后，按步骤2.3)进行处理，并输出相应的毛刺数据glit_data[3:0]，并根据最后面8-n位中出现1进入相应的状态，继续下一个时钟周期的毛刺检测；

a5)、若检测到跳变沿检测数据glit_flag中最后第5位为1，且该位之后为0，则毛刺检测电路跳转至状态S5；下一个时钟周期，如果检测到跳变沿检测数据glit_flag中依次到来的第1～3位中有1且该位之前所有位为0，则存在毛刺，将毛刺数据位glit_data[0]置1，否则返回状态S0，然后，按步骤2.3)进行处理，并输出相应的毛刺数据glit_data[3:0]，并根据最后面8-n位中出现1进入相应的状态，继续下一个时钟周期的毛刺检测；

a6)、若检测到跳变沿检测数据glit_flag中最后第6位为1，且该位之后为0，则毛刺检测电路跳转至状态S6；下一个时钟周期，如果检测到跳变沿检测数据glit_flag中依次到来的第1～2位中有1且该位之前所有位为0，则存在毛刺，将毛刺数据位glit_data[0]置1，否则返回状态S0，然后，按步骤2.3)进行处理，并输出相应的毛刺数据glit_data[3:0]，并根据最后面8-n位中出现1进入相应的状态，继续下一个时钟周期的毛刺检测；

a7)、若检测到跳变沿检测数据glit_flag中最后第7位为1，且该位之后为0，则毛刺检测电路跳转至状态S7；下一个时钟周期，如果检测到跳变沿检测数据glit_flag中依次到来的第1位中有1，则存在毛刺，将毛刺数据位glit_data[0]置1，否则返回状态S0，然后，按步骤2.3)进行处理，并输出相应的毛刺数据glit_data[3:0]，并根据最后面8-n位中出现1进入相应的状态，继续下一个时钟周期的毛刺检测。