CN102195619A - 检测和消除信号毛刺的方法和电路 - Google Patents
检测和消除信号毛刺的方法和电路 Download PDFInfo
- Publication number
- CN102195619A CN102195619A CN2010101188096A CN201010118809A CN102195619A CN 102195619 A CN102195619 A CN 102195619A CN 2010101188096 A CN2010101188096 A CN 2010101188096A CN 201010118809 A CN201010118809 A CN 201010118809A CN 102195619 A CN102195619 A CN 102195619A
- Authority
- CN
- China
- Prior art keywords
- signal
- burr
- module
- output
- detection module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
本发明公开一种检测和消除信号毛刺的电路，包括多级延时模块(10)、毛刺检测模块(20)和快速置位开关(30)；所述输入信号Vin同时被输入毛刺检测模块(20)，所述毛刺检测模块(20)用于判断输入信号Vin是否存在信号毛刺，其输出端D与快速置位开关(30)的控制端连接；所述快速置位开关(30)与多级延时模块(10)作电连接；毛刺检测模块(20)通过判断输入信号Vin中存在信号毛刺来控制快速置位开关(30)合上或关闭，从而控制多级延时模块(10)是否对输入信号Vin进行延时，起到消除信号毛刺的作用。本发明还公开了一种检测和消除信号毛刺的方法。使用本发明技术方案，对正常信号的延时小、电路结构简单。
Description
技术领域 本发明涉及数据错误检测和校正装置，特别是涉及利用逻辑分析设备进行数据错误检测的装置，尤其涉及检测和消除信号毛刺的方法和电路。
背景技术 随着半导体技术的不断发展，芯片集成度越来越高，集成在同一芯片上的射频、模拟、数字模块越来越多，导致芯片接口信号很容易受到干扰，产生信号毛刺，如何消除信号上的毛刺是信号处理技术领域一个需要重点解决的问题。
中国发明专利CN 200610160922公开了一种消除信号毛刺的电路及方法。其核心思想是：根据待消除毛刺的最大宽度确定延迟级数，用锁存器对输入信号进行延迟，对经过延迟得到的各级延迟信号分别进行逻辑“与”操作和逻辑“或”操作，根据逻辑“与”操作和逻辑“或”操作得到无毛刺的信号。
现有技术存在以下不足：用多级锁存器作为迟单元，如要消除宽的毛刺，需要增加较多延时级数，对正常信号的延迟时间很长，而且延时级数增加后各级延时信号的逻辑操作会变得复杂。
发明内容 本发明要解决的技术问题在于避免上述现有技术的不足之处而提出一种检测和消除信号毛刺电路和方法。
本发明解决所述技术问题可以通过采用以下技术方案来实现：提出一种检测和消除信号毛刺的方法，依次包括如下步骤：
A、根据传输信号本身的波形特征以及对传输质量的要求，定义持续时间小于T的脉冲为“毛刺”；
B、以所述持续时间T为总的延迟时间，设置至少由两延时单元顺序串联的延时电路，将输入信号Vin接入所述延时电路始端，而从该延时电路末端输出，并记输出Vout；
C、设置基于逻辑运算电路的毛刺检测模块，每当有脉冲输入信号Vin时，该模块会在所述Vin阶跃后沿时刻给出有、无毛刺的指示信号；
D、设置高速位开关跨接于所述延时电路各延时单元上，由所述毛刺检测模块的指示信号控制该置位开关导通或截止；
E、所述毛刺检测模块输出指示信号逻辑“1”，令所述置位开关导通，表示Vin是毛刺，但还未传输到输出端，所述延时电路之各延时单元均被置位，所述延时电路末端无输出，因为毛刺已被屏蔽掉，此时经过的时间t＜T；所述毛刺检测模块输出指示信号逻辑“0”，所述置位开关截止，表示Vin是正常信号，并已经所述延时电路延迟T时间到达该延时电路末端，作为Vout输出，或者表示无脉冲输入信号；
F、运行中一直执行步骤E；所述毛刺检测模块输出指示信号逻辑“1”，或者用Vin表示正常信号或无信号，但必须使所述置位开关截止，而用所述输出指示信号逻辑“0”表示Vin有毛刺的话，则务必要令所述置位开关导通，以便屏蔽出现的毛刺；此时所用置位开关响应逻辑指令的方式同在步骤E中相反。
为了解决本发明所提出的技术问题，还提出一种检测和消除信号毛刺电路，包括多级延时模块、毛刺检测模块和快速置位开关组件；多级延时模块同时也是所述检测和消除信号毛刺电路的信号传输通道，输入信号Vin经多级延时模块处理后输出信号Vout；所述输入信号Vin同时被输入毛刺检测模块，该毛刺检测模块用于判断输入信号Vin是否存在信号毛刺，其输出端D与快速置位开关组件的控制端连接；所述快速置位开关组件与多级延时模块电连接；工作时，若毛刺检测模块判断脉冲输入信号Vin是毛刺，立即控制快速置位开关组件导通，于是多级延时模块被全部导通，而此时所述毛刺尚在该延时模块中传输，从而在输出端消除了信号毛刺；若毛刺检测模块判断输入信号Vin是正常信号，则控制快速置位开关组件截止，输入信号Vin经多级延时模块后直接输出，并记作Vout。
所述多级延时模块包括至少两个顺序串联的延时单元。
所述毛刺检测模块包括信号边沿检测模块、与门和同或门；所述同或门的一个输入端连接所述输入信号Vin，另一输入端接输出信号Vout，所述同或门的输出端B连接所述与门的一个输入端；所述信号边沿检测模块用于实现对输入信号Vin的边沿检测，其输入端接输入信号Vin，输出端C接所述与门的另一输入端，所述与门的输出端D与快速置位开关组件控制端连接。
所述快速置位开关组件为NMOS管。
所述信号边沿检测模块包括第一反相器、第二反相器和异或门；所述输入信号Vin进入信号边沿检测模块后分成两路，一路直接接至异或门的一个输入端；另一路经过第一反相器、第二反相器延时后连接到异或门的另一输入端。
同现有技术相比较，本发明所述技术方案的有益效果在于：
1、对正常信号的延时小；
2、延时模块不需要使用锁存器，像两级串联反相器这样的简单延时单元即可实现，如果要消除宽的毛刺，只要增加延时单元的延迟时间，不需要增加延时单元级数，也不增加逻辑操作。
附图说明
图1为本发明检测和消除信号毛刺的电路之优选实施例的原理电路图；
图2为所述优选实施例之毛刺检测示意图；
图3为所述优选实施例之毛刺检测和消除示意图。
具体实施方式 以下结合各附图所示之优选实施例作进一步详述。
本发明之一种检测和消除信号毛刺方法，依次包括如下步骤：
A、根据传输信号本身的波形特征以及对传输质量的要求，定义持续时间小于T的脉冲为“毛刺”；
B、以所述持续时间T为总的延迟时间，设置至少由两延时单元顺序串联的延时电路，将输入信号Vin接入所述延时电路始端，而从该延时电路末端输出，并记输出Vout；
C、设置基于逻辑运算电路的毛刺检测模块，每当有脉冲输入信号Vin时，该模块会在所述Vin阶跃后沿时刻给出有、无毛刺的指示信号；
D、设置高速位开关跨接于所述延时电路各延时单元上，由所述毛刺检测模块的指示信号控制该置位开关导通或截止；
E、所述毛刺检测模块输出指示信号逻辑“1”，令所述置位开关导通，表示Vin是毛刺，但还未传输到输出端，所述延时电路之各延时单元均被置位，所述延时电路末端无输出，因为毛刺已被屏蔽掉，此时经过的时间t＜T；所述毛刺检测模块输出指示信号逻辑“0”，所述置位开关截止，表示Vin是正常信号，并已经所述延时电路延迟T时间到达该延时电路末端，作为Vout输出，或者表示无脉冲输入信号；
F、运行中一直执行步骤E；所述毛刺检测模块输出指示信号逻辑“1”，或者用Vin表示正常信号或无信号，但必须使所述置位开关截止，而用所述输出指示信号逻辑“0”表示Vin有毛刺的话，则务必要令所述置位开关导通，以便屏蔽出现的毛刺；此时所用置位开关响应逻辑指令的方式同在步骤E中相反。
为解决所提出的技术问题，本发明还提出一种检测和消除信号毛刺电路，如图1所示，包括多级延时模块10、毛刺检测模块20和快速置位开关组件30；多级延时模块10同时也是所述检测和消除信号毛刺电路的信号传输通道，输入信号Vin经多级延时模块10处理后输出信号Vout；所述输入信号Vin同时被输入毛刺检测模块20，该毛刺检测模块20用于判断输入信号Vin是否存在信号毛刺，其输出端D与快速置位开关组件30的控制端连接；所述快速置位开关组件30与多级延时模块10电连接；工作时，若毛刺检测模块20判断脉冲输入信号Vin是毛刺，立即控制快速置位开关组件30导通，于是多级延时模块10被全部导通，而此时所述毛刺尚在该延时模块中传输，从而在输出端消除了信号毛刺；若毛刺检测模块20判断输入信号Vin是正常信号，则控制快速置位开关组件30截止，输入信号VIN经多级延时模块10后直接输出，并记作Vout。
如图1所示，所述多级延时模块10包括至少两个顺序串联的延时单元101。
所述毛刺检测模块20包括信号边沿检测模块200、与门204和同或门205；所述同或门205的一个输入端连接所述输入信号Vin，另一输入端接输出信号Vout，所述同或门205的输出端B连接所述与门204的一个输入端；所述信号边沿检测模块200用于实现对输入信号Vin的边沿检测，其输入端接输入信号Vin，输出端C接所述与门204的另一输入端，所述与门204的输出端D与快速置位开关组件30控制端连接。
如图1所示，所述快速置位开关组件30为NMOS管。其栅极与毛刺检测模块20的输出端D连接，漏极接输入信号Vin，源极接各级延时单元的输出端。
如图1所示，所述信号边沿检测模块200包括第一反相器201、第二反相器202和异或门203；所述输入信号Vin进入信号边沿检测模块200后分成两路，一路直接接至异或门203的一个输入端；另一路经过第一反相器201、第二反相器202延时后连接到异或门203的另一输入端。
本发明中，判断信号是否存在毛刺的思路是：定义毛刺为脉宽小于T的脉冲。对于脉宽大于T的输入信号Vin，在其后跳变沿(上升或者下降沿)阶跃时刻，输入信号Vin和它的经过T时间延迟的延时信号电平是不同的；如果在输入信号的后阶跃时刻，输入信号Vin和它的经过T时间延迟的延时信号电平相同，说明输入信号的脉冲宽度小于延迟时间，该信号跳变沿就是一个毛刺的后沿，即以该阶跃为后沿的脉冲是毛刺。
图2为毛刺检测原理图，定义毛刺为脉宽小于T的脉冲，输入信号为Vin，对Vin延迟时间T后得到信号Vdelay，Vin_edge是Vin边沿检测输出信号，取T1＜T＜T2，即输入信号Vin上的第一个脉冲是毛刺，第二个脉冲为正常信号。在Vin的第一个脉冲上升沿时刻Vin与Vdelay电平不同，该跳变沿为正常信号上升沿，下降沿时刻Vin与Vdelay电平相同，该跳变沿为毛刺脉冲的后沿，即以该阶跃为后沿之前的脉冲是毛刺；对Vin的第二个脉冲，上升沿时刻Vin与Vdelay电平不同，该跳变沿为正常信号前沿，下降沿时刻Vin与Vdelay电平不同，该跳变沿为正常信号后沿。
按照上面的思路，本发明给出了一种检测和消除信号毛刺的电路，包括多级延时模块10、毛刺检测模块20和快速置位开关组件30。
设置多级延时模块10的延迟时间等于定义的毛刺脉冲宽度，用多级延时模块10对输入信号进行延时，多级延时模块10同时也是信号从输入端到输出端的传输通路。毛刺检测模块20检测输入信号的跳变沿，同时对多级延时模块10输出信号电平与该时刻输入信号电平比较，判断输入信号脉冲是否为毛刺。如果毛刺检测模块20检测到输入信号后沿阶跃的同时，多级延时模块10的输出信号电平与输入信号相同，则判断前面一个脉冲为毛刺，输出指示信号，控制快速置位开关组件30将信号传输通路上每一级延时单元101的输入、输出端电平都置位成输入信号电平，消除毛刺；反之，如果毛刺检测模块20检测到输入信号跳变沿的同时，多级延时模块10的输出信号电平与输入信号不同，说明这个跳变沿不是毛刺的后沿，快速置位开关不动，输入信号继续沿信号通路向输出端传输。
下面用一个具体实施例说明本发明所述技术方案：
检测和消除信号毛刺电路的实际电路如图1所示，包括多级延时模块10、毛刺检测模块20和快速置位开关30。
多级延时模块10的级数根据需要滤除的毛刺宽度确定，整体延迟时间等于定义的毛刺宽度T，这里4级为例进行说明。多级延时模块10由4个延时单元101组成，延时单元101可以用buffer、传输门等实现。多级延时模块10同时也是信号传输电路。
所述毛刺检测模块20包括信号边沿检测模块200、与门204和同或门205；所述同或门205的一个输入端连接所述输入信号Vin，另一输入端接输出信号Vout，所述同或门205的输出端B接所述与门204的其中一个输入端；所述信号边沿检测模块200用于实现对输入信号Vin的边沿检测，其输入端接输入信号Vin，输出端C接所述与门204的另一输入端，所述与门204的输出端D与快速置位开关30控制端连接。
输入信号VIN进入信号边沿检测模块200后分成两路，一路直接连到异或门203的一个输入端，另一路经过第一反相器201、第二反相器202延时后连接到异或门203的另一个输入端，当输入信号Vin出现上升沿或者下降沿时，因为异或门203两个输入端电平不同，异或门203输出一个窄的正脉冲，实现对输入信号Vin的边沿检测。
输入信号Vin经过多级延时模块10后的输出信号Vout与输入信号Vin加到同或门205的两个输入端进行同或逻辑运算，如果Vin与Vout电平相同，同或门205输出指示信号VB＝1；如果Vin与Vout电平不同，同或门205输出指示信号VB＝0。
将信号边沿检测模块200的输出信号VC与同或门205的输出信号VB作为与门204的两个输入信号进行逻辑与运算，如果VB、VC信号同时为1，即在输入信号的上升沿(或者下降沿)时刻，输入信号和他的延时信号电平相同，就说明输入信号上以该跳变沿为后沿的脉冲宽度小于延时模块的延迟时间T，这个脉冲为毛刺，与门204输出高电平；如果VB、VC信号不同时为1，说明输入信号不满足是毛刺的条件，与门204输出低电平。与门204的输出信号VD就是毛刺检测模块200的输出信号，它作为快速置位开关30的控制信号。
快速置位开关30可以用一个NMOS管实现，它的栅极接毛刺检测模块20的输出信号VD，漏极接输入信号Vin，源极接多级延时模块10中每一级延时单元101的输出端。当毛刺检测模块20检测到输入信号上的毛刺时输出信号VD＝1，控制快速置位开关30闭合，信号传输通路上每一级延时单元101的输入、输出端电平都被置位成输入信号电平，还没有传输到输出端Vout的毛刺被滤除。如果输入信号上没有毛刺，毛刺检测模块20输出信号VD保持为0，快速置位开关301一直断开，输入信号经过多级延时模块10后直接输出。
定义毛刺为脉宽小于10ns的脉冲，取T＝10ns，以输入信号Vin上出现脉宽为Gw(Gw＜10ns)的正、负脉冲毛刺为例进行进一步说明，如图3所示。
假设输入信号Vin一直没有变化，保持为高电平(或低电平)，经过多级延时模块10延时10ns时间后的输出信号Vout也保持为高电平(或低电平)，尽管Vin与Vout电平相同，同或门205输出信号VB＝1，但是由于输入信号Vin上没有跳变沿，信号边沿检测模块200的输出信号VC＝0，所以毛刺检测模块20的输出信号VD保持为0，快速置位开关30一直断开，输入信号经过延迟模块10直接传送到输出端。
输入信号Vin上出现脉宽为Gw的正脉冲毛刺情况。Vin上脉冲的每一个跳变沿时刻，信号边沿检测模块200的输出一个窄的正脉冲信号VC，因为Gw＜10ns，当VIN由高电平变成低电平时，VC＝1，此时正脉冲仍然没有传输到Vout端，Vout＝0，同或门205输出信号VB＝1，VC和VB经过逻辑与运算，得到毛刺检测模块20的输出信号VD＝1，VD控制快速置位开关30闭合，将输入端到输出端的信号通路上每一级延时单元101的输入、输出端电平都置位成输入信号Vin电平0，还没有传输到输出端的正脉冲毛刺被滤除，输出信号Vout保持为0。
输入信号Vin上出现脉宽为Gw的负脉冲毛刺情况。Vin上脉冲的每一个跳变沿时刻，信号边沿检测模块200的输出一个窄的正脉冲信号VC，因为Gw＜10ns，当Vin由低电平变成高电平时，VC＝1，此时负脉冲仍然没有传输到Vout端，Vout＝1，同或门205输出信号VB＝1，VC和VB经过逻辑与运算，得到毛刺检测模块20的输出信号VD＝1，VD控制快速置位开关30闭合，将输入端到输出端的信号通路上每一级延时单元的输入、输出端电平都置位成输入信号Vin电平1，还没有传输到输出端的负脉冲毛刺被滤除，输出信号Vout保持为1。
上述为本发明的优选实现过程，本领域的技术人员在本发明的基础上进行的通常变化和替换包含在本发明的保护范围之内。
Claims (6)
1.一种检测和消除信号毛刺的方法，依次包括如下步骤：
A、根据传输信号本身的波形特征以及对传输质量的要求，定义持续时间小于T的脉冲为“毛刺”；
B、以所述持续时间T为总的延迟时间，设置至少由两延时单元顺序串联的延时电路，将输入信号Vin接入所述延时电路始端，而从该延时电路末端输出，并记输出Vout；
C、设置基于逻辑运算电路的毛刺检测模块，每当有脉冲输入信号Vin时，该模块会在所述Vin阶跃后沿时刻给出有、无毛刺的指示信号；
D、设置高速位开关跨接于所述延时电路各延时单元上，由所述毛刺检测模块的指示信号控制该置位开关导通或截止；
E、所述毛刺检测模块输出指示信号逻辑“1”，令所述置位开关导通，表示Vin是毛刺，但还未传输到输出端，所述延时电路之各延时单元均被置位，所述延时电路末端无输出，因为毛刺已被屏蔽掉，此时经过的时间t＜T；所述毛刺检测模块输出指示信号逻辑“0”，所述置位开关截止，表示Vin是正常信号，并已经所述延时电路延迟T时间到达该延时电路末端，作为Vout输出，或者表示无脉冲输入信号；
F、运行中一直执行步骤E；所述毛刺检测模块输出指示信号逻辑“1”，或者用Vin表示正常信号或无信号，但必须使所述置位开关截止，而用所述输出指示信号逻辑“0”表示Vin有毛刺的话，则务必要令所述置位开关导通，以便屏蔽出现的毛刺；此时所用置位开关响应逻辑指令的方式同在步骤E中相反。
2.一种检测和消除信号毛刺的电路，包括多级延时模块(10)、毛刺检测模块(20)和快速置位开关组件(30)；
多级延时模块(10)同时也是所述检测和消除信号毛刺电路的信号传输通道，输入信号Vin经多级延时模块(10)处理后输出信号Vout；
所述输入信号Vin同时被输入毛刺检测模块(20)，该毛刺检测模块(20)用于判断输入信号Vin是否存在信号毛刺，其输出端D与快速置位开关组件(30)的控制端连接；
所述快速置位开关组件(30)与多级延时模块(10)电连接；工作时，若毛刺检测模块(20)判断脉冲输入信号Vin是毛刺，立即控制快速置位开关组件(30)导通，于是多级延时模块(10)被全部导通，而此时所述毛刺尚在该延时模块中传输，从而在输出端消除了信号毛刺；若毛刺检测模块(20)判断输入信号Vin是正常信号，则控制快速置位开关组件(30)截止，输入信号Vin经多级延时模块(10)后直接输出，并记作Vout。
3.如权利要求2所述的检测和消除信号毛刺电路，其特征在于：
所述多级延时模块(10)包括至少两个顺序串联的延时单元(101)。
4.如权利要求2所述的检测和消除信号毛刺电路，其特征在于：
所述毛刺检测模块(20)包括信号边沿检测模块(200)、与门(204)和同或门(205)；
所述同或门(205)的一个输入端连接所述输入信号Vin，另一输入端接输出信号Vout，所述同或门(205)的输出端B连接所述与门(204)的一个输入端；
所述信号边沿检测模块(200)用于实现对输入信号Vin的边沿检测，其输入端接输入信号Vin，输出端C接所述与门(204)的另一输入端，所述与门(204)的输出端D与快速置位开关组件(30)控制端连接。
5.如权利要求2所述的检测和消除信号毛刺电路，其特征在于：
所述快速置位开关组件(30)为NMOS管。
6.如权利要求4所述的检测和消除信号毛刺电路，其特征在于：
所述信号边沿检测模块(200)包括第一反相器(201)、第二反相器(202)和异或门(203)；所述输入信号Vin进入信号边沿检测模块(200)后分成两路，一路直接接至异或门(203)的一个输入端；另一路经过第一反相器(201)、第二反相器(202)延时后连接到异或门(203)的另一输入端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010118809.6A CN102195619B (zh) | 2010-03-02 | 2010-03-02 | 检测和消除信号毛刺的方法和电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010118809.6A CN102195619B (zh) | 2010-03-02 | 2010-03-02 | 检测和消除信号毛刺的方法和电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102195619A true CN102195619A (zh) | 2011-09-21 |
| CN102195619B CN102195619B (zh) | 2014-09-03 |
Family
ID=44603097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010118809.6A Active CN102195619B (zh) | 2010-03-02 | 2010-03-02 | 检测和消除信号毛刺的方法和电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102195619B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104836546A (zh) * | 2015-03-20 | 2015-08-12 | 南通国芯微电子有限公司 | 比较器的信号两级滤波传输方法及比较器 |
| CN105116318A (zh) * | 2015-09-02 | 2015-12-02 | 电子科技大学 | 一种逻辑分析仪中实现毛刺检测的方法 |
| CN105282070A (zh) * | 2015-11-03 | 2016-01-27 | 浪潮集团有限公司 | 一种应用于通信协议接收端的可靠性设计方法 |
| CN106685380A (zh) * | 2016-12-28 | 2017-05-17 | 中国建材国际工程集团有限公司 | 控制系统开关量上升沿信号的准确获取处理方法 |
| CN109417399A (zh) * | 2016-06-30 | 2019-03-01 | 株式会社索思未来 | 均衡电路、接收电路以及半导体集成电路 |
| CN111722020A (zh) * | 2019-03-18 | 2020-09-29 | 深圳市汇顶科技股份有限公司 | 毛刺检测电路 |
| CN112003593A (zh) * | 2020-08-28 | 2020-11-27 | 上海川土微电子有限公司 | 一种数字信号的毛刺消除电路及毛刺消除方法 |
| US11018657B1 (en) | 2020-12-28 | 2021-05-25 | Nxp Usa, Inc. | Clock glitch alerting circuit |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6894540B1 (en) * | 2003-12-17 | 2005-05-17 | Freescale Semiconductor, Inc. | Glitch removal circuit |
| CN1917368A (zh) * | 2006-09-12 | 2007-02-21 | 北京中星微电子有限公司 | 一种去除信号中毛刺的方法及其装置 |
| CN1964189A (zh) * | 2006-12-01 | 2007-05-16 | 北京中星微电子有限公司 | 消除信号毛刺的装置和方法 |
| CN101141123A (zh) * | 2007-10-11 | 2008-03-12 | 电子科技大学 | 一种毛刺检测装置 |
| CN101267194A (zh) * | 2008-04-18 | 2008-09-17 | 启攀微电子（上海）有限公司 | 一种毛刺的判断及消除电路 |
-
2010
- 2010-03-02 CN CN201010118809.6A patent/CN102195619B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6894540B1 (en) * | 2003-12-17 | 2005-05-17 | Freescale Semiconductor, Inc. | Glitch removal circuit |
| CN1917368A (zh) * | 2006-09-12 | 2007-02-21 | 北京中星微电子有限公司 | 一种去除信号中毛刺的方法及其装置 |
| CN1964189A (zh) * | 2006-12-01 | 2007-05-16 | 北京中星微电子有限公司 | 消除信号毛刺的装置和方法 |
| CN101141123A (zh) * | 2007-10-11 | 2008-03-12 | 电子科技大学 | 一种毛刺检测装置 |
| CN101267194A (zh) * | 2008-04-18 | 2008-09-17 | 启攀微电子（上海）有限公司 | 一种毛刺的判断及消除电路 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104836546A (zh) * | 2015-03-20 | 2015-08-12 | 南通国芯微电子有限公司 | 比较器的信号两级滤波传输方法及比较器 |
| CN105116318A (zh) * | 2015-09-02 | 2015-12-02 | 电子科技大学 | 一种逻辑分析仪中实现毛刺检测的方法 |
| CN105116318B (zh) * | 2015-09-02 | 2018-02-02 | 电子科技大学 | 一种逻辑分析仪中实现毛刺检测的方法 |
| CN105282070A (zh) * | 2015-11-03 | 2016-01-27 | 浪潮集团有限公司 | 一种应用于通信协议接收端的可靠性设计方法 |
| CN109417399A (zh) * | 2016-06-30 | 2019-03-01 | 株式会社索思未来 | 均衡电路、接收电路以及半导体集成电路 |
| CN109417399B (zh) * | 2016-06-30 | 2022-02-08 | 株式会社索思未来 | 均衡电路、接收电路以及半导体集成电路 |
| CN106685380A (zh) * | 2016-12-28 | 2017-05-17 | 中国建材国际工程集团有限公司 | 控制系统开关量上升沿信号的准确获取处理方法 |
| CN111722020A (zh) * | 2019-03-18 | 2020-09-29 | 深圳市汇顶科技股份有限公司 | 毛刺检测电路 |
| CN112003593A (zh) * | 2020-08-28 | 2020-11-27 | 上海川土微电子有限公司 | 一种数字信号的毛刺消除电路及毛刺消除方法 |
| CN112003593B (zh) * | 2020-08-28 | 2023-11-14 | 上海川土微电子有限公司 | 一种数字信号的毛刺消除电路及毛刺消除方法 |
| US11018657B1 (en) | 2020-12-28 | 2021-05-25 | Nxp Usa, Inc. | Clock glitch alerting circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102195619B (zh) | 2014-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102195619B (zh) | 检测和消除信号毛刺的方法和电路 | |
| CN110277988B (zh) | 具有从低功率待机到低频信号传输的快速转换的中继器 | |
| Schinkel et al. | Low-power, high-speed transceivers for network-on-chip communication | |
| US20110202788A1 (en) | Method and device for clock gate controlling | |
| US7382151B1 (en) | Method for reducing cross-talk induced source synchronous bus clock jitter | |
| US9762224B2 (en) | Timing prediction circuit and method | |
| US20080080654A1 (en) | Dual clock domain deskew circuit | |
| US9746877B2 (en) | Detecting and correcting an error in a digital circuit | |
| CN106385251A (zh) | 时钟数据恢复电路 | |
| WO2015013259A1 (en) | Multi-phase clock generation method | |
| CN102567587A (zh) | Fpga互联装置及方法 | |
| US11469919B2 (en) | Bidirectional communication circuit and a method for operating a bidirectional communication circuit | |
| CN103812497A (zh) | 驱动器及低抖动串行信号的输出方法 | |
| CN105306022B (zh) | 一种用于异步电路四相位握手协议的非对称延时装置 | |
| US10346339B2 (en) | Signal path isolation for conductive circuit paths and multipurpose interfaces | |
| KR101219439B1 (ko) | 프리 엠퍼시스 회로 | |
| CN103856305B (zh) | 一种差分信号反转纠正电路及其方法 | |
| CN110995244A (zh) | 一种双向传输接口的自动方向检测电路 | |
| CN103412615A (zh) | 一种用于uart接口芯片的无毛刺自适应时钟切换方法 | |
| CN203119852U (zh) | 一种脉冲产生电路 | |
| CN204993405U (zh) | 一种检测数据传输的装置 | |
| CN105227404B (zh) | 一种检测数据传输的方法及其装置 | |
| CN105262464B (zh) | 减小芯片输入端口所需建立保持时间的电路及方法 | |
| CN103744827A (zh) | 一种提高芯片逻辑时序的串行数据帧匹配方法 | |
| US20240070100A1 (en) | Communications device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |