CN112003593A - 一种数字信号的毛刺消除电路及毛刺消除方法 - Google Patents

Abstract

本发明提供了一种数字信号的毛刺消除电路，包括模拟消除电路，模拟消除电路包括MOS反相器、MOS嵌套式反相器、电阻阵列、电容。模拟消除电路的输出端电连接有数字消除电路，数字消除电路内设有信号链路单元和逻辑处理单元，且信号链路单元用于对输入的数字信号进行延时处理，逻辑处理单元对延时处理的数字信号进行逻辑运算。模拟消除电路用于消除毛刺时间宽度小于输入时钟信号周期的数字信号毛刺，数字消除电路用于消除毛刺时间宽度大于输入时钟信号周期的数字信号毛刺并输出为OUT。通过模拟消除电路与数字消除电路结合，消除数字信号传输过程中产生的毛刺，兼具能同时消除高电平和低电平毛刺、消除毛刺时间宽度可编程、面积小等优点。

Description

一种数字信号的毛刺消除电路及毛刺消除方法

技术领域

本发明属于集成电路设计领域，涉及数字信号处理技术，具体涉及一种数字信号的毛刺消除电路及毛刺消除方法。

背景技术

数字信号的传输常见于数字隔离器、无线通信等集成电路设计领域，但由于时序出错，干扰信号等因素的存在，常导致数字信号在传输过程中产生大量的随机毛刺。随机毛刺的存在会干扰数字信号的传输，严重时甚至会导致信号接收失败。因此，通常需要在数字信号传输路径中添加毛刺消除电路，以将毛刺消除保留完整的所需信号。

目前，现有的毛刺消除电路主要分为两大类：一类是模拟类型消除电路，其能够消除毛刺的时间宽度很大程度上依赖于电阻及电容的面积，通常用来消除时间宽度较小的毛刺；另一类是数字类型消除电路，其具有面积小，能够消除毛刺的时间宽度在具有时钟信号的基础上可以编程，但是其消除毛刺的最小时间宽度取决于时钟信号的最大频率。但是上述两种类型的毛刺消除电路只能消除高电平或者低电平毛刺，对于可消除的毛刺的宽度编程程度小，且具有逻辑复杂面积大等缺点。

因此，有必要对现有的毛刺消除电路及毛刺消除方法进行改进。

发明内容

本发明的目的在于提供一种数字信号的毛刺消除电路及及毛刺消除方法，用来消除数字信号传输过程中产生的毛刺，兼具能同时消除高电平和低电平毛刺、消除毛刺宽度可编程、面积小等优点。

实现发明目的的技术方案如下：一种数字信号的毛刺消除电路，包括模拟消除电路，模拟消除电路包括MOS反相器、MOS嵌套式反相器、电阻阵列、电容。

模拟消除电路的输出端电连接有数字消除电路，数字消除电路内设有信号链路单元和逻辑处理单元，且信号链路单元用于对输入的数字信号进行延时处理，逻辑处理单元用于对延时处理的数字信号进行逻辑运算。

模拟消除电路用于消除毛刺时间宽度小于输入时钟信号周期的数字信号毛刺并输出为VOUT，数字消除电路用于消除毛刺时间宽度大于输入时钟信号周期的数字信号毛刺并输出为OUT。

本发明通过模拟消除电路与数字消除电路结合，既可以在只增加面积很小的情况下滤除时间宽度很大的毛刺又可以滤除数字型毛刺消除电路无法辨别的窄时间宽度的毛刺。

其中，作为对数字消除电路的改进，数字消除电路的信号链路单元包括N个串联的第一D触发器，且N为大于等于2的整数，第一D触发器的输入时钟周期为tclk。模拟消除电路的输出VOUT电接入第1个第一D触发器的数据输入端D，且第N个第一D触发器的输出端Q输出为OUT。在本发明中，第一D触发器的时钟信号CLKIN的频率为fclk，相应的时钟周期为tclk。

进一步的，数字消除电路内还设有数据选择器MUX，模拟消除电路的输出VOUT电接入数据选择器MUX(其中，数据选择器MUX为两输入数据选择器)的数据输入端D2。

第N-1个第一D触发器的输出端Q电接入数据选择器MUX的数据输入端D1。数据选择器MUX的数据输出Z端电接入第N个第一D触发器的数据输入端D，且数据选择器MUX的数据选择控制端S及第N个第一D触发器的输出端Q输出为OUT。

进一步的，在信号链路单元和逻辑处理单元的作用下，模拟消除电路用于消除毛刺时间宽度小于输入时钟信号周期为tclk的毛刺；数字消除电路用于消除毛刺时间宽度大于tclk且小于(N-1)*tclk的毛刺。

其中，毛刺消除电路还包括时钟分频单元，时钟分频单元用于对输入时钟信号分频得到适用于数字消除单元的时钟周期。具体的，时钟分频单元包括M个串联的第二D触发器，第二D触发器的输入时钟周期为tclkin，且M为大于等于0的整数。

在本发明中，第二D触发器的输入时钟信号CLKIN的频率为fclkin，相应的输入时钟周期为tclkin输入分频器后，每经过一个第二D触发器后，时钟频率变为原来的一半，因此输出时钟信号CLKOUT的频率为fclkin/(2^M)，时钟分频单元相应的时钟周期为(2^M)*tclkin。

时钟分频单元的第M个第二D触发器的输出CLKOUT电接入第一D触发器的CLK端，时钟分频单元作用于数字消除电路，使数字消除电路的输入时钟信号周期为(2^M)*tclkin。

模拟消除电路用于消除毛刺时间宽度小于(2^M)*tclkin的毛刺。

数字消除电路用于消除毛刺时间宽度大于(2^M)*tclkin且小于(2^M)*(N-1)*tclkin的毛刺。

在本发明的一个实施例中，MOS反相器包括反相器M1、反相器M2、反相器M3、反相器M4、反相器M5、反相器M6。

在模拟消除电路内，且沿数字信号输入VIN端至数字信号输出VOUT端依次串联有反相器M2、反相器M3、电阻阵列、反相器M4、反相器M5、反相器M6，电阻阵列的输出端还与接地的电容电连接。

MOS嵌套式反相器包括第一MOS嵌套式反相器及第二MOS嵌套式反相器；第一MOS嵌套式反相器包括反相器M7及嵌套在反相器M7内的反相器M8。第二MOS嵌套式反相器包括反相器M9及嵌套在反相器M9内的反相器M10。数字信号输入VIN端与反相器M1电连接，反相器M1的输出端与反相器M7的输入端电连接。反相器M8的输入端与反相器M4的输入端及反相器M10的输入端电连接，反相器M8的输出端与反相器M4的输出端及反相器M10的输出端电连接，反相器M9的输出端与所述反相器M5的输出端电连接。

在上述MOS反相器中，反相器M1、反相器M2、反相器M3、反相器M4、反相器M5、反相器M6均是由MP管和MN管形成，其中，MP管栅极与MN管的栅极电连接，形成MOS反相器的输入端；MP管漏极与MN管的漏极电连接，形成MOS反相器的输出端；MP管源极及MN管的源极接地。

在上述MOS嵌套式反相器中，反相器M7、反相器M8、反相器M9、反相器M10均是由MP管和MN管形成，具体的，在第一MOS嵌套式反相器中，MP7的源极均接地；MP7的漏极与MP8的源极电连接；MP7的栅极与MN7的栅极连接；MP8的漏极与MN8的漏极连接，MP8的栅极与MN8的栅极连接；MN8的源极与MN7的漏极连接，MN7的源极接地。第二MOS嵌套式反相器中的结构参照第一MOS嵌套式反相器的结构，与第一MOS嵌套式反相器的结构相同。

作为对模拟消除电路的改进，电阻阵列的电阻值为Rarray，电容的值为C1，其中，Rarray*C1≥(2^M)*tclkin。

在本发明中，模拟消除电路的电阻阵列的电阻值和数字信号均与数字消除电路的输入时钟信号周期和时钟分频单元的控制信号相关，因此，通常需要满足Rarray*C1≥(2^M)*tclkin，当满足上述要求时，模拟消除电路能够滤除掉输入数字信号中那些时间宽度小于(2^M)*tclkin的数字信号毛刺，这些数字信号毛刺是后续数字消除电路无法分辨的毛刺。当数字信号毛刺的时间宽度很大时，模拟消除电路需要更大的Rarray和C1值，其会增加芯片的面积，因此，所以那些数字信号毛刺时间宽度≥Rarray*C1的毛刺可以通过数字消除电路滤除掉，而这只需要增加第一D触发器的数目即可，其相比于模拟消除电路需要增加电阻及电容值而言极大的减小芯片面积。

本发明还提供了一种数字信号的毛刺消除方法，应用于上述的毛刺消除电路对数字信号的毛刺进行消除，时钟分频单元产生的输入时钟信号周期为(2^M)*tclkin；数字信号的毛刺消除方法包括以下步骤：

步骤100、数字信号输入模拟消除电路，经模拟消除电路消除毛刺时间宽度小于(2^M)*tclkin的数字信号毛刺，并输出为VOUT；

步骤200、模拟消除电路的输出VOUT电接入第1个第一D触发器的数据输入端D，时钟分频单元的输出CLKOUT电接入第一D触发器的CLK端，经数字消除电路消除毛刺时间宽度大于(2^M)*tclkin且小于(2^M)*(N-1)*tclkin的数字信号毛刺，并输出为OUT。

与现有技术相比，本发明的有益效果是：

1.通过模拟消除电路与数字消除电路结合，既可以在只增加面积很小的D触发器的情况下滤除时间宽度很大的毛刺又可以滤除数字型毛刺消除电路无法辨别的窄时间宽度的毛刺。

2.通过选择合适的逻辑门数目、输入时钟信号周期以及电阻电容值，最终在芯片面积最优的情况下达到滤除所有输入数字信号毛刺的目的。

3.通过增加时钟分频单元，使得能够根据不同的应用场景以及不同的输入时钟信号周期调整分频单元的第二D触发器的数目从而调整数字消除单元的输入时钟信号周期，使得其适用于不同类型的数字隔离器、无线通信等集成电路设计，确保其数字信号的传输及接送。

附图说明

为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明为了更清楚地说明本发明实施例或现有技术中的技术方案，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明数字信号的毛刺消除电路的示意图；

图2为本发明数字信号的毛刺消除电路的模拟消除电路的电路图；

图3为本发明数字信号的毛刺消除电路的数字消除电路的电路图；

图4为本发明数字信号的毛刺消除电路的时钟分频单元的示意图；

其中，1.模拟消除电路；2.数字消除电路；3.时钟分频单元。

具体实施方式

下面结合具体实施例来进一步描述本发明，本发明的优点和特点将会随着描述而更为清楚。但这些实施例仅是范例性的，并不对本发明的范围构成任何限制。本领域技术人员应该理解的是，在不偏离本发明的精神和范围下可以对本发明技术方案的细节和形式进行修改或替换，但这些修改和替换均落入本发明的保护范围内。

在本实施例的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明创造和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明创造的限制。

此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明创造的描述中，除非另有说明，“多个”的含义是两个或两个以上。

实施例1：

请参图1所示，一种数字信号的毛刺消除电路，在本实施方式中，毛刺消除电路包括模拟消除电路1，模拟消除电路1包括MOS反相器、MOS嵌套式反相器、电阻阵列、电容。模拟消除电路1的输出端电连接有数字消除电路2，数字消除电路2内设有信号链路单元和逻辑处理单元，且信号链路单元用于对输入的数字信号进行不同时间的延时处理，逻辑处理单元用于对不同延时的数字信号进行逻辑运算。

模拟消除电路1用于消除毛刺时间宽度小于数字消除单元输入时钟信号周期的数字信号毛刺并输出为VOUT，数字消除电路2用于消除毛刺时间宽度大于数字消除单元输入时钟信号周期的数字信号毛刺并输出为OUT。

其中，如图2所示，MOS反相器包括反相器M1、反相器M2、反相器M3、反相器M4、反相器M5、反相器M6。

进一步的，如图2所示，在模拟消除电路1内，且沿数字信号输入VIN端至数字信号输出VOUT端依次串联有反相器M2、反相器M3、电阻阵列、反相器M4、反相器M5、反相器M6，电阻阵列的输出端还与接地的电容电连接。

进一步的，如图2所示，MOS嵌套式反相器包括第一MOS嵌套式反相器及第二MOS嵌套式反相器；第一MOS嵌套式反相器包括反相器M7及嵌套在反相器M7内的反相器M8。第二MOS嵌套式反相器包括反相器M9及嵌套在反相器M9内的反相器M10。数字信号输入VIN端与反相器M1电连接，反相器M1的输出端与反相器M7的输入端电连接。反相器M8的输入端与反相器M4的输入端及反相器M10的输入端电连接，反相器M8的输出端与反相器M4的输出端及反相器M10的输出端电连接，反相器M9的输出端与所述反相器M5的输出端电连接。

具体的，在上述MOS反相器中，如图2所示，反相器M1、反相器M2、反相器M3、反相器M4、反相器M5、反相器M6均是由MP管和MN管形成，其中，MP管栅极与MN管的栅极电连接，形成MOS反相器的输入端；MP管漏极与MN管的漏极电连接，形成MOS反相器的输出端；MP管源极及MN管的源极接地。

具体的，在上述MOS嵌套式反相器中，如图2所示，反相器M7、反相器M8、反相器M9、反相器M10均是由MP管和MN管形成，具体的，在第一MOS嵌套式反相器中，MP7的源极均接地；MP7的漏极与MP8的源极电连接；MP7的栅极与MN7的栅极连接；MP8的漏极与MN8的漏极连接，MP8的栅极与MN8的栅极连接；MN8的源极与MN7的漏极连接，MN7的源极接地。第二MOS嵌套式反相器中的结构参照第一MOS嵌套式反相器的结构，与第一MOS嵌套式反相器的结构相同。

进一步的，作为对模拟消除电路1的改进，电阻阵列的电阻值为Rarray，电容的值为C1，其中，Rarray*C1≥(2^M)*tclkin。

其中，如图2所示，作为对数字消除电路2的改进，数字消除电路2的信号链路单元包括N个串联的第一D触发器(即第一DFF)，第一D触发器的输入时钟周期为tclk，且N为大于等于2的整数。模拟消除电路的输出VOUT电接入第1个第一D触发器的数据输入端D，且第N个第一D触发器的输出端Q输出为OUT。在本发明中，第一D触发器的时钟信号CLKIN的频率为fclk，相应的时钟周期为tclk。

进一步的，如图2所示，数字消除电路2内还设有数据选择器MUX，模拟消除电路1的输出VOUT电接入数据选择器MUX的数据输入端D2。第N-1个第一D触发器的输出端Q电接入数据选择器MUX的数据输入端D1。数据选择器MUX的数据输出Z端电接入第N个第一D触发器的数据输入端D，且数据选择器MUX的数据选择控制端S及第N个第一D触发器的输出端Q输出为OUT。

进一步的，在信号链路单元和逻辑处理单元的作用下，模拟消除电路1用于消除毛刺时间宽度小于输入时钟信号周期为tclk的毛刺；数字消除电路2用于消除毛刺时间宽度大于tclk的且小于(N-1)*tclk的毛刺。

本发明通过模拟消除电路1与数字消除电路2结合，既可以在只增加面积很小的第一D触发器的情况下滤除时间宽度很大的毛刺又可以滤除数字型毛刺消除电路无法辨别的窄时间宽度的毛刺。

实施例2：

请参图1所示，本实施例提供了另一种数字信号的毛刺消除电路，本实施例的目的是在实施例1的基础上在毛刺消除电路上增加时钟分频单元3，时钟分频单元3用于对输入时钟信号分频得到适用于数字消除单元的时钟周期。通过可编程的时钟分频单元3的设计，使得数字消除电路2内产生输入时钟信号周期可以调整，使得数字信号的毛刺消除电路能够适用于多种结构的数字隔离器、无线通信等元器件内毛刺的消除。

如图1及图4所示，时钟分频单元3包括M个串联的第二D触发器，第二D触发器的输入时钟周期为tclk，且M为大于等于0的整数。在本发明中，第二D触发器为D触发器，其时钟信号CLKIN的频率为fclkin，相应的时钟周期为tclkin输入分频器后，每经过一个第二D触发器后，时钟频率变为原来的一半，因此输出时钟信号CLKOUT的频率为fclkin/(2^M)，相应的时钟周期为(2^M)*tclk。

时钟分频单元的第M个第二D触发器的输出CLKOUT电接入第一D触发器的CLK端，时钟分频单元作用于数字消除电路，使数字消除电路的输入时钟信号周期为(2^M)*tclkin。

其中，模拟消除电路1用于消除毛刺时间宽度小于(2^M)*tclkin的毛刺；

其中，数字消除电路2用于消除毛刺时间宽度大于(2^M)*tclkin且小于(2^M)*(N-1)*tclkin的毛刺。

在本发明中，模拟消除电路1的电阻阵列的电阻值和数字信号均与数字消除电路的输入时钟信号周期和时钟分频单元的控制信号相关，因此，通常需要满足Rarray*C1≥(2^M)*tclkin，当满足上述要求时，模拟消除电路1能够滤除掉输入数字信号中那些时间宽度小于(2^M)*tclkin的数字信号毛刺，这些数字信号毛刺是后续数字消除电路2无法分辨的毛刺。当数字信号毛刺的时间宽度很大时，模拟消除电路1需要更大的Rarray和C1值，其会增加芯片的面积，因此，所以那些数字信号毛刺时间宽度≥Rarray*C1的毛刺可以通过数字消除电路2滤除掉，而这只需要增加第一D触发器的数目即可，其相比于模拟消除电路需要增加电阻及电容值而言极大的减小芯片面积。

实施例3：

本实施例提供了一种数字信号的毛刺消除方法，应用于上述实施例1及实施例2的毛刺消除电路对数字信号的毛刺进行消除，时钟分频单元3电接入数字消除电路2上，此时，信号链路单元和逻辑处理单元产生的输入时钟信号周期为(2^M)*(N-1)*tclkin；数字信号的毛刺消除方法包括以下步骤：

步骤100、数字信号输入模拟消除电路1，经模拟消除电路1消除毛刺时间宽度小于(2^M)*(N-1)*tclkin的数字信号毛刺，并输出为VOUT；

步骤200、模拟消除电路1的输出VOUT电接入第1个第一D触发器的数据输入端D，时钟分频单元3的输出CLKOUT电接入第一D触发器的CLK端，经数字消除电路2消除毛刺时间宽度大于(2^M)*tclkin且小于的数字信号毛刺，并输出为OUT。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (8)

1.一种数字信号的毛刺消除电路，其特征在于：包括模拟消除电路，所述模拟消除电路包括MOS反相器、MOS嵌套式反相器、电阻阵列、电容；

所述模拟消除电路的输出端电连接有数字消除电路，所述数字消除电路内设有信号链路单元和逻辑处理单元，且所述信号链路单元用于对输入的数字信号进行延时处理，所述逻辑处理单元用于对延时处理的数字信号进行逻辑运算；

所述模拟消除电路用于消除毛刺时间宽度小于输入时钟信号周期的数字信号毛刺并输出为VOUT，所述数字消除电路用于消除毛刺时间宽度大于输入时钟信号周期的数字信号毛刺并输出为OUT。

2.根据权利要求1所述的毛刺消除电路，其特征在于：所述信号链路单元包括N个串联的第一D触发器，且N为大于等于2的整数，所述第一D触发器的输入时钟周期为tclk；

所述模拟消除电路的输出VOUT电接入第1个所述第一D触发器的数据输入端D，且第N个所述第一D触发器的输出端Q输出为OUT。

3.根据权利要求2所述的毛刺消除电路，其特征在于：所述数字消除电路内还设有数据选择器MUX，所述模拟消除电路的输出VOUT电接入所述数据选择器MUX的数据输入端D2；

第N-1个所述第一D触发器的输出端Q电接入所述数据选择器MUX的数据输入端D1，所述数据选择器MUX的数据输出Z端电接入第N个所述第一D触发器的数据输入端D，且所述数据选择器MUX的数据选择控制端S及N个所述第一D触发器的输出端Q输出为OUT。

4.根据权利要求3所述的毛刺消除电路，其特征在于：在所述信号链路单元及所述逻辑处理单元的作用下，所述模拟消除电路用于消除毛刺时间宽度小于输入时钟信号周期为tclk的毛刺；所述数字消除电路用于消除毛刺时间宽度大于输入时钟信号周期tclk且小于(N-1)*tclk的毛刺。

5.根据权利要求2至4所述的毛刺消除电路，其特征在于：毛刺消除电路还包括时钟分频单元，所述时钟分频单元包括M个串联的第二D触发器，所述第二D触发器的输入时钟周期为tclkin，且M为大于等于0的整数，所述时钟分频单元的时钟周期为(2^M)*tclkin；

所述时钟分频单元的第M个所述第二D触发器的输出CLKOUT电接入所述第一D触发器的CLK端，所述时钟分频单元作用于所述数字消除电路，使所述数字消除电路的输入时钟信号周期为(2^M)*tclkin；

所述模拟消除电路用于消除毛刺时间宽度小于(2^M)*tclkin的毛刺；所述数字消除电路用于消除毛刺时间宽度大于(2^M)*tclkin且小于(2^M)*(N-1)*tclkin的毛刺。

6.根据权利要求5所述的毛刺消除电路，其特征在于：所述MOS反相器包括反相器M1、反相器M2、反相器M3、反相器M4、反相器M5、反相器M6；在所述模拟消除电路内，且沿数字信号输入VIN端至数字信号输出VOUT端依次串联有所述反相器M2、所述反相器M3、所述电阻阵列、所述反相器M4、所述反相器M5、所述反相器M6，所述电阻阵列的输出端还与接地的所述电容电连接；

所述MOS嵌套式反相器包括第一MOS嵌套式反相器及第二MOS嵌套式反相器；所述第一MOS嵌套式反相器包括反相器M7及嵌套在反相器M7内的反相器M8；所述第二MOS嵌套式反相器包括反相器M9及嵌套在反相器M9内的反相器M10；所述数字信号输入VIN端与所述反相器M1电连接，所述反相器M1的输出端与所述反相器M7的输入端电连接；所述反相器M8的输入端与所述反相器M4的输入端及所述反相器M10的输入端电连接，所述反相器M8的输出端与所述反相器M4的输出端及所述反相器M10的输出端电连接，所述反相器M9的输出端与所述反相器M5的输出端电连接。

7.根据权利要求6所述的毛刺消除电路，其特征在于：所述电阻阵列的电阻值为Rarray，所述电容的值为C1，其中，Rarray*C1≥(2^M)*tclkin。

8.一种数字信号的毛刺消除方法，应用于权利要求1至7中所述的毛刺消除电路对数字信号的毛刺进行消除，其特征在于：时钟分频单元产生的输入时钟信号周期为(2^M)*tclkin，数字信号的毛刺消除方法包括以下步骤：

步骤100、数字信号输入模拟消除电路，经模拟消除电路消除毛刺时间宽度小于(2^M)*tclkin的数字信号毛刺，并输出为VOUT；

步骤200、模拟消除电路的输出VOUT电接入第1个第一D触发器的数据输入端D，时钟分频单元的输出CLKOUT电接入第一D触发器的CLK端，经数字消除电路消除毛刺时间宽度大于(2^M)*tclkin且小于(2^M)*(N-1)*tclkin的数字信号毛刺，并输出为OUT。

Images