CN109991458B - 一种基于fpga的波形纵向平均系统 - Google Patents

Abstract

本发明公开了一种基于FPGA的波形纵向平均系统，待测信号经ADC模块采集并经抽点模块抽点后存储至第一FIFO模块，第二FIFO模块用于存储累加数据，在每次数据有效触发后，加法器在波形纵向平均控制模块控制下从第一存储模块中读取抽点数据同时从第二FIFO模块中读取累加数据，求和后作为新的累加数据存入第二FIFO模块中，当累加的采集数据数量达到纵向平均次数时，由除法器从第二FIFO模块中读取累加数据进行移位截断实现平均，将平均结果存入缓存模块，由上位机读取并送入显示器进行显示。本发明通过FPGA来实现波形纵向平均，在提高波形刷新率的同时，还可以节省存储资源。

Description

一种基于FPGA的波形纵向平均系统

技术领域

本发明属于测试技术领域，更为具体地讲，涉及一种基于FPGA的波形纵向平均系统。

背景技术

示波器作为通用测试仪器，被广泛的应用在各个行业中，具有信号实时显示、高级触发、协议分析、波形搜索、频率测量等功能。在示波器的示波模式中，有一种纵向平均模式，即对于周期信号，连续采集N幅波形并存储，然后对N幅波形做算术平均再进行显示，其作用是消除叠加在周期信号上的通道噪声和量化误差。图1是波形纵向平均示意图。

在现有的技术中，实现波形的纵向平均主要有三种方式：

第一种方式：FPGA将采集到的N帧波形传给上位机，上位机将N帧波形数据累加，最后除以平均次数得到平均值。这种方式上位机可以选取任意波形数量，灵活性较强，但是多帧波形从采集到传输给上位机显示需要较长时间，导致纵向平均的波形刷新较慢，用户体验差，特别是N值较大时，数据的传输和处理需要较长的时间，导致死区时间长，波形的捕获率低。

第二种方式：通过FPGA分段存储来实现波形的平均采集，以“南京国睿安泰信科技股份有限公司.一种用FPGA分段存储实现示波器平均采集的系统.中国，发明专利，201510747297.2，20151105”为例，其方法是在FPGA外部设置大容量存储器，将捕获的每一帧波形数据依次存进去，该方法求取平均值的过程见公式：SUM_AVE_N＝SUM_AVE_N-1+DATA_NEW-DATA_OLD。式中，SUM_AVE_N为平均数据和，SUM_AVE_N-1为上一次的平均和，DATA_NEW为新一帧的波形数据，DATA_OLD为设定的平均次数最开始的帧处理数据，数据和SUM_AVE_N除以平均次数N即可以得到波形的平均值。这种方式优点是可以对波形进行滑动平均，即每采集到一帧新的波形，均可以计算出连续最新N帧波形的平均值。缺点是需要将N帧波形全部存储下来并实时刷新，需要较大的存储空间，假设一帧波形点个数为2^M，平均次数N＝2^A，每一个数据点大小为2Bytes，则需要存储空间容量为MEMO＝2^A+M+1Bytes。假设M＝10,A＝9，即一帧波形点个数为1024，平均次数为512次，则需要存储波形数据容量为1MB，如果将1MB的数据全部存在FPGA中，显然会消耗大量的片内资源，因此需要在FPGA外部设置大容量存储器，增加了硬件成本。

第三种方式：获取并存储当前帧的原始波形和上一次的平均值的计算结果，利用指数平均算法

来计算波形轨迹的平均。公式中X_n是获取的当前波形，Y_n-1是n-1次平均运算的平均结果，Y_n即是n次平均运算的平均结果。具体可以参见“苏州普源精电科技有限公司.一种轨迹波形平均的方法、设备及示波器.中国，发明专利，201710084861.6，20170216”。这种方式优点是平均效率较高，每处理一帧原始数据，都会有平均数据输出，缺点是需要进行两次除法运算和多次加减法运算，在FPGA内部需要消耗较多的逻辑资源才能实现上述四则运算，且指数平均由于数据截位操作导致误差累积，影响平均精度。

发明内容

本发明的目的在于克服现有技术的不足，提供一种基于FPGA的波形纵向平均系统，通过FPGA来实现波形纵向平均，在提高波形刷新率的同时，还可以节省存储资源。

为实现上述发明目的，本发明基于FPGA的波形纵向平均系统包括ADC模块，抽点模块，第一FIFO模块，波形纵向平均控制模块，加法器，第二FIFO模块，除法器，数据缓存模块，上位机和显示器，其中：

ADC模块对待测信号进行采集，将采集得到的采集数据序列ADC_DATA发送给抽点模块；

抽点模块根据上位机发送的抽点系数对采集数据序列ADC_DATA进行抽点，将得到的抽点数据序列Zoom_DATA发送给第一FIFO模块；

第一FIFO模块根据上位机发送的预触发深度对抽点数据序列Zoom_DATA进行存储，如果接收到上位机发送的示波指令，则将抽点数据序列Zoom_DATA输出至缓存模块进行缓存；如果接收到上位机发送的纵向平均指令，则将抽点数据序列Zoom_DATA输出至加法器；记第一FIFO模块的存储深度为2^M，M为正整数；

波形纵向平均控制模块在接收到纵向平均指令和纵向平均次数N＝2^A后，设置一个初值为0的计数器，对第一FIFO模块的存储进程进行监控，每当第一FIFO模块的预触发深度写满且采集的有效触发到来后，波形纵向平均控制模块向加法器发送数据累加指令，并对加法器的执行过程进行监控，当加法器完成2^M次累加过程并将累加数据序列存入第二FIFO模块后对第一FIFO模块进行一次复位，并令计数器的值加1；当计数器的值等于K时，K＝2^b，b＝0,1,2,…,A-1,A，向除法器发送波形纵向平均指令和移位系数b；

加法器在波形纵向平均控制模块的控制下从第一FIFO模块中读取抽点数据序列Zoom_DATA，同时从第二FIFO模块中读取累加数据序列STORE_DATA，当第二FIFO模块中累加数据序列STORE_DATA为空时，则设置累加数据序列STORE_DATA中每个数据为0；加法器将抽点数据Zoom_DATA和累加数据STORE_DATA中对应数据累加，将得到的累加数据序列作为新的累加数据序列STORE_DATA对第二FIFO模块中的原数据进行覆盖；

第二FIFO模块对加法器输出的累加数据序列STORE_DATA进行存储；

除法器接收上位机发送的纵向平均次数N＝2^A，当接收到波形纵向平均控制模块发送的波形纵向平均指令和移位系数b时，除法器对第二FIFO模块输出数据序列STORE_DATA中的每个数据进行右移b位的截位操作，得到对应的平均结果数据序列，当b＝0,1,…,A-1时，将对应的平均结果数据序列作为中间波形纵向平均结果数据序列Dout_Ave_b输出至缓存模块进行缓存，当b＝A时，将对应的平均结果数据序列作为波形纵向平均结果数据序列Dout_Ave输出至缓存模块进行缓存；

缓存模块用于对抽点数据序列Zoom_DATA或中间波形纵向平均结果数据序列Dout_Ave_b、波形纵向平均结果数据序列Dout_Ave进行缓存；

上位机根据用户的设置向抽点模块发送抽点系数，向第一FIFO模块发送预触发深度参数，如果用户设置工作模式为示波模式，上位机则向第一FIFO模块发送示波指令，如果用户设置工作模式为纵向平均模式，上位机则向第一FIFO模块和波形纵向平均控制模块发送纵向平均指令，并向波形纵向平均控制模块和除法器发送纵向平均次数；当工作模式为示波模式，上位机从缓存模块中读取抽点数据序列Zoom_DATA送入显示器，当工作模式为纵向平均模式，上位机从缓存模块中读取波形纵向平均结果数据序列Dout_Ave送入显示器，并且根据用户设置选择是否从缓存模块中读取中间波形纵向平均结果数据序列Dout_Ave_b送入显示器；

显示器用于对抽点数据序列Zoom_DATA或中间波形纵向平均结果数据序列Dout_Ave_b、波形纵向平均结果数据序列Dout_Ave进行显示。

本发明基于FPGA的波形纵向平均系统，待测信号经ADC模块采集并经抽点模块抽点后存储至第一FIFO模块，第二FIFO模块用于存储累加数据，在每次数据有效触发后，加法器在波形纵向平均控制模块控制下从第一存储模块中读取抽点数据同时从第二FIFO模块中读取累加数据，求和后作为新的累加数据存入第二FIFO模块中，当累加的采集数据数量达到纵向平均次数时，由除法器从第二FIFO模块中读取累加数据进行移位截断实现平均，将平均结果存入缓存模块，由上位机读取并送入显示器进行显示。

本发明具有以下有益效果：

(1)本发明在不改变原示波器采集结构的前提下，加入波形纵向平均控制模块，加法器，第二FIFO模块和除法器，实现波形的纵向平均，该架构具有较强的兼容性和可扩展性。

(2)在现有的波形平均的方法中，需要将一帧波形完整的采集到FIFO之后再计算平均值，波形的刷新率仍然较低。而本发明中，由波形纵向平均控制模块监测第一FIFO模块，当第一FIFO模块的预触发深度写满且采集的有效触发到来即开始读取数据并计算累加结果。本发明中每一帧波形采集的时间可以缩短(2^M-p)×T_s，其中2^M表示一次采集的数据点数，p表示预触发深度，p＝0,1,…,2^M，T_s表示第一FIFO模块和第二FIFO模块的工作时钟周期。可见与现有技术相比，本发明完成一次纵向平均时间总共可以缩短(2^M-p)×T_s×N，N表示纵向平均次数，从而提高波形刷新率，并且预触发深度越小，完成一次纵向平时间越短，波形的刷新率越高。

(3)本发明中第一FIFO模块和第二FIFO模块的深度为一次采集的数据点数2^M，假设位宽均设为4Bytes，纵向平均次数N＝2^A，即需要存储空间容量为MEM1＝2^M+3Bytes，而背景技术中第二种方法存储容量MEM0＝2^A+M+1Bytes，那么本发明使用资源占第二种方法使用资源的比例只有MEM1/MEM0＝2^2-A。假设平均次数为512次，即A＝9，则消耗的存储资源只相当于背景技术中第二种方法的0.79％，大大减少了对存储资源的使用，降低了开发成本。

(4)本发明中将N帧波形依次求和存储在第二FIFO模块中，第二FIFO模块的位宽越大，支持的波形平均次数越大，因此可以通过调整第二FIFO模块的位宽来实现更大数量的波形平均。假设ADC模块的采样位宽为16bit，即2Byte，第一FIFO模块和第二FIFO模块的位宽均为4Byte，则最高可实现65536帧波形平均。

附图说明

图1是波形纵向平均示意图；

图2是本发明基于FPGA的波形纵向平均系统的具体实施方式结构图；

图3是本实施例中波形纵向平均控制模块的状态机示意图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。

实施例

图2是本发明基于FPGA的波形纵向平均系统的具体实施方式结构图。如图2所示，本发明基于FPGA的波形纵向平均系统包括ADC模块1，抽点模块2，第一FIFO模块3，波形纵向平均控制模块4，加法器5，第二FIFO模块6，除法器7，缓存模块8，上位机9和显示器10，其中抽点模块2，第一FIFO模块3，波形纵向平均控制模块4，加法器5，第二FIFO模块6、除法器7、缓存模块8在FPGA(Field－Programmable Gate Array，即现场可编程门阵列)中实现，下面分别对各个模块进行详细说明。

ADC模块对待测信号进行采集，将采集得到的采集数据序列ADC_DATA发送给抽点模块2。

抽点模块2根据上位机9发送的抽点系数对采集数据序列ADC_DATA进行抽点，将得到的抽点数据序列Zoom_DATA发送给第一FIFO模块3。

第一FIFO模块3根据上位机9发送的预触发深度对抽点数据序列Zoom_DATA进行存储，如果接收到上位机9发送的示波指令，则将抽点数据序列Zoom_DATA输出至缓存模块8进行缓存；如果接收到上位机9发送的纵向平均指令，则将抽点数据序列Zoom_DATA输出至加法器。显然第一FIFO模块3的存储深度为一帧波形的点数。记第一FIFO模块3的存储深度为2^M，M为正整数。

波形纵向平均控制模块4在接收到纵向平均指令和纵向平均次数N＝2^A后，设置一个初值为0的计数器，对第一FIFO模块3的存储进程进行监控，每当第一FIFO模块3的预触发深度写满后，波形纵向平均控制模块向加法器5发送数据累加指令，并对加法器5的执行过程进行监控，当加法器5完成2^M次累加过程并将累加数据序列存入第二FIFO模块6后对第一FIFO模块3进行一次复位，并令计数器的值加1；当计数器的值等于K时，K＝2^b，b＝0,1,2,…,A-1,A，向除法器发送波形纵向平均指令和移位系数b。

加法器5在波形纵向平均控制模块4的控制下从第一FIFO模块3中读取抽点数据序列Zoom_DATA，同时从第二FIFO模块6中读取累加数据序列STORE_DATA，当第二FIFO模块6中累加数据序列STORE_DATA为空时，则设置累加数据序列STORE_DATA中每个数据为0；加法器5将抽点数据Zoom_DATA和累加数据STORE_DATA中对应数据累加，将得到的累加数据序列作为新的累加数据序列STORE_DATA对第二FIFO模块6中的原数据进行覆盖。

第二FIFO模块6对加法器5输出的累加数据序列STORE_DATA进行存储。同样地，第二FIFO模块6的存储深度为一帧波形的点数，即2^M。

除法器接收上位机9发送的纵向平均次数N＝2^A，当接收到波形纵向平均控制模块发送的波形纵向平均指令和移位系数b时，除法器对第二FIFO模块输出数据序列STORE_DATA中的每个数据进行右移b位的截位操作，得到对应的平均结果数据序列，当b＝0,1,…,A-1时，将对应的平均结果数据序列作为中间波形纵向平均结果数据序列Dout_Ave_b输出至缓存模块进行缓存，当b＝A时，将对应的平均结果数据序列作为波形纵向平均结果数据序列Dout_Ave输出至缓存模块进行缓存。在上位机从缓存模块进行波形纵向平均结果读取时，根据用户选择将缓存模块相应的平均结果数据序列进行显示即可。

缓存模块8用于对抽点数据序列Zoom_DATA或中间波形纵向平均结果数据序列Dout_Ave_b、波形纵向平均结果数据序列Dout_Ave进行缓存，

上位机9根据用户的设置向抽点模块2发送抽点系数，向第一FIFO模块3发送预触发深度参数，如果用户设置工作模式为示波模式，上位机9则向第一FIFO模块3发送示波指令，如果用户设置工作模式为纵向平均模式，上位机9则向第一FIFO模块3和波形纵向平均控制模块4发送纵向平均指令，并向波形纵向平均控制模块4和除法器7发送纵向平均次数N；当工作模式为示波模式，上位机9从缓存模块8中读取抽点数据序列Zoom_DATA送入显示器10，当工作模式为纵向平均模式，上位机9从缓存模块8中读取波形纵向平均结果数据序列Dout_Ave送入显示器10，并且根据用户设置选择是否从缓存模块8中读取中间波形纵向平均结果数据序列Dout_Ave_b送入显示器10。可见本发明中用户可以根据需要对除法器截位操作的第K次纵向平均结果数据序列进行显示。当b＝A时，即完成一次平均次数为N的波形纵向平均。

显示器10用于对抽点数据序列Zoom_DATA或中间波形纵向平均结果数据序列Dout_Ave_b、波形纵向平均结果数据序列Dout_Ave进行显示。

根据以上描述可知，本发明是在现有数据采集的基础上，加入波形纵向平均控制模块4，加法器5，第二FIFO模块6和除法器7，实现了在利用较少FPGA资源情况下波形的纵向平均。

为了更好地说明本发明，采用一个具体实施例对本发明的工作流程进行说明。本实施例中假设显示器显示一帧波形需要1K个点，ADC模块的分辨率16位，即ADC模块每采集一个点，需要16bit存储空间，则第一缓存模块和第二缓存模块的位宽均设置为32bit，设平均次数N＝128，预触发深度为512，且设置为第1,2,4,…,64次平均后的中间波形纵向平均结果序列不显示。

本实施例中，采用状态机来实现波形纵向平均控制模块。图3是本实施例中波形纵向平均控制模块的状态机示意图。如图3所示，本实施例中波形纵向平均控制模块的状态机包括4个状态，分别为IDLE初始状态，WAIT等待状态，ADD累加状态，READ读取状态。

本实施例中基于FPGA的波形纵向平均系统的具体工作流程如下：

步骤1：上位机9根据用户设置向抽点模块2发送抽点系数，其值为1，向第一FIFO模块3发送预触发深度参数，其值为512，向波形纵向平均控制模块4和除法器7发送纵向平均次数128。

步骤2、上位机9发送一个低复位有效信号RST_N＝0，对FPGA内部的抽点模块2、第一FIFO模块3、第二FIFO模块6、波形纵向平均控制模块4的状态机进行复位。状态机经过复位后回到IDLE初始状态。

步骤3、上位机9向波形纵向平均控制模块4发送指令Acq_ave_mode＝1，即开启纵向平均模式，此时波形纵向平均控制模块4的状态机由IDLE初始状态转变到WAIT等待状态。

步骤4、当波形纵向平均控制模块4的状态机在WAIT等待状态时，打开第一FIFO模块3的写使能，抽点模块2的输出与第一FIFO模块3的输入端相连，第一FIFO模块3处于只写不读的状态。波形纵向平均控制模块4对第一FIFO模块3的存储进程进行监控，当第一FIFO模块3的预触发深度写满即Program_full＝1且采集的有效触发Trigger到来后，状态机由WAIT等待状态转变到ADD累加状态。

步骤5、当波形纵向平均控制模块4的状态机进入ADD累加状态，波形纵向平均控制模块4向加法器5发送数据累加指令，同时打开第一FIFO模块3的读使能和第二FIFO模块6的读使能，此时第一FIFO模块3和第二FIFO模块6均处在边读边写的状态。加法器5从第一FIFO模块3中读取抽点数据序列Zoom_DATA，同时从第二FIFO模块6中读取累加数据序列STORE_DATA，然后进行相加。加法器5在累加完毕后，将得到的累加数据序列作为新的累加数据序列STORE_DATA对第二FIFO模块6中的原数据进行覆盖，当第二FIFO模块6写满后，FIFO满标志STORE_FULL＝1,平均次数计数器Ave_count进行自加1操作，然后对第一FIFO模块进行一次复位，状态机由ADD累加状态转变到WAIT等待状态。

步骤6、重复步骤4、5，当Ave_count等于128时，波形纵向平均控制模块4的状态机由ADD累加状态转变到READ读取状态，向除法器7发送波形纵向平均指令和移位系数b＝7。

步骤7、当波形纵向平均控制模块4的状态机在READ读取状态时，开启第二FIFO模块6的读使能，第二FIFO模块6工作在只读不写的状态。除法器7接收到波形纵向平均指令，除法器7从第二FIFO模块6中读取累加数据序列STORE_DATA，对累加数据序列STORE_DATA中的每个数据进行右移7位的截位操作，即将累加结果做除法运算，得到波形纵向平均结果数据序列Dout_Ave，将波形纵向平均结果数据序列Dout_Ave输出至缓存模块8进行缓存。波形纵向平均控制模块4对第二FIFO模块6进行监控，当第二FIFO模块6中数据全部被读取，即第二FIFO模块6为空，此时FIFO空标志Store_empty＝1，状态机由READ读取状态转变到IDLE初始状态，完成一次波形的纵向平均。

步骤8：上位机9根据用户设置从缓存模块8中读取波形纵向平均结果数据序列Dout_Ave，送入显示器10进行显示。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (1)

1.一种基于FPGA的波形纵向平均系统，其特征在于包括ADC模块，抽点模块，第一FIFO模块，波形纵向平均控制模块，加法器，第二FIFO模块，除法器，数据缓存模块，上位机和显示器，其中：

ADC模块对待测信号进行采集，将采集得到的采集数据序列ADC_DATA发送给抽点模块；

抽点模块根据上位机发送的抽点系数对采集数据序列ADC_DATA进行抽点，将得到的抽点数据序列Zoom_DATA发送给第一FIFO模块；

第一FIFO模块根据上位机发送的预触发深度对抽点数据序列Zoom_DATA进行存储，如果接收到上位机发送的示波指令，则将抽点数据序列Zoom_DATA输出至缓存模块进行缓存；如果接收到上位机发送的纵向平均指令，则将抽点数据序列Zoom_DATA输出至加法器模块；记第一FIFO模块的存储深度为2^M，M为正整数；

波形纵向平均控制模块在接收到纵向平均指令和纵向平均次数N＝2^A后，设置一个初值为0的计数器，对第一FIFO模块的存储进程进行监控，每当第一FIFO模块的预触发深度写满且采集的有效触发到来后，波形纵向平均控制模块向加法器发送数据累加指令，并对加法器的执行过程进行监控，当加法器完成2^M次累加过程并将累加数据序列存入第二FIFO模块后对第一FIFO模块进行一次复位，并令计数器的值加1；当计数器的值等于K时，K＝2^b，b＝0,1,2,…,A-1,A，向除法器发送波形纵向平均指令和移位系数b；

加法器在波形纵向平均控制模块的控制下从第一FIFO模块中读取抽点数据序列Zoom_DATA，同时从第二FIFO模块中读取累加数据序列STORE_DATA，当第二FIFO模块中累加数据序列STORE_DATA为空时，则设置累加数据序列STORE_DATA中每个数据为0；加法器将抽点数据Zoom_DATA和累加数据STORE_DATA中对应数据累加，将得到的累加数据序列作为新的累加数据序列STORE_DATA对第二FIFO模块中的原数据进行覆盖；

第二FIFO模块对加法器输出的累加数据序列STORE_DATA进行存储；

除法器接收上位机发送的纵向平均次数N＝2^A，当接收到波形纵向平均控制模块发送的波形纵向平均指令和移位系数b时，除法器对第二FIFO模块输出数据序列STORE_DATA中的每个数据进行右移b位的截位操作，得到对应的平均结果数据序列，当b＝0,1,…,A-1时，将对应的平均结果数据序列作为中间波形纵向平均结果数据序列Dout_Ave_b输出至缓存模块进行缓存，当b＝A时，将对应的平均结果数据序列作为波形纵向平均结果数据序列Dout_Ave输出至缓存模块进行缓存；

缓存模块用于对抽点数据序列Zoom_DATA或中间波形纵向平均结果数据序列Dout_Ave_b、波形纵向平均结果数据序列Dout_Ave进行缓存；

上位机根据用户的设置向抽点模块发送抽点系数，向第一FIFO模块发送预触发深度参数，如果用户设置工作模块为示波模式，上位机则向第一FIFO模块发送示波指令，如果用户设置工作模式为纵向平均模式，上位机则向第一FIFO模块和波形纵向平均控制模块发送纵向平均指令，并向波形纵向平均控制模块和除法器发送纵向平均次数；当工作模块为示波模式，上位机从缓存模块中读取抽点数据序列Zoom_DATA送入显示器，当工作模块为纵向平均模式，上位机从缓存模块中读取波形纵向平均结果数据序列Dout_Ave送入显示器，并且根据用户设置选择是否从缓存模块中读取中间波形纵向平均结果数据序列Dout_Ave_b送入显示器；

显示器用于对抽点数据序列Zoom_DATA或中间波形纵向平均结果数据序列Dout_Ave_b、波形纵向平均结果数据序列Dout_Ave进行显示。

Images