CN113109613A - 兼容多种数据采集模式的示波功率分析仪 - Google Patents

Abstract

本发明公开了一种兼容多种数据采集模式的示波功率分析仪，在采集FGPA板卡将数据传输至主FPGA板卡的过程中，采用缓存FIFO实现跨时钟域处理，将数据及数据有效信号从采集FPGA板卡的时钟域转换到主FPGA板卡时钟域下，其数据有效信号可以根据ADC采集频率变化，以适配示波模式或是功率模式的需求；主FPGA板卡中为示波模块和功率模式分别配置了示波模式存储模块ACQ_FIFO和M个功率模式存储模块POWER_FIFO，完成两种工作模式的数据存储。本发明对采集FPGA板卡到主FPGA板卡的数据处理架构进行改进，以支持多种数据采集模式。

Description

兼容多种数据采集模式的示波功率分析仪

技术领域

本发明属于示波功率分析仪技术领域，更为具体地讲，涉及一种兼容多种数据采集模式的示波功率分析仪。

背景技术

在电力系统的信号分析中，需要既对待测信号波形进行示波又需要对功率参数进行分析。常规的方法是使用一台示波器和一台功率仪来实现测试需求。但这样会造成设备过多，接线冗杂，以及同步性差等问题。因此对集两者作用为一体的仪器的需要就应运而生，这才有了示波功率分析仪的出现。示波功率分析仪在功能上同时具有了示波记录仪和功率仪的效果。相比于功率仪能捕获波形，实现用户的观测需求；而相比于传统示波器，示波功率分析仪又可以准确地、可视化地测量各种电子设备中的功率信号，还能实现功率运算的需求。它将示波器的特性集成到了功率仪中，可以满足功率测试中动态测量的需求，是复杂测试环境中极为高效且可靠的测试仪器。

一个示波功率分析仪通常由多个模块构成，不同的模块也有各自的工作时钟，跨系统传输需要解决跨时钟域问题，如果处理不好数据在不同时钟域之间的传输那么传输数据将会失真，那么测试仪器将会失去其意义。此外，测试仪器具有多种工作模式，不同工作模式下的传输方式，控制信号皆有不同，因此，如何在设计时搭建一个稳定的、自适应的系统架构对于数据传输至关重要。

一般示波器具有高采样率但是采样时钟固定的特点，而功率分析中如果采用定频采样会使得无法保证采样整周期个待测信号，这样进行功率分析时会产生频谱泄漏，因此示波功率分析仪为了准确实现功率分析，常常需要引入变频采集的功能，让采样时钟会随着待测信号的基波频率变化而变化，保证整周期采样。但定频采集和变频采集的数据流在传输以及后端数据处理时在诸多细节上均有不同，因此给兼容这两种采集模式带来了一定的挑战。所以需要一种同时兼容示波和功率分析功能，且允许多通道同时工作的普适性架构，以实现不同采样频率切换时数据传输上的问题。

发明内容

本发明的目的在于克服现有技术的不足，提供一种兼容多种数据采集模式的示波功率分析仪，对采集FPGA板卡到主FPGA板卡的数据处理架构进行改进，以支持多种数据采集模式。

为了实现上述发明目的，本发明兼容多种数据采集模式的示波功率分析仪包括M块采集FGPA板卡、主FPGA板卡和上位机，M表示数据采集通道数，其中：

每块采集FPGA板卡包括ADC模块、频率测量模块和倍频模块，ADC模块用于对对应通道的输入信号进行电压数据采集和电流数据采集，然后将所采集的通道数据发送给主FPGA板卡；频率测量模块用于对输入信号的基波频率进行测量，生成与基波频率相同的方波信号，再由倍频模块根据上位机发送的基波倍频系数对该方波信号进行倍频作为ADC模块的同步采样时钟；

主FPGA板卡根据上位机设置的数据采集模式选择对应模块进行工作，对接收到的M个通道的电压数据和电流数据进行处理，将处理结果发送至上位机；主FPGA板卡包含M个缓存FIFO、抽点模块、拼合模块、示波模式存储模块ACQ_MODE、功率模式存储模块POWER_MODE和触发模块，其中：

M个缓存FIFO分别对M个通道数据进行缓存，供后续模块读取，记第i个缓存FIFO读出的数据为GTX_data_i，对应的数据有效信号为data_out_valid_i，i＝1,2,…,M，各个数据有效信号为周期等于1/f_samp、高电平时间等于1/f_sys的脉冲信号，其中f_samp表示采集FPGA板卡的ADC采样频率，f_sys表示系统时钟频率；

抽点模块用于在抽点模块使能信号有效的情况下，通过用主FPGA系统时钟计数抽点的方式生成数据有效信号draw_point_valid，在抽点模块使能信号关闭情况下，直接将缓存FIFO读出数据的数据有效信号data_out_valid_i作为数据有效信号draw_point_valid；在示波功率分析仪工作在示波模式下将数据有效信号draw_point_valid接入示波模式存储模块ACQ_MODE中ACQ_FIFO的写使能信号，在示波功率分析仪工作在功率模式下将数据有效信号data_out_valid_i接入功率模式存储模块POWER_MODE中对应工作POWER_FIFO的写使能信号；

拼合模块用于在示波功率分析仪工作在示波模式下将所有缓存FIFO中的数据拼合为一个数据，将拼合后的数据存储至示波模式存储模块ACQ_FIFO；

示波模式存储模块ACQ_MODE包括ACQ_FIFO，用于在示波功率分析仪工作在示波模式下存储数据，供上位机读取；

功率模式存储模块POWER_MODE包含M个POWER_FIFO，用于在示波功率分析仪工作在功率模式下存储各个通道的采集数据，供上位机读取；

触发模块用于根据上位机设置的触发参数捕获触发信号，以控制示波模式存储模块ACQ_MODE中ACQ_FIFO和功率模式存储模块POWER_MODE中M个POWER_FIFO的数据存储；

上位机根据所设置的数据采集模式从示波模式存储模块ACQ_MODE或功率模式存储模块POWER_MODE读取数据并进行进一步处理或显示；

所述示波功率分析仪支持三种数据采集模式，分别为示波模式下的内部时钟采集模式、示波模式下的外部时钟采集模式以及功率模式下的同步时钟模式，每种数据采集模式的工作流程如下：

1)示波模式下的内部时钟采集模式：

用户通过上位机设置示波功率分析仪的数据采集模式为示波模式下的内部时钟采集模式，同时选择时基档位，当用户选择的时基档显示采样率f_display小于采集FPGA板卡中ADC采样率f_samp时为实时采样状态，上位机向主FPGA板卡发送有效的抽点模块使能信号draw_point_en，并根据用户所处时基档计算出对应的抽点系数值draw_point_num发送给主FPGA板卡；

各通道采集FPGA板卡中的ADC模块根据所选择时基档的内部时钟对对应通道的输入信号进行采集，将所采集的通道数据发送给主FPGA板卡；主FPGA板卡在从采集FPGA板卡接收到M个通道数据后，将每个通道的数据分别存入对应的缓存FIFO后读出数据GTX_data_i至拼合模块，拼合模块将所有缓存FIFO中的数据拼合为一个数据，将拼合后的数据存储至示波模式存储模块ACQ_MODE，抽点模块通过计数主FPGA时钟信号的方式得到数据有效信号draw_point_valid，作为示波模式存储模块ACQ_MODE中ACQ_FIFO的写使能信号acq_wr_en；当写满ACQ_FIFO的预触发深度且触发模块捕获到触发信号，示波模式存储模块ACQ_MODE对写入ACQ_FIFO的数据进行计数，当达到预设值时则表示ACQ_FIFO存满，拉高其存满标志信号acq_full，上位机在监测到存满标志信号acq_full为高后关闭ACQ_FIFO的写使能信号acq_wr_en，配置示波模式存储模块ACQ_FIFO的读使能信号acq_rd_en有效，从ACQ_FIFO中读取各通道数据并进行显示，然后关闭ACQ_FIFO的读使能信号，等待重新开启ACQ_FIFO的写使能信号acq_wr_en存储下一幅波形数据；

当用户选择的时基档显示采样率f_display大于等于采集FPGA板卡中ADC采样率f_samp时为等效采样状态，上位机关闭抽点模块使能信号draw_point_en，各通道采集FPGA板卡中的ADC模块根据所选择时基档的内部时钟对对应通道的输入信号进行采集，将所采集的通道数据发送给主FPGA板卡；主FPGA板卡在从采集FPGA板卡接收到M个通道数据后，将每个通道的数据分别存入对应的缓存FIFO后并读出数据GTX_data_i至拼合模块，拼合模块将所有缓存FIFO中的数据拼合为一个数据，将拼合后的数据存储至示波模式存储模块ACQ_MODE，抽点模块将其中一个缓存FIFO读出数据的数据有效信号为data_out_valid_i直接作为数据有效信号draw_point_valid，作为示波模式存储模块ACQ_MODE中ACQ_FIFO的写使能信号acq_wr_en；当写满ACQ_FIFO的预触发深度且触发模块捕获到触发信号，示波模式存储模块ACQ_MODE对写入ACQ_FIFO的数据进行计数，当达到预设值时则表示ACQ_FIFO存满，拉高其存满标志信号acq_full，上位机在监测到存满标志信号acq_full为高后关闭ACQ_FIFO的写使能信号acq_wr_en，令ACQ_FIFO的读使能信号acq_rd_en有效，从示波模式存储模块ACQ_FIFO中读取各通道数据，然后关闭ACQ_FIFO的读使能信号，等待重新开启ACQ_FIFO的写使能信号acq_wr_en存储下一幅波形数据；上位机在读取数据后，对采集的C幅波形进行等效采样拼接后进行显示；

2)示波模式下的外部时钟采集模式

当示波功率分析仪的数据采集模式为示波模式下的外部时钟采集模式时，用户通过上位机设置示波功率分析仪的数据采集模式为示波模式下的外部时钟采集模式，同时选择外部时钟的时基档位，上位机向主FPGA板卡发送有效的抽点模块使能信号draw_point_en，并根据用户所处时基档计算出对应的抽点系数值draw_point_num发送给主FPGA板卡；

各通道采集FPGA板卡中的ADC模块根据所选择时基档的外部时钟对对应通道的输入信号进行采集，将所采集的通道数据发送给主FPGA板卡；主FPGA板卡在从采集FPGA板卡接收到M个通道数据后，将每个通道的数据分别存入对应的缓存FIFO后并读出数据GTX_data_i至拼合模块，拼合模块将所有缓存FIFO中的数据拼合为一个数据，将拼合后的数据存储至示波模式存储模块ACQ_MODE，抽点模块通过计数主FPGA时钟信号的方式得到数据有效信号draw_point_valid，作为示波模式存储模块ACQ_MODE中ACQ_FIFO的写使能信号acq_wr_en；当写满ACQ_FIFO的预触发深度且触发模块捕获到触发信号，示波模式存储模块ACQ_MODE对写入ACQ_FIFO的数据进行计数，当达到预设值时则表示ACQ_FIFO存满，拉高其存满标志信号acq_full，上位机在监测到存满标志信号acq_full为高后关闭ACQ_FIFO的写使能信号acq_wr_en，令ACQ_FIFO的读使能信号acq_rd_en有效，从ACQ_FIFO中读取各通道数据并进行显示，然后关闭ACQ_FIFO的读使能信号，等待重新开启ACQ_FIFO的写使能信号acq_wr_en存储下一幅波形数据；

3)功率模式下的同步时钟采集模式

当示波功率分析仪的数据采集模式为功率模式下的同步时钟采集模式时，用户通过上位机设置示波功率分析仪的数据采集模式为功率模式下的同步时钟采集模式并选择工作通道，上位机向工作通道对应的采集FPGA板卡发送工作使能信号ch_en_sel以及基波倍频系数，关闭主FPGA板卡中抽点模块使能信号draw_point_en，将工作通道发送给主FPGA板卡；

接收到工作使能信号的通道采集FPGA板卡，其频率测量模块对输入信号的频率进行测量，生成与输入信号基波频率相同的方波信号，倍频模块根据收到的基波倍数系数对方波信号进行倍频生成同步采样时钟，ADC模块根据倍频模块生成的同步采样时钟对对应通道的输入信号进行采集，将所采集的通道数据发送给主FPGA板卡；未接收到工作使能信号的通道采集FPGA板卡则停止采集工作；

主FPGA板卡在从采集FPGA板卡接收到M个通道数据后，将每个通道的数据分别存入对应的缓存FIFO后并读出数据GTX_data_i至对应的功率模式存储模块POWER_MODE；抽点模块将工作通道的数据GTX_data_i的数据有效信号data_out_valid_i作为功率模式存储模块POWER_MODE中对应POWER_FIFO的写使能信号power_wr_en_i，其他未工作通道所对应POWER_FIFO的写使能信号恒为高，对于每个POWER_FIFO，当写满预触发深度且触发模块捕获到触发信号，功率模式存储模块POWER_MODE对每个POWER_FIFO的写入数据进行计数，当达到预设值时则表示该POWER_FIFO存满，拉高其存满标志信号power_full_i，上位机在监测到存满标志信号power_full_i为高后关闭其写使能信号；当上位机检测到所有POWER_FIFO的power_full_i均为高时，拉高power_all_full信号，上位机检测到该信号后令POWER_FIFO的读使能信号power_rd_en_i有效，读取各个通道的数据，根据工作使能信号ch_sel_en筛选工作通道的数据进行后续功率分析操作，然后关闭每个POWER_FIFO的读使能信号power_rd_en_i，等待重新开启POWER_FIFO的写使能信号power_wr_en_i存储下一幅波形数据。

本发明兼容多种数据采集模式的示波功率分析仪，在采集FPGA板卡将数据传输至主FPGA板卡的过程中，采用缓存FIFO实现跨时钟域处理，将数据及数据有效信号从采集FPGA板卡的时钟域转换到主FPGA板卡时钟域下，其数据有效信号可以根据ADC采集频率变化，以适配示波模式或是功率模式的需求；主FPGA板卡中为示波模块ACQ_MODE和功率模块POWER_MODE分别配置了示波模式存储模块ACQ_FIFO和M个功率模式存储模块POWER_FIFO，完成两种工作模式的数据存储。

本发明具有以下技术效果：

1)本发明示波功率分析仪对于不同采样时钟均具有良好适配性，无论是任何采样率、任何系统时钟、任何采集通道数量，本发明均可适配；且该系统架构能够适配各种工作模式下的采集系统传输，无论定频采集还是变频采集，无论内部时钟外部时钟还是同步时钟，都可基于该架构工作；由于从缓存FIFO中出来的数据有效信号也会随ADC采样频率变化，可以很好地适配后端模块无论示波模式还是功率模式的需求；

2)本发明示波功率分析仪在工作在功率模式下时无需抽点，从而解决了传统技术方案中功率模式抽点系数要根据采样率变化而变化的问题；

3)本发明中采用主FPGA系统时钟和缓存FIFO读出的数据有效信号两种数据有效信号标记方式，分别用于适配不同的工作模式数据传输，比起传统方式中单纯使用数据有效信号作为后端模块写使能的方式更为准确。

附图说明

图1是本发明兼容多种数据采集模式的示波功率分析仪的具体实施方式结构图；

图2是本实施例中4通道示波功率分析仪的结构图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。

实施例

图1是本发明兼容多种数据采集模式的示波功率分析仪的具体实施方式结构图。如图1所示，本发明兼容多种数据采集模式的示波功率分析仪包括M块采集FPGA板卡、主FPGA板卡和上位机，M表示数据采集通道数，其中：

每块采集FPGA板卡包括ADC模块、频率测量模块和倍频模块，ADC模块用于对对应通道的输入信号进行电压数据采集和电流数据采集，然后将所采集的通道数据发送给主FPGA板卡；频率测量模块用于对输入信号的基波频率进行测量，生成与基波频率相同的方波信号，再由倍频模块根据上位机发送的基波倍频系数对该方波信号进行倍频作为ADC模块的同步采样时钟。该同步采样时钟可以保证整周期采样，减少频谱泄露。

主FPGA板卡根据上位机设置的数据采集模式选择对应模块进行工作，对接收到的M个通道的电压数据和电流数据进行处理，将处理结果发送至上位机。主FPGA板卡包含M个缓存FIFO、抽点模块、拼合模块、示波模式存储模块ACQ_MODE、功率模式存储模块POWER_MODE和触发模块，其中：

M个缓存FIFO分别对M个通道数据进行缓存，供后续模块读取，记第i个缓存FIFO读出的数据为GTX_data_i，对应的数据有效信号为data_out_valid_i，i＝1,2,…,M，各个数据有效信号为周期等于1/f_samp、高电平时间等于1/f_sys的脉冲信号，其中f_samp表示采集FPGA板卡的ADC采样频率，f_sys表示系统时钟频率。如此，缓存FIFO的输出数据有效信号周期可以随着采样率的变化自动变化，很好地适配功率模式变频采样的要求。在实际应用中，缓存FIFO可以利用FF(Flip Flop)资源搭建一个分布式FIFO，宽度和单通道电压电流位宽之和一致，对其深度无任何需求，选用最低深度即可(因为绝大多数时间处于空状态)，从而缓解FPGA中BRAM资源紧张的问题。

抽点模块用于在抽点模块使能信号有效的情况下，通过用主FPGA系统时钟计数抽点的方式生成数据有效信号draw_point_valid，在抽点模块使能信号关闭情况下，直接将缓存FIFO读出数据的数据有效信号data_out_valid_i作为数据有效信号draw_point_valid；在示波功率分析仪工作在示波模式下将数据有效信号draw_point_valid接入示波模式存储模块ACQ_MODE中ACQ_FIFO的写使能信号，在示波功率分析仪工作在功率模式下将数据有效信号data_out_valid_i接入功率模式存储模块POWER_MODE中对应工作POWER_FIFO的写使能信号。

拼合模块用于在示波功率分析仪工作在示波模式下将所有缓存FIFO中的数据拼合为一个数据，将拼合后的数据存储至示波模式存储模块ACQ_FIFO。

示波模式存储模块ACQ_MODE包括ACQ_FIFO，用于在示波功率分析仪工作在示波模式存储数据，供上位机读取。ACQ_FIFO的深度记为D₁，位宽为所有采集FPGA板卡中ADC采集的电压电流位宽之和，用于示波模式的显示。

功率模式存储模块POWER_MODE包含M个POWER_FIFO，用于在示波功率分析仪工作在功率模式下存储各个通道的采集数据，供上位机读取。每个POWER_FIFO的深度记为D₂，位宽为单通道采集板卡电压电流位宽之和。

触发模块用于根据上位机设置的触发参数捕获触发信号，以控制示波模式存储模块ACQ_MODE中ACQ_FIFO和功率模式存储模块POWER_MODE中M个POWER_FIFO的数据存储。

上位机根据所设置的数据采集模式从示波模式存储模块ACQ_MODE或功率模式存储模块POWER_MODE读取数据并进行进一步处理或显示。

示波功率分析仪存在示波模式和功率模式两种工作模式，前者用于实现数字示波器的示波功能，后者用于实现功率仪的功率分析功能。在此基础上，本发明可以支持三种数据采集模式，分别为示波模式下的内部时钟采集模式、示波模式下的外部时钟采集模式以及功率模式下的同步时钟模式。下面分别说明本发明中三种数据采集模式的工作流程。

·示波模式下的内部时钟采集模式

用户通过上位机设置示波功率分析仪的数据采集模式为示波模式下的内部时钟采集模式(例如可以设置选择信号CNV_sel有效来选择内部时钟采集模式)，同时选择时基档位，当用户选择的时基档显示采样率f_display小于采集FPGA板卡中ADC采样率f_samp时为实时采样状态，上位机向主FPGA板卡发送有效的抽点模块使能信号draw_point_en，并根据用户所处时基档计算出对应的抽点系数值draw_point_num发送给主FPGA板卡，抽点系数值draw_point_num的计算公式如下：

draw_point_num＝f_sys/f_display

各通道采集FPGA板卡中的ADC模块根据所选择时基档的内部时钟对对应通道的输入信号进行采集，将所采集的通道数据发送给主FPGA板卡。主FPGA板卡在从采集FPGA板卡接收到M个通道数据后，将每个通道的数据分别存入对应的缓存FIFO后读出数据GTX_data_i至拼合模块，拼合模块将所有缓存FIFO中的数据拼合为一个数据，将拼合后的数据存储至示波模式存储模块ACQ_MODE，抽点模块通过计数主FPGA时钟信号的方式得到数据有效信号draw_point_valid，作为示波模式存储模块ACQ_MODE中ACQ_FIFO的写使能信号acq_wr_en。当写满ACQ_FIFO的预触发深度且触发模块捕获到触发信号(与常规技术相同，在预触发深度写满后、触发信号到来前ACQ_FIFO处于边写边抛点的状态)，示波模式存储模块ACQ_MODE对写入ACQ_FIFO的数据进行计数，当达到预设值时则表示ACQ_FIFO存满，拉高其存满标志信号acq_full，上位机在监测到存满标志信号acq_full为高后关闭ACQ_FIFO的写使能信号acq_wr_en，配置ACQ_FIFO的读使能信号acq_rd_en有效，从ACQ_FIFO中读取各通道数据并进行显示，然后关闭ACQ_FIFO的读使能信号，等待重新开启ACQ_FIFO的写使能信号acq_wr_en存储下一幅波形数据。

通过计数主FPGA系统时钟的抽点方式生成数据有效信号的控制，可以降低实际采样率来匹配上位机的显示模块，能在显示屏上显示至少一幅完整的波形。该方式虽然也可以在显示采样率高于ADC采样率的条件下使用，只是这种情况下由于数据有效信号draw_point_valid频率大于ADC采样率，同一个数据点会被写入ACQ_FIFO多次，进而导致显示的波形会呈现阶梯状，因此本发明在此种情况下改为直接采用缓存FIFO读出的数据有效信号作为ACQ_FIFO的写使能信号。

当用户选择的时基档显示采样率f_display大于等于采集FPGA板卡中ADC采样率f_samp时为等效采样状态，上位机关闭抽点模块使能信号draw_point_en，各通道采集FPGA板卡中的ADC模块根据所选择时基档的内部时钟对对应通道的输入信号进行采集，将所采集的通道数据发送给主FPGA板卡。主FPGA板卡在从采集FPGA板卡接收到M个通道数据后，将每个通道的数据分别存入对应的缓存FIFO后并读出数据GTX_data_i至拼合模块，拼合模块将所有缓存FIFO中的数据拼合为一个数据，将拼合后的数据存储至示波模式存储模块ACQ_MODE，抽点模块将其中一个缓存FIFO读出数据的数据有效信号为data_out_valid_i直接作为数据有效信号draw_point_valid，作为示波模式存储模块ACQ_MODE中ACQ_FIFO的写使能信号acq_wr_en。当写满ACQ_FIFO的预触发深度且触发模块捕获到触发信号，示波模式存储模块ACQ_MODE对写入ACQ_FIFO的数据进行计数，当达到预设值时则表示ACQ_FIFO存满，拉高其存满标志信号acq_full，上位机在监测到存满标志信号acq_full为高后关闭ACQ_FIFO的写使能信号acq_wr_en，令ACQ_FIFO的读使能信号acq_rd_en有效，从ACQ_FIFO中读取各通道数据，然后关闭ACQ_FIFO的读使能信号，等待重新开启ACQ_FIFO的写使能信号acq_wr_en存储下一幅波形数据。上位机在读取数据后，对采集的C幅波形进行等效采样拼接后进行显示。

等效采样是将采集的具有一定时间差的采样信号拼合成实际波形。上位机在进行数据拼接时根据用户所选时基档，可以计算得到等效采样延迟系统时钟个数delay_num和等效采样倍数C，计算公式如下：

Δt＝1/f_display＝delay_num×1/f_sys

C＝f_display/f_samp

N＝D₁/C

其中，Δt为等效采样延时增量，N为每次采样点数。

这种情况下所有缓存FIFO输出的数据有效信号均相同，所以这里使用任意一个通道的数据有效信号作为ACQ_FIFO的写使能均可，例如设置选择第一个缓存FIFO读出的数据有效信号data_out_valid₁，这样可以最大程度地保证送到示波模式下每个ADC采集数据的同步写入。

·示波模式下的外部时钟采集模式

用户通过上位机设置示波功率分析仪的数据采集模式为示波模式下的外部时钟采集模式，同时选择外部时钟的时基档位。上位机向主FPGA板卡发送有效的抽点模块使能信号draw_point_en，并根据用户所处时基档计算出对应的抽点系数值draw_point_num发送给主FPGA板卡。

各通道采集FPGA板卡中的ADC模块根据所选择时基档的外部时钟对对应通道的输入信号进行采集，将所采集的通道数据发送给主FPGA板卡。主FPGA板卡在从采集FPGA板卡接收到M个通道数据后，将每个通道的数据分别存入对应的缓存FIFO后并读出数据GTX_data_i至拼合模块，拼合模块将所有缓存FIFO中的数据拼合为一个数据，将拼合后的数据存储至示波模式存储模块ACQ_MODE，抽点模块通过计数主FPGA时钟信号的方式得到数据有效信号draw_point_valid，作为示波模式存储模块ACQ_MODE中ACQ_FIFO的写使能信号acq_wr_en。当写满ACQ_FIFO的预触发深度且触发模块捕获到触发信号，示波模式存储模块ACQ_MODE对写入ACQ_FIFO的数据进行计数，当达到预设值时则表示ACQ_FIFO存满，拉高其存满标志信号acq_full，上位机在监测到存满标志信号acq_full为高后关闭ACQ_FIFO的写使能信号acq_wr_en，令ACQ_FIFO的读使能信号acq_rd_en有效，从ACQ_FIFO中读取各通道数据并进行显示，然后关闭ACQ_FIFO的读使能信号，等待重新开启ACQ_FIFO的写使能信号acq_wr_en存储下一幅波形数据。

·功率模式下的同步时钟模式

用户通过上位机设置示波功率分析仪的数据采集模式为功率模式下的同步时钟采集模式并选择工作通道，上位机向工作通道对应的采集FPGA板卡发送工作使能信号ch_en_sel以及基波倍频系数，关闭主FPGA板卡中抽点模块使能信号draw_point_en，将工作通道发送给主FPGA板卡。相比于示波模式，功率模式下的ADC模块转换为了变频采样，ADC模块的采样率由输入信号的基波频率决定，因此各个采集板卡的ADC采样率会因各自板卡待测信号的基波频率不同而不同。

接收到工作使能信号的通道采集FPGA板卡，其频率测量模块对输入信号的频率进行测量，生成与输入信号基波频率相同的方波信号，倍频模块根据收到的基波倍数系数对方波信号进行倍频生成同步采样时钟，ADC模块根据倍频模块生成的同步采样时钟对对应通道的输入信号进行采集，将所采集的通道数据发送给主FPGA板卡。未接收到工作使能信号的通道采集FPGA板卡则停止采集工作，这种情况下采集FPGA板卡依旧会进行数据传输，只是此时传输的数据均为无用数据，上位机会根据工作使能信号ch_sel_en识别。

主FPGA板卡在从采集FPGA板卡接收到M个通道数据后，将每个通道的数据分别存入对应的缓存FIFO后并读出数据GTX_data_i至功率模式存储模块POWER_MODE。抽点模块将工作通道的数据GTX_data_i的数据有效信号data_out_valid_i直接作为功率模式存储模块POWER_MODE中对应POWER_FIFO的写使能信号power_wr_en_i，之后的写入规则和ACQ_FIFO一致。其他未工作通道所对应POWER_FIFO的写使能信号恒为高。对于每个POWER_FIFO，当写满预触发深度且触发模块捕获到触发信号，功率模式存储模块POWER_MODE对每个POWER_FIFO的写入数据进行计数，当达到预设值时则表示该POWER_FIFO存满，拉高其存满标志信号power_full_i，上位机在监测到存满标志信号power_full_i为高后关闭其写使能信号。当上位机检测到所有POWER_FIFO的power_full_i均为高时，拉高power_all_full信号，上位机检测到该信号后令每个POWER_FIFO的读使能信号power_rd_en_i有效，读取各个通道的数据，根据工作使能信号ch_sel_en筛选工作通道的数据进行后续功率分析操作，然后关闭每个POWER_FIFO的读使能信号power_rd_en_i，等待重新开启各个POWER_FIFO的写使能信号power_wr_en_i存储下一幅波形数据。

由于工作通道对应的缓存FPGA板卡根据同步采集时钟进行采集，那么各个通道的所对应的POWER_FIFO的数据写入速度可能不同，整个功率模式存储模块POWER_MODE写满的时间也不同。而未工作通道所对应的缓存FIFO不存在有效数据输出，则对应的POWER_FIFO写入的数据均为无效数据，那么未工作通道对应的POWER_FIFO的写满速度一定超过工作通道，因此这些未工作对应的POWER_FIFO不会影响整体的读写。

为了更好地说明本发明的技术方案，采用一个具体实例对本发明进行举例说明。图2是本实施例中4通道示波功率分析仪的结构图。如图2所示，本实施例中4通道示波功率分析仪包括4张A7采集板卡、主FPGA板卡和上位机，A7采集板卡和主FPGA板卡之间通过GTP模块和GTX模块进行数据传输。由于触发模块是常用模块，且不是本发明的技术要点，为了结构图的简洁明了，图2中省略了触发模块及其与其他模块的连线。4个缓存FIFO写入时钟频率用GTX的工作时钟f_GTX(本实施例中为125MHz)，读时钟为主FPGA板卡的系统时钟，写使能接GTX输出的数据有效信号，读使能恒为1。当系统在采样时钟在示波模式-内部时钟下工作时选择内部时钟，ADC采样率5MHz，那么缓存FIFO的写使能为200ns周期、8ns高电平的脉冲信号。读时钟为系统时钟100MHz，读使能恒为高，那么缓存FIFO输出的数据有效是以主FPGA系统时钟周期10ns的高电平，周期为200ns的脉冲信号。功率模式下输出的数据有效信号以待测信号基波倍频信号为周期。

当示波功率分析仪的数据采集模式为示波模式下的内部时钟采集模式且选择的时基档的显示采样率小于5MSPS时需要通过计数主FPGA系统时钟信号进行抽点，得到数据有效信号draw_point_valid。假设处于1MSPS显示采样率时基档，主FPGA系统时钟为100MHz，此时为实时采样，则上位机置抽点使能draw_point_en＝1，发送抽点系数draw_point_num＝100，实现对主FPGA系统时钟信号进行100抽1。4个缓存FIFO输出数据GTX_data_i拼合为拼合数据GTX_data_all，位宽为32×4＝128bit。拼合数据GTX_data_all作为ACQ_FIFO的写入数据，经过抽点后的系统时钟作为写使能。ACQ_FIFO输入输出位宽为128bit，设置的深度为1000。

而用户切换时基档，使得显示采样率到10MSPS时，此时为等效采样，上位机置抽点使能draw_point_en＝0，ACQ_FIFO的写使能信号直接接第一个缓存FIFO输出的数据有效信号data_out_valid₁。发送延迟时钟个数delay_num＝10，等效采样倍数C＝2。此时每一次采样的点数N＝500，此时采样两幅相位差为Δt＝delay_num×1/f_sys＝10×10ns＝100ns，点数500的波形，实现了10MSPS显示采样率的需求。

当存满预触发深度的500个点后进入边写边抛点状态，开始等待触发信号到来，触发信号到来后继续写满整个FIFO。等到写满1000个点后拉高其存满标志信号acq_full，上位机在监测到存满标志信号acq_full为高后拉低ACQ_FIFO的写使能信号acq_wr_en，上位机发送读指令置ACQ_FIFO的读使能acq_rd_en＝1，将ACQ_FIFO中存下的1000个点传给上位机。读空ACQ_FIFO后关闭读使能，并等待重新开启ACQ_FIFO写使能开始储存下一幅波形数据。

当示波功率分析仪的数据采集模式为示波模式下的外部时钟采集模式时，除参数设置外，其余过程与示波模式下的内部时钟采集模式中实时采样状态类似，在此不再赘述。

当示波功率分析仪的数据采集模式为功率模式下的同步时钟采集模式时，选择同步时钟采样，置抽点使能draw_point_en＝0。设采集FPGA板卡1采集的输入信号基波频率50Hz，采集FPGA板卡2采集的输入信号基波频率60Hz，3,4板卡处于未工作状态，通过控制工作使能信号ch_en_sel相应位进行设置，置1为工作，置0为非工作。上位机给采集FPGA板卡1,2发送基波倍频系数K＝1024，因此采集FPGA板卡1同步时钟为50Hz×1024＝51.2KHz，采集FPGA板卡2同步时钟为60Hz×1024＝61.44KHz。通道1缓存FIFO的data_out_valid₁高电平10ns，周期19.53us；data_out_valid₂高电平10ns，周期16.28us。3,4通道由于没有同步时钟故均无数据有效输出。由于采集FPGA板卡1,2处于工作状态，数据有效信号data_out_valid₁接POWER_FIFO1的写使能，数据有效信号data_out_valid₂接POWER_FIFO2的写使能，POWER_FIFO3和POWER_FIFO4写使能置1。这四个POWER_FIFO位宽32bit，深度8192个点。由于写使能为1，POWER_FIFO3和POWER_FIFO4一定先于POWER_FIFO1和POWER_FIFO2写满，某一POWER_FIFO写满便拉高自己的满标志，等待其他POWER_FIFO写满。该实施例中当等到写入速度最慢的POWER_FIFO1写满后由上位机读出所有数据，然后关闭读使能，等待重新开启写使能存储下一幅波形数据。

可见，本发明示波功率分析仪无论是示波模式还是功率模式；无论是实时采样还是等效采样；无论是定频采集还是同步采集，无论采集板卡的个数和采样时钟为多少，均可以适配其数据采集模式，体现了良好的自适应性。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (1)

1.一种兼容多种数据采集模式的示波功率分析仪，其特征在于包括M块采集FGPA板卡、主FPGA板卡和上位机，M表示数据采集通道数，其中：

每块采集FPGA板卡包括ADC模块、频率测量模块和倍频模块，ADC模块用于对对应通道的输入信号进行电压数据采集和电流数据采集，然后将所采集的通道数据发送给主FPGA板卡；频率测量模块用于对输入信号的基波频率进行测量，生成与基波频率相同的方波信号，再由倍频模块根据上位机发送的基波倍频系数对该方波信号进行倍频作为ADC模块的同步采样时钟；

主FPGA板卡根据上位机设置的数据采集模式选择对应模块进行工作，对接收到的M个通道的电压数据和电流数据进行处理，将处理结果发送至上位机；主FPGA板卡包含M个缓存FIFO、抽点模块、拼合模块、示波模式存储模块ACQ_MODE、功率模式存储模块POWER_MODE和触发模块，其中：

M个缓存FIFO分别对M个通道数据进行缓存，供后续模块读取，记第i个缓存FIFO读出的数据为GTX_data_i，对应的数据有效信号为data_out_valid_i，i＝1,2,…,M，各个数据有效信号为周期等于1/f_samp、高电平时间等于1/f_sys的脉冲信号，其中f_samp表示采集FPGA板卡的ADC采样频率，f_sys表示系统时钟频率；

抽点模块用于在抽点模块使能信号有效的情况下，通过用主FPGA系统时钟计数抽点的方式生成数据有效信号draw_point_valid，在抽点模块使能信号关闭情况下，直接将缓存FIFO读出数据的数据有效信号data_out_valid_i作为数据有效信号draw_point_valid；在示波功率分析仪工作在示波模式下将数据有效信号draw_point_valid接入示波模式存储模块ACQ_MODE中ACQ_FIFO的写使能信号，在示波功率分析仪工作在功率模式下将数据有效信号data_out_valid_i接入功率模式存储模块POWER_MODE中对应工作POWER_FIFO的写使能信号；

拼合模块用于在示波功率分析仪工作在示波模式下将所有缓存FIFO中的数据拼合为一个数据，将拼合后的数据存储至示波模式存储模块ACQ_FIFO；

示波模式存储模块ACQ_MODE包括ACQ_FIFO，用于在示波功率分析仪工作在示波模式下存储数据，供上位机读取；

功率模式存储模块POWER_MODE包含M个POWER_FIFO，用于在示波功率分析仪工作在功率模式下存储各个通道的采集数据，供上位机读取；

触发模块用于根据上位机设置的触发参数捕获触发信号，以控制示波模式存储模块ACQ_MODE中ACQ_FIFO和功率模式存储模块POWER_MODE中M个POWER_FIFO的数据存储；

上位机根据所设置的数据采集模式从示波模式存储模块ACQ_MODE或功率模式存储模块POWER_MODE读取数据并进行进一步处理或显示；

所述示波功率分析仪支持三种数据采集模式，分别为示波模式下的内部时钟采集模式、示波模式下的外部时钟采集模式以及功率模式下的同步时钟模式，每种数据采集模式的工作流程如下：

1)示波模式下的内部时钟采集模式：

用户通过上位机设置示波功率分析仪的数据采集模式为示波模式下的内部时钟采集模式，同时选择时基档位，当用户选择的时基档显示采样率f_display小于采集FPGA板卡中ADC采样率f_samp时为实时采样状态，上位机向主FPGA板卡发送有效的抽点模块使能信号draw_point_en，并根据用户所处时基档计算出对应的抽点系数值draw_point_num发送给主FPGA板卡；

各通道采集FPGA板卡中的ADC模块根据所选择时基档的内部时钟对对应通道的输入信号进行采集，将所采集的通道数据发送给主FPGA板卡；主FPGA板卡在从采集FPGA板卡接收到M个通道数据后，将每个通道的数据分别存入对应的缓存FIFO后读出数据GTX_data_i至拼合模块，拼合模块将所有缓存FIFO中的数据拼合为一个数据，将拼合后的数据存储至示波模式存储模块ACQ_MODE，抽点模块通过计数主FPGA时钟信号的方式得到数据有效信号draw_point_valid，作为示波模式存储模块ACQ_MODE中ACQ_FIFO的写使能信号acq_wr_en；当写满ACQ_FIFO的预触发深度且触发模块捕获到触发信号，示波模式存储模块ACQ_MODE对写入ACQ_FIFO的数据进行计数，当达到预设值时则表示ACQ_FIFO存满，拉高其存满标志信号acq_full，上位机在监测到存满标志信号acq_full为高后关闭ACQ_FIFO的写使能信号acq_wr_en，配置示波模式存储模块ACQ_FIFO的读使能信号acq_rd_en有效，从ACQ_FIFO中读取各通道数据并进行显示，然后关闭ACQ_FIFO的读使能信号，等待重新开启ACQ_FIFO的写使能信号acq_wr_en存储下一幅波形数据；

当用户选择的时基档显示采样率f_display大于等于采集FPGA板卡中ADC采样率f_samp时为等效采样状态，上位机关闭抽点模块使能信号draw_point_en，各通道采集FPGA板卡中的ADC模块根据所选择时基档的内部时钟对对应通道的输入信号进行采集，将所采集的通道数据发送给主FPGA板卡；主FPGA板卡在从采集FPGA板卡接收到M个通道数据后，将每个通道的数据分别存入对应的缓存FIFO后并读出数据GTX_data_i至拼合模块，拼合模块将所有缓存FIFO中的数据拼合为一个数据，将拼合后的数据存储至示波模式存储模块ACQ_MODE，抽点模块将其中一个缓存FIFO读出数据的数据有效信号为data_out_valid_i直接作为数据有效信号draw_point_valid，作为示波模式存储模块ACQ_MODE中ACQ_FIFO的写使能信号acq_wr_en；当写满ACQ_FIFO的预触发深度且触发模块捕获到触发信号，示波模式存储模块ACQ_MODE对写入ACQ_FIFO的数据进行计数，当达到预设值时则表示ACQ_FIFO存满，拉高其存满标志信号acq_full，上位机在监测到存满标志信号acq_full为高后关闭ACQ_FIFO的写使能信号acq_wr_en，令ACQ_FIFO的读使能信号acq_rd_en有效，从示波模式存储模块ACQ_FIFO中读取各通道数据，然后关闭ACQ_FIFO的读使能信号，等待重新开启ACQ_FIFO的写使能信号acq_wr_en存储下一幅波形数据；上位机在读取数据后，对采集的C幅波形进行等效采样拼接后进行显示；

2)示波模式下的外部时钟采集模式

当示波功率分析仪的数据采集模式为示波模式下的外部时钟采集模式时，用户通过上位机设置示波功率分析仪的数据采集模式为示波模式下的外部时钟采集模式，同时选择外部时钟的时基档位，上位机向主FPGA板卡发送有效的抽点模块使能信号draw_point_en，并根据用户所处时基档计算出对应的抽点系数值draw_point_num发送给主FPGA板卡；

各通道采集FPGA板卡中的ADC模块根据所选择时基档的外部时钟对对应通道的输入信号进行采集，将所采集的通道数据发送给主FPGA板卡；主FPGA板卡在从采集FPGA板卡接收到M个通道数据后，将每个通道的数据分别存入对应的缓存FIFO后并读出数据GTX_data_i至拼合模块，拼合模块将所有缓存FIFO中的数据拼合为一个数据，将拼合后的数据存储至示波模式存储模块ACQ_MODE，抽抽点模块通过计数主FPGA时钟信号的方式得到数据有效信号draw_point_valid，作为示波模式存储模块ACQ_MODE中ACQ_FIFO的写使能信号acq_wr_en；当写满ACQ_FIFO的预触发深度且触发模块捕获到触发信号，示波模式存储模块ACQ_MODE对写入ACQ_FIFO的数据进行计数，当达到预设值时则表示ACQ_FIFO存满，拉高其存满标志信号acq_full，上位机在监测到存满标志信号acq_full为高后关闭ACQ_FIFO的写使能信号acq_wr_en，令ACQ_FIFO的读使能信号acq_rd_en有效，从ACQ_FIFO中读取各通道数据并进行显示，然后关闭ACQ_FIFO的读使能信号，等待重新开启ACQ_FIFO的写使能信号acq_wr_en存储下一幅波形数据；

3)功率模式下的同步时钟采集模式

当示波功率分析仪的数据采集模式为功率模式下的同步时钟采集模式时，用户通过上位机设置示波功率分析仪的数据采集模式为功率模式下的同步时钟采集模式并选择工作通道，上位机向工作通道对应的采集FPGA板卡发送工作使能信号ch_en_sel以及基波倍频系数，关闭主FPGA板卡中抽点模块使能信号draw_point_en，将工作通道发送给主FPGA板卡；

接收到工作使能信号的通道采集FPGA板卡，其频率测量模块对输入信号的频率进行测量，生成与输入信号基波频率相同的方波信号，倍频模块根据收到的基波倍数系数对方波信号进行倍频生成同步采样时钟，ADC模块根据倍频模块生成的同步采样时钟对对应通道的输入信号进行采集，将所采集的通道数据发送给主FPGA板卡；未接收到工作使能信号的通道采集FPGA板卡则停止采集工作。

主FPGA板卡在从采集FPGA板卡接收到M个通道数据后，将每个通道的数据分别存入对应的缓存FIFO后并读出数据GTX_data_i至对应的功率模式存储模块POWER_MODE；抽点模块将工作通道的数据GTX_data_i的数据有效信号data_out_valid_i作为功率模式存储模块POWER_MODE中对应POWER_FIFO的写使能信号power_wr_en_i，其他未工作通道所对应POWER_FIFO的写使能信号恒为高，对于每个POWER_FIFO，当写满预触发深度且触发模块捕获到触发信号，功率模式存储模块POWER_MODE对每个POWER_FIFO的写入数据进行计数，当达到预设值时则表示该POWER_FIFO存满，拉高其存满标志信号power_full_i，上位机在监测到存满标志信号power_full_i为高后关闭其写使能信号；当上位机检测到所有POWER_FIFO的power_full_i均为高时，拉高power_all_full信号，上位机检测到该信号后令POWER_FIFO的读使能信号power_rd_en_i有效，读取各个通道的数据，根据工作使能信号ch_sel_en筛选工作通道的数据进行后续功率分析操作，然后关闭每个POWER_FIFO的读使能信号power_rd_en_i，等待重新开启POWER_FIFO的写使能信号power_wr_en_i存储下一幅波形数据。

Images