CN101324640A

CN101324640A - 双时基数字存储示波器

Info

Publication number: CN101324640A
Application number: CNA2008100443428A
Authority: CN
Inventors: 张沁川; 曾浩; 邱渡裕; 滕志超
Original assignee: University of Electronic Science and Technology of China
Current assignee: Uni Trend Technology China Co Ltd
Priority date: 2008-05-05
Filing date: 2008-05-05
Publication date: 2008-12-17
Anticipated expiration: 2028-05-05
Also published as: CN100588972C

Abstract

本发明公开了一种双时基数字存储示波器，包括微处理器、ADC转换模块以及主从时基可编程数据抽点控制器，使采集控制器、触发事件管理控制器产生频率较低或较高的写使能信号和读使能信号，控制主从时基波形数据存储器的存储，得到较低或较高采样率的波形数据，主从时基波形数据采集完成后，经微处理器处理在一个窗口中显示；此外，还包括触发模块、触发事件管理控制器、与门电路产生主从时基的触发信号，控制数据的采集。本发明双时基数字存储示波器将抽点控制器和存储器结合，通过控制存储器的读写方式来实现双时基波形数据的采集，不再需要单独的数据抽取器，电路相对简单，成本低。

Description

双时基数字存储示波器

技术领域

本发明涉及一种数字存储示波器，具体来讲，涉及一种双时基示波器数字存储示波器

背景技术

现在大多数的示波器只有一个时基，由于存储深度的限制，捕获到毛刺的能力很有限，即使可以捕获到也是仅从微观上描述信号，但是却不能从宏观和微观上一起来描述信号的细节，有时候我们恰恰需要这种对比，因为只有对比才能很好的说明问题。比如：描述载波和调制波，用双时基数字存储示波器就比较方便。

此外，在很多观察复杂信号波形的应用场合中，往往需要显示一个波形的一小部分，并使它占据整个屏幕，这种情况的一个典型例子是观察研究全部电视信号中某一选定的波形。在这类情况中，使用标准时基通过正常触发的方法是无能为力的。

所谓的双时基就是同一个被测信号用两种不同的采样率采集，即主时基和从时基，是两个触发和采集系统。这种示波器特别适用于观察一个脉冲序列的同时，仔细观察其中的一个脉冲或脉冲的部分细节。

为获得不同采样率的采集，现有技术的双时基数字存储示波器，如2003年12月03日公开的、公开号为CN 1459636A的、名称为“真正的示波器双时基装置”的中国发明专利申请公开说明书所述，多采用双抽取装置获取两个数据记录用于显示低分辨率的概要记录和高分辨率的放大记录，低分辨率的概要记录用低的采样率采集，用于显示波形整体概貌；高分辨率的放大记录用高的采样率采集，用于放大显示在整体波形上选定的波形局部细节。该专利申请的申请人为美国泰克公司。

如图1所示，在双时基工作状态，屏幕分上下两个显示区，主时基在下方，从时基在上方，示波器的主时基大小可用户设定，通常工作于慢速时基档，采样率低，主要用来观察波形整体概貌，从时基的大小也可由用户设定，通常用于观察整体波形上选定的波形局部细节。主从时基大小的比例通常是很高的，可以达到几千甚至几万倍率，这样的倍率是通过设置主从时基的不同采样率来实现的。

具体实现方式上有并行抽取和串行抽取两种方式。

并行抽取，如图2所示，A/D转换器200将输入被测信号转换成高速数据流，直接提供给抽取器A 210和抽取器B 230；抽取器A210设置为较低的抽取比例，产生详细的高采样率的波形数据，即高分辨率的放大记录存储于存储器220中，用于放大显示波形局部细节；而抽取器B 230设置为较高的抽取比例，产生粗略的低采样率的波形数据，即低分辨率的概要记录存储于存储器220中，用于显示波形整体概貌。

串行抽取，如图3所示，A/D转换器300将输入被测信号转换成高速数据流，提供给抽取器A 310，其输出存储于存储器320的同时，也提供给抽取器B330进一步进行抽取。这样抽取器A 310产生详细的高采样率的波形数据，而抽取器B 330产生粗略的低采样率的波形数据。

在上述美国泰克公司的专利申请，如图4所示，在串行抽取的方式上，在抽取器A 410、抽取器B 430的输出到存储器420之间分别增加了由控制器440控制的门A 435和门B 437以实现选定的波形局部细节的高分辨率记录和选定波形的低分辨率的概要记录的存储。同时，如该专利申请说明书指出的一样，门B437可以省略去掉。该发明的实质是通过门A 435在波形整体上选定需要放大显示的波形局部细节，然后，将该波形局部细节的高分辨率的放大记录存储于存储器420中，这样，通过增加的门A 435的操作，得到短长度记录的高分辨率的放大记录，即选定的波形局部细节的高分辨率记录，从而实现真正的双时基数字存储示波器。

然而，现有技术的双时基数字存储示波器都需要有两个抽取器，对A/D转换器输出的高速数据流抽取输出高分辨率的放大记录和低分辨率的概要记录，然后再存储在存储器中，电路复杂，成本高。

发明内容

本发明的目的在于克服现有技术的不足，提供一种电路较为简单，成本较低的双时基数字存储示波器。

为实现上述发明目的，本发明的双时基数字存储示波器包括：

一微处理器

一ADC转换模块，将输入被测信号转换成高速数据流；

一主时基可编程数据抽点控制器，输入接ADC转换模块的同步时钟输出，微处理器输出较高抽取比例给该主时基可编程数据抽点控制器，使其产生按较高抽取比例抽取的、频率较低的同步读写使能控制信号；

一触发模块，产生触发信号；

一采集控制器，输入触发模块输出的触发信号以及主时基可编程数据抽点控制器输出的同步读写使能控制信号，产生并输出触发控制下的、按较高抽取比例抽取的、频率较低的写使能信号和读使能信号；

一主时基波形数据存储器，数据输入连接到ADC转换模块高速数据流输出，时钟输入连接到ADC转换模块同步时钟输出，写使能端及读使能端分别连接到采集控制器输出的写使能信号和读使能信号，用于按较高抽取比例存储ADC转换模块输出的高速数据流，主时基波形数据存储器存储的较低采样率的波形数据用于显示波形整体概貌；

一从时基可编程数据抽点控制器，输入接ADC转换模块的同步时钟输出，微处理器输出较低抽取比例给该从时基可编程数据抽点控制器，使其产生按较低抽取比例抽取的、频率较高的同步写使能控制信号；

一触发事件管理控制器，输入触发模块输出的触发信号，产生并输出从时基延时触发信号；

一与门电路，其输入为从时基可编程数据抽点控制器输出的、按较低抽取比例抽取的、频率较高的同步写使能控制信号和触发事件管理控制器输出的从时基延时触发信号，其输出为写使能信号；

一从时基波形数据存储器，数据输入连接到ADC转换模块高速数据流输出，时钟输入连接到ADC转换模块同步时钟输出，写使能端连接到与门电路输出的写使能信号，用于按较低抽取比例存储ADC转换模块输出的高速数据流，从时基波形数据存储器存储的较高采样率的波形数据用于放大显示延时选定的波形局部细节；

主从时基波形数据采集完成后，经微处理器处理在一个窗口中显示。

本发明的目的是这样实现的，高速的ADC转换模块采集到的高速数据流并行传输到主从时基波形数据存储器中，产生的同步时钟信号作为系统时钟，送到各个模块，使它们同步工作。

微处理器根据主时基档位，设定好主时基可编程数据抽点控制器，当ADC转换模块采集的高速数据流传输到主时基波形数据存储器时，微处理器输出较高抽取比例给主时基可编程数据抽点控制器，使其产生按较高抽取比例抽取的、频率较低的同步读写使能控制信号，在触发模块产生的触发信号控制下，通过采集控制器，产生写使能信号和读使能信号，这样，主时基可编程数据抽点控制器产生同步读写使能控制信号，进而就可以控制高速数据流按较高比例抽取存储到主时基波形数据存储器中。微处理器根据从时基档位，设定好从时基可编程数据抽点控制器，当ADC转换模块采集的高速数据流传输到从时基波形数据存储器时，微处理器输出较低抽取比例给从时基可编程数据抽点控制器，使其产生按较低抽取比例抽取的、频率较高的同步写使能控制信号；触发事件管理控制器，根据触发模块输出的触发信号，产生并输出从时基延时触发信号；同步写使能控制信号和从时基延时触发信号在与门中合并为写使能信号，这样，从时基可编程数据抽点控制器产生同步写使能控制信号，进而就可以控制高速数据流按较低比例抽取存储到从时基波形数据存储器中。

主时基波形数据存储器存储的较低采样率的波形数据用于显示波形整体概貌；从时基波形数据存储器存储的较高采样率的波形数据用于放大显示延时选定的波形局部细节，这样实现了数字存储示波器的双时基功能。同时，本发明双时基数字存储示波器将抽点控制器和存储器结合，通过控制存储器的读写方式来实现双时基波形数据的采集，不再需要单独的数据抽取器，电路相对简单，成本低。

附图说明

图1是双时基数字存储示波器双时基工作状态的波形图；

图2是现有技术并行抽取方式双时基数字存储示波器原理框图；

图3是现有技术串行抽取方式双时基数字存储示波器原理框图；

图4是现有技术一种改进串行抽取方式双时基数字存储示波器原理框图；

图5是本发明双时基数字存储示波器一种具体实施方式原理图；

图6是本发明双时基数字存储示波器双时基工作的一种波形图。

具体实施方式

下面结合附图，对本发明优选具体实施方式进行描述。需要提醒注意的是，尽管相似部件出现在不同附图中，但它们被赋予相似的附图标记。在以下的描述中，当采用的已知功能和设计的详细描述也许会淡化本发明的主题内容时，这些描述在这儿将被忽略。

图1～4在现有技术中已经进行了详细描述，在此不再赘述。

图5是本发明双时基数字存储示波器一种具体实施方式原理图。在本实施例中，高速的ADC转换模块1将数字存储示波器的输入被测信号转换为高速数据流DB，完成高速数据流DB的采集，再并行传输到主从时基波形数据存储器201、301中；ADC转换模块1产生的同步时钟信号CLK作为系统时钟，送到各个模块，使它们同步工作。

微处理器4根据主时基档位，设定好主时基可编程数据抽点控制器202，当ADC转换模块1采集的高速数据流DB传输到主时基波形数据存储器201时，微处理器4输出较高抽取比例N1给主时基可编程数据抽点控制器202，使其产生按较高抽取比例抽取的、频率较低的同步读写使能控制信号，在触发模块5产生的触发信号控制下，通过采集控制器203，产生写使能信号和读使能信号，输入到主时基波形数据存储器201的读写使能端REN、WEN，这样，主时基可编程数据抽点控制器202产生同步读写使能控制信号，进而就可以控制高速数据流DB按较高比例抽取存储到主时基波形数据存储器201中。

微处理器4根据从时基档位，设定好从时基可编程数据抽点控制器302，当ADC转换模块1采集的高速数据流DB传输到从时基波形数据存储器301时，微处理器1输出较低抽取比例N2给从时基可编程数据抽点控制器302，使其产生按较低抽取比例抽取的、频率较高的同步写使能控制信号；触发事件管理控制器303，根据触发模块5输出的触发信号，产生并输出从时基延时触发信号；同步写使能控制信号和从时基延时触发信号在与门304中合并为写使能信号，输入到从时基波形数据存储器301的写使能端WEN，这样，从时基可编程数据抽点控制器2产生同步写使能控制信号，进而就可以控制高速数据流DB按较低比例抽取存储到从时基波形数据存储器301中。

主时基波形数据存储器201存储的较低采样率的波形数据用于显示波形整体概貌；从时基波形数据存储器301存储的较高采样率的波形数据用于放大显示延时选定的波形局部细节，主从时基波形数据采集完成后，经微处理器4处理在一个窗口中显示，实现了数字存储示波器的双时基功能。

在本实施例中，从时基的触发有以下两种工作方式：

①延迟触发方式：微处理器4事先设定好触发延迟时间，当触发模块5把触发信号A同时传给主时基的采集控制器203和从时基的触发事件管理控制器303后，主时基响应触发，延迟设定的时间后，从时基也响应触发，开始按已设定的抽取比例N2，存储数据。

②组合事件触发方式：在本实施例中，从时基也可以对异常事件进行触发，比如欠幅等事件，在这种情况下，触发模块把触发信号A同时传给主、从时基，即主时基的采集控制器203和从时基的触发事件管理控制器303，主时基响应触发后，从时基通过触发模块5产生的触发信号B来对异常事件进行捕获，假定触发信号A的触发时刻为T1，触发信号B的触发时刻为T2，经由触发事件管理控制器处理303后产生一个时间差，即触发事件延迟时间T2-T1给微处理器4，这样微处理器4就可以精确定位异常事件相对于主时基触发点的位置，从而完成一次组合事件触发采集。

尽管上面对本发明说明性的具体实施方式进行了描述，但应当清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims

1、一种双时基数字存储示波器，包括微处理器、将输入被测信号转换成高速数据流的ADC转换模块，其特征在于，还包括；

一触发模块，产生触发信号；

一触发事件管理控制器，输入触发模块输出的触发信号以及微处理器输出的延时时间信号，产生并输出从时基延时触发信号；

2、根据权利要求1所述的双时基数字存储示波器，其特征在于，所述的微处理器事先设定好触发延迟时间，当触发模块把触发信号同时传给主时基的采集控制器和从时基的触发事件管理控制器后，主时基响应触发，延迟设定的时间后，从时基也响应触发，开始按已设定的抽取比例，存储数据。

3、根据权利要求1所述的双时基数字存储示波器，其特征在于，所述的触发模块把触发信号同时传给主时基的采集控制器和从时基的触发事件管理控制器，主时基响应触发后，从时基通过触发模块产生的另一异常事件触发信号，并将触发时间差给微处理器。