CN103809001A - 数字荧光示波器预触发装置 - Google Patents

Abstract

本发明属电子测量仪器领域，尤其涉及一种数字荧光示波器随机采样数据采集控制系统。本发明的数字荧光示波器预触发装置，包括ADC模块、数据采集模块、预触发控制模块、波形重组模块、荧光显示处理模块和ARM判别控制模块，ADC模块与数据采集模块连接，数据采集模块、ARM判别控制模块分别与预触发控制模块连接，波形重组模块分别与预触发控制模块、ARM判别控制模块、荧光显示处理模块连接。本发明充分利用FPGA与ARM的特性，可实现随机采样系统中触发点前后任意位置的触发。该发明已成功应用于本公司开发的数字荧光示波器样机中。该发明的实现,对相应的测量仪器的研发特别是数字荧光示波器的设计起到了很大推进作用。

Description

数字荧光示波器预触发装置

技术领域

本发明属电子测量仪器领域，尤其涉及一种数字荧光示波器随机采样数据采集控制系统。 

背景技术

原技术中的示波器一般为模拟示波器，近年来，国外数字示波器飞速发展，高端数字示波器市场基本被美国泰克公司垄断。数字荧光示波器融会了数字存储示波器与模拟示波器二者共同的优点：它具有数字存储记忆功能，可利用数字滤波技术进行波形处理并利用MCU的强大数据处理能力进行参数分析；同时，对输入信号以三维信息（信号的幅度、时间、以及幅度相对于时间的分布）的方式显示，具有模拟示波器的实时捕获和三维显示的优点。数字示波器相对于模拟示波器具有无可比拟的优越性。 

发明内容

本发明的技术效果能够克服上述模拟、数字示波器缺陷，提供一种数字荧光示波器预触发装置，其可实现随机采样系统中触发点前后任意位置的触发。 

为实现上述目的，本发明采用如下技术方案：其包括ADC模块、数据采集模块、预触发控制模块、波形重组模块、荧光显示处理模块和ARM判别控制模块，ADC模块与数据采集模块连接，数据采集模块、ARM判别控制模块分别与预触发控制模块连接，波形重组模块分别与预触发控制模块、ARM判别控制模块、荧光显示处理模块连接。 

数字荧光示波器预触发功能在系统故障检测中具有很强的使用价值。利用预触发可以观测到电路对信号的延时效应、开关特性、输入和输出瞬态特性等普通示波器中不易观测到的信号。而随机等效采样方法是超高速数据采集处理系统中拓宽ADC模块采样频率的有效手段。二者与DPO的数字荧光显示效果相结合，使得电子测量仪器可以在系统故障检测、信号时序分析等应用中更好的发挥作用。 

预触发控制模块与ARM判别控制模块之间通过SPI接口连接。ARM判别控制 模块与波形重组模块之间通过SPI接口连接。 

对于周期性的高频信号,当ADC最高采样频率不足以满足奈奎斯特采样定律时，已无法从采样数据中重构信号波形。随机采样技术可以解决此问题：用较低的采样率ADC模块芯片(2Gsa/s)恢复出高频(200Gsa/s)的周期信号。这就打破了国外公司高速ADC技术封锁，并且大大降低芯片材料成本。具体过程如下：利用待测信号作为触发源,当信号电平超过某个触发阈值时（此时为触发时刻）,触发电路产生一个触发脉冲。该脉冲激活数据采集电路,并在采样时钟作用下进行一轮采样,从而获得信号某一时间段的值。通过测量每次ADC采样序列起点与基准点(信号触发时刻)的相位差，就能确定本次采样序列在信号波形中的位置。经过多次波形重组后，即可重现完整波形。 

本发明充分利用FPGA与ARM的特性，可实现随机采样系统中触发点前后任意位置的触发。该发明已成功应用于本公司开发的数字荧光示波器样机中。该发明的实现,对相应的测量仪器的研发特别是数字荧光示波器的设计起到了很大推进作用。 

附图说明

图1为本发明的模块结构示意图。 

具体实施方式

本发明的数字荧光示波器预触发装置，包括ADC模块、数据采集模块、预触发控制模块、波形重组模块、荧光显示处理模块和ARM判别控制模块，ADC模块与数据采集模块连接，数据采集模块、ARM判别控制模块分别与预触发控制模块连接，波形重组模块分别与预触发控制模块、ARM判别控制模块、荧光显示处理模块连接。 

预触发控制模块与ARM判别控制模块之间通过SPI接口连接。ARM判别控制模块与波形重组模块之间通过SPI接口连接。 

在示波器很多应用场合，技术人员感兴趣的波形部分并不紧跟在引起稳定触发的信号部位的后面，而是在触发以后一段时间，甚至可能在触发之前。模拟示波器只能观测触发点后的信号，且触发点在扫描线的最左端。与模拟示波器相比，数字荧光示波器的触发控制灵活很多，其中一个显著特点就在于它容 许用户观看触发点之前或之后的事件。触发位置在数字示波器中代表的是波形记录中的水平位置。变更水平触发位置，即可以实现触发事件之前或之后数据信号的采集，此触发过程称为预触发。 

随机采样预触发控制模块位于整个随机采样模块的核心部分，在接收到前端采集到的数据后，进行相应的处理，并送波形重组模块重组后，送荧光显示处理模块，整个过程均在硬件内部实现，预触发控制模块电路的核心部分是触发前与触发后计数器，它们分别用于控制存储器存储触发点到来之前与之后采集的数据点数。根据计数器的状态，相应的控制数据采集模块中FIFO的读写使能信号，调整存储数据中的水平触发位置，即可实现触发点位置的任意移动（包括示波器屏内移动与屏外移动）。 

由于随机采样的波形为多次触发后重组而成。当ADC模块采样率一定时，不同的时基分别对应不同的采样轮数；而当DPO每屏显示点数一定时，不同的采样轮数对应了每组不同的采样点数，这就为水平触发位置的确定带来困难。 

针对随机采样不同时基下水平触发位置定位困难的问题，可以通过以下方法解决： 

首先定义各符号意义如下：Sample_Clk：系统实时采样率；Equal_Clk：系统等效采样率；Group：随机采样轮数；Display_Num：每屏显示点数；Group_Num：每轮采样点数；Pres_Length：实际预触发长度；Random_Value：等效触发长度；Ram_Addr重组后波形起始读取位置； 

其中： 

$\mathrm{Group}=\frac{\mathrm{Equal}\_\mathrm{Clk}}{\mathrm{Sample}\_\mathrm{Clk}}---\left(1\right)$

$\mathrm{Group}=\_\mathrm{Num}=\frac{\mathrm{Display}\_\mathrm{Num}}{\mathrm{Troup}}---\left(2\right)$

根据触发位置相对于DPO屏幕位置的不同，需要分为两种情况来讨论(i)当触发点位于DPO屏内时： 

$\mathrm{Random}\_\mathrm{Value}=\frac{\mathrm{Pre}\_\mathrm{Length}}{\mathrm{Troup}}+1---\left(3\right)$

Ram_Addr=Group-Pre_Length％Group      (4) 

$\mathrm{Random}\_\mathrm{Value}=\frac{\mathrm{Pre}\_\mathrm{Length}}{\mathrm{Group}}---\left(5\right)$

(ii)当触发点位于DPO屏外时： 

Ram_Addr=Pre_Length％Group+1    (6) 

以ADC实时采样速率为Sample_Clk=100MHz时为例，当所需的等效采样率为Equal_Clk=5GHz时，由（1）、（2）知，所需的随机采样轮数为Group=5000/100=50;若每屏显示点数为Display_Num=500，则随机采样每轮采样点数为Group_Num=500/50=10;当用户将触发点置于显示屏中心时（Pres_Length=250），根据（3）、（4），可得出Random_Value=250/50+1=6，Ram_Addr=50-250%50=50;即在每个实际触发到来前，FI FO先预存储6个数据点，并保持更新，待触发到来后继续存储至指定长度；待50轮后，读出重组后波形数据时，起始位置为RAM的第50个点，便可保证在实际触发点之前的250个数据点被采集下来。 

在实际应用中我们选用了Xilinx公司的Virtex4系列FPGA XC4VSX35作为硬件电路实现的主控制芯片，考虑到除法与取余运算的特殊性，等效触发长度Random_Value与重组后波形起始读取位置Ram_Addr的计算由ARM实现，二者通过SPI接口通信传输数据，设计采用硬件描述语言编写代码，开发环境为ISE10.1。 

其中主要各控制信号说明如下： 

Global_reset：模块全局复位信号； 

FIFO_wr_clk：FIFO写时钟； 

System_trigger：触发信号（本发明下降沿有效） 

Pre_delay_state_ctrl：触发点屏内/外指示位； 

FIFO_full：数据采集FIFO满指示； 

FIFO_wr_en：控制数据采集FIFO读使能信号; 

FIFO_rd_en：控制数据采集FIFO写使能信号。 

（1）触发点位于DPO屏内时：整个控制模块采用同步时序设计，系统状态跳转由FIFO_wr_clk统一控制。实际触发到来之前，FIFO_wr_en已经有效，待写入所需数据后，FIFO_rd_en有效，保证FIFO中存储触发点到来之前最新数据点，待触发下降沿到来之时，FIFO_rd_en无效，FIFO只写不读直至写满为止。 

（2）触发点位于DPO屏外时： 

当触发点位于屏外时，必须将DPO屏幕无法显示的点抛掉，故FIFO_wr_clk直到触发信号下降沿到来后，再通过所需周期即有效，待FIFO写满后停止操作。 

Claims (3)

1.一种数字荧光示波器预触发装置，其特征在于，包括ADC模块、数据采集模块、预触发控制模块、波形重组模块、荧光显示处理模块和ARM判别控制模块，ADC模块与数据采集模块连接，数据采集模块、ARM判别控制模块分别与预触发控制模块连接，波形重组模块分别与预触发控制模块、ARM判别控制模块、荧光显示处理模块连接。

2.根据权利要求1所述的数字荧光示波器预触发装置，其特征在于，预触发控制模块与ARM判别控制模块之间通过SPI接口连接。

3.根据权利要求2所述的数字荧光示波器预触发装置，其特征在于，ARM判别控制模块与波形重组模块之间通过SPI接口连接。

Images