CN101144835A - 一种等效采样装置 - Google Patents

Abstract

本发明公开了一种等效采样装置，时延调节模块输出采样时钟和同步时钟，采样时钟相位在一定范围内精确变化，变化一次，并进行一组数据采集；同步时钟与采样时钟之间有确定的相位关系；同步模块将被测输入信号与同步时钟进行同步后输出到采集模块，在采样时钟控制下，进行数据采集；一路触发信号经触发通道输出到触发模块，触发模块输出触发信号，使时延调节模块触发一次，进行一次数据采集。由于采样可以与触发事件无关，这些采样点之间的时间隔为一已知的时间，在触发事件到来时，其内部就在连续的进行采样，因此能够设置预触发深度，观察到触发前的信号。同时，采用时延方法改变相位，从而改变采样时钟的采样间隔时间，电路容易简单。

Description

一种等效采样装置

技术领域

本发明涉及一种数据采集设备中对波形进行采样的采样装置，具体来讲，涉及一种高速数据采集中对周期性重复信号进行采样的等效采样装置。

背景技术

现有技术中，对波形的高速采样有两种常见的实现方式：实时采样和等效采样。

实时采样中，采样点都是按照一个固定的次序来采集的。这个波形采样的次序和采样点在示波器屏幕上出现的次序是相同的。只要一个触发事件就可以启动全部的采集动作。在很多应用场合，实时采样方式所提供的时间分辨率仍然不能满足工作的要求，在这些应用场合中，要观察的信号常常是重复性的，即相同的信号图形按有规则的时间间隔重复地出现。

对于这些信号来说，示波器可以从若干连续的信号周期中采集到的多组采样点来构成波形，第一组新的采样点都是由一个新的触发事件来启动采集的，这称为等效时间采样。在这种模式下，一个触发事件到来以后，示波器就采集信号波形的一部分，例如采集五个采样点并将它们存入存储器。另一个触发事件则用来采集另外的五个采样点，并将其存贮在同一存储器的不同位置，如此进行下去经过若干次触发事件以后，存储器内存贮的足够的采样点，就可以在屏幕上重建一个完整的波形，等效时间采样使得示波器在高时基设置值之下给出很高的时间分离率，这样一来，就好象示波器具有了比其实际采样速率要高得多的一个虚拟采样速率或称等效时间采样速率。

等效时间采样速率是在高时基设置之下表示示波器水平分辨率的一种间接的方法。它也表明假如使用实时采样的方法要获得相同的时间分辩率所需要的采样速率，等效时间采样速率比现今能够达到的实时采样速率要高得多。同时，采用等效采样技术则可以以低成本实现采样率指标很高的产品，较之实时采样的产品，除了无法观测瞬变信号外，其它方面不逊于实时采样的产品。

现有技术中，采用两种不同的技术来实现等效时间采样，即顺序采样和随机采样。

1、顺序采样

如图1所示，采用顺序采样时，采样点的采集是按一个固定的次序进行的，即在屏幕上从左向右的进行采集，每到来一个新的触发事件就采集一个采样点，为了填满一个完整的波形记录，记录中有多少个存储位置就需要多少个触发事件。

并且，当第一个触发事件到来以后就立即采集第一个采样点，并将其存入存储器。第二个触发事件则用来超动一个定时系统，此定时系统将产生一个很小的时间延迟Δt，经过这个Δt的延迟时间以后，再采集第二个采样点，在扫迹存储器中的时间分辨率就等于这个小的延迟时间Δt，其值可能小于50ps。第三个触发事件到来后，该定时系统则产生2Δt的延迟时间。此延迟时间过后再采集第三个采样，并这样进行下去。

这就是说第n个新的采样点的采集是在相对于类似的触发事件延迟了(n-1)Δt的时间以后进行的。其结果是示波器上显示的波形是由按固定次序出现的采样点而构成的。即第一个采样点在屏幕的最左边，接着各采样点依次向右构成显示波形。

在顺序采样模式下，采集波形的周期数，即触发事件数等于存储器的记录长度。顺序采样可以实现后触发延迟功能，但是不能提供预触发信息，不能观察触发前的信号，不利于信号的分析。

2、随机采样

如图2所示，在使用随机采样的示波器中，第一组采样点是在随机的时刻采集的，而与触发事件无关，这些采样点之间的时间隔为一已知的时间，由采样时钟来确定，当示波器在等待触发事件到来时，其内部就在连续的进行采样并将结果贮存起来。当一个触发事件到来时示波器内的一个定时系统就从这一时刻开始直到下一个采点时刻进行时间测量。由于采样间隔是固定的，因此示波器就能够从此测量的时间计算出所有采集的采样点在存储器中的位置。当第一次采集的所有采样点存贮完毕以后，就开始采集一组新的采样点并等待新的触发事件，新触发事件到来以后，计时系统又进行新的时间测量并计算出这些新的采样点位置。这些新的采样点落在一次采集的采产点填充位置之间的未填充位置，用这种方法，波形扫迹就由在X轴上的随机位置上出现的一组组采样点所构成。

随机采样中的时间鉴别器是其关键技术，它用于识别触发后第一个采样点时钟同触发点间的时间差，而对于时间差的测量往往需要辅以较复杂的外围电路来实现，测量的精度和电路的可靠性难以保证。随机采样技术的在优点在于可以提供预触发信息以及触发后信息。

发明内容

本发明的目的在于克服上述现有技术中的不足，提供一种电路简单，能够提供预触发信息，能观察触发前信号的等效采样装置。

为实现上述发明目的，本发明的等效采样装置，包括信号采集模块、触发通道、触发模块、控制模块，其特征在于，还包括一时延调节模块和同步模块；

时延调节模块在控制模块的控制下输出采样时钟和同步时钟，采样时钟在时延调节模块控制下，相位在一定范围内精确变化，变化一次，并进行一组数据采集；同步时钟与采样时钟之间有确定的相位关系；

同步模块将被测输入信号与时延调节模块输出的同步时钟进行同步，同步后的输入信号输出到采集模块，在采样时钟控制下，进行数据采集；

一路触发信号经触发通道输出到触发模块，触发模块输出触发信号，使时延调节模块触发一次，进行一次数据采集。

本发明的等效采样装置是这样实现上述发明目的的，运用信号同步技术及时延调整技术实现高速周期信号的等效采样。通过将被测输入信号与采样时钟同步，即保证被测信号与采样时钟的相位在采样前始终保持一致，然后精确步进调节采样时钟与信号同步时钟间的相位差，经多次重复采集后，按照相位的前后关系，将每次采集的数据拼合在一起，即可以恢复出一个完整的波形，并大幅提高信号的等效采样率，提高波形细节的观察能力。同时，采样可以与触发事件无关，这些采样点之间的时间隔为一已知的时间，由采样时钟来确定，当示波器在等待触发事件到来时，其内部就在连续的进行采样并将结果贮存起来，因此能够设置预触发深度，观察到触发前的信号。

此外，采用时延方法改变相位，从而改变采样时钟的采样间隔时间，电路容易简单。

本发明可以实现GSPS级的等效采样速率的高速数据采集系统，并可将其应用到更多的高速数据采集系统中，如数字存储示波器、高速波形分析仪等，为民用、军工电子设备提供更高指标的现代测试手段。

附图说明

图1是现有技术顺序等效采样原理图；

图2是现有技术随机等效采样原理图；

图3是本发明等效采样装置一种具体实施方式原理框图；

图4是本发明等效采样装置原理图

图5是图3所示的同步模块一种具体实施方式原理框图。

图6是本发明等效采样波形采集的一种具体实施流程图。

具体实施方式

下面结合附图，对本发明优选具体实施方式进行描述。需要提醒注意的是，在以下的描述中，当采用的已知功能和设计的详细描述也许会淡化本发明的主题内容时，这些描述在这儿将被忽略。

图3是本发明等效采样装置一种具体实施方式原理框图。图中，等效采样装置包括信号调理模块1、同步模块2、采集模块3、样值存储器4、触发通道5、触发模块6、时延调节模块7、控制模块8、微处理器9及液晶显示器10。其中，样值存储器4、触发模块6、时延调节模块7、控制模8块在一片现场可编程逻辑门阵列(FPGA)中实现，图中用虚线框部分表示。

在本实施例中，信号调理通道1在控制模块8的控制下，将大动态范围的被测输入信号转换到采集模块3的有效动态范围内，以满足采集模块3采样的要求；

同步模块2将信号调理模块1过来的被测输入信号与时延调节模块7输出的同步时钟同步。采样时钟与同步时钟之间有确定的相位关系，经同步后的被测输入信号也具有与采样时钟确定的相位关系；

采集模块3由高速率模数转换器组成，负责将同步模块2输出的与采样时钟有确定的相位关系的被测输入信号完成模拟信号的数字化，样值存储器4在控制模块8的控制下，将数字化的输入信号存储起来，然后微处理器9输出地址信号，通过控制模块8将样值存储器4的波形数据，读入到微处理器9中；

触发通道5对输入触发信号进行整形和电平变换，然后将触发信号送入到触发模块中；

触发模块6在控制模块8的控制下完成触发通道5输入信号的触发功能，即边沿触发、视频触发、脉宽触发、斜率触发，触发时延调节模块7进行触发采样；

时延调节模块7在控制模块8的控制下，输出具有确定的相位关系的采样时钟与同步时钟，并控制采样时钟的相位在一定范围内精确变化，每变化一次，就在触发模块的控制下进行一次数据采集，而且可以设置相应的预触发深度，以便观察触发前的信号。

微处理器9通过控制模块8控制整个等效装置的设置和采样工作，并将样值存储器4存储数字化的输入信号还原，通过液晶显示器10显示出来。

根据FPGA选型及采用的实际采样率的不同，可以设计出不同精度的时延调节器。例如，如果采用100MHz的采样率，如果时延调节的步进是1/500，则相位的时延调节精度是10ns×1/500＝20ps，等效采样率可达50GSPS；

进行多次采集后，按照相位的前后关系，将每次采集的数据拼合在一起，即可以恢复出一个完整的波形。

在本实施例中，采用Analog公司型号为AD9481的ADC进行采样，分辨率是8BIT，最高采样率是250MSPS，数据输出速率可降为125MHz，其接口支持LVTTL，微处理器采用一款高性能的数字信号处理器(DSP)。

而现场可编程门阵列(Field Programmable Gate Array，简称FPGA)采用Xilinx公司的SPARTAN 3A系列FPGA，这一系列的FPGA专门增强了时钟控制单元的功能，其中的DCM(Digital Clock Manage)时钟控制模块即可实现对输入时钟的精确调相，适用于高速信号处理的应用。

图4是本发明等效采样装置原理图。图中，第二次采样与第一次采样相比，采样时钟延时Δt，第四次采样，采样时钟延时Δt，这与顺序等效采样是一样的，但本发明等效采样装置，一次触发可得到一组采样点，而这一点又同随机等效采样是一样的。同时采样依赖于采样时钟，因此，可以能够设置预触发深度，观察到触发前的信号。

图5是图3所示的同步模块一种具体实施方式原理框图。如图所示，被测输入信号一路输入到可编程延时线201中，另一路输入比较器202中，转换成数字脉冲信号，并与同步脉冲一起输入到数字鉴相器203中，数字鉴相器203输出相位差信号，并输入到可编程延时线201中，将被测输入信号进行延时，最后被测输入信号与同步时钟同步。

图6是本发明等效采样波形采集的一种具体实施流程图。如图所示，在本实施例中，首先初始化采样时钟相位，设置预触发和重复采集次数为N，在微处理器和控制模块的控制下，等效采样装置开始对被测输入信号进行采集，采集一次后，微调采样时钟相位，然后，判断当前采集次数是否等于N，如果少于N，继续进行采集，当采样次数等于N时，停止采集，然后，按采集次序拼合各次采样数据，最后显示出来。

需要说明的是，对于输入信号的调理，采集的数据的存储、处理、显示以及采集触发等属于现有技术，在此不再赘述。

尽管上面对本发明说明性的具体实施方式进行了描述，但应当清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (3)

1.一种等效采样装置，包括信号采集模块、触发通道、触发模块、控制模块，其特征在于，  还包括一时延调节模块和同步模块；

时延调节模块在控制模块的控制下输出采样时钟和同步时钟，采样时钟在时延调节模块控制下，相位在一定范围内精确变化，变化一次，并进行一组数据采集；同步时钟与采样时钟之间有确定的相位关系；

同步模块将被测输入信号与时延调节模块输出的同步时钟进行同步，同步后的输入信号输出到采集模块，在采样时钟控制下，进行数据采集；

一路触发信号经触发通道输出到触发模块，触发模块输出触发信号，使时延调节模块触发一次，进行一次数据采集。

2.根据权利要求1所述的等效采样装置，其特征在于，所述的同步模块包括可编程延时线、比较器和数字鉴相器；

被测输入信号一路输入到可编程延时线中，另一路输入比较器中，转换成数字脉冲信号，并与同步脉冲一起输入到数字鉴相器中，数字鉴相器输出相位差信号，并输入到可编程延时线中，将被测输入信号进行延时，使被测输入信号与同步时钟同步。

3.根据权利要求1所述的等效采样装置，其特征在于，还包括信号调理模块、控制模块、微处理器及液晶显示器；

信号调理通道在控制模块的控制下，将大动态范围的被测输入信号转换到采集模块的有效动态范围内，以满足采集模块采样的要求；

同步模块将信号调理模块过来的被测输入信号与时延调节模块输出的同步时钟同步；采样时钟与同步时钟之间有确定的相位关系，经同步后的被测输入信号也具有与采样时钟确定的相位关系；

采集模块由高速率模数转换器组成，负责将同步模块输出的与采样时钟有确定的相位关系的被测输入信号完成模拟信号的数字化，样值存储器在控制模块的控制下，将数字化的输入信号存储起来，然后微处理器输出地址信号，通过控制模块将样值存储器的波形数据，读入到微处理器中；

触发通道对输入触发信号进行整形和电平变换，然后将触发信号送入到触发模块中；

触发模块在控制模块的控制下完成触发通道输入信号的触发功能，触发时延调节模块进行触发采样；

时延调节模块在控制模块的控制下，输出具有确定的相位关系的采样时钟与同步时钟，并控制采样时钟的相位在一定范围内精确变化，每变化一次，就在触发模块的控制下进行一次数据采集，而且可以设置相应的预触发深度，以便观察触发前的信号；

微处理器通过控制模块控制整个等效装置的设置和采样工作，并将样值存储器存储数字化的输入信号还原，通过液晶显示器显示出来。

Images