CN107728460B - 一种高分辨率的时间间隔测量方法 - Google Patents

Abstract

本发明提供了一种高分辨率的时间间隔测量方法，包括步骤：1)利用RC微分电路构成的高通滤波器，通过电容充放电实现对待测间隔触发跳变沿的边沿拓展；2)通过高速ADC对跳变沿的触发点处进行数据采集；3)用FPGA作为存储器接收ADC数据采集过程中输出的数据；4)利用ADC同时实现采样和计数功能；5)将FPGA存储的数据输出至MCU进行处理；6)利用边沿拟合算法，对输出的数字量进行拟合，得到跳变沿的触发点处电压和时间的函数关系，计算测量中的计数误差。本发明省去了计数器，简化了电路，实现了宽范围的时间间隔测量。高速ADC采集本质上相当于用采样时钟作脉冲填充，再通过拟合算法，其测量精度可以达到内插的效果。

Description

一种高分辨率的时间间隔测量方法

技术领域

本发明属于时间间隔测量技术领域，尤其适用于宽范围高准确度的时间间隔测量，具体是一种高分辨率的时间间隔测量方法。

背景技术

时间是自然界中最重要的基本物理量之一，是描述事物运动特性的基础。时间间隔的测量与比对主要解决频率标准及时间保持中的时间频率测量问题，是原子时间尺度保持与应用的的关键。目前，高精度的时间间隔测量方法是以直接计数法为基础结合相关扩展方法，如模拟内插法、抽头延迟法、游标法、双游标延迟法、时间-幅度转换法等，这些高精度的测量方法都是为了减少直接计数法下产生的±1个字的计数误差。直接计数法是测量时间间隔最简单常用的方法，其电路设计简单、测量范围大，可以在相对简单的电路中实现测量功能，但该测量方法的测量分辨率和测量误差严重依赖于参考时钟的频率，且存在±1个字的计数误差，使得该方法难以实现很高的测量分辨率，存在较大误差，并且当参考频率高于计数器的最大工作时钟时，计数器将无法工作，因此主要用于时间间隔测量要求不高的场合；模拟内插法是基于窄脉冲扩展计数，从而将时间放大的方式来提高测量分辨率，但其转换时间过长、难以集成、非线性不易控制，不适合于对测量速度要求较高的场合；抽头延迟法通过空间来换取时间，测量分辨率和测量误差主要取决于延迟单元的延迟时间，在实际设计中，可用作延迟单元的线缆、延迟器件、逻辑门等的延迟时间一般在纳秒级别，存在±1延迟单元误差、量程较小，且在时间和空间上很难保持其延迟时间均匀一致；游标法主要依赖于两个高稳定度、高精度振荡器之间的频率差来决定测量分辨率，技术复杂、重合点检测困难、成本较高；双游标延迟法使用两个延时时间不同的延时单元，利用其时间差值作为相对延时差，尽管该方法没有计数模块，但长期稳定度不高、测量范围有限；时间-幅度转换法虽能使得测量精度达到较高量级、测量范围宽且原理误差小，但难以捕捉到相位重合点，且对加工工艺要求较高、制作成本也较昂贵。本发明正是在保证测量宽范围的前提下，不使用计数模块，采用直接的高速ADC采集电路和对数据有效点的处理来提高测量分辨率，并能消除测量中±1个字的计数误差，制作成本较低、实现门槛也不高，有较高的实际推广价值。

发明内容

为了克服现有技术中时间间隔测量方法的不足，本发明提供了一种边沿拓展数字化时间间隔测量方法，即通过触发边沿扩展电路，利用16位的高速ADC对数据有效点进行采集实现时间间隔测量的方法，该方法能消除±1计数误差，实现高准确度宽范围的时间间隔测量。

本发明的技术方案是：一种高分辨率的时间间隔测量方法，包括如下步骤：

步骤1：利用RC微分电路构成的高通滤波器，通过电容充放电实现对待测间隔触发跳变沿的边沿拓展；

步骤2：通过高速ADC对跳变沿的触发点处进行数据采集；

步骤3：用FPGA作为存储器接收高速ADC数据采集过程中输出的数据；

步骤4：利用高速ADC同时实现采样和计数功能；

步骤5：将FPGA存储的数据输出至MCU进行处理；

步骤6：利用边沿拟合算法，对输出的数字量进行拟合，得到跳变沿的触发点处电压和时间的函数关系，从而计算出测量中的计数误差。

步骤1-步骤2中，待测信号触发沿的跳变点位于信号上升沿或者下降沿的线性区。

步骤3-步骤5中，先用FPGA的高速IO引脚接收ADC输出的数字量，将FPGA作为一个缓存装置对数据进行保存，然后再用速度相对低的MCU对数据进行处理。

步骤1中，通过电容充放电实现对待测间隔触发跳变沿的边沿拓展，具体是通过RC高通滤波电路，利用单边的扩展来实现待测间隔触发跳变沿的拓展功能。

步骤4中，利用高速ADC同时实现采样和计数功能；具体是使用A/D转换芯片直接对扩展后的信号进行采集，得到一系列与被测信号幅值对应的数字量，根据采集到的数据的特征将待测信号的触发边沿与高电平区分开，从而在触发边沿对数据进行拟合处理而在高电平段对数据进行计数。

本发明的有益效果：本发明可以实现宽范围高准确度的时间间隔测量，它是用同步采样的高速A/D转换芯片对被测时间间隔进行采样，通过拟合算法得到跳变沿的触发点处电压和时间的函数关系，从而计算出测量中的计数误差，实现高准确度的时间间隔测量。本发明采用高速A/D转换芯片直接参考时钟同步进行采样和计数，获得了一系列关于被测信号幅值的数字量，从而省去了计数器的使用,可以直接对这些数字量进行分析处理得到待测时间间隔。本发明方法不仅结构简单易实现，测量范围大，而且能消除±1计数误差，实现高准确度宽范围的时间间隔测量。其采样时钟为10MHz时，测量分辨率可达到ps量级。

以下将结合附图对本发明做进一步详细说明。

附图说明

图1是本发明的时间间隔测量原理图；

图2是被测时间间隔上升沿和下降沿的拟合函数；

图3是边沿拓展示意图；

图4是被测时间间隔进行触发边沿拟合后采样过程的波形图；

图5是时间间隔测量系统设计框图。

具体实施方式

本发明主要是利用对待测时间间隔触发边沿进行拟合处理来实现时间间隔的测量。由于待测时间间隔的触发边沿持续时间太短，导致有效数据点的采集比较困难，所以首先要进行边沿信号拓展利用高速ADC对拓展后的边沿信号进行采集，其中采用时间基准信号作模数转换器的采样时钟，采集到的数据通过缓存拟合处理后，恢复出待测时间间隔的边沿，从而可以得到宽范围高准确度的时间间隔测量值。本发明通过对触发边沿信号进行边沿拓展，直接用高速ADC对待测信号同步进行采样和计数，从而省去了计数器，简化电路以实现宽范围的时间间隔测量。高速ADC采集本质上相当于用采样时钟作脉冲填充，再通过拟合算法的使用，本发明测量精度可以达到内插的效果。

本发明所提供的高分辨率的时间间隔测量方法，包括如下步骤：

步骤1：进行待测信号触发边沿扩展电路设计，即利用RC微分电路构成的高通滤波器，通过电容充放电实现对待测间隔触发跳变沿的边沿拓展；

步骤2：通过高速ADC对跳变沿的触发点处进行数据采集；

步骤3：用FPGA作为存储器接收高速ADC数据采集过程中输出的数据；

步骤4：利用高速ADC同时实现采样和计数功能；

步骤5：将高速FPGA存储的数据输出至低速的MCU进行处理；

步骤6：利用边沿拟合算法，对输出的数字量进行拟合，得到跳变沿的触发点处电压和时间的函数关系，从而计算出测量中的计数误差。

本发明的待测信号触发沿的跳变点位于信号上升沿或者下降沿的线性区。现有技术的脉冲填充计数法正是由于待测信号的触发跳变沿与填充脉冲的不同步造成了计数误差，所以本发明通过对这个线性区域进行拟合得到准确的触发跳变时刻，找到上述两信号的不同步间隔，从而消除这种不同步造成的误差。但是，实际待测信号总的跳变沿宽度一般在纳秒量级，在如此短的时间线性区域内的有效点采集很不容易，所以需要对待测间隔的上升沿和下降沿进行边沿拓展。

本发明用FPGA作为存储器接收高速ADC采集过程中输出的数据。先用FPGA的高速IO引脚接收ADC输出的数字量，将FPGA作为一个缓存装置对数据进行保存，然后再用速度相对低的MCU对数据进行处理。由于高速ADC输出数字量的速度非常快，而MCU的速度相对较低，如果直接将数据送入MCU中处理会造成数据的丢失，从而使得测量结果不准确，所以需要先用FPGA的高速I/O引脚接收ADC输出的数字量。这里FPGA相当于一个缓存装置，对数据进行保存，然后再用速度相对低的MCU对数据进行处理。

本发明通过电容充放电实现对待测间隔触发跳变沿的边沿拓展，具体是通过RC高通滤波电路，利用单边的扩展来实现待测间隔触发跳变沿的拓展功能。一般的时间间隔扩展方式是通过控制电容充放电的时刻，使其与待测时间间隔形成特定的关系。本发明同样利用了电容充放电的原理，却与一般的方式有一些区别。本发明主要是通过RC高通滤波电路，利用单边的扩展来实现待测间隔触发跳变沿的拓展功能。RC电路本身具有滤波性能，因此这种方式增加了边沿的稳定性，消除了边沿处的部分干扰，扩展后的时间间隔与待测时间间隔在对应电平处的宽度是完全一致的。这种拓展方式将待测间隔触发跳变沿变缓了，使得有效点的采集更加容易。

本发明利用高速ADC同时实现采样和计数功能；具体是使用A/D转换芯片直接对扩展后的信号进行采集，得到一系列与被测信号幅值对应的数字量，根据采集到的数据的特征将待测信号的触发边沿与高电平区分开，从而在触发边沿对数据进行拟合处理而在高电平段对数据进行计数，这样只需要通过算法处理就可以完成计数功能。

以下结合附图对本发明方法做进一步说明：

在图1中，由于时基信号与被测时间间隔的不同步，导致了测量中t₁和t₂时刻的计数误差。若能准确获得跳变沿的触发点处电压和时间的函数关系f(ΔV)，则有

Δt＝NT₀±f(ΔV₁)±f(ΔV₂)

其中，N为计数脉冲的整周期数，T₀为时基信号的周期值，Δt为待测时间间隔。若能准确获得开关触发点与时基信号计数点的电压差ΔV，则可得Δt，即t₁和t₂的值。

在图2中，利用A/D采集到的数据，拟合出上升沿和下降沿各自对应的函数关系，根据该拟合函数可以求出采样电压差为ΔV时对应的采样间隔Δt。

在图3中，待测信号经边沿电路拓展之后，会形成与待测信号存在对应关系的边沿拓展信号。由图中可见，拓展后的信号边沿明显变缓了很多，对该信号进行采集，就相当于对待测触发边沿进行采集，可以采集到有效的边沿数据点。

在图4中，N为大于V₀的时间段所采样的点的个数，T为基准信号(也是采样时钟信号)的周期，Δt为所测时间间隔。每个基准脉冲到来时，ADC芯片都会对被测信号进行采样。这里为了计算方便，我们把被测信号中幅值大于V₀(0＜V_o＜V)的时间段记作所求时间间隔Δt。

在图5中，不使用计数器对基准脉冲进行计数，而是利用当ADC采样时钟是脉冲信号，采样点的间隔时间相等的原理，用ADC来代替计数器的计数功能，以基准脉冲作为采样时钟信号对被测信号进行采样。ADC芯片是高速转换芯片，输出数字量的速度非常快，FPGA的高速I/O引脚可以接收ADC的输出数字量，并进行保存，另接一个低速MCU进行系统控制和数据分析。

FPGA只需要接收ADC芯片传输过来的数字量，并将其保存到存储器中。而MCU在本系统中充当了数据处理器，在处理数据的同时控制模数转换器的工作。ADC芯片的工作状态由MCU控制,ADC芯片的第19管脚SHDN为其工作状态位,将其置高时，则芯片停止工作；将其置低时，芯片正常工作。

综上，本发明首先对被测时间间隔的边沿进行拓展；然后用高速ADC芯片直接对拓展后的信号进行模数转换，并且用时间基准信号作为A/D采样的时钟信号；最后将采集得到的信号进行相关的数据拟合算法处理，就可以得到高准确度宽范围的时间间隔测量结果。本项目组经过多年的研究发现，开关门信号的触发点位于其上升沿或者下降沿的线性区，利用这些特征获得跳变沿触发点处电压和时间的函数关系。另外，实际中用高速A/D代替了计数器计数，获得了一系列关于被测信号幅值的数字量，用FPGA作为存储器接收A/D采集过程中产生的数据，再送入MCU中对这些数字量进行分析处理就可以得到待测的时间间隔。本发明方法测量范围大，结构简单且易实现；能消除由时基信号与被测时间间隔不同步引起的±1个字的计数误差，实现高准确度宽范围的时间间隔测量。当采样时钟为10MHz时，其分辨率可达到ps量级。

本实施方式中没有详细叙述的部分属本行业的公知的常用手段，这里不一一叙述。以上例举仅仅是对本发明的举例说明，并不构成对本发明的保护范围的限制，凡是与本发明相同或相似的设计均属于本发明的保护范围之内。

Claims (5)

1.一种高分辨率的时间间隔测量方法，包括：步骤1：利用RC微分电路，通过电容充放电实现扩展，其特征在于：所述的步骤1中 ，RC微分电路构成的高通滤波器，对待测间隔触发跳变沿的边沿扩展；还包括：

步骤2：通过高速ADC对跳变沿的触发点处进行数据采集；

步骤3：用FPGA作为存储器接收高速ADC数据采集过程中输出的数据；

步骤4：利用高速ADC同时实现采样和计数功能；

步骤5：将FPGA存储的数据输出至MCU进行处理；

步骤6：利用边沿拟合算法，对输出的数字量进行拟合，得到跳变沿的触发点处电压和时间的函数关系，从而计算出测量中的计数误差。

2.如权利要求1所述的一种高分辨率的时间间隔测量方法，其特征在于：步骤1-步骤2中，待测信号触发沿的跳变点位于信号上升沿或者下降沿的线性区。

3.如权利要求1所述的一种高分辨率的时间间隔测量方法，其特征在于：步骤3-步骤5中，先用FPGA的高速IO引脚接收ADC输出的数字量，将FPGA作为一个缓存装置对数据进行保存，然后再用速度相对低的MCU对数据进行处理。

4.如权利要求1所述的一种高分辨率的时间间隔测量方法，其特征在于：步骤1中，通过电容充放电实现对待测间隔触发跳变沿的边沿拓展，具体是通过RC高通滤波电路，利用单边的扩展来实现待测间隔触发跳变沿的拓展功能。

5.如权利要求1所述的一种高分辨率的时间间隔测量方法，其特征在于：步骤4中，利用高速ADC同时实现采样和计数功能；具体是使用A/D转换芯片直接对扩展后的信号进行采集，得到一系列与被测信号幅值对应的数字量，根据采集到的数据的特征将待测信号的触发边沿与高电平区分开，从而在触发边沿对数据进行拟合处理而在高电平段对数据进行计数。