CN100388267C - 基于参量模型的周期信号等效采样方法 - Google Patents

Abstract

一种基于参量模型的周期信号等效采样方法，目的是提出一种硬件简单的等效时间采样方法，既降低硬件设计难度，又缩短波形重建时间并使重建完善。技术方案是设计一个由模拟通道、触发电路、高速ADC、高速先入先出存储器FIFO、可程控时基电路、数字信号处理器DSP组成的等效采样硬件平台，该平台对模拟的带限周期信号进行三轮采样获得三组欠采样数据序列，对欠采样数据序列由运行在DSP中的基于参量模型的等效采样软件进行处理，估计出信号的真实参数，根据信号模型重构出信号波形。本发明采用可程控时基电路和DSP，在DSP中编入基于参量模型的等效时间采样软件，实现了对欠采样周期信号的频率检测和波形重构，简化了硬件设计，降低了成本。

Description

基于参量模型的周期信号等效采样方法

技术领域：

本发明涉及数据采集中周期信号在欠采样情况下通过参数估计重构波形的等效采样方法。

背景技术：

世界已进入数字化、信息化时代，数据采集技术作为连接模拟域和数字域的“桥梁”日益显出它的重要性。现实世界中的真实信号的频谱覆盖了很宽的频带，从较低频的机械信号到微波段的电磁信号。随着人类认识世界范围的扩展，更高的频段将被不断认识。由于计算机技术日新月异的发展，计算机已成为人类认识世界和改造世界的不可替代的工具。信息必须通过数据采集数字化后才能进入计算机进行处理。信号频段愈高，对采集的速度要求愈高。在已有的电子元器件的基础上，要提高采集速度，数据采集系统可以采用并行方法。但这种方法对速度的提高有限，且使硬件系统复杂，成本增加。因此，长期以来人们致力于寻找一种硬件系统简单成本较低的新方法，来实现对较高频段信号的数据采集。应运而生的等效采样方法就是一种来降低硬件成本的新的数据采集方法。

等效采样方法是指针对周期信号的时域重复的特点，在不同的时间段进行多次较低采样率的采样，然后将这些低采样率的样本复合成高采样率的数据样本，从而真实重构出原始信号波形的数据采集方法。

常规等效采样方法是指针对周期信号的时域重复的特点，在不同的时间段进行多次较低采样率的采样，然后以触发点为基点，根据每次采样的第一个采样点到每次采样的触发点之间的时间差将这些低采样率的数据序列拼合成高采样率的数据序列，从而真实重构出原始信号波形的数据采集方法。

常规等效采样方法分为时序等效时间采样方法和随机等效时间采样方法。

时序时间等效采样又分为步进、步退、差频方式。以步进方式为例来说明时序等效时间采样。采集周期信号时，每一次触发启动一轮采样，得到一组采样数据序列，这组数据序列对应信号一个周期内的一些点的幅度值。多次触发后进行多轮采样，在每次信号触发之后，利用相位延时不断累计变化的采样时钟进行采样。然后以触发点为时间基点，按每轮采样时钟相位延迟导致的每轮采样第一个采样点与触发点的时间差将多轮采样序列拼合到一个数据序列中，这组数据序列的等效的采样率高于各轮采样的采样率。该方法的关键是必须具备精确的定时电路，以确保每个触发点与触发后第一个采样点有准确的时间间隔。步退、差频方式也需要产生准确的定时或频差。因此，时序等效时间采样方法必须具备准确的模拟触发和精确的纳秒级定时电路。而且模拟触发的精确度，纳秒级定时电路的定时精度直接影响该方法重构波形的精度。

随机等效时间采样方法的原理是：采集周期信号时，系统工作在模数转换器ADC(Analog-to-Digital Converter)的最高采样频率，触发信号到来时，通过一个门检测电路获取从触发点到触发后ADC的第1个采样时钟的时间差，这个时间差表明触发点后的初始数据采样时刻。以这个时间差为起点，随后而来的每次采样，对应的时间位置构成了一个递增序列，这个序列的间隔由ADC的采样频率决定。因此完成一轮采样后可以得到一组数据。这组数据的位置由时间序列决定。经过多轮随机采样，得到多组采样数据序列，以触发点为基点，根据从触发点到触发后ADC的第1个采样时钟的时间差把多组采样数据序列组合，就可以重建信号波形。

随机等效时间采样与时序等效时间采样的不同点在于采集数据的提取并不是在触发事件之后发生，而是采集过程一直以系统的最高实时采样速率进行。在每次触发事件产生时，不仅触发后的第一个采样点与触发点的时间被准确记录下来，而且触发前的最后一个采样点与触发点的时间关系也能准确知道。因此这种采样方式可以完整获取触发点前后的完整波形。但这种方法信号的重建周期较长，不适应快速显示刷新的需要。在被测信号与采样时钟相关时会出现信号波形只能部分重建的问题。这种方法必须具备准确的模拟触发电路，必须具备精确的纳秒级时长检测电路。而且模拟触发的精确度，纳秒级时长检测电路的测时精度直接影响该方法重构波形的精度。

因此，目前常规的等效时间采样方法必须具备准确的模拟触发电路，必须具备精确的定时电路或时长检测电路。这些电路需要复杂的模拟电路来实现，导致电路调试难度增加，模拟电路抗干扰能力差，定时和测时精度很难保证，直接导致重构波形的精度下降。常规的等效时间采样方法还存在波形重建时间长甚至重建不完善的问题。

发明内容：

本发明所要解决的技术问题就是针对现有的常规的等效时间采样方法的不足，提出一种基于参量模型的周期信号等效时间采样方法，无需准确的模拟触发电路和精确的定时电路或时长检测电路，既降低硬件设计难度，又缩短波形重建时间并使重建完善。

技术方案是设计一个等效采样硬件平台，该平台对模拟的带限周期信号进行三轮采样获得三组欠采样数据序列，对欠采样数据序列由运行在DSP中的基于参量模型的等效采样软件进行处理，估计出信号的真实参数，根据信号模型直接重构出信号波形。

本发明的等效采样硬件平台由模拟通道、触发电路、高速ADC、高速先入先出存储器FIFO(First-In-First-Out)、可程控时基电路、数字信号处理器DSP组成。

被测的模拟带限周期信号通过模拟信号输入线输入到模拟通道的输入端，模拟通道的模拟输出端连接到ADC模拟输入端，ADC的并行数据输出口连接到FIFO的并行数据输入口，FIFO的数字输出口连接到DSP的并行数据接口。同时，被测的模拟带限周期信号通过模拟信号输入线连接到触发电路的模拟输入端。触发电路的数字输出端连接到DSP的外部中断输入端。DSP的两个输入输出IO(Input-Output)线连接到可程控时基电路的两个输入端，可程控时基电路的输出端连接到ADC的采样时钟输入端。DSP收到触发信号后发送时基控制信号到可程控时基电路，可程控时基电路产生采样时钟驱动ADC将模拟通道输出的模拟信号转换为数字信号输出到高速FIFO中缓存起来，待一轮采样结束后，DSP将从高速FIFO中得到的采样数据读入内存用基于参量模型的等效采样软件进行处理，重构出被测信号波形。

模拟通道由衰减电路和放大电路组成，它对输入的被测模拟带限周期信号进行调理，将模拟信号的幅度调节到ADC输入信号的信号范围内。模拟通道是一个高输入阻抗、低输出阻抗的系统，还具有提高信号驱动能力的作用。模拟通道的带宽根据被采样信号的带宽确定。

触发电路由高速模拟比较器组成，它接收模拟带限周期信号后产生触发信号发送到DSP。由于触发电路只是用来启动ADC采样输入信号，因此本发明对触发电路精确度要求不高。

高速ADC是通用的模数转换器，它对从模拟通道传来的模拟信号进行模数转换。高速ADC的输入模拟带宽与模拟通道的带宽相匹配，ADC的采样率大于等效采样硬件平台的奈奎斯特带宽的两倍。

高速FIFO对经高速ADC模数转换的高速数据流进行缓存。高速FIFO的输入接口速度与ADC输出的数据速率相匹配，输出接口速度与DSP输入的数据速率相匹配。高速FIFO消除高速ADC与DSP之间的接口速率的差异，保证高速采样数据流从ADC正确进入DSP处理。

可程控时基电路产生三个频率两两互质的采样时钟信号，驱动ADC进行采样。可程控时基电路由三个高精度晶体振荡器(简称晶振)、一个2-4译码器和三个三态门组成。

DSP的两个IO线连接到2-4译码器的输入线，2-4译码器的输出线中的三个分别连接到三个高精度晶体振荡器的使能端和三个三态门的使能端。三个高精度晶体振荡器的输出线分别连接到三个三态门的输入端，三个三态门的输出端连接在一起后连到ADC的采样时钟信号输入端。

DSP的两个IO信号发送到2-4译码器，经2-4译码器译码后输出，控制三个晶振工作使能和三个三态门的输出使能，使得在一个时刻只有一个高精度晶振工作产生时钟信号，并且只有该晶振的时钟输出端连接的一个三态门打开，输出该晶振的采样时钟信号。

按照基于参量模型的等效采样软件的要求，三个高精度晶振产生的时钟信号频率大于系统的实时采样率，并且是两两互质的。2-4译码器和三态门可以采用专用的译码器芯片和三态门芯片，也可以在复杂可编程逻辑器件CPLD(Complex Programing Logic Device)芯片中编程产生。

DSP控制可程控时基电路产生采样时钟，根据触发信号启动采样，然后从高速FIFO读入采样数据，由运行在DSP中的基于参量模型的等效采样软件对采样数据进行处理。DSP的数据接口速度要满足采样数据流的输入速率。DSP要具备外部中断源，接收触发信号。DSP的处理速度根据基于参量模型的等效时间采样算法的运算量和算法完成的时限要求确定；DSP必须有足够高的内部存储器或扩展外部存储器运行程序和存储采样数据，程序存储在外部程序存储器中，上电时外部程序存储器中的程序引导进入到DSP的内部存储器运行。

基于参量模型的等效采样软件由采样控制程序和基于参量模型的等效时间采样程序组成。

采样控制程序控制可程控时基电路产生采样时钟，在触发信号到来时启动一轮采样，该轮采样完成后读入采样数据。

采样控制程序的流程是：

1)对程序中用到的各个寄存器和变量进行初始化设置，并使能外部中断。

2)打开接收外部触发信号的外部中断。

3)程序中的开始采样标志为1则转到4)；开始采样标志为0则转到3)。

4)将程序中的采样标志清零。

5)程序通过DSP的IO口控制可程控时基电路产生采样时钟，ADC开始工作，一轮采样开始。同时，启动程序定时器。

6)通过查询程序定时，查询本轮采样是否完成。若本轮采样完成，转到7)；若本轮采样未完成，转到6)；

7)DSP从FIFO读入本轮采样数据放入DSP内部存储器。

8)若本轮采样是第三轮采样，转到9)；若本轮采样不是第三轮采样，转到2)；

9)调用基于参量模型的等效时间采样程序。

当外部触发信号到来时，外部中断响应，中断子程序运行。采样控制程序中的中断子程序流程为：

1)关闭外部中断。

2)开始采样标志置1。

三次触发获得三组采样数据后，调用基于参量模型的等效时间采样程序对三组采样数据进行处理。基于参量模型的等效时间采样程序的原理是：

因为实际测试时的信号带宽都是有限的，本发明建立带限连续周期信号的傅里叶(Fourier)级数模型为

$x\left(t\right)=\frac{A_0}{2}+\underset{k=1}{\overset{M}{\mathrm{\Σ}}}(A_k\cos \left(k{\mathrm{\Ω}}_{0}t\right)+B_k\sin \left(k{\mathrm{\Ω}}_{0}t\right))---\left(1\right)$

以采样间隔T_s采样后，带限离散周期信号的傅里叶级数模型为

$X\left(n\right)=\frac{A_0}{2}+\underset{k=1}{\overset{M}{\mathrm{\Σ}}}(A_k\cos \left(k{\mathrm{\Ω}}_{0}n{T}_s\right)+B_k\sin \left(k{\mathrm{\Ω}}_{0}n{T}_s\right))---\left(2\right)$

式(1)中Ω₀＝2πf₀，f₀是真实周期信号的基频，T_s＝1/F_s是采样周期，A_k是第k次余弦谐波分量的幅度，B_k是第k次正弦谐波分量的幅度。检测出这些参数就可以重构出周期信号，因此关键在于解决频率检测问题。

欠采样时周期信号的频率发生折叠和混叠，在奈奎斯特(Nyquist)带宽F_s/2内检测到的频率f是基频及其谐波折叠和混叠后的频率，真实的基频f₀为

$f_0=m{F}_s\±f,0\≤f\≤\frac{F_s}{2},0\≤f_0\≤F_h---\left(3\right)$

式(3)中F_h为被测信号的模拟带宽，F_s为信号的采样频率。

用三个两两互质的采样频率F_s1、F_s2、F_s3采样，得到混叠后的信号的频率f₁、f₂、f₃，于是有同余式组

$\left\{\begin{array}{c}{f}_0\&equiv;f_1\mathrm{mod}\left(F{s}_1\right)\\ f_0\&equiv;f_2\mathrm{mod}\left({\mathrm{Fs}}_2\right)\\ f_0\&equiv;f_3\mathrm{mod}\left({\mathrm{Fs}}_3\right)\end{array}\right.,0\&le;f_0\&le;F_h<\min \left\{\begin{array}{ccc}\frac{F_{s1}{F}_{s2}}{2},& \frac{F_{s2}{F}_{s3}}{2},& \frac{F_{s1}{F}_{s3}}{2}\end{array}\right\}---\left(4\right)$

根据孙子定理，可以解出f₀。在求出其它参数后，根据式(2)模型重构出波形。

用三个两两互质的采样频率三轮采样可以保证在其中一次采样出现奇异时，即

$F_s=\frac{{\mathrm{mf}}_0}{2}---\left(5\right)$

时，该同余方程组仍有解。这也解决了常规等效时间采样方法中采样时钟和被测信号相关时信号只能部分重建的问题。

因此，本发明采用三个两两互质的采样频率，进行三轮采样。

基于参量模型的等效时间采样程序的流程是：

1)将基于参量模型的等效时间采样程序中被处理数据地址指针指向第一轮采样数据在DSP内部存储器中的首地址。

2)对当前指针指向的一轮欠采样数据进行加窗处理；

3)对加窗后的数据做快速傅里叶变换(Fast Fourier Transform，即FFT)变换，得到欠采样信号频谱；

4)根据欠采样信号频谱计算出欠采样信号功率谱；

5)根据式(3)搜索可能的基频值；

6)若当前被处理数据地址指针指向的数据是第三轮采样数据，跳转到8)；否则，跳转到7)；

7)被处理数据地址指针指向下一轮采样数据在DSP内部存储器中的首地址，跳转到2)；

8)根据三轮欠采样数据的功率谱剔除三轮欠采样中无效的一组采样数据；

9)根据式(4)搜索出两轮有效采样数据判出的基频值中的相同值，就是真实的基频值；

10)用信号真实的基频值结合欠采样数据按照式(2)信号模型重构被测信号波形。

本发明对周期信号进行了三轮欠采样，采样率的数值两两互质，且它们的最小公倍数大于或等于需要达到的等效采样率。

采用本发明可以达到以下技术效果：

1.本发明采用可程控时基电路和DSP，在DSP中编入基于参量模型的等效采样软件，实现了对欠采样周期信号的频率检测和波形重构。

2.硬件平台不需要常规等效时间采样系统的高精度定时电路或时长检测电路，简化了硬件设计，降低了系统功耗，降低了硬件成本。

3.本发明硬件平台中触发电路对欠采样周期信号的频率检测的精度和波形重构的精度没有直接影响，降低了对触发电路的精度要求，进一步降低了硬件成本。

4.本发明用低转换速率的模数转换器对大于奈奎斯特(Nyquist)带宽的高频带限周期信号的进行采样，无失真重构出波形，解决了常规等效时间采样方法中采样时钟和被测信号相关时信号只能部分重建的问题。

5.本发明只进行三轮采样就能重构波形，大大缩短了波形重构时间。

本发明可以广泛应用到高速数据采集设备、军用便携测试设备、数字存储示波器、无线电侦察等领域中。

附图说明：

图1是常规时序等效时间采样原理示意图。

图2是常规随机等效时间采样原理示意图。

图3是常规随机等效时间采样硬件平台结构框图。

图4是本发明的等效采样硬件平台结构框图。

图5是本发明的可程控时基电路原理框图。

图6是本发明的采样控制程序流程图。

图7是基于参量模型的等效时间采样程序流程图。

具体实施方式：

图1是常规时序等效时间采样原理示意图。时序时间等效采样又分为步进、步退、差频方式。以步进方式为例来说明时序等效时间采样。采集周期信号时，每一次触发启动一轮采样，得到一组采样数据序列，这组数据序列对应信号一个周期内的一些点的幅度值。多次触发后进行多轮采样，在每次信号触发之后，利用相位延时不断累计变化的采样时钟进行采样。然后以触发点为时间基点，按每轮采样时钟相位延迟导致的与触发点的时间差t₁、t₂、t₃...将多轮采样序列拼合到一个数据序列中，这组数据序列的采样率高于各轮采样的采样率。该方法的关键是必须有精确的定时电路以确保每个触发点与触发后第一个采样点的有准确的时间间隔。步退、差频方式也需要产生准确的定时或频差。因此，时序等效时间采样方法必须具备准确的模拟触发和精确的纳秒级定时电路。而且模拟触发的精确度、纳秒级定时电路的定时精度直接影响该方法重构波形的精度。

图2是常规随机等效时间采样原理示意图。采集周期信号时，系统工作在ADC的最高采样频率，触发信号到来时，通过一个门检测电路获取从触发信号到触发后ADC的第1个采样时钟的时间差t₁、t₂、t₃...，这个时间差表明触发点后的初始数据采样时刻。以这个时间差为起点，随后而来的每次采样，对应的时间位置构成了一个递增序列，这个序列的间隔由ADC的采样频率决定。因此完成一轮采样后可以得到一组数据。这组数据的位置由时间序列决定。经过多轮随机采样，得到多组采样数据序列，以触发点为基点，根据从触发信号到触发后ADC的第1个采样时钟的时间差t₁、t₂、t₃...把多组采样数据序列组合，就可以重建信号波形。

图3是常规随机等效时间采样硬件平台结构框图。常规随机等效采样硬件平台由模拟通道、高精度触发电路、高速ADC、采样时钟、环形地址发生器、采样存储器、时长检测电路、微处理器组成。模拟信号输入线连接到模拟通道输入端，模拟通道的输出端连接到ADC的模拟输入端，ADC的并行数据输出接口连接到采样存储器的并行数据输入接口，采样存储器的并行数据输出接口连接到处理器的并行数据接口。采样时钟输出端连接到ADC的时钟信号输入端和时长检测电路的输入端。模拟信号的输入端连接到触发电路的输入端，触发电路的输出端连接到时长检测电路的输入端。时长检测电路的输出端连接到处理器的串行数据接口上。触发电路的输出端和位处理器的IO线连接到环形地址发生器电路的输入端。环形地址发生器电路的并行输出数据接口连接到采样存储器的地址线。微处理器有一个IO线连接到ADC使能端。

常规等效采样开始一轮采样时，微处理器的一个IO线发出控制信号到ADC使能端，启动ADC采样，ADC输出的采样数据发送到采样存储器；同时，微处理器的一个IO线发出控制信号到环形地址产生器，启动环形地址产生器对从ADC输入采样存储器的数据计数，地址按计数值递增。触发电路产生触发信号时，触发信号发送到环形地址产生器，环形地址产生器记下这个时刻的地址，同时启动环形地址产生器内部的采样定时器，当采样定时器时间到时，环形地址产生器停止地址递增，并且记下这个时刻的地址。触发电路产生触发信号时，触发信号还同时发送到时长检测电路，时长检测电路检测出触发信号与触发后第一个采样时钟的相位差，并将代表相位差的窄脉冲进行时长展宽，对展宽后的信号进行方波变换，然后进行计数，计数值通过串口输入到微处理器。微处理器从采样存储器读入采样数据和触发时刻对应的采样值地址。多轮采样后，微处理器用多轮采样数据结合从时长检测电路读入的时长信息，对多轮采样数据进行重组，重构信号波形。

时长检测电路由相位检测电路、时长展宽电路、方波变换电路、整形计数电路组成，相当复杂。而且模拟电路的抗干扰能力差，测量误差大。

高精度触发电路对精度要求很高，触发电路的精度直接影响时长检测精度，最终影响波形重构的精度。

图4是本发明的等效采样硬件平台结构框图。本发明的等效采样硬件平台由模拟通道、触发电路、高速ADC、高速先入先出存储器FIFO(First-In-First-Out)、可程控时基电路、数字信号处理器DSP组成。

模拟信号输入线连接到模拟通道的输入端，模拟通道的模拟输出端连接到ADC模拟输入端，ADC的并行数据输出口连接到FIFO的并行数据输入口，FIFO的数字输出口连接到DSP的并行数据接口。模拟信号输入线连接到触发电路的模拟输入端。触发电路的数字输出端连接到DSP的外部中断输入端。DSP的两个输入输出IO(Input-Output)线连接到可程控时基电路的两个输入端，可程控时基电路的输出端连接到ADC的采样时钟输入端。

被测的模拟带限周期信号经模拟通道进行调节后输出幅度在ADC输入范围的模拟信号。模拟带限周期信号经过触发电路后产生触发脉冲信号发送到DSP，DSP收到触发信号后发送时基控制信号到可程控时基电路，可程控时基电路产生采样时钟驱动ADC将模拟通道输出的模拟信号转换为数字信号输出到高速FIFO中缓存起来，待一轮采样结束后，DSP将从高速FIFO中得到的采样数据读入内存用基于参量模型的等效采样软件进行处理，重构出被测信号波形。

模拟通道是由衰减电路和放大电路组成它对输入的模拟信号进行调理，将模拟信号的幅度调节到ADC输入信号的信号范围内。模拟通道是一个高输入阻抗、低输出阻抗的系统，还具有提高信号驱动能力的作用。模拟通道的带宽根据被采样信号的带宽确定。

触发电路是高速模拟比较器组成，它从触发源提取触发信号，只是用来启动ADC采样输入信号，因此本发明对触发电路精确度要求不高。

高速ADC是通用的ADC，它对输入信号进行模数转换。高速ADC的输入模拟带宽与模拟通道的带宽相匹配，ADC的采样率大于等效采样硬件平台需要采样的实时采样信号的奈奎斯特带宽的两倍。

高速FIFO对高速ADC模数转换的高速数据流进行缓存。高速FIFO的输入接口速度与ADC输出的数据速率相匹配，高速FIFO的输出接口速度与DSP输入的数据速率相匹配。高速FIFO消除高速ADC与DSP之间的接口速率的差异，保证高速采样数据流从ADC正确进入DSP处理。

图5是本发明的可程控时基电路原理框图。可程控时基电路产生三个频率两两互质的采样时钟信号，驱动ADC进行采样。可程控时基电路由三个高精度晶体振荡器(晶振)、一个2-4译码器和三个三态门组成。

DSP的两个IO线连接到2-4译码器的输入线，2-4译码器的输出线中的三个分别连接到三个高精度晶体振荡器的使能端和三个三态门的使能端。三个高精度晶体振荡器的输出线分别连接到三个三态门的输入端，三个三态门的输出端连接在一起后连到ADC的采样时钟信号输入端。

DSP的两个IO信号发送到2-4译码器，经2-4译码器译码后输出，控制三个晶振工作使能和三个三态门的输出使能，使得在一个时刻只有一个高精度晶振工作产生时钟信号，并且只有该晶振的时钟输出端连接的一个三态门打开，输出该晶振的采样时钟信号。

按照基于参量模型的等效采样软件的要求，三个高精度晶振产生的时钟信号频率大于系统的实时采样率，并且是两两互质的。2-4译码器和三态门可以采用专用的译码器芯片和三态门芯片，也可以在复杂可编程逻辑器件CPLD芯片中编程产生。

图6是本发明的采样控制程序流程图。采样控制程序控制可程控时基电路产生采样时钟，在触发信号到来时启动一轮采样，该轮采样完成后读入采样数据。三次触发获得三组采样数据后，调用基于参量模型的等效时间采样算法程序对三组采样数据进行处理。

采样控制程序的流程是：

1)对程序中用到的各个寄存器和变量进行初始化设置，并使能外部中断。

2)打开接收外部触发信号的外部中断。

3)程序中的开始采样标志为1则转到4)；开始采样标志为0则转到3)。

4)将程序中的采样标志清零。

5)程序通过DSP的IO口控制可程控时基电路产生采样时钟，ADC开始工作，一轮采样开始。同时，启动程序定时器。

6)通过查询程序定时，查询本轮采样是否完成。若本轮采样完成，转到7)；若本轮采样未完成，转到6)；

7)DSP从FIFO读入本轮采样数据放入DSP内部存储器。

8)若本轮采样是第三轮采样，转到9)；若本轮采样不是第三轮采样，转到2)；

9)调用基于参量模型的等效时间采样程序。

当外部触发来信号到来时，外部中断响应，中断子程序运行。采样控制程序中的中断子程序流程为：

1)关闭外部中断。

2)开始采样标志置1。

图7基于参量模型的等效时间采样程序流程图。

基于参量模型的等效时间采样程序的流程是：

1)将基于参量模型的等效时间采样程序中被处理数据地址指针指向第一轮采样数据在DSP内部存储器中的首地址。

2)对当前指针指向的一轮欠采样数据进行加窗处理；

3)对加窗后的数据做快速傅里叶变换(Fast Fourier Transform，即FFT)变换，得到欠采样信号频谱；

4)根据欠采样信号频谱计算出欠采样信号功率谱；

5)根据式(3)搜索可能的基频值；

6)若当前被处理数据地址指针指向的数据是第三轮采样数据，跳转到8)；否则，跳转到7)；

7)被处理数据地址指针指向下一轮采样数据在DSP内部存储器中的首地址，跳转到2)；

8)根据三轮欠采样数据的功率谱剔除三轮欠采样中无效的一组采样数据；

9)根据式(4)搜索出两轮有效采样数据判出的基频值中的相同值，就是真实的基频值；

10)用信号真实的基频值结合欠采样数据按照式(2)信号模型重构被测信号波形。

本发明已运用到国防科技大学自行研制的手持数字存储示波器中。硬件平台选用TMS320VC5510 DSP采用两片AD公司的AD9283作为并行采样的ADC，可程控时基电路中的译码器和三态门采用CPLD MAX7128实现。该手持数字存储示波器模拟带宽200MHz，实时采样率200MSps，等效采样率可以达到5GSps。

Claims (4)

1.一种基于参量模型的周期信号等效采样方法，其特征在于设计一个由模拟通道、触发电路、高速ADC、高速先入先出存储器FIFO、可程控时基电路、数字信号处理器DSP组成的等效采样硬件平台，该平台对模拟的带限周期信号进行三轮采样获得三组欠采样数据序列，对欠采样数据序列由运行在DSP中的基于参量模型的等效采样软件进行处理，估计出信号的真实参数，根据信号模型直接重构出信号波形：

1.1等效采样硬件平台中各部件的连接方法是：被测的模拟带限周期信号通过模拟信号输入线输入到模拟通道的输入端，模拟通道的模拟输出端连接到ADC模拟输入端，被测的模拟带限周期信号经模拟通道进行调节后输出幅度在ADC输入范围的模拟信号；ADC的并行数据输出口连接到FIFO的并行数据输入口，FIFO的数字输出口连接到DSP的并行数据接口；同时，被测的模拟带限周期信号通过模拟信号输入线连接到触发电路的模拟输入端；触发电路的数字输出端连接到DSP的外部中断输入端；被测的模拟带限周期信号经过触发电路后产生触发脉冲信号发送到DSP；DSP的两个输入输出IO线连接到可程控时基电路的两个输入端，可程控时基电路的输出端连接到ADC的采样时钟输入端；DSP收到触发信号后发送时基控制信号到可程控时基电路，可程控时基电路产生采样时钟驱动ADC将模拟通道输出的模拟信号转换为数字信号输出到高速FIFO中缓存起来，待一轮采样结束后，DSP将从高速FIFO中得到的采样数据读入内存用基于参量模型的等效采样软件进行处理；

1.2基于参量模型的等效采样软件由采样控制程序和基于参量模型的等效时间采样程序组成，采样控制程序控制可程控时基电路产生采样时钟，在触发信号到来时启动一轮采样，该轮采样完成后读入采样数据；三次触发获得三组采样数据后，则由基于参量模型的等效时间采样程序对三组采样数据进行处理：

1.2.1采样控制程序的流程是：

1)对程序中用到的各个寄存器和变量进行初始化设置，并使能外部中断；

2)打开接收外部触发信号的外部中断；

3)程序中的开始采样标志为1则转到4)；开始采样标志为0则转到3)；

4)将程序中的采样标志清零；

5)程序通过DSP的IO口控制可程控时基电路产生采样时钟，ADC开始工作，一轮采样开始；同时，启动程序定时器；

6)通过查询程序定时，查询本轮采样是否完成，若本轮采样完成，转到7)；若本轮采样未完成，转到6)；

7)DSP从FIFO读入本轮采样数据放入DSP内部存储器；

8)若本轮采样是第三轮采样，转到9)；若本轮采样不是第三轮采样，转到2)；

9)调用基于参量模型的等效时间采样程序；

当外部触发信号到来时，外部中断响应，中断子程序运行，采样控制程序中的中断子程序流程为：

1)关闭外部中断；

2)开始采样标志置1；

1.2.2基于参量模型的等效时间采样程序的流程是：

1)将基于参量模型的等效时间采样程序中被处理数据地址指针指向第一轮采样数据在DSP内部存储器中的首地址；

2)对当前指针指向的一轮欠采样数据进行加窗处理；

3)对加窗后的数据做快速傅里叶变换变换，得到欠采样信号频谱；

4)根据欠采样信号频谱计算出欠采样信号功率谱；

5)根据f₀＝mF_s±f， $0\&le;f\&le;\frac{F_s}{2},$ 0≤f₀≤F_h搜索可能的基频值；其中F_h为被测信号的模拟带宽，F_s为信号的采样频率，f₀是真实周期信号的基频，f为f₀在奈奎斯特带宽F_s/2内检测到的频率；

6)若当前被处理数据地址指针指向的数据是第三轮采样数据，跳转到8)；否则，跳转到7)；

7)被处理数据地址指针指向下一轮采样数据在DSP内部存储器中的首地址，跳转到2)；

8)根据三轮欠采样数据的功率谱剔除三轮欠采样中无效的一组采样数据；

9)根据同余式组

$\left\{\begin{array}{c}{f}_0\&equiv;f_1\mathrm{mod}\left({\mathrm{Fs}}_1\right)\\ f_0\&equiv;f_2\mathrm{mod}\left({\mathrm{Fs}}_2\right)\\ f_0\&equiv;f_3\mathrm{mod}\left({\mathrm{Fs}}_3\right)\end{array}\right.,$ $0\&le;f_0\&le;F_h<\min \{\frac{F_{s1}{F}_{s2}}{2},\frac{F_{s2}{F}_{s3}}{2},\frac{F_{s1}{F}_{s3}}{2}\}$ 搜索出两轮有效采样数据判出的基频值中的相同值，就是真实的基频值；其中F_s1、F_s2、F_s3为三个两两互质的采样频率，f₁、f₂、f₃为混叠后的信号的频率，F_h为被测信号的模拟带宽，f₀是真实周期信号的基频；

10)用信号真实的基频值结合欠采样数据按照

$X\left(n\right)=\frac{A_0}{2}+\underset{k=1}{\overset{M}{\mathrm{\&Sigma;}}}(A_k\cos \left(k{\mathrm{\&Omega;}}_{0}n{T}_s\right)+B_k\sin \left(k{\mathrm{\&Omega;}}_{0}n{T}_s\right))$ 信号模型重构被测信号波形，其中Ω₀＝2πf₀，f₀是真实周期信号的基频，T_s＝1/F_s是采样周期，A_k是第k次余弦谐波分量的幅度，B_k是第k次正弦谐波分量的幅度。

2.如权利要求1所述的基于参量模型的周期信号等效采样方法，其特征在于：

2.1所述模拟通道由衰减电路和放大电路组成，它对输入的被测模拟带限周期信号进行调理，将模拟信号的幅度调节到ADC输入信号的信号范围内，且模拟通道是一个高输入阻抗、低输出阻抗的系统，还具有提高信号驱动能力的作用，模拟通道的带宽根据被采样信号的带宽确定；

2.2所述触发电路由高速模拟比较器组成，它接收模拟带限周期信号后产生触发信号发送到DSP；

2.3所述高速ADC是通用的模数转换器，它对从模拟通道传来的模拟信号进行模数转换，高速ADC的输入模拟带宽与模拟通道的带宽相匹配，ADC的采样率大于等效采样硬件平台的奈奎斯特带宽的两倍；

2.4所述高速FIFO对经高速ADC模数转换的高速数据流进行缓存，高速FIFO的输入接口速度与ADC输出的数据速率相匹配，输出接口速度与DSP输入的数据速率相匹配，高速FIFO消除高速ADC与DSP之间的接口速率的差异，保证高速采样数据流从ADC正确进入DSP处理；

2.5所述可程控时基电路产生三个频率两两互质的采样时钟信号，驱动ADC进行采样，它由三个高精度晶体振荡器即高精度晶振、一个2-4译码器和三个三态门组成：DSP的两个IO线连接到2-4译码器的输入线，2-4译码器的输出线中的三个分别连接到三个高精度晶体振荡器的使能端和三个三态门的使能端；三个高精度晶体振荡器的输出线分别连接到三个三态门的输入端，三个三态门的输出端连接在一起后连到ADC的采样时钟信号输入端；DSP的两个IO信号发送到2-4译码器，经2-4译码器译码后输出，控制三个晶振工作使能和三个三态门的输出使能，使得在一个时刻只有一个高精度晶振工作产生时钟信号，并且只有该晶振的时钟输出端连接的一个三态门打开，输出该晶振的采样时钟信号；

2.6所述DSP控制可程控时基电路产生采样时钟，根据触发信号启动采样，然后从高速FIFO读入采样数据，由运行在DSP中的基于参量模型的等效采样软件对采样数据进行处理。

3.如权利要求2所述的基于参量模型的周期信号等效采样方法，其特征在于所述三个高精度晶振产生的时钟信号频率大于系统的实时采样率，并且是两两互质的。

4.如权利要求1或2所述的基于参量模型的周期信号等效采样方法，其特征在于所述DSP的数据接口速度要满足采样数据流的输入速率，DSP要具备外部中断源，接收触发信号，DSP的处理速度根据基于参量模型的等效时间采样算法的运算量和算法完成的时限要求确定；DSP必须有足够高的内部存储器或扩展外部存储器运行程序和存储采样数据，程序存储在外部程序存储器中，上电时外部程序存储器中的程序引导进入到DSP的内部存储器运行。

Images