CN109642926A - 安全逻辑的自测试 - Google Patents

安全逻辑的自测试 Download PDF

Info

Publication number
CN109642926A
CN109642926A CN201780053277.2A CN201780053277A CN109642926A CN 109642926 A CN109642926 A CN 109642926A CN 201780053277 A CN201780053277 A CN 201780053277A CN 109642926 A CN109642926 A CN 109642926A
Authority
CN
China
Prior art keywords
place value
comparator
signal
logic
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780053277.2A
Other languages
English (en)
Other versions
CN109642926B (zh
Inventor
S·兰加查理
S·贾兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN109642926A publication Critical patent/CN109642926A/zh
Application granted granted Critical
Publication of CN109642926B publication Critical patent/CN109642926B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31901—Analysis of tester Performance; Tester characterization
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Road Signs Or Road Markings (AREA)

Abstract

在所描述的用于安全关键设备中的安全逻辑(100)的自测试逻辑的示例中，安全逻辑(100)包括耦合到安全关键设备中的主模块(300)和比较模块(302)的比较器逻辑，并且自测试逻辑被配置为测试比较器逻辑。自测试逻辑可以实现为单周期并行位反转方法、多周期串行位反转方法或单周期测试模式注入方法。

Description

安全逻辑的自测试
技术领域
本申请总体涉及安全关键设备，并且更具体地涉及安全关键设备中的安全逻辑的自测试。
背景技术
诸如汽车雷达系统和工业控制的安全关键系统可以实现为嵌入式系统。通常需要这种嵌入式系统的硬件(例如，一个或更多个片上系统(SOC)和/或微控制器(MCU))以及软件来满足功能安全要求，其包括具有内置自测试机制(即安全逻辑)，以识别硬件逻辑中的故障。此外，需要测试机制来识别安全逻辑中的故障。
发明内容
在所描述的示例中，一种装置包括：被测电路(CUT)，其被配置为生成信号对，其中，对于每个信号对，预期信号对中的第一信号与信号对中的第二信号相同；安全逻辑，其耦合到CUT以测试CUT，其中安全逻辑包括比较器，每个比较器耦合到相应的信号对，并且被配置为当相应的信号对的第一信号的第一信号位值和第二信号的相应的第二信号位值相同时输出第一位值，并且当第一信号位值和第二信号位值不同时输出第二位值，第二位值指示CUT中的故障；以及自测试逻辑，其耦合到安全逻辑以测试安全逻辑，其中自测试逻辑被配置为当自测试逻辑被启用时致使比较器中的至少一个比较器输出第二位值。
在所描述的一种用于耦合到被测电路(CUT)的安全逻辑的自测试的方法的示例中，该方法包括：致使安全逻辑中的多个比较器中的至少一个比较器输出第二位值，其中比较器中的每个比较器耦合到由CUT生成的多个信号对中的相应的信号对，并且被配置为当相应的信号对的第一信号的第一信号位值和相应的信号对的第二信号的相应的第二信号位值相同时输出第一位值，并且当第一信号位值和第二信号位值不同时输出第二位值，其中致使至少一个比较器由耦合到安全逻辑的自测试逻辑执行；以及在集中器中组合比较器的输出，其中由集中器输出的位值指示安全逻辑中是否存在故障。
附图说明
图1是包括单周期并行位反转自测试逻辑的实施例的示例安全逻辑的框图。
图2是包括多周期串行位反转自测试逻辑的实施例的示例安全逻辑的框图。
图3是耦合到图1的安全逻辑的锁步安全关键模块的框图。
图4是耦合到图2的安全逻辑的锁步安全关键模块的框图。
图5是耦合到图1的安全逻辑的奇偶校验逻辑的框图。
图6是示例频率调制连续波(FMCW)雷达系统的框图，在该雷达系统中可以使用图1和图2的自测试逻辑的实施例。
图7是包括在图6的FMCW雷达系统中的示例雷达片上系统(SOC)的框图。
图8是图7的雷达SOC的数字前端的抽取滤波器链的示例架构的框图。
图9和图10是用于安全逻辑的自测试的方法的流程图。
图11是包括自测试逻辑的示例安全逻辑的框图。
图12是用于安全逻辑的自测试的方法的流程图。
具体实施方式
在附图中，为了一致性，相同的元件由相同的附图标记表示。
如上所述，需要诸如片上系统(SOC)或微控制器(MCU)的嵌入式安全关键设备具有用以识别硬件逻辑中的故障的内置安全逻辑和用以识别安全逻辑本身的故障的内置测试机制。示例实施例提供某些类型的安全逻辑(例如锁步双模块比较器安全逻辑和奇偶校验比较安全逻辑)的内置自测试。在一些实施例中，自测试逻辑被实现为单周期并行位反转方法，其覆盖大约75％的安全逻辑。在该方法中，在单个周期中识别所覆盖的安全逻辑中的故障。在一些实施例中，自测试逻辑被实现为多周期串行位反转方法，其覆盖100％的安全逻辑。在这样的实施例中，测试时间基于输入位的数量线性增加，并且面积开销增加以实现用于实现串行位反转的移位寄存器。在一些实施例中，自测试逻辑被实现为单周期测试模式注入方法，其覆盖大约75％的安全逻辑。
图1是包括单周期并行位反转自测试逻辑的实施例的示例安全逻辑100的框图。安全逻辑100耦合到未具体示出的被测电路(CUT)。安全逻辑100包括N个比较器102、104、106、108，每个比较器具有两个输入和单个输出，该两个输入经耦合以接收来自CUT的相应的主信号和比较信号，该单个输出耦合到逻辑或(OR)树集中器110。比较器的数量N取决于针对CUT要测试的信号的数量。每个比较器102、104、106、108被配置为在单个时钟周期中比较相应的主信号和比较信号的对应位值，并输出指示主位和比较位是否相同的位值。更具体地，每个比较器102、104、106、108是异或(XOR)门，当两个输入位值不同时，其输出为一的位值，并且当两个输入位值相同时，其输出为零的位值。如果两个输入位值不同，则在CUT中已发生故障。
逻辑或树集中器110使用或门树将比较器102、104、106、108的多个输出位值组合成单个位值输出，即自测试错误指示符。在没有故障的情况下，预期比较器102、104、106、108的输出位值为零，并且预期逻辑或树集中器110的输出位值为零。
安全逻辑100还包括单周期并行位反转自测试逻辑，以用于测试安全逻辑100的故障。自测试逻辑包括逻辑与(AND)树集中器112和耦合到自测试启用线122的N个反相器114、116、118、120。N个反相器114、116、118、120中的每一个耦合在来自CUT的相应的比较信号和相应的比较器102、104、106、108的比较信号输入之间。自测试启用线122被启用以用于安全逻辑的自测试。反相器114、116、118、120中的每一个被配置为当自测试启用线122被启用时反转比较位值，即，如果比较位值为零，则将位值改变为一，并且如果比较位值为一，则将位值改变为零。此外，反相器114、116、118、120中的每一个被配置为当自测试启用线122未被启用时，在不改变位值的情况下将比较位值传递到相应的比较器102、104、106、108的比较信号输入。
比较器102、104、106、108的输出还耦合到逻辑与树集中器112。逻辑与树集中器112使用与门树将比较器102、104、106、108的多个输出位值组合成单个位值输出，即安全逻辑错误指示符。当自测试启用线122被激活时，在比较器没有故障的情况下，预期比较器102、104、106、108的输出位值为一，并且在最终反转之后，预期与树集中器112的输出位值为零。
图2是包括多周期串行位反转自测试逻辑的实施例的示例安全逻辑200的框图。安全逻辑200耦合到未具体示出的被测电路(CUT)。安全逻辑200包括N个比较器202、204、206、208，每个比较器具有两个输入和单个输出，该两个输入经耦合以接收来自CUT的相应的主信号和比较信号，该单个输出耦合到逻辑或(OR)树集中器210。比较器的数量N取决于针对CUT要测试的信号的数量。每个比较器202、204、206、208被配置为在单个时钟周期中比较相应的主信号和比较信号的对应位值，并输出指示主位值和比较位值是否相同的位值。更具体地，每个比较器202、204、206、208是异或(XOR)门，当两个输入位值不同时，其输出为一的位值，并且当两个输入位值相同时，其输出为零的位值。如果两个输入位值不同，则在CUT中已发生故障。
逻辑或树集中器210使用或门树将比较器202、204、206、208的多个输出位值组合成单个位值输出，即自测试错误指示符。在没有故障的情况下并且当安全逻辑的自测试未被启用时，预期比较器202、204、206、208的输出位值为0，并且预期逻辑或树集中器210的输出位值为零。
安全逻辑200还包括多周期串行位反转自测试逻辑，以用于测试安全逻辑200的故障。自测试逻辑包括耦合到移位寄存器212的相应的位输出的N个反相器214、216、218、220和耦合到移位寄存器212的自测试启用线222。N个反相器214、216、218、220中的每一个还耦合在来自CUT的相应的比较信号和相应的比较器202、204、206、208的比较信号输入之间。反相器214、216、218、220中的每一个被配置为当由移位寄存器212启用时反转比较位值，即，如果比较位值为零，则位值被改变为一，并且如果比较位值为一，则位值被改变为零。此外，反相器214、216、218、220中的每一个被配置为当自测试启用线220未被启用并且移位寄存器212未被激活时，在不改变值的情况下，将比较位值传递到相应的比较器202、204、206、208的比较信号输入。
自测试启用线220用于启动安全逻辑的自测试，自测试启用线220激活移位寄存器212。在被激活之后，移位寄存器212在随后的时钟周期中依次启用每个反相器，即，在每个时钟周期中仅反转一个比较位值。因为预期在每个自测时钟周期中仅一个比较器的输出为一，所以预期在每个自测试时钟周期期间逻辑或树集中器210的输出为一。如果比较器输出或者或树集中器210输出中的任何一个坚持为零，则或树集中器210的输出位值将为零，指示了安全逻辑中的故障。
图1和图2的自测试逻辑可以用于测试包括或树集中器的安全逻辑，例如用于锁步安全关键模块的安全逻辑和用于安全关键模块中的奇偶校验比较的安全逻辑。在锁步架构中，两个相同的硬件模块(可以称为主模块和锁步或比较模块)基于相同的输入执行相同的操作，并且在每个时钟周期检查相应的输出信号的一致性。模块的相应的输出之间的任何不一致指示其中一个模块中的故障。
图3是耦合到图1的安全逻辑100的锁步安全关键模块的框图，并且图4是耦合到图2的安全逻辑的锁步安全关键模块的框图。如上所述，安全逻辑100包括单周期并行位反转自测试逻辑，并且安全逻辑200包括多周期串行位反转自测试逻辑。主模块300和比较模块302的对应的输出信号耦合到安全逻辑100，并且主模块400和比较模块402的对应的输出信号耦合到安全逻辑200。主模块和比较模块可以是以锁步方式操作的任何复制的安全模块，例如双核处理器的核心或部署在安全关键应用中的雷达系统的复制模块。此外，要在主模块和比较模块之间进行比较的特定信号可以是与总体安全性相关的任何信号。
图5是耦合到图1的安全逻辑100的奇偶校验逻辑的框图。为简单起见，图5示出了安全逻辑100与两个组件(组合逻辑500和组合逻辑502)的奇偶校验逻辑的输出的耦合。根据该示例和图1的前面描述，具有奇偶校验逻辑的N个组件可以耦合到安全逻辑100。
每个组合逻辑500、502输出多个位，并且每个组合逻辑输出的位的数量可以不同。每个组合逻辑500、502的输出耦合到存储输出位的相应的寄存器504、506。此外，每个组合逻辑500、502的输出耦合到相应的奇偶校验异或逻辑512、514的输入，奇偶校验异或逻辑512、514被配置为执行输出位的逻辑异或以生成单个奇偶校验位。奇偶校验异或逻辑512、514的输出耦合到存储单个奇偶校验位的相应的奇偶校验数据触发器516、518。每个奇偶校验数据触发器516、518耦合到安全逻辑100中的相应的比较器的输入，即，每个奇偶校验数据触发器516、518将主信号提供到安全逻辑100中的相应的比较器。
寄存器504、506的输出耦合到相应的奇偶校验异或逻辑508、510的输入，奇偶校验异或逻辑508、510被配置为执行存储在相应的寄存器504、506中的位的逻辑异或以生成单个奇偶校验位。奇偶校验异或逻辑512、514的输出耦合到安全逻辑100中的相应的反相器，即，每个奇偶校验异或逻辑512、514将比较位提供到安全逻辑100中的相应的反相器。
在FMCW雷达系统的背景下，以下示例被配置用于汽车安全系统应用。示例实施例不限于FMCW雷达系统或汽车安全系统应用。FMCW雷达经由一个或更多个发射天线发射被称为啁啾(chirp)的射频(RF)频率斜坡。此外，可以以被称为帧的单位发射多个啁啾。发射的啁啾从雷达的视场(FOV)中的任何物体反射，并由一个或更多个接收天线接收。将每个接收天线的接收信号下变频为中频(IF)信号，并且然后进行数字化。在接收到整个帧的数字化数据之后，处理数据以检测FOV中的任何物体并识别检测到的物体的距离、速度和到达角度。
图6是示例FMCW雷达系统600的框图，在该示例FMCW雷达系统600中可以使用图1和图2的自测试逻辑的实施例。示例FMCW雷达系统600被配置用于交通工具并且包括雷达片上系统(SOC)602、处理单元604和网络接口606。参考图7描述了雷达SOC 602的示例架构。
雷达SOC 602经由高速串行接口耦合到处理单元604。如参考图7进一步描述的，雷达SOC 602包括生成多个数字中频(IF)信号(或者称为去啁啾(dechirped)信号、差拍信号或原始雷达信号)的功能，该信号经由高速串行接口被提供给处理单元604。
处理单元604包括执行雷达信号处理的功能，例如处理接收的雷达信号以确定任何检测到的物体的距离、速度和角度。处理单元604可以包括使用雷达数据的应用的处理吞吐量所需的任何合适的处理器或处理器的组合。例如，处理单元604可以包括数字信号处理器(DSP)、微控制器(MCU)、组合DSP和MCU处理两者或组合现场可编程门阵列(FPGA)和DSP两者的SOC。在一些实施例中，处理单元604可以是双核处理器，其中两个核心以锁步方式操作以用于安全目的。在这样的实施例中，双核可以耦合到图1或图2的安全逻辑，即，一个核心可以是主模块300、400，并且另一个核心可以是比较模块302、402。例如，来自耦合到安全逻辑100、200的双核的输出信号可以是数据、地址和控制信号。
处理单元604可以根据需要经由网络接口606将控制信息提供到交通工具中的一个或更多个电子控制单元。电子控制单元(ECU)是针对控制交通工具中的一个或更多个电气系统或子系统的交通工具中的任何嵌入式系统的通用术语。示例类型的ECU包括电子/发动机控制模块(ECM)、动力传动系控制模块(PCM)、变速器控制模块(TCM)、制动控制模块(BCM或EBCM)、中央控制模块(CCM)、中央定时模块(CTM)、通用电子模块(GEM)、车身控制模块(BCM)和悬架控制模块(SCM)。
网络接口606可以实现任何合适的协议，例如控制器局域网络(CAN)协议、FlexRay协议或以太网协议。
图7是示例雷达SOC 602的框图。雷达SOC 602可以包括用于发射FMCW信号的多个发射信道704和用于接收反射的发射信号的多个接收信道702。发射信道704是相同的并且包括用以放大发射信号的功率放大器705、707并且包括天线。接收信道包括合适的接收器和天线。此外，接收信道702中的每一个是相同的并且包括：低噪声放大器(LNA)706、708，其用于放大接收信号；混频器710、712，其用于将由SOC 602中的发射生成电路生成的信号与接收信号混频以生成模拟中频(IF)信号，中频(IF)信号(或者称为去啁啾信号、差拍信号或原始雷达信号)；基带带通滤波器714、716，其用于对模拟IF信号进行滤波；可变增益放大器715、717，其用于放大滤波的IF信号；以及模数转换器(ADC)718、720，其用于将模拟IF信号转换为数字IF信号。混频器710、712用作下变频器，其生成的输出信号的频率等于从低噪声放大器706、708和发射生成电路接收的输入的频率之间的差，接收的输入两者都是射频(RF)信号。接收信道的带通滤波器、VGA和ADC可以统称为基带链或基带滤波器链。此外，带通滤波器和VGA可以统称为IF放大器。
接收信道702经由ADC 718、720耦合到数字前端(DFE)组件722，以将数字IF信号提供到DFE 722。DFE 722包括对数字IF信号执行抽取滤波的功能以降低数据传送速率。DFE722还可以对数字IF信号执行其他操作，例如，接收信道中的非理想性(例如，RX间增益不平衡非理想性，RX间相位不平衡非理想性以及其他非理想性)的数字补偿。DFE 722耦合到高速串行接口(I/F)724，以将抽取的数字IF信号传送到处理单元606。如参考图8进一步描述的，DFE 722包括抽取滤波器链，并且包括耦合到安全逻辑的奇偶校验逻辑(如上文参考图5所述)以验证抽取滤波器链中的模块的安全功能。
串行外围接口(SPI)726提供用于与处理单元606通信的接口。例如，处理单元606可以使用SPI 726以将控制信息(例如啁啾的定时和频率、输出功率电平、监测功能的触发等)发送到控制模块728。
控制模块728包括控制雷达SOC 602的操作的功能。例如，控制模块728可以包括用于存储DFE 722的输出样本的缓冲器、用于计算缓冲器内容的频谱信息的FFT(快速傅立叶变换)引擎以及执行固件以控制雷达SOC 602的操作的MCU。
可编程定时引擎732包括从控制模块728接收雷达帧中的啁啾序列的啁啾参数值并且基于参数值生成控制帧中的啁啾的发射和接收的啁啾控制信号的功能。啁啾参数由雷达系统架构定义，并且示例可以包括指示启用哪些发射器的发射器启用参数、啁啾频率起始值、啁啾频率斜率、啁啾持续时间、发射信道何时应该发射以及何时应该收集DFE输出数字以用于进一步的雷达处理的指示符等。这些参数中的一个或更多个可以是可编程的。由定时引擎732输出的啁啾控制信号可以包括用于啁啾的期望瞬时频率(Frequency)、启用发射器的控制信号(TX Power On)、发射器极性控制信号(TX Polarity)、指示ADC的输出有效的控制信号(ADC Output Valid)、频率合成器控制信号(SYNTH Control)、发射器控制信号(TX Control)、软件中断等。
在一些实施例中，出于安全目的而复制定时引擎732，并且两个定时引擎以锁步方式操作。在这样的实施例中，两个定时引擎可以耦合到图1或图2的安全逻辑，即，一个定时引擎可以是主模块300、400，并且另一个定时引擎可以是比较模块302、402。例如，来自耦合到安全逻辑100、200的两个定时引擎的输出信号可以是上面描述的啁啾控制信号。
射频合成器(SYNTH)730包括基于来自定时引擎732的啁啾控制信号生成用于发射的FMCW信号的功能。在一些实施例中，SYNTH 730包括具有压控振荡器(VCO)的锁相环(PLL)。
时钟倍频器770将发射信号(LO信号)的频率增加到混频器710、712的LO频率。清除(clean-up)PLL(锁相环)734操作以将外部低频参考时钟(未示出)的信号的频率增加到SYNTH 730的频率，并从时钟信号中滤除参考时钟相位噪声。
时钟倍频器770、合成器730、定时引擎732和清除PLL 734是发射生成电路的示例。发射生成电路生成射频(RF)信号以经由时钟倍频器作为发射信道的输入和接收信道中的混频器的输入。发射生成电路的输出可以称为LO(本地振荡器)信号或FMCW信号。
图8是图7的DFE 722的抽取滤波器链的示例架构的框图。如上所述，DFE 722对从接收信道702的ADC接收的数字IF信号执行抽取滤波。所描绘的抽取滤波器链包括在ADC和可变速率重采样器之间串联耦合的以下抽取滤波器模块：辛格(Sinc)滤波器；滤波器A1，其被配置为将辛格滤波器的输出二中取一；滤波器A2，其被配置为将滤波器A1的输出二中取一；滤波器A3，其被配置为将滤波器A2的输出二中取一；滤波器A8，其被配置为将滤波器A3的输出二中取一；滤波器A5，其被配置为将滤波器A8的输出二中取一；以及滤波器A6，其被配置为将滤波器A5的输出二中取一。
DC校正模块被配置为从滤波器A1的输出减去DC值。IQ失配校正模块被配置为校正DC校正模块的输出中的I(同相)和Q(正交)信道之间的幅度和相位的任何不平衡。可变速率重采样器被配置为修改滤波器A6的输出的采样速率。
尽管未在图8中具体示出，但是寄存器耦合在链中的每个模块之间，使得模块的输出在一个时钟周期存储在寄存器中，并且链中的下一个模块耦合到寄存器以在下一个时钟周期从寄存器读取。也可以存在用于存储内部值的寄存器。出于安全目的，DFE 722的抽取滤波器链的每个模块的输出和寄存器的输出可以耦合到如参考图5所述的奇偶校验逻辑，奇偶校验逻辑耦合到安全逻辑。因此，抽取滤波器链的每个模块可以是如图5所示的组合逻辑。
图9是用于如参考图1所述的安全逻辑的自测试的方法的流程图。参考图9和图1两者描述该方法。最初，经由自测试启用线122启用900自测试逻辑。如参考图1所述，启用自测试逻辑致使在单个时钟周期中来自CUT的比较位值的反转。在相同时钟周期中在安全逻辑中的相应的比较器102、104、106、108处接收902来自CUT的主位值和反转的比较位值。在相应的比较器102、104、106、108中比较904对应的主位值和反转的比较位值，并且每个比较器在相同时钟周期中输出指示比较的结果的输出位值。在比较器没有故障的情况下，预期比较器的输出位值为一。在相同的时钟周期中在与树集中器112中组合906输出位值，以生成指示安全逻辑中是否存在故障的输出位值。
图10是用于如参考图2所述的安全逻辑的自测试的方法的流程图。参考图10和图2两者描述该方法。最初，经由自测试启用线222启用1000自测试逻辑。如参考图2所述，启用自测试逻辑激活移位寄存器，该移位寄存器在连续的时钟周期中启用每个反相器214、216、218、220。因此，在一个时钟周期中，启用1002耦合到比较器的比较信号的反相器以反转比较位。在相同时钟周期中在安全逻辑中的相应的比较器202、204、206、208处接收1004来自CUT的主位值和包括反转的比较位值的比较位值。在相同的时钟周期中在或树集中器210中组合1008输出位值，以生成指示安全逻辑中是否存在故障的输出位值。在随后的时钟周期中重复1010步骤1002到1008，直到所有反相器都已经被启用。
图11是包括单周期测试模式注入自测试逻辑的实施例的示例安全逻辑1100的框图。安全逻辑1100耦合到未具体示出的被测电路(CUT)。CUT可以是锁步安全关键模块或奇偶校验逻辑。安全逻辑1100包括N个比较器1102、1104、1106、1108，每个比较器具有两个输入和单个输出，该两个输入经耦合以接收来自CUT的相应的主信号和比较信号，该单个输出耦合到逻辑或(OR)树集中器1110。比较器的数量N取决于针对CUT要测试的信号的数量。每个比较器1102、1104、1106、1108被配置为在单个时钟周期中比较相应的主信号和比较信号的对应位值，并输出指示主位值和比较位值是否相同的位值。更具体地，每个比较器1102、1104、1106、1108是异或(XOR)门，当两个输入位值不同时，其输出为一的位值，并且当两个输入位值相同时，其输出为零的位值。如果两个输入位值不同，则在CUT中已发生故障。
逻辑或树集中器1110使用或门树将比较器1102、1104、1106、1108的多个输出位值组合成单个位值输出，即自测试错误指示符。在没有故障的情况下，预期比较器1102、1104、1106、1108的输出位值为零，并且预期逻辑或树集中器1110的输出位值为零。
安全逻辑1100还包括单周期测试模式注入自测试逻辑，以用于测试安全逻辑1100的故障。自测试逻辑包括逻辑与树集中器1112、耦合到自测试启用线1122的N对多路复用器(mux)1113、1114、1115、1116、1117、1118、1119、1120，以及测试模式生成器1124。
在每个mux对中，一个mux 1113、1115、1117、1119耦合在来自CUT的相应的主信号和相应的比较器1102、1104、1106、1108的主信号输入之间，并且另一个mux 1114，1116、1118、1120耦合在来自CUT的相应的比较信号和相应的比较器1102、1104、1106、1108的比较信号输入之间。此外，在每个mux对中，一个mux 1113、1115、1117、1119的输入耦合到数据模式生成器1124的主模式输出，并且另一个mux 1114、1116、1118、1120的输入耦合到数据模式生成器1124的比较模式输出。测试模式生成器1124被配置为生成主测试模式和比较测试模式，使得提供给每个比较mux 1114、1116、1118、1120的每个比较测试模式位是提供给每个主mux 1113、1115、1117、1119的主测试模式位的反转值。
如示例mux 1126中所示，每个mux具有三个输入A、B、S和耦合到相应的比较器的输入的单个输出Y。输入S耦合到自测试启用线1122，输入A经耦合以从CUT接收比较信号或主信号，并且输入B经耦合以从数据模式生成器1124接收比较模式输入或主模式输入。如果S＝0(未启用自测试逻辑)，则每个mux操作使得Y＝A，并且如果S＝1(启用自测试逻辑)，则Y＝B。
比较器1102、1104、1106、1108的输出还耦合到逻辑与树集中器1112。逻辑与树集中器1112使用与门树将比较器1102、1104、1106、1108的多个输出位值组合成单个位值输出，即安全逻辑错误指示符。当自测试启用线1122被激活时，在比较器没有故障的情况下，预期比较器1102、1104、1106、1108的输出为一，并且在最终反转之后，预期与树集中器1112的输出为零。
图12是用于如参考图11所述的安全逻辑的自测试的方法的流程图。参考图11和图12两者描述该方法。最初，经由自测试启用线1122启用1200自测试逻辑。如参考图11所述，启用自测试逻辑致使主测试模式和比较测试模式在单个时钟周期中输入到比较器1102、1104、1106、1108。在相同时钟周期中在安全逻辑中的相应的比较器1102、1104、1106、1108处接收1202主测试模式位值和比较测试模式位值。在相应的比较器1102、1104、1106、1108中比较1204对应的主测试模式位值和比较测试模式位值，并且每个比较器在相同时钟周期中输出指示比较的结果的输出位值。在比较器没有故障的情况下，预期比较器的输出位值为一。在相同的时钟周期中在与树集中器1112中组合1206输出位值，以生成指示安全逻辑中是否存在故障的输出位值。
其他实施例
本文已经在交通工具中的嵌入式雷达系统的背景下描述了示例实施例，但是实施例可能用于嵌入式雷达系统的其他应用，例如监视和安全应用、在工厂或仓库中操纵机器人，以及工业流体感测。而且，实施例可能用于除雷达系统之外的系统。
本文已经描述了其中反相器经耦合以接收比较信号的示例实施例，但是其中反相器经耦合以接收主信号的实施例也是可能的。
本文已经描述了其中逻辑或树集中器和逻辑与树集中器用于组合多个比较器的输出位值以生成指示故障是否已经发生的单个位值的示例实施例，但是其中集中器采用功能等效的逻辑(例如使用NAND(与非)门、NOR(或非)门等)实现的实施例也是可能的。
本文已经描述了其中逻辑与树集中器的输出位值被反转的示例实施例，但是其中输出位值未被反转的实施例也是可能的。此外，本文已经描述了其中比较器被实现为异或门的示例实施例，但是其中以功能等效逻辑实现比较器的实施例也是可能的。
本文已经描述了其中多路复用器用于在来自主测试模式和比较测试模式的位值之间进行选择以及在来自主信号和比较信号的位值之间进行选择的示例实施例，但是其中使用功能等效的信号选择逻辑的实施例也是可能的。此外，其中测试模式是单个测试模式的实施例也是可能的。
本文已经描述了其中处理单元在雷达SOC的外部的示例实施例，但是其中处理单元包括在雷达SOC中的实施例也是可能的。此外，本文已经描述了其中奇偶校验逻辑耦合到图1的安全逻辑的示例实施例，但是其中奇偶校验逻辑耦合到图2或图3的安全逻辑的实施例也是可能的。
本文已经描述了其中锁步安全关键模块耦合到图1和图2的安全逻辑的示例实施例，但是其中锁步安全关键模块耦合到图3的安全逻辑的实施例也是可能的。此外，本文已经参考FMCW雷达系统描述了示例实施例，但是示例实施例不限于FMCW雷达系统。
在本说明书中，术语“耦合”及其派生词意指间接、直接、光学和/或无线电连接。因此，例如，如果第一设备耦合到第二设备，则该连接可以通过直接电连接、通过经由其他设备和连接的间接电连接、通过光学电连接和/或通过无线电连接。
在权利要求的范围内，在所描述的实施例中的修改是可能的，并且其他实施例也是可能的。

Claims (20)

1.一种装置，包括：
被测电路即CUT，其被配置为生成多个信号对，其中，对于每个信号对，预期所述信号对中的第一信号与所述信号对中的第二信号相同；
安全逻辑，其耦合到所述CUT以测试所述CUT，其中所述安全逻辑包括多个比较器，每个比较器耦合到相应的信号对，并且每个比较器被配置为当所述相应的信号对的所述第一信号的第一信号位值和所述第二信号的相应的第二信号位值相同时输出第一位值，并且当所述第一信号位值和所述第二信号位值不同时输出第二位值，所述第二位值指示所述CUT中的故障；以及
自测试逻辑，其耦合到所述安全逻辑以测试所述安全逻辑，其中所述自测试逻辑被配置为当所述自测试逻辑被启用时致使所述多个比较器中的至少一个比较器输出所述第二位值。
2.根据权利要求1所述的装置，其中所述自测试逻辑包括：
多个反相器，其中每个反相器耦合在所述CUT和所述多个比较器中的相应的比较器之间以接收耦合到所述相应的比较器的所述信号对的所述第一信号和所述第二信号中的一个信号，并且每个反相器被配置为当被启用时反转所述一个信号的信号位值以致使所述相应的比较器输出所述第二位值。
3.根据权利要求2所述的装置，其中：
所述安全逻辑包括耦合到所述多个比较器的输出的集中器，其中所述集中器被配置为组合所述多个比较器的输出位值，使得当所述输出位值全部是所述第一位值时，由所述集中器输出所述第一位值，并且当所述输出位值中的至少一个是所述第二位值时，输出所述第二位值；并且
所述自测试逻辑包括耦合到所述多个反相器的移位寄存器，所述移位寄存器被配置为当所述自测试逻辑被启用时依次启用每个反相器，其中在时钟周期中启用一个反相器以致使耦合到所述一个反相器的所述比较器输出所述第二位值，
其中由所述集中器输出所述第一位值指示所述安全逻辑中的故障。
4.根据权利要求2所述的装置，其中所述自测试逻辑包括：
自测试启用线，其耦合到所述多个反相器，所述自测试启用线被配置为在单个时钟周期中启用所有所述反相器；以及
集中器，其耦合到所述多个比较器的输出，其中所述集中器被配置为组合所述多个比较器的输出位值，使得当所述输出位值全部是所述第二位值时，由所述集中器输出所述第一位值，并且当所述输出位值中的至少一个是所述第一位值时，输出所述第二位值，
其中，由所述集中器输出所述第二位值指示所述安全逻辑中的故障。
5.根据权利要求4所述的装置，其中所述集中器的所述输出被反转。
6.根据权利要求1所述的装置，其中所述自测试逻辑包括：
测试模式生成器，其被配置为生成测试模式，所述测试模式包括用于每个比较器的一对输入位值，其中对于每对输入位值，一个输入位值是所述第一位值，并且另一输入位值是所述第二位值；
信号选择逻辑，其耦合在所述CUT和所述多个比较器之间以接收所述信号对，并且所述信号选择逻辑耦合到所述测试模式生成器以接收所述测试模式，所述信号选择电路被配置为当所述自测试逻辑未被启用时将每个信号对发送到所述相应的比较器，并且当所述自测试逻辑被启用时，将所述测试模式的相应的一对输入位值发送到所述多个比较器中的每个比较器；以及
集中器，其耦合到所述多个比较器的输出，其中所述集中器被配置为组合所述多个比较器的输出位值，使得当所述输出位值全部是所述第二位值时，由所述集中器输出所述第一位值，并且当所述输出位值中的至少一个是所述第一位值时，输出所述第二位值；
其中，由所述集中器输出所述第二位值指示所述安全逻辑中的故障。
7.根据权利要求1所述的装置，其中所述CUT包括双锁步安全关键模块。
8.根据权利要求7所述的装置，其中所述双锁步安全关键模块是雷达系统中的复制定时引擎。
9.根据权利要求1所述的装置，其中所述CUT包括多个组合逻辑，其中耦合到每个组合逻辑的奇偶校验逻辑生成所述多个信号对中的相应的信号对。
10.根据权利要求9所述的装置，其中所述多个组合逻辑包括雷达系统的抽取滤波器链。
11.一种用于耦合到被测电路即CUT的安全逻辑的自测试的方法，所述方法包括：
致使所述安全逻辑中的多个比较器中的至少一个比较器输出第二位值，其中所述多个比较器中的每个比较器耦合到由所述CUT生成的多个信号对中的相应的信号对，并且所述多个比较器中的每个比较器被配置为当所述相应的信号对的第一信号的第一信号位值和所述相应的信号对的第二信号的相应的第二信号位值相同时输出第一位值，并且当所述第一信号位值和所述第二信号位值不同时输出所述第二位值，其中致使至少一个比较器由耦合到所述安全逻辑的自测试逻辑执行；以及
在集中器中组合所述多个比较器的输出，其中由所述集中器输出的位值指示所述安全逻辑中是否存在故障。
12.根据权利要求11所述的方法，其中致使至少一个比较器还包括反转所述第一信号位值和所述相应的第二信号位值中的一个。
13.根据权利要求12所述的方法，其中所述集中器位于所述安全逻辑中，并且所述集中器被配置为组合所述多个比较器的输出位值，使得当所述输出位值全部是所述第一位值时，由所述集中器输出所述第一位值，并且当所述输出位值中的至少一个是所述第二位值时，输出所述第二位值，其中当启用所述自测试逻辑时，由所述集中器输出所述第一位值指示所述安全逻辑中的故障。
14.根据权利要求13所述的方法，其中致使至少一个比较器还包括致使所述多个比较器中的一个比较器在一个时钟周期中输出所述第二位值，并且致使所述多个比较器中的另一个比较器在随后的时钟周期中输出所述第二位值。
15.根据权利要求12所述的方法，其中致使至少一个比较器还包括致使所有所述比较器在单个时钟周期中输出所述第二位值，并且其中所述集中器位于所述自测试逻辑中，并且所述集中器被配置为组合所述多个比较器的输出位值，使得当所述输出位值全部是所述第二位值时，由所述集中器输出所述第一位值，并且当所述输出位值中的至少一个是所述第一位值时，输出所述第二位值，其中由所述集中器输出所述第二位值指示所述安全逻辑中的故障。
16.根据权利要求11所述的方法，其中致使至少一个比较器还包括在单个时钟周期中将来自测试模式的相应的两个测试位值发送到所述多个比较器中的每个比较器，其中所述相应的两个测试位值中的一个测试位值是所述第一位值，并且另一个测试位值是所述第二位值，并且其中所述集中器位于所述自测试逻辑中，并且所述集中器被配置为组合所述多个比较器的输出位值，使得当所述输出位值全部是所述第二位值时，由所述集中器输出所述第一位值，并且当所述输出位值中的至少一个是所述第一位值时，输出所述第二位值，其中由所述集中器输出所述第二位值指示所述安全逻辑中的故障。
17.根据权利要求11所述的方法，其中所述CUT包括双锁步安全关键模块。
18.根据权利要求17所述的方法，其中所述双锁步安全关键模块是雷达系统中的复制定时引擎。
19.根据权利要求11所述的方法，其中所述CUT包括多个组合逻辑，其中耦合到每个组合逻辑的奇偶校验逻辑生成所述多个信号对中的相应的信号对。
20.根据权利要求19所述的方法，其中所述多个组合逻辑位于雷达系统的抽取滤波器链中。
CN201780053277.2A 2016-09-01 2017-08-31 安全逻辑的自测试 Active CN109642926B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/255,044 US9964597B2 (en) 2016-09-01 2016-09-01 Self test for safety logic
US15/255,044 2016-09-01
PCT/US2017/049720 WO2018045227A1 (en) 2016-09-01 2017-08-31 Self test for safety logic

Publications (2)

Publication Number Publication Date
CN109642926A true CN109642926A (zh) 2019-04-16
CN109642926B CN109642926B (zh) 2021-06-08

Family

ID=61242285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780053277.2A Active CN109642926B (zh) 2016-09-01 2017-08-31 安全逻辑的自测试

Country Status (6)

Country Link
US (3) US9964597B2 (zh)
EP (2) EP3507611B1 (zh)
JP (2) JP7070862B2 (zh)
KR (2) KR102423050B1 (zh)
CN (1) CN109642926B (zh)
WO (1) WO2018045227A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3428665B1 (en) * 2017-07-11 2020-03-25 Nxp B.V. Fault detection in registers
DE102017123615B4 (de) * 2017-10-11 2022-11-24 Bachmann Gmbh Konfigurierbares Sicherheitsmodul zur Erfassung digitaler oder analoger Eingangs- oder Ausgangssignale
US10977109B2 (en) 2018-08-07 2021-04-13 Samsung Electronics Co., Ltd. Apparatus including safety logic
US10985765B2 (en) 2018-08-07 2021-04-20 Samsung Electronics Co., Ltd. Apparatus including safety logic
US10831628B2 (en) 2018-12-12 2020-11-10 Intel Corporation Hardware lockstep checking within a fault detection interval in a system on chip
US10866280B2 (en) 2019-04-01 2020-12-15 Texas Instruments Incorporated Scan chain self-testing of lockstep cores on reset
US11550684B2 (en) 2021-04-19 2023-01-10 Nxp B.V. Testing of lockstep architecture in system-on-chips
US20230064438A1 (en) * 2021-08-30 2023-03-02 Stmicroelectronics S.R.L. On-chip checker for on-chip safety area

Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3976940A (en) * 1975-02-25 1976-08-24 Fairchild Camera And Instrument Corporation Testing circuit
US4271515A (en) * 1979-03-23 1981-06-02 John Fluke Mfg. Co., Inc. Universal analog and digital tester
US4635259A (en) * 1983-08-01 1987-01-06 Fairchild Semiconductor Corporation Method and apparatus for monitoring response signals during automated testing of electronic circuits
US4637020A (en) * 1983-08-01 1987-01-13 Fairchild Semiconductor Corporation Method and apparatus for monitoring automated testing of electronic circuits
US4658400A (en) * 1984-06-07 1987-04-14 Trilogy Computer Development Partners, Ltd. WSI tester
US20030056134A1 (en) * 2000-01-31 2003-03-20 Ruban Kanapathippillai Method and apparatus for power reduction in a digital signal processor integrated circuit
US20040088621A1 (en) * 2002-05-22 2004-05-06 Fujitsu Limited Built-in self-test circuit
US20070182402A1 (en) * 2004-02-19 2007-08-09 Advantest Corporation Skew adjusting method, skew adjusting apparatus, and test apparatus
US20080012576A1 (en) * 2006-07-12 2008-01-17 Advantest Corporation Test apparatus, adjustment method and recording medium
US20080201559A1 (en) * 2007-02-19 2008-08-21 Vdo Automotive Ag Switching Device and Corresponding Method for Activating a Load
US20090022000A1 (en) * 2007-07-17 2009-01-22 Nec Electronics Corportion Semiconductor storage device and test method therefor
CN101901176A (zh) * 2010-07-22 2010-12-01 北京交通大学 冗余时钟系统
US20120169361A1 (en) * 2010-12-30 2012-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Built in self test for transceiver
US20130019130A1 (en) * 2011-07-15 2013-01-17 Synopsys Inc. Testing electronic memories based on fault and test algorithm periodicity
CN103855682A (zh) * 2013-03-25 2014-06-11 刘圣平 防故障失效的控制电路芯片及安全漏电保护器
US20140232422A1 (en) * 2011-01-20 2014-08-21 Texas Instruments Incorporated Built-in self-test methods, circuits and apparatus for concurrent test of rf modules with a dynamically configurable test structure
US20150143181A1 (en) * 2010-12-23 2015-05-21 Texas Instruments Incorporated Dual endianess and other configuration safety in lock step dual-core system, and other circuits, processes and systems
CN105453360A (zh) * 2013-07-31 2016-03-30 德克萨斯仪器股份有限公司 用于控制通过通信电缆传输电力的方法和系统
US20160187462A1 (en) * 2014-12-30 2016-06-30 Texas Instruments Incorporated Multiple Chirp Generation in a Radar System

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3988670A (en) * 1975-04-15 1976-10-26 The United States Of America As Represented By The Secretary Of The Navy Automatic testing of digital logic systems
US4554661A (en) * 1983-10-31 1985-11-19 Burroughs Corporation Generalized fault reporting system
US4620302A (en) * 1984-01-06 1986-10-28 Burroughs Corporation Programmable digital signal testing system
NL8900549A (nl) * 1989-03-07 1990-10-01 Philips Nv Vergelijkschakeling bevattende een maskeermechanisme voor transiente verschillen, vergelijkschakelingssysteem, en verwerkingsinrichting bevattende zulke vergelijkschakelingen.
US5425035A (en) * 1992-09-11 1995-06-13 Motorola, Inc. Enhanced data analyzer for use in bist circuitry
US5732209A (en) * 1995-11-29 1998-03-24 Exponential Technology, Inc. Self-testing multi-processor die with internal compare points
JPH09288150A (ja) * 1996-04-24 1997-11-04 Hitachi Ltd 誤り検出方法，論理回路およびフォールトトレラントシステム
US6081484A (en) * 1997-10-14 2000-06-27 Schlumberger Technologies, Inc. Measuring signals in a tester system
KR19990047439A (ko) * 1997-12-04 1999-07-05 윤종용 혼합 디바이스에서 효율적으로 디지탈 블록을 테스트하기 위한인터페이스 회로
US6363129B1 (en) * 1998-11-09 2002-03-26 Broadcom Corporation Timing recovery system for a multi-pair gigabit transceiver
US6282682B1 (en) * 1999-02-05 2001-08-28 Teradyne, Inc. Automatic test equipment using sigma delta modulation to create reference levels
US7350108B1 (en) * 1999-09-10 2008-03-25 International Business Machines Corporation Test system for integrated circuits
US6985547B2 (en) * 1999-09-27 2006-01-10 The Board Of Governors For Higher Education, State Of Rhode Island And Providence Plantations System and method of digital system performance enhancement
JP3537087B2 (ja) * 2000-09-29 2004-06-14 Ｎｅｃエレクトロニクス株式会社 半導体装置及び半導体装置の検査方法
JP4863547B2 (ja) * 2000-12-27 2012-01-25 ルネサスエレクトロニクス株式会社 Ｂｉｓｔ回路内蔵半導体集積回路装置
US20020194565A1 (en) * 2001-06-18 2002-12-19 Karim Arabi Simultaneous built-in self-testing of multiple identical blocks of integrated circuitry
JP4249019B2 (ja) * 2001-09-20 2009-04-02 エヌエックスピー ビー ヴィ 電子デバイス
JP2003098225A (ja) * 2001-09-25 2003-04-03 Toshiba Corp 半導体集積回路
US7308621B2 (en) * 2002-04-30 2007-12-11 International Business Machines Corporation Testing of ECC memories
KR100518573B1 (ko) * 2003-05-15 2005-10-04 삼성전자주식회사 신호 검출 회로 및 신호 검출 방법
US7134061B2 (en) * 2003-09-08 2006-11-07 Texas Instruments Incorporated At-speed ATPG testing and apparatus for SoC designs having multiple clock domain using a VLCT test platform
US20050066226A1 (en) * 2003-09-23 2005-03-24 Adams R. Dean Redundant memory self-test
US7213186B2 (en) * 2004-01-12 2007-05-01 Taiwan Semiconductor Manufacturing Company Memory built-in self test circuit with full error mapping capability
US8255700B2 (en) * 2004-06-29 2012-08-28 Qualcomm Incorporated Lockstep mechanism to ensure security in hardware at power-up
US20080077836A1 (en) * 2006-09-27 2008-03-27 Khoche A Jay Diagnostic Information Capture from Memory Devices with Built-in Self Test
US7797599B2 (en) * 2006-09-27 2010-09-14 Verigy (Singapore) Pte. Ltd. Diagnostic information capture from logic devices with built-in self test
JP2008267999A (ja) * 2007-04-20 2008-11-06 Hitachi Ltd 制御中に自己診断できるプログラム可能な制御装置
US8466700B2 (en) * 2009-03-18 2013-06-18 Infineon Technologies Ag System that measures characteristics of output signal
JP5727358B2 (ja) * 2011-12-22 2015-06-03 ルネサスエレクトロニクス株式会社 半導体装置
US9052802B2 (en) 2012-03-02 2015-06-09 Realtek Semiconductor Corp. Multimedia interaction system and related computer program product capable of filtering multimedia interaction commands
US9418037B2 (en) * 2012-07-11 2016-08-16 Infineon Technologies Ag SPI interface and method for serial communication via an SPI interface having an SPI protocol handler for evaluating signal transitions of SPI signals
JP6373154B2 (ja) * 2014-10-09 2018-08-15 株式会社日立超エル・エス・アイ・システムズ 半導体装置
CN105895619B (zh) * 2015-01-23 2021-06-25 恩智浦美国有限公司 用于监测集成电路上金属退化的电路

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3976940A (en) * 1975-02-25 1976-08-24 Fairchild Camera And Instrument Corporation Testing circuit
US4271515A (en) * 1979-03-23 1981-06-02 John Fluke Mfg. Co., Inc. Universal analog and digital tester
US4635259A (en) * 1983-08-01 1987-01-06 Fairchild Semiconductor Corporation Method and apparatus for monitoring response signals during automated testing of electronic circuits
US4637020A (en) * 1983-08-01 1987-01-13 Fairchild Semiconductor Corporation Method and apparatus for monitoring automated testing of electronic circuits
US4658400A (en) * 1984-06-07 1987-04-14 Trilogy Computer Development Partners, Ltd. WSI tester
US20030056134A1 (en) * 2000-01-31 2003-03-20 Ruban Kanapathippillai Method and apparatus for power reduction in a digital signal processor integrated circuit
US20040088621A1 (en) * 2002-05-22 2004-05-06 Fujitsu Limited Built-in self-test circuit
US20070182402A1 (en) * 2004-02-19 2007-08-09 Advantest Corporation Skew adjusting method, skew adjusting apparatus, and test apparatus
US20080012576A1 (en) * 2006-07-12 2008-01-17 Advantest Corporation Test apparatus, adjustment method and recording medium
US20080201559A1 (en) * 2007-02-19 2008-08-21 Vdo Automotive Ag Switching Device and Corresponding Method for Activating a Load
US20090022000A1 (en) * 2007-07-17 2009-01-22 Nec Electronics Corportion Semiconductor storage device and test method therefor
CN101901176A (zh) * 2010-07-22 2010-12-01 北京交通大学 冗余时钟系统
US20150143181A1 (en) * 2010-12-23 2015-05-21 Texas Instruments Incorporated Dual endianess and other configuration safety in lock step dual-core system, and other circuits, processes and systems
US20120169361A1 (en) * 2010-12-30 2012-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Built in self test for transceiver
US20140232422A1 (en) * 2011-01-20 2014-08-21 Texas Instruments Incorporated Built-in self-test methods, circuits and apparatus for concurrent test of rf modules with a dynamically configurable test structure
US20130019130A1 (en) * 2011-07-15 2013-01-17 Synopsys Inc. Testing electronic memories based on fault and test algorithm periodicity
CN103855682A (zh) * 2013-03-25 2014-06-11 刘圣平 防故障失效的控制电路芯片及安全漏电保护器
CN105453360A (zh) * 2013-07-31 2016-03-30 德克萨斯仪器股份有限公司 用于控制通过通信电缆传输电力的方法和系统
US20160187462A1 (en) * 2014-12-30 2016-06-30 Texas Instruments Incorporated Multiple Chirp Generation in a Radar System

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刚建雷等: "二乘二取二安全控制平台开发 ", 《铁道通信信号》 *

Also Published As

Publication number Publication date
WO2018045227A1 (en) 2018-03-08
US20210148976A1 (en) 2021-05-20
EP4113137A1 (en) 2023-01-04
JP7070862B2 (ja) 2022-05-18
US9964597B2 (en) 2018-05-08
JP7392958B2 (ja) 2023-12-06
EP3507611B1 (en) 2022-07-27
US20180059180A1 (en) 2018-03-01
JP2022097548A (ja) 2022-06-30
CN109642926B (zh) 2021-06-08
KR102493803B1 (ko) 2023-02-06
US10935602B2 (en) 2021-03-02
US20180252771A1 (en) 2018-09-06
KR20220104293A (ko) 2022-07-26
KR102423050B1 (ko) 2022-07-21
KR20190042590A (ko) 2019-04-24
US11320488B2 (en) 2022-05-03
EP3507611A4 (en) 2019-09-11
JP2019529887A (ja) 2019-10-17
EP3507611A1 (en) 2019-07-10

Similar Documents

Publication Publication Date Title
CN109642926A (zh) 安全逻辑的自测试
JP6544772B2 (ja) スキャンテスト用のテストモード制御信号を生成可能な集積回路
US8612815B2 (en) Asynchronous circuit with an at-speed built-in self-test (BIST) architecture
WO2014012343A1 (zh) 基于片上系统或系统级封装的内建自测试系统
WO2014116408A1 (en) Embedded tester
US20140269872A1 (en) Receiver circuit, semiconductor integrated circuit, and test method
US7379395B2 (en) Precise time measurement apparatus and method
US20230068811A1 (en) Lockstep comparators and related methods
CN104425037B (zh) 可重配置电路及其解码器
US8841952B1 (en) Data retention flip-flop
EP3090268A1 (en) Handling slower scan outputs at optimal frequency
CN103954946A (zh) 一种tr组件调试仪
CN114740329A (zh) 数据比对装置、数据比对方法及芯片测试仪
CN107463759B (zh) 一种计时器的仿真验证装置及仿真验证方法
US9837170B2 (en) Systems and methods for testing performance of memory modules
Patel et al. VHDL implementation of UART with BIST capability
CN113985374A (zh) 一种用于雷达系统的测试平台和测试方法
CN112886951A (zh) 一种高精度守时设备的多时钟源无缝切换电路及方法
Cen et al. Design and Implementation of Ultrashort Baseline Transmission and Data Acquisition Module Based on FPGA
CN109375093B (zh) 一种硬件电路安全性检测方法和装置
CN106872826B (zh) 用于智能无线通信模块的安全检测电路
JPH1152015A (ja) 高速半導体集積回路装置のテスト回路
CN117968468A (zh) 一种基于zynq的引信系统性能评估方法
Oh et al. A selective error data capture method using on-chip DRAM for silicon debug of multi-core design
Yeturi et al. Design of BIST Enabled UART with MISR

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant