CN105895619B - 用于监测集成电路上金属退化的电路 - Google Patents
用于监测集成电路上金属退化的电路 Download PDFInfo
- Publication number
- CN105895619B CN105895619B CN201510063397.3A CN201510063397A CN105895619B CN 105895619 B CN105895619 B CN 105895619B CN 201510063397 A CN201510063397 A CN 201510063397A CN 105895619 B CN105895619 B CN 105895619B
- Authority
- CN
- China
- Prior art keywords
- node
- coupled
- voltage
- conductor
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2817—Environmental-, stress-, or burn-in tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及用于监测集成电路上金属退化的电路。一种集成电路(IC),具有诸如功率MOSFET的热发生元件、耦合到热发生元件的载流导体、邻近载流导体的感测导体以及耦合到感测导体的失效检测电路。当IC的热循环导致感测导体的电阻变得大于依赖于温度的阈值时,失效检测电路生成信号,该信号指示集成电路将不久失效。由通过将电流注入到感测导体中以生成电压来确定感测导体的电阻。依赖于温度的阈值是通过将电流注入到被布置得远离载流和感测导体的参考导体中所生成的电压。电压比较器比校两个电压以生成输出。替代地,失效检测电路包括处理器,该处理器从在集成电路上采取的温度测量计算依赖于温度的阈值。
Description
技术领域
本发明通常涉及集成电路,并且更具体地涉及监测用于由于集成电路的热循环的可能失效的金属导体电阻率。
背景技术
电压调节器集成电路是众所周知的。通常,电压调节器用来在向诸如微控制器的负载供给的大电流范围上提供所需的恒定电压。每个电压调节器包括操作为开关或导通晶体管以将电流耦合到负载的一个或多个功率器件,诸如金属氧化物半导体场效应晶体管(MOSFET)或双极晶体管。作为导电电流的结果,功率器件生成加热芯片的热量,芯片最热的部分(“热点”)靠近功率器件。为了诸如在过载情况(例如,当供给电流到异常负载时,诸如短路)期间保护芯片免于过热,当芯片达到最高温度时,芯片上的温度传感器将禁止功率器件导电。功率器件保持被禁用直到温度下降到低于对于芯片操作视为安全的温度。在最差情况下,电压调节器芯片可在最高温度和安全操作温度之间每秒循环几百次,直到异常负载被去除。
典型的电压调节器芯片将具有覆盖功率器件和在芯片衬底中形成的其它部件(例如电阻器、非功率晶体管、二极管等)的两层或更多层金属导体。芯片的每次热循环导致芯片上的金属导体膨胀和收缩,导致导体上的应力。随着每次循环,这些应力可损坏金属导体。损坏可能最主要在顶部金属层中形成的导体中,因为这些导体通常是最宽的、承载最多电流并用于使用互连诸如键合线或焊料球与其它芯片或外部电路互连。在顶部金属导体上的热循环的累积效应可导致携带最多电流的金属导体电阻的不可接受和不可逆转的增加,因此引起芯片失效。因此,有利的是具有用于提供如下指示的技术:由于例如热循环的上述效果,该芯片即将失效。
附图说明
本发明实施例以示例的方式图示,并且不受附图限制,其中类似的标号指示类似的元件。为了简单和清晰起见而图示图中的元件,并没有按比例绘制。例如,为了清楚起见,层的厚度和区域的尺寸可以被夸大。
图1是根据发明各种实施例的示例性集成电路的示意性框图;
图2是在图1的集成电路中实施的失效预测电路的一个实施例的示意性电路图;
图3是在图1所示的集成电路中实施的失效预测电路的另一个实施例的示意性电路图;
图4是在图1所示的集成电路中实施的失效预测电路的替代实施例的示意性电路图;
图5是在图1所示的集成电路中实施的失效预测电路的另一替代实施例的示意性电路图;以及
图6是在图5的失效预测电路中使用的由微控制器执行的示例性步骤的流程图。
具体实施方式
本文公开本发明的详细说明性实施例。然而,本文所公开的具体结构和功能细节仅仅代表为了描述本发明的示例实施例的目的。本发明的实施例可体现为许多替代形式,并不应被解释为仅限于本文阐述的实施例。此外,本文所用的术语仅仅为了描述特定实施例的目的,而不旨在限制发明的示例实施例。
如本文所使用的,单数形式“一”、“一个”和“该”也旨在包括复数形式,除非上下文另有明确说明。将进一步理解:术语“包括”、“正包括”、“具有”、“正具有”、“包含”或“正包含”指定存在所陈述的特征、步骤或部件,但不排除存在或附加一个或多个其它特征、步骤或部件。还应当注意:在一些替代实施方式中,指出的功能/操作可不按图中指出的顺序发生。例如,取决于涉及的功能性/操作,连续示出的两个图可实际上基本上同时执行,或者有时可以以相反顺序执行。术语“或”将被解释为包容性的,除非另有说明。
在发明的一个实施例中,提供一种集成电路,具有:热发生元件,耦合到热发生元件的第一金属导体,邻近第一金属导体的第二金属导体,以及耦合到第二金属导体的失效预测电路。失效预测电路被配置为当第二金属导体的电阻大于依赖于温度的阈值时,在输出处生成信号,该信号指示该集成电路将很快失效。
现在参考图1,集成电路(IC)或芯片100的示意性电路图示出某些顶部金属层导体、电源设备和用于检测IC 100的即将发生的失效的电路的若干部分。在一个实施例中,IC100是适于在向负载(诸如微控制器)供给的宽电流范围上提供基本上恒定电压的电压调节器。注意:替代实施例不限于电压调节器,而是可包括功率放大器或电机控制器或适于提供大电流到负载(诸如电马达)的类似物。
IC 100包括诸如硅、砷化镓等半导体材料的衬底(未示出),在其中形成晶体管、二极管和其它器件或有源或无源的部件。在衬底上的是一个或多个金属层102,用于互连衬底中的部件,并使用互连(诸如键合线或焊料球)(未示出),将部件耦合到外部电路(未示出),所述互连形成用于IC 100的常规和已知封装(未示出)的一部分。在典型的集成电路中,该金属导体通常由铜、铝、铜合金、铝合金或它们的组合形成。
在本实施例中,在衬底中形成常规功率晶体管或器件,这里是功率金属氧化物半导体场效应晶体管(MOSFET)104。以轮廓形式示出MOSFET 104,因为MOSFET 104的结构在金属层102下面,并且通常不可见。在金属层102的顶部金属层中,两个导体106和108被示出为使用常规导电通孔110连接到MOSFET 104的各自的源极和漏极扩散(未示出)。导体106在用于使用键合线或球键合的外部互连(未示出)的键合焊盘112(被布置在靠近MOSFET 104)中终止。类似地,导体108在远离MOSFET 104的键合焊盘114中终止。在金属层102的顶部金属层中还示出的是使用导电通孔118连接到MOSFET 104的栅极导体(未示出)的导体116。根据需要,在被布置得远离MOSFET 104的导体116的端部示出的导电通孔120将导体116连接到衬底中的其它部件(未示出)或导体106、108和116下面的金属层102中的导体。
导体106和108被示为宽于IC 100上的其它导体,因为它们被设计为比其它导体携带显著更多的电流,并且需要比其它导体,例如导体116,具有更低的电阻。
当MOSFET 104导通电流时,它可以生成通过IC 100向外扩散的热量。结果,接近MOSFET 104或在其之内的IC 100的区域将比IC 100的其余部分更热,形成通常被称为的“热点”122。在异常情况,诸如过载情况下,其中IC 100正试图向短路负载提供调节的电压,例如由MOSFET 104生成的热量可整体加热IC 100到如果任其发展将单独不可逆转地损坏IC 100的温度。为了应对该情况,可提供保护电路(未示出),当在IC 100上测量(但空间上远离热点122)的温度满足或超过最大温度时,例如175℃,该保护电路抑制或禁止MOSFET104导通,使得IC 100冷却下来。一旦IC 100的温度冷却到低于安全操作温度,例如150℃,保护电路允许MOSFET 104再次导通电流。这些温度被典型地选择为使得在热点122附近(在该示例中,靠近MOSFET 104)的温度未达到如此高以致局部损坏发生在热点122中和发生在围绕热点122的温度,即使IC 100的其余部分几乎没有热到足以被损坏。
直到异常情况得到纠正,IC 100的温度可在最高温度和安全操作温度之间反复循环。实际上,并且取决于IC 100被置于其中的包装(例如SOT-8,TO-92等)和MOSFET 104生成的热量,温度循环可以以每秒几个周期到每秒几百个周期的速率发生。虽然温度限制足够低,使得没有直接的损害发生在IC 100本身,但重复的温度循环对IC 100中的金属具有有害影响,即不可逆转地增加金属导体的电阻和可能的键合焊盘互连失效。与IC 100上导体的其余部分相比,因为邻近热点122的金属导体(典型地MOSFET 104)在热循环期间经历最高温度以及最大温度变化,接近热点122的那些导体将经历所有导体中的最高应力。通过热循环重复使导体受压的累积的效应是那些导体的端到端电阻的增加。另外,积累的应力效应可主要在于IC 100的金属层102的顶部金属层,在这里导体电流通常是最高的并且形成键合焊盘互连。然而,所得到的单独导体电阻的增加可能时IC 100的操作具有很小或没有影响或其可导致IC 100的完整功能失效。例如,连接到MOSFET 104的棚极的导体116的电阻的少量增加将可能对于芯片功能性影响最小,因为它携带极少电流。然而,因为导体106和108经设计为携带显著量的电流,例如超过50安培的峰值电流,那些导体中的任一个的电阻的少量增加可能引起IC 100的功能失效。整体后果在于:由于这些导体的电阻的不可接受的增加,最靠近热点122的顶部金属导体最可能失效。
通常,因为导体可携带可干扰电阻测量的高电压、高电流或高频信号等,难以直接测量IC 100中的一个或多个载流导体的电阻。因此,希望的是提供一种用于由于作为IC100的上述热循环的结果而在IC 100中的金属导体106、108中的一个或多个电阻增加到高于阈值量,确定IC 100是否将失效(即,IC 100的即将发生的失效)的技术。
为了监测导体108的电阻,在一个实施例中,感测导体130被布置为邻近导体108并优选靠近MOSFET 104,但不电连接到导体108。感测导体130受到和导体108的大致相同的应力条件(例如机械应力和温度),使得感测导体130的电阻变化大约跟踪导体108的电阻变化。优选地,感测导体130由和导体108相同的金属制成,并且形成在和导体108相同的金属层102中。替代地,感测导体130被布置在另一个金属层中,但仍然邻近导体108,例如,被布置在导体108的紧上方或紧下方并与其平行的金属层102中。由于感测导体130可能仅携带由导体108携带的电流的一小部分,感测导体130的横截面面积可小于导体108的横截面面积,如沿着图1所示的虚线X-X所测量。
如以上所解释的,感测导体130的电阻变化大约跟踪导体108的电阻变化。因此,随着导体108的电阻由于热循环的累积效应而增加,感测导体130的电阻相应地增加。通过比较感测导体130的电阻与计算的电阻值或不受相同量热循环的另一片上(参考)导体的电阻,可以确定关于感测导体130的电阻以及通过暗示的导体108的电阻是否已超过指示IC100即将失效的阈值量。
用于形成导体106、108、116和130的金属(例如铝、铜或它们的合金)具有(为了此处的目的而)随温度成比例变化的电阻率(α)的热或温度系数,使得导体的电阻与导体的温度成比例地变化。例如,铝和铜都在室温下(20℃)具有大约4×10-3/℃的电阻率(α)的温度系数。在一个实施例中,提供参考导体140,作为补偿由于温度(非热循环)效应导致的检测导体130的任何电阻变化的方式,由此允许在感测导体130上以及通过推断的导体108上累积的热循环的效应的测量。参考导体140被布置在IC 100中并空间上离开感测导体130、导体108和MOSFET 104,使得与感测导体130(以及导体108)的相比,它受到较少温度循环,并因此不受到和感测导体130一样多的热循环的影响。然而,参考导体140的温度在温度上足够类似于感测导体130的温度,使得参考导体140的电阻至少部分地跟踪由于温度变化的感测导体130的电阻,同时不明显地由于热循环改变电阻。参考导体140优选由和导体130相同的金属制成。另外,参考导体140优选地在和感测导体130相同的金属层102(例如顶部金属层)中形成。这样做将至少部分地抵消在用于形成金属导体的沉积、光刻和蚀刻工艺期间发生的金属导体的宽度和厚度变化。
感测导体130下的导电通孔132和金属导体(未示出)将感测导体130耦合到失效预测电路150(此处以轮廓形式示出,因为电路形成在衬底中并且通常不可见)。类似地,导电通孔142将参考导体140耦合到失效预测电路150。在一个实施例中,失效预测电路150使用感测导体130和参考导体140两者以确定IC 100是否由于累积的热循环而即将失效。如将更详细地结合图2描述的,通过施加电流至导体以跨越导体130、140中的每一个生成电压,失效预测电路150比较感测导体130的电阻和参考导体140的电阻,然后彼此比较生成的电压。
假设导体130、140处于大致相同的温度,参考导体140被设计成具有基本上等于R130/δ的电阻(R140),其中R130是热循环之前的感测金属导体130的电阻(即金属导体130的初始电阻),而δ是零和一之间的缩放因子,如下面将更详细描述的。如本领域中已知的,均匀尺寸导体的电阻大约等于ρι/A,其中,ρ是导体的电阻率(在参考温度,例如室温,典型地20℃下,以ohm-cm单位测量),ι是以cm为单位的导体长度,而A是以cm2为单位的导体横截面面积。因此,为了使导体140的电阻R140大于导体130的电阻R130,使得参考导体140比感测导体130的更长、更窄(即更小的横截面面积)或两者的结合。
考虑到温度对IC 100上导体的电阻的前述影响,参考导体140的电阻基本上在温度范围内等于下式:
(1+α(T-Tr))R130/δ (公式1)
其中,T是导体140的温度,α是在室温Tr下用于形成金属导体(例如感测导体130、参考导体140以及导体108)的金属的电阻的温度系数,而R130和δ被如上定义。基于缩放因子δ的选择,导体140的电阻充当依赖于温度的电阻阈值,该依赖于温度的电阻阈值用于确定感测导体130(以及相应地导体108)的电阻是否已经足够地增加以指示IC 100面临即将发生的失效(即,它不久将由于如上所述的累积的热循环的效应而失效)。
图2是图1的失效预测电路150的一个实施例的示意图。在这里,失效预测电路150被配置为当感测金属导体130的电阻大于参考金属导体140的电阻时生成或确证(assert)输出,该输出指示IC 100将不久失效。为了方便,图1中的MOSFET 104、导体108和热点122被示为如上述临近感测导体130。
为了测量导体130和140的电阻,电流通过电流源202、204分别注入到节点206、208中。电流然后通过各个导体130、140到公共导体或节点210。根据欧姆定律(V=IR,其中V是跨越以欧姆计的电阻器R产生的电压,以伏特计,通过电流I,以安培计),通过导体130、140的电流将导致每个节点206、208在其上具有正比于各个导体的电阻的电压。在本实施例中,节点206和208上的电压被分别示为感测电压V206和阈值电压V208,并相对于公共节点210(VSS或地)而被测量。
电压比较器212在其输入处接收电压V206和V208。比较器212相对于电压V208比较电压V206,并且只要感测电压V206小于阈值电压V208,比较器212的输出214为低,例如,比较器212产生逻辑零输出。然而,一旦电压V206超过电压V208,输出214为高,例如比较器212产生逻辑1输出,该输出指示IC 100将出现失效。
在一个实施例中,由电流源202和204供给的电流基本上相等。因此,为了确保电压V206小于电压V208,在IC 100的热循环(图1)开始之前,通过调整(缩放)上述导体的尺寸,使得参考导体140的电阻大于感测导体130的电阻。在一个示例性实施例中,感测导体130电阻R130在参考导体140的电阻R140的30%到80%之间,虽然可以使用其它值。使用上述缩放因子δ,将参考导体140的电阻缩放到感测导体130的电阻导致初始(预热循环)参考电压V208类似缩放到感测电压V206。如这里所用,0<δ<1,以及δ典型地在0.3(30%)到0.8(80%)的范围。导体130和140的示例性电阻分别是20Ω和30Ω,以及由两个电流源202、204供给的电流大约是1mA。
在替代实施例中,感测和参考导体130、140的初始电阻(在热循环之前)基本上是相同的。在本实施例中,由电流源204供给的电流大于由电流源202供给的电流,使得在热循环之前,电压V206将小于电压V208。为此,由电流源202供给的电流由缩放因子δ缩放到由电流源204供给的电流。本领域公知为了合适地调整电流源202、204中的晶体管(未示出)尺寸使得电流源202将从中产生大约等于由通过缩放因子δ缩放的电流源204供给的电流的电流。
应当理解:可使用用于缩放导体130、140的电阻和由电流源202、204供给的电流的以上技术的组合;最终结果是:在导体的热循环发生前,电压V206大约等于由缩放因子δ缩放的电压V208,即V206≈δV208。此外,电流源202、204可能是可调地、单独地或同时地,并可能被选择性地使能(enabled),以节省电力,即在不使用时关断。
因为IC 100的温度可以在正常操作期间相当大地变化(例如在超过175℃的范围上),导体130和140的电阻也将随着温度而相当大地变化。虽然在正常操作期间参考导体140比感测导体130冷,温度差别没有大到引起电压V206和V208之间的显著的依赖于温度的差异。因此,通过电压比较器212比较依赖于温度的感测电压V206和相等地依赖于温度的阈值电压V208,将基本上不依赖于IC 100的温度,使得有可能检测由于热循环的累积效应的感测导体130的电阻变化。
在图3中示出图1中的失效预测电路150的替代实施例。此处,多个MOSFET 104/热点122散布在IC 100(图1)上,每个热点122需要使用分离的感测导体130的独自局域化的感测。在本实施例中,电路300使用单个参考导体140,以生成依赖于温度的阈值电压V208。由相应的电压比较器212比较依赖于温度的阈值电压V208和多个依赖于温度的感测电压V206。电压比较器212的输出由OR门302组合,以产生输出314。在本实施例中,当感测电压V206中的一个或多个超过依赖于温度的阈值电压V208时,输出314是为高,例如OR门在输出314处产生逻辑1。理解的是:虽然示出三个感测导体130及对应的比较器212,两个或更多个感测导体130和电压比较器212可在此或类似实施例中使用,其中OR门302具有和电压比较器212相同数量的输入。
在图4中,示出图1的失效预测图电路150的另一替代实施例,其中图2中的比较器212在电路400中用开关402、模拟数字转换器(ADC)404和微控制器406代替。微控制器406控制开关402,以选择ADC 404数字化V206或者V208中的哪个电压。微控制器406读取或接受两个数字化的电压,并且彼此比较数字化的电压值。当数字化的电压V206的值超过数字化的电压V208的值时,微控制器406在输出408上产生信号(例如标志(flag)等),该信号指示IC100将不久失效。开关402、ADC 404和微控制器406可在IC 100中或在分离的集成电路上实现。
图5中示出图1中失效预测电路150的另一替代的实施例,其中不提供图2所示的参考导体140和相关电路。相反,电路500包括常规的片上温度传感器502(例如常规的电流正比于绝对温度(IPAT)生成器和电流-电压转换器,诸如具有低温度系数的芯片上电阻器或精密芯片外电阻器),其产生正比于IC 100的温度的电压Vtemp,并且如参考导体140(图1),传感器502被布置得远离MOSFET 104/热点122,以便它和感测导体130的相比受到较小的温度变化。在本实施例中,不使用参考导体140生成等效的依赖于温度的阈值电压V208的数字值。相反,微控制器506根据以下关系生成依赖于温度的阈值电压V208的数字值:
(1+α(T-Tr))R130I/δ (公式2)
其中,T是在IC 100上测量的温度(此处,T值由微控制器206从Vtemp计算),α是用于形成金属导体(例如感测导体130和导体108)的金属的电阻的温度系数,R130是在热循环之前的感测导体130的初始电阻,I是大约等于由电流源202供给的电流的值,而δ是上述缩放因子。当IC 100的温度变得太热时,传感器502可以和禁用MOSFET 104的上述保护电路所使用的相同。
微控制器506控制开关402以选择ADC 404数字化依赖于温度的感测电压V206或Vtemp中的哪个电压。微控制器506读取或接受两个数字化的电压值,计算根据公式2确定的阈值,并且然后比较数字化的感测电压V206的值和计算的阈值。当数字化的感测电压的值超过计算的值时,微控制器506在输出508上生成信号(例如标志等),该信号指示IC 100将不久失效。在图6所示的流程图中图示该过程。
在图6中,在图5中的微控制器506中实施的过程600开始于步骤602,其中开关402由微控制器506配置,以将来自温度传感器502的电压Vtemp耦合到ADC 404,用于数字化。然后由微控制器506读取数字化的电压Vtemp的值。
接下来,在步骤604中,微控制器506根据公式2计算温度调节的阈值。
接下来,在步骤606中,微控制器506配置开关402,以将依赖于温度的感测电压V206耦合到ADC 404,用于数字化,然后由微控制器506读取数字化的电压值。
在步骤608中,微控制器506比较数字化的感测电压值与在步骤604中计算的计算的温度调节的阈值,并且如果数字化的感测电压值不大于计算的阈值,控制转回到步骤602以继续监测感测导体130的电阻。然而,如果数字化的感测电压值确实超过计算的阈值电压值,则控制进行到步骤610,其中微控制器506在输出508上生成信号,该信号指示IC 100的失效即将发生。
应当理解,本文阐述的示例性方法的步骤不一定需要以所描述的顺序来执行,并且这种方法的步骤顺序应被理解为仅仅是示例性的。同样地,附加的步骤可被包括在这些方法中,并且某些步骤可在这种方法中被省略或组合,该方法与发明的各种实施例相兼容。
虽然已经在说明书和权利要求中使用相对术语描述发明,诸如,“前”、“后”、“顶部”、“底部”、“在......上”、“在......上方”、“在......下方”等,这种术语是用于描述的目的,而不一定用于描述永久的相对位置。理解的是:如此使用的术语在适当的情况下可互换,使得本文所描述的发明实施例例如能够在本文中图示的那些或以其它方式描述的方向以外的其它方向上操作。
除非另有说明,否则诸如“第一”和“第二”的术语用在权利要求中,以任意区分这些术语描述的元件。因此,这些术语不一定旨在指示这种元件的时间或其它优先级。此外,在权利要求中使用诸如“至少一个”和“一个或多个”的介绍性短语不应该被解释为暗示通过不定冠词“一”或“一个”的另一权利要求元件的引入将包含这种介绍的权利要求元件的任何特定权利要求限制到只包含一个这样的元件的发明,即使当相同的权利要求包括介绍性短语“一个或多个”或“至少一个”和诸如“一”或“一个”的不定冠词。这同样适用定冠词的使用。
虽然在本文中参考具体实施例描述发明,可做出各种修改和变化,而不脱离如随附的权利要求中阐述的本发明的范围。因此,说明书和附图将被认为是说明性的而不是限制性的意义,并且所有的这种修改旨在被包括在本发明范围内。本文关于具体实施例所述的任何益处、优点或问题的解决方案并不旨在被理解为关键的、必需的或本质的特征或任何或所有权利要求的元件。
本文中提及“一个实施例”或“一实施例”意味着特定特征、结构或结合实施例描述的特性可被包括在发明的至少一个实施例中。说明书的各种地方中短语“在一个实施例中”的出现不一定全部指相同的实施例,也不是一定相斥其它实施例的分离的或替代的实施例。这同样适用于术语“实施方式”。
在本申请中由权利要求所覆盖的实施例被限制为实施例:(1)由本说明书所能实现,以及(2)对应于法定主题。即使它们落入权利要求书的范围内,非所能实现的实施例和对应于非法定主题的实施例被明确放弃。
Claims (10)
1.一种集成电路,包括:
热发生元件;
耦合到所述热发生元件的第一金属导体;
邻近所述第一金属导体的第二金属导体;以及
失效预测电路,耦合到所述第二金属导体,被配置为当所述第二金属导体的电阻大于依赖于温度的阈值时在输出处生成信号;
其中所述信号指示所述集成电路将不久失效。
2.如权利要求1所述的集成电路,其中所述失效预测电路包括:
电流源,在节点处耦合到所述第二金属导体并且被配置为供给电流到所述第二金属导体;
其中,响应于所述电流,所述第二金属导体两端产生电压,并且所述依赖于温度的阈值等于如下的值:
(1+α(T–Tr))RiI/δ
其中,T是所述集成电路上测量的温度,α是用于形成所述第一金属导体和所述第二金属导体的金属的电阻的温度系数,Tr是室温,Ri是所述第二金属导体的初始电阻,I是由所述电流源供给的电流,而δ是缩放因子,其中0<δ<1。
3.如权利要求1所述的集成电路,其中所述集成电路具有多个金属层,并且所述第一金属导体和所述第二金属导体形成在顶部金属层中。
4.如权利要求1所述的集成电路,其中所述集成电路具有多个金属层,所述第一金属导体被布置在顶部金属层中,而所述第二金属导体被布置在除了所述顶部金属层以外的金属层中。
5.如权利要求1所述的集成电路,进一步包括:
第三金属导体,耦合到所述失效预测电路,被布置得远离所述第一金属导体和所述第二金属导体,并由与所述第二金属导体相同的金属形成;
其中,所述依赖于温度的阈值正比于所述第三金属导体的电阻。
6.如权利要求1所述的集成电路,其中所述失效预测电路包括:
第一节点、第二节点和公共节点;
第三金属导体,耦合在所述第二节点和所述公共节点之间,并且被布置得远离所述第一金属导体和所述第二金属导体;
第一电流源,耦合到所述第一节点;
第二电流源,耦合到所述第二节点;以及
电压比较器,具有耦合到所述第一节点的第一输入、耦合到所述第二节点的第二输入以及耦合到所述失效预测电路的输出的输出,其中:
所述第二金属导体耦合在所述第一节点和所述公共节点之间;
所述第一电流源和所述第二电流源被配置为供给各自的电流到所述第一节点和所述第二节点,导致在其上的相对于所述公共节点的各自的第一电压和第二电压;以及
在响应于所述热发生元件所述集成电路的热循环发生之前,所述第一电压小于所述第二电压。
7.如权利要求6所述的集成电路,其中,在所述热循环发生之前,所述第一电压等于所述第二电压乘以缩放因子δ,其中0<δ<1。
8.如权利要求1所述的集成电路,进一步包括:
多个所述热发生元件;
多个所述第一金属导体,所述第一金属导体中的每一个耦合到所述热发生元件中的对应的一个;以及
多个所述第二金属导体,所述第二金属导体中的每一个邻近所述第一金属导体中的对应的一个;
其中所述失效预测电路耦合到所述第二金属导体,并且当所述第二金属导体中至少一个的电阻大于所述依赖于温度的阈值时,生成所述信号。
9.如权利要求1所述的集成电路,其中所述失效预测电路包括:
第一节点、第二节点和公共节点,所述第二金属导体耦合在所述第一节点和所述公共节点之间;
第三金属导体,耦合在所述第二节点和所述公共节点之间,并且被布置得远离所述第一金属导体和所述第二金属导体;
第一电流源,耦合到所述第一节点,并被配置为供给电流到所述第一节点,导致在其上的相对于所述公共节点的第一电压;
第二电流源,耦合到所述第二节点,并被配置为供给电流到所述第二节点,导致在其上的相对于所述公共节点的第二电压;
开关,具有输出、控制输入、耦合到所述第一节点的第一信号输入、以及耦合到所述第二节点的第二信号输入;
模拟-数字转换器,具有耦合到所述开关的输出的输入,并具有输出;以及
处理器,具有耦合到模拟-数字转换器的输出的输入、耦合到所述开关的控制输入的控制输出、以及耦合到所述失效预测电路的输出的信号输出;
其中,在响应于所述热发生元件所述集成电路的热循环发生之前,所述第一电压小于所述第二电压;并且
其中,处理器被配置为:
配置所述开关以将所述第一电压耦合到模拟-数字转换器的输入;
从所述模拟-数字转换器读取数字化的第一电压值;
配置所述开关以将所述第二电压耦合到所述模拟-数字转换器的输入;
从所述模拟-数字转换器读取数字化的第二电压值;
比较所述数字化的第一电压值和所述数字化的第二电压值;以及
在所述数字化的第一电压值超过所述数字化的第二电压值的情况下,在所述信号输出处生成信号,指示所述集成电路将不久失效。
10.如权利要求1所述的集成电路,其中所述失效预测电路包括:
第一节点、第二节点和公共节点,所述第二金属导体耦合在所述第一节点和所述公共节点之间;
电流源,耦合到所述第一节点,并被配置为供给电流到所述第一节点,导致在其上的相对于所述公共节点的第一电压;
温度传感器,耦合到所述第二节点并被布置得远离所述第一金属导体和所述第二金属导体,所述温度传感器被配置为在所述第二节点处提供第二电压,所述第二电压与所述集成电路的温度有关;
开关,具有输出、控制输入、耦合到所述第一节点的第一信号输入、以及耦合到所述第二节点的第二信号输入;
模拟-数字转换器,耦合到所述开关的输出并具有输出;以及
处理器,具有耦合到模拟-数字转换器的输出的输入、耦合到所述开关的控制输入的控制输出、以及耦合到所述失效预测电路的输出的信号输出;
其中,处理器被配置为:
配置所述开关以将所述第一电压耦合到模拟-数字转换器的输入;
从所述模拟-数字转换器读取数字化的第一电压值;
配置所述开关以将所述第二电压耦合到所述模拟-数字转换器的输入;
从所述模拟-数字转换器读取数字化的第二电压值;
从所述数字化的第二电压值计算所述依赖于温度的阈值;
比较所述数字化的第一电压值和所计算的依赖于温度的阈值;以及
在所述数字化的第一电压值超过所计算的依赖于温度的阈值的情况下,在所述信号输出处生成信号,指示所述集成电路将不久失效。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510063397.3A CN105895619B (zh) | 2015-01-23 | 2015-01-23 | 用于监测集成电路上金属退化的电路 |
US14/846,813 US9733302B2 (en) | 2015-01-23 | 2015-09-06 | Circuit for monitoring metal degradation on integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510063397.3A CN105895619B (zh) | 2015-01-23 | 2015-01-23 | 用于监测集成电路上金属退化的电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105895619A CN105895619A (zh) | 2016-08-24 |
CN105895619B true CN105895619B (zh) | 2021-06-25 |
Family
ID=56433993
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510063397.3A Active CN105895619B (zh) | 2015-01-23 | 2015-01-23 | 用于监测集成电路上金属退化的电路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9733302B2 (zh) |
CN (1) | CN105895619B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10634714B2 (en) * | 2016-02-23 | 2020-04-28 | Intel Corporation | Apparatus and method for monitoring and predicting reliability of an integrated circuit |
US9964597B2 (en) * | 2016-09-01 | 2018-05-08 | Texas Instruments Incorporated | Self test for safety logic |
CN106950489B (zh) * | 2017-04-06 | 2019-08-13 | 芯海科技(深圳)股份有限公司 | 一种电量检测及失效判定系统及方法 |
WO2019038733A1 (en) | 2017-08-25 | 2019-02-28 | 3M Innovative Properties Company | TEMPERATURE-CORRECTED CONTROL DATA TO CHECK THE STRUCTURAL INTEGRITY OF MATERIALS |
EP3531146B1 (en) * | 2018-02-27 | 2023-03-08 | Mitsubishi Electric R&D Centre Europe B.V. | Wire-bonded power semi-conductor module monitoring |
US20210190715A1 (en) * | 2018-09-05 | 2021-06-24 | Ppg Industries Ohio, Inc. | System and Method for Monitoring Resistance of a Conductive Coating as an Indicator of a Condition of the Conductive Coating |
CN113491059A (zh) * | 2019-03-01 | 2021-10-08 | 三菱电机株式会社 | 半导体装置及半导体装置的诊断方法 |
FR3114656A1 (fr) * | 2020-09-29 | 2022-04-01 | Airbus Operations (S.A.S.) | Systeme de detection de defaut de cablage electrique |
WO2023209996A1 (ja) * | 2022-04-28 | 2023-11-02 | 日立Astemo株式会社 | 半導体診断システム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102034794A (zh) * | 2009-09-28 | 2011-04-27 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及测试半导体衬底的方法 |
CN102446900A (zh) * | 2010-10-12 | 2012-05-09 | 上海华虹Nec电子有限公司 | 多层金属互连金属线的电迁移可靠性测试结构及制备方法 |
CN103824839A (zh) * | 2012-11-16 | 2014-05-28 | 中芯国际集成电路制造(上海)有限公司 | 集成电路中可靠性分析的测试结构及其测试方法 |
US20140191777A1 (en) * | 2013-01-09 | 2014-07-10 | Zhichen Zhang | Monitoring system for detecting degradation of integrated circuit |
Family Cites Families (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4327332A (en) | 1980-01-31 | 1982-04-27 | Rca Corporation | Circuit arrangement useful in developing decoupled operating voltages for IF amplifier stages of an integrated circuit |
US5264377A (en) | 1990-03-21 | 1993-11-23 | At&T Bell Laboratories | Integrated circuit electromigration monitor |
US5057879A (en) * | 1990-12-24 | 1991-10-15 | Motorola Inc. | Noise reduction technique for breakdown diodes |
US5625288A (en) | 1993-10-22 | 1997-04-29 | Sandia Corporation | On-clip high frequency reliability and failure test structures |
EP0910870B1 (en) | 1997-02-19 | 2008-05-14 | Nxp B.V. | Power semiconductor devices with a temperature sensor circuit |
US5905855A (en) | 1997-02-28 | 1999-05-18 | Transmeta Corporation | Method and apparatus for correcting errors in computer systems |
EP0977264B1 (en) * | 1998-07-31 | 2006-04-26 | Freescale Semiconductor, Inc. | Semiconductor structure for driver circuits with level shifting |
US6587994B1 (en) | 1999-03-09 | 2003-07-01 | Fujitsu Limited | Hot-carrier degradation simulation of a semiconductor device |
JP2002116237A (ja) | 2000-10-10 | 2002-04-19 | Texas Instr Japan Ltd | 半導体集積回路 |
US6731179B2 (en) | 2002-04-09 | 2004-05-04 | International Business Machines Corporation | System and method for measuring circuit performance degradation due to PFET negative bias temperature instability (NBTI) |
DE10223985A1 (de) | 2002-05-29 | 2003-12-18 | Siemens Ag | Anordnung aus einem Bauteil und einer Kontrollvorrichtung, Verfahren zum Herstellen der Anordnung und Verwendung der Anordnung |
US7271608B1 (en) | 2002-11-25 | 2007-09-18 | Ridgetop Group, Inc. | Prognostic cell for predicting failure of integrated circuits |
DE60320314T2 (de) | 2003-02-20 | 2009-06-25 | International Business Machines Corp. | Testverfahren für integrierte schaltungen mit verwendung modifikation von well-spannungen |
US7026838B2 (en) | 2004-06-18 | 2006-04-11 | Texas Instruments Incorporated | Versatile system for accelerated stress characterization of semiconductor device structures |
US7205830B2 (en) | 2005-01-04 | 2007-04-17 | International Business Machines Corporation | Analog MOS circuits having reduced voltage stress |
US7338817B2 (en) | 2005-03-31 | 2008-03-04 | Intel Corporation | Body bias compensation for aged transistors |
US7486098B2 (en) | 2005-06-16 | 2009-02-03 | International Business Machines Corporation | Integrated circuit testing method using well bias modification |
US8994381B2 (en) | 2005-09-27 | 2015-03-31 | Ronald Quan | Method and apparatus to measure differential phase and frequency modulation distortions for audio equipment |
US7504847B2 (en) | 2006-10-19 | 2009-03-17 | International Business Machines Corporation | Mechanism for detection and compensation of NBTI induced threshold degradation |
US7853851B1 (en) | 2006-11-06 | 2010-12-14 | Oracle America, Inc. | Method and apparatus for detecting degradation in an integrated circuit chip |
JP5233198B2 (ja) | 2007-08-06 | 2013-07-10 | 富士電機株式会社 | 半導体装置 |
US7974595B2 (en) | 2007-12-31 | 2011-07-05 | Texas Instruments Incorporated | Methodology for assessing degradation due to radio frequency excitation of transistors |
KR101004842B1 (ko) * | 2008-07-25 | 2010-12-28 | 삼성전기주식회사 | 전자 칩 모듈 |
US8081003B2 (en) | 2009-02-02 | 2011-12-20 | Infineon Technologies Ag | Circuit arrangement with a test circuit and a reference circuit and corresponding method |
JP5382126B2 (ja) | 2009-09-07 | 2014-01-08 | 日本電気株式会社 | 経年劣化診断装置、経年劣化診断方法 |
US8248095B2 (en) | 2009-10-30 | 2012-08-21 | Apple Inc. | Compensating for aging in integrated circuits |
US8274301B2 (en) | 2009-11-02 | 2012-09-25 | International Business Machines Corporation | On-chip accelerated failure indicator |
US20110108245A1 (en) * | 2009-11-10 | 2011-05-12 | Dsem Holdings Sdn. Bhd. | Circuit Board Forming Diffusion Bonded Wall of Vapor Chamber |
JP5319641B2 (ja) | 2010-10-14 | 2013-10-16 | 株式会社東芝 | 診断回路および半導体集積回路 |
US20120259575A1 (en) | 2011-04-07 | 2012-10-11 | International Business Machines Corporation | Integrated circuit chip incorporating a test circuit that allows for on-chip stress testing in order to model or monitor device performance degradation |
US8693271B2 (en) | 2011-08-10 | 2014-04-08 | Texas Instruments Incorporated | Method of stressing static random access memories for pass transistor defects |
US8729908B2 (en) | 2012-02-29 | 2014-05-20 | International Business Machines Corporation | Static noise margin monitoring circuit and method |
US9329229B2 (en) | 2012-11-15 | 2016-05-03 | Freescale Semiconductors, Inc. | Integrated circuit with degradation monitoring |
WO2015139213A1 (zh) * | 2014-03-18 | 2015-09-24 | 华为终端有限公司 | 一种散热组件及电子设备 |
-
2015
- 2015-01-23 CN CN201510063397.3A patent/CN105895619B/zh active Active
- 2015-09-06 US US14/846,813 patent/US9733302B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102034794A (zh) * | 2009-09-28 | 2011-04-27 | 中芯国际集成电路制造(上海)有限公司 | 测试结构及测试半导体衬底的方法 |
CN102446900A (zh) * | 2010-10-12 | 2012-05-09 | 上海华虹Nec电子有限公司 | 多层金属互连金属线的电迁移可靠性测试结构及制备方法 |
CN103824839A (zh) * | 2012-11-16 | 2014-05-28 | 中芯国际集成电路制造(上海)有限公司 | 集成电路中可靠性分析的测试结构及其测试方法 |
US20140191777A1 (en) * | 2013-01-09 | 2014-07-10 | Zhichen Zhang | Monitoring system for detecting degradation of integrated circuit |
Also Published As
Publication number | Publication date |
---|---|
US9733302B2 (en) | 2017-08-15 |
US20160216318A1 (en) | 2016-07-28 |
CN105895619A (zh) | 2016-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105895619B (zh) | 用于监测集成电路上金属退化的电路 | |
JP4624400B2 (ja) | 車両用の電線保護方法および電線保護装置 | |
CA2803296C (en) | Secondary thermal sensor for primary conductors | |
US6504697B1 (en) | Arrangement and method for measuring a temperature | |
US7102417B2 (en) | Integrated circuit die including a temperature detection circuit, and system and methods for calibrating the temperature detection circuit | |
US7644613B2 (en) | Flow detector device with self check | |
US7042690B2 (en) | Power-line, differential, isolation loss detector | |
US8785823B2 (en) | Extending the operating temperature range of high power devices | |
US9136199B2 (en) | Monitoring and controlling temperatures in a semiconductor structure | |
CN101876683A (zh) | 测试半导体器件的方法和系统 | |
KR20140068965A (ko) | 부하를 보호하기 위한 장치 및 방법 | |
JP5232289B2 (ja) | 半導体装置における熱抵抗の測定方法および測定装置 | |
US20110051302A1 (en) | Integrated power device and method | |
US7121721B2 (en) | Apparatus and method for measuring operating temperatures of an electrical component | |
JP6824271B2 (ja) | 第1温度測定素子を備える半導体デバイスおよび半導体デバイスを流れる電流を決定する方法 | |
US9025292B2 (en) | Apparatus and method for the intelligent protection of an electrical lead | |
Baker et al. | Experimental evaluation of IGBT junction temperature measurement via a Modified-VCE (ΔVCE_ΔVGE) method with series resistance removal | |
US9076577B2 (en) | Resistor arrangement and method of use | |
US20060192597A1 (en) | Temperature sensing circuits, and temperature detection circuits including same | |
JP2007322205A (ja) | 信頼性試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
CB02 | Change of applicant information |
Address after: Texas in the United States Applicant after: NXP America Co Ltd Address before: Texas in the United States Applicant before: Fisical Semiconductor Inc. |
|
CB02 | Change of applicant information | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |