CN113491059A - 半导体装置及半导体装置的诊断方法 - Google Patents

半导体装置及半导体装置的诊断方法 Download PDF

Info

Publication number
CN113491059A
CN113491059A CN201980093224.2A CN201980093224A CN113491059A CN 113491059 A CN113491059 A CN 113491059A CN 201980093224 A CN201980093224 A CN 201980093224A CN 113491059 A CN113491059 A CN 113491059A
Authority
CN
China
Prior art keywords
semiconductor device
terminal
electrode terminal
test piece
auxiliary electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980093224.2A
Other languages
English (en)
Inventor
北岛由美惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN113491059A publication Critical patent/CN113491059A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2644—Adaptations of individual semiconductor devices to facilitate the testing thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/2076—Diameter ranges equal to or larger than 100 microns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Abstract

提供用于提高半导体装置的劣化诊断的精度的技术。本申请说明书所公开的技术涉及的半导体装置具有：壳体(10)；壳体内部的半导体芯片(2、3)；金属导线(7)，其与半导体芯片的上表面接合；壳体内部的至少1个试验件(13‑13E)；以及一对端子(14‑14E、15‑15E)，其设置于壳体的外部，并且与试验件连接，试验件在壳体的内部与金属导线(7)分离。

Description

半导体装置及半导体装置的诊断方法
技术领域
本申请说明书所公开的技术涉及半导体装置及半导体装置的诊断方法。
背景技术
就现有的功率半导体装置而言，使用功率半导体装置内部的导线配线，进行由发热引起的劣化的诊断或功率循环寿命的劣化诊断。
由于硅(Si)芯片的线膨胀系数和铝导线的线膨胀系数存在差异，因此由于反复施加热应力而使铝导线产生劣化。基于由该反复的热应力引起的在铝导线配线产生的龟裂，能够进行上述劣化诊断(例如，参照专利文献1)。
专利文献1：日本特开2009-22084号公报
发明内容
如果想要将上述那样的使用导线配线的劣化诊断方法应用于由腐蚀气体导致的劣化的诊断，则存在如下问题。
即，由于上述那样的导线配线主要固定配置于半导体芯片的上表面等，因此未必能够配置在适于劣化诊断的部位，例如劣化容易加深的部位。因此，有时劣化诊断的精度变低。
本申请说明书所公开的技术就是鉴于以上所记载那样的问题而提出的，其目的在于提供用于提高半导体装置的劣化诊断的精度的技术。
本申请说明书所公开的技术的第1方式具有：壳体；所述壳体内部的半导体芯片；金属导线，其与所述半导体芯片的上表面接合；所述壳体内部的至少1个试验件；以及一对端子，其设置于所述壳体的外部，并且与所述试验件连接，所述试验件在所述壳体的内部与所述金属导线分离。
另外，本申请说明书所公开的技术的第2方式为使用壳体内部的至少1个试验件进行半导体装置的劣化诊断的诊断方法，在该诊断方法中，所述试验件在所述壳体的内部与接合于半导体芯片的上表面的金属导线分离，使用设置于所述壳体的外部并且与所述试验件连接的一对端子，进行包含所述半导体芯片的所述半导体装置的劣化诊断。
发明的效果
本申请说明书所公开的技术的第1方式具有：壳体；所述壳体内部的半导体芯片；金属导线，其与所述半导体芯片的上表面接合；所述壳体内部的至少1个试验件；以及一对端子，其设置于所述壳体的外部，并且与所述试验件连接，所述试验件在所述壳体的内部与所述金属导线分离。根据这样的结构，通过对在壳体的内部以与金属导线分离的方式设置的试验件的电阻值的变动量进行计算，能够高精度地对半导体装置的内部结构的劣化进行预测。
另外，本申请说明书所公开的技术的第2方式为使用壳体内部的至少1个试验件进行半导体装置的劣化诊断的诊断方法，在该诊断方法中，所述试验件在所述壳体的内部与接合于半导体芯片的上表面的金属导线分离，使用设置于所述壳体的外部并且与所述试验件连接的一对端子，进行包含所述半导体芯片的所述半导体装置的劣化诊断。根据这样的结构，通过对在壳体的内部以与金属导线分离的方式设置的试验件的电阻值的变动量进行计算，能够高精度地对半导体装置的内部结构的劣化进行预测。
另外，通过以下所示的详细的说明和附图，本申请说明书所公开的技术涉及的目的、特征、方案、优点会更清楚。
附图说明
图1是概略地表示实施方式涉及的半导体装置的结构的例子的侧视图。
图2是与图1中所例示的结构对应的俯视图。
图3是与图1中所例示的结构对应的电路图。
图4是概略地表示实施方式涉及的半导体装置的结构的例子的侧视图。
图5是与图4中所例示的结构对应的俯视图。
图6是与图4中所例示的结构对应的电路图。
图7是概略地表示实施方式涉及的半导体装置的结构的例子的侧视图。
图8是与图7中所例示的结构对应的俯视图。
图9是与图7中所例示的结构对应的电路图。
图10是概略地表示实施方式涉及的半导体装置的结构的例子的侧视图。
图11是与图10中所例示的结构对应的俯视图。
图12是与图10中所例示的结构对应的电路图。
图13是概略地表示实施方式涉及的半导体装置的结构的例子的侧视图。
图14是与图13中所例示的结构对应的俯视图。
图15是与图13中所例示的结构对应的电路图。
图16是概略地表示实施方式涉及的半导体装置的结构的例子的侧视图。
图17是与图16中所例示的结构对应的俯视图。
图18是与图16中所例示的结构对应的电路图。
具体实施方式
以下，一边参照附图一边对实施方式进行说明。在下面的实施方式中，为了说明技术，还示出了详细的特征等，但它们只是例示，为了能够实施实施方式，它们并非全部都是必备的特征。另外，关于通过各个实施方式产生的效果的例子，在全部实施方式涉及的说明之后汇总地记述。
此外，附图只是概略地示出的，为了方便说明，在附图中适当进行了结构的省略或结构的简化。另外，不同的附图各自所示的结构等的大小及位置的相互关系并非必然是准确地记载的，能够进行适当变更。另外，在并非剖视图的俯视图等附图中，为了容易理解实施方式的内容，有时也会添加阴影。
另外，在以下所示的说明中，对同样的结构要素标注相同的标号而进行图示，它们的名称和功能也相同。因此，为了避免重复，有时会省略对它们的详细的说明。
另外，在以下记载的说明中，即使存在使用“上”、“下”、“左”、“右”、“侧”、“底”、“表”、以及“背”等表示特定的位置和方向的术语的情况，这些术语也只是为了容易对实施方式的内容进行理解，出于方便而使用的，与实际实施时的方向没有关系。
另外，在下面所记载的说明中，在记载为“…的上表面”或“…的下表面”的情况下，除了成为对象的结构要素的上表面本身之外，还包含在成为对象的结构要素的上表面形成有其它结构要素的状态。即，例如，在记载为“在甲的上表面设置的乙”的情况下，不妨碍其它结构要素“丙”介于甲和乙之间。
<第1实施方式>
下面，对本实施方式涉及的半导体装置及半导体装置的诊断方法进行说明。
<关于半导体装置的结构＞
图1是概略地表示本实施方式涉及的半导体装置(例如，功率模块)的结构的例子的侧视图。在图1中局部透视地记载了封装材料9。
如图1中所例示那样，半导体装置具有：绝缘基板1(或绝缘片)；导电性接合材料8，其形成于绝缘基板1的上表面；电极图案4，其由在导电性接合材料8的上表面配置的导电性材料构成；作为半导体元件的金属-氧化膜-半导体场效应晶体管(metal－oxide－semiconductor field－effect transistor，即MOSFET)芯片2，其隔着导电性接合材料8配置于电极图案4的上表面；作为半导体元件的肖特基势垒二极管(Schottky barrierdiode，即SBD)芯片3，其隔着导电性接合材料8配置于电极图案4的上表面；金属导线7，其将MOSFET芯片2和SBD芯片3连接；基座板11，其为与绝缘基板1的下表面连接的散热板；嵌件(outsert)壳体10，其设置为经由粘接剂12与基座板11的上表面连接，在俯视观察时包围绝缘基板1，并且覆盖绝缘基板1的上方；主电极端子5A、主电极端子5B及主电极端子5C，它们与电极图案4的上表面连接，并且与嵌件壳体10的外部连接；辅助电极端子6A、辅助电极端子6B及辅助电极端子6C，它们与电极图案4的上表面连接，并且与嵌件壳体10的外部连接；端子14及端子15，它们安装于嵌件壳体10的上表面；试验件13，其以从端子14及端子15到达嵌件壳体10的内部的方式设置；以及封装材料9，其填充于嵌件壳体10的内部。
此外，在图1中示出，在嵌件壳体10内搭载2个MOSFET芯片2和2个SBD芯片3的情况。
另外，封装材料9例如由硅凝胶、弹性体或环氧树脂等构成。
这里，图1的电极图案4是将钎焊于绝缘基板1的上表面的铜(Cu)板通过蚀刻加工形成为配线状而得到的。然而，电极图案4也可以由铝(Al)形成，或者也可以用镍(Ni)对铜(Cu)配线的表面进行镀敷。
另外，图1的绝缘基板1为由AlN构成的绝缘部件。然而，绝缘基板1例如也可以由Al2O3或Si3N4等构成。
另外，作为半导体元件的MOSFET芯片2例如也可以是绝缘栅型双极晶体管(insulated gate bipolar transistor，即IGBT)，还可以是续流二极管(free－wheelingdiode，即FWD)。
此外，半导体元件所使用的半导体也可以从将硅(Si)、碳化硅(SiC)或氮化镓(GaN)等作为基材的半导体进行选择。
金属导线7例如是直径(φ)为400μm的Al导线。然而，金属导线7例如也可以是由铝(Al)合金构成的配线，也可以是板状的铝(Al)板，还可以是由铜(Cu)构成的导电性良好的金属导线。
导电性接合材料8通常使用焊料。但是，作为高温动作的对策，导电性接合材料8也可以使用由粒径为几nm左右的微小的银(Ag)颗粒构成的烧结体。另外，如果是小电流用途的半导体装置，则导电性接合材料8也可以使用含有导电性填料的导电性粘接剂。
绝缘基板1也可以经由导电性接合材料8与基座板11的上表面接合。另外，绝缘基板1也可以与基座板11形成为一体。
基座板11的材料例如可以是Al-SiC那样的由Al和陶瓷构成的复合材料，还可以是板状的铜(Cu)板。
此外，在本实施方式中公开了在嵌件壳体10内搭载MOSFET芯片2和SBD芯片3的2合1类型，但也可以是在嵌件壳体10内搭载1个元件的1合1类型，在嵌件壳体10内搭载4个元件的4合1类型，在嵌件壳体10内搭载6个元件的6合1类型或在嵌件壳体10内搭载12个元件的12合1等。
劣化观测用的试验件13埋入至半导体装置的嵌件壳体10的内部。而且，与试验件13的两端连接的电阻观测用的端子14及端子15与辅助电极端子相同地，伸出到嵌件壳体10的外部。
劣化观测用的试验件13主要由腐蚀灵敏度良好的Ag(银)或Cu(铜)构成。但是，根据与用于腐蚀的气体的组合，劣化观测用的试验件13也可以由Ni(镍)、Al(铝)或其它金属等构成。
另外，优选构成劣化观测用的试验件13的金属的纯度高，但有时也与半导体装置所用的其它部件的纯度或性质相同。
这里，图2是与图1中所例示的结构对应的俯视图。图1与图2的X-X’面的侧视图对应。
如图2中所例示那样，就半导体装置而言，P侧的主电极端子5A、N侧的主电极端子5B、AC电极的主电极端子5C、AC电极的主电极端子5D、AC电极的主电极端子5E、N侧的主电极端子5F、P侧的主电极端子5G、MOSFET芯片2的发射极端子即辅助电极端子6A、MOSFET芯片2的栅极端子即辅助电极端子6B、与热敏电阻(这里，未图示)连接的辅助电极端子6C、MOSFET芯片2的发射极端子即辅助电极端子6D、MOSFET芯片2的栅极端子即辅助电极端子6E、MOSFET芯片2的集电极端子即辅助电极端子6F、端子14和端子15设置为从嵌件壳体10的上表面伸出。
另外，图3是与图1中所例示的结构对应的电路图。但是，在图3中，图1的MOSFET芯片被替换为IGBT芯片。
如图3中所例示那样，半导体装置具有：2个IGBT芯片200，它们彼此串联连接；SBD芯片3，其与IGBT芯片200各自并联连接；主电极端子5C、主电极端子5D及主电极端子5E，它们连接于2个IGBT芯片200之间；主电极端子5A及主电极端子5G，它们与一个IGBT芯片200的集电极侧连接；辅助电极端子6F，其连接于一个IGBT芯片200与主电极端子5A及主电极端子5G之间；辅助电极端子6E，其连接于一个IGBT芯片200的栅极侧；辅助电极端子6D，其连接于一个IGBT芯片200的发射极侧；辅助电极端子6B，其连接于另一个IGBT芯片200的栅极侧；主电极端子5B及主电极端子5F，它们连接于另一个IGBT芯片200的发射极侧；热敏电阻100，其连接于另一个IGBT芯片200与主电极端子5B及主电极端子5F之间；辅助电极端子6C，其与热敏电阻100连接；辅助电极端子6A，其连接于另一个IGBT芯片200和热敏电阻100之间；以及试验件13，其没有与其它配线连接，在试验件13的两端连接有端子14及端子15。
<关于半导体装置的劣化诊断＞
在半导体装置的初期使用时及维护时，对端子14和端子15之间的电阻值进行测定。而且，通过对初期使用时的该电阻值和维护时的该电阻值进行比较，从而对电阻值的变动量进行计算。
而且，根据电阻值的变动量，对在嵌件壳体10的内部搭载的金属导线7、主电极端子或辅助电极端子等结构的腐蚀或封装材料9的变质及变色的进展程度进行预测。
<第2实施方式>
对本实施方式涉及的半导体装置及半导体装置的诊断方法进行说明。此外，在下面的说明中，对与以上记载的实施方式中说明过的结构要素相同的结构要素，标注相同的标号而进行图示，适当省略其详细的说明。
<关于半导体装置的结构＞
图4是概略地表示本实施方式涉及的半导体装置的结构的例子的侧视图。在图4中局部透视地记载了封装材料9。
如图4中所例示那样，半导体装置具有绝缘基板1、导电性接合材料8、电极图案4、MOSFET芯片2、SBD芯片3、金属导线7、基座板11、嵌件壳体10、主电极端子5A、主电极端子5B及主电极端子5C、辅助电极端子6A、辅助电极端子6B及辅助电极端子6C、端子14及端子15、试验件13、位置与端子14及端子15不同的安装于嵌件壳体10的上表面的端子14A及端子15A、从端子14A及端子15A到达嵌件壳体10的内部地设置的试验件13A、封装材料9。
试验件13和试验件13A可以使用相同种类的金属，也可以使用不同种类的金属。
这里，图5是与图4中所例示的结构对应的俯视图。图4与图5的X-X’面的侧视图对应。
如图5中所例示那样，就半导体装置而言，P侧的主电极端子5A、N侧的主电极端子5B、AC电极的主电极端子5C、AC电极的主电极端子5D、AC电极的主电极端子5E、N侧的主电极端子5F、P侧的主电极端子5G、辅助电极端子6A、辅助电极端子6B、辅助电极端子6C、辅助电极端子6D、辅助电极端子6E、辅助电极端子6F、端子14、端子15、端子14A和端子15A设置为从嵌件壳体10的上表面伸出。
另外，图6是与图4中所例示的结构对应的电路图。但是，在图6中，图4的MOSFET芯片被替换为IGBT芯片。
如图6中所例示那样，半导体装置具有2个IGBT芯片200、2个SBD芯片3、主电极端子5C、主电极端子5D及主电极端子5E、主电极端子5A及主电极端子5G、辅助电极端子6F、辅助电极端子6E、辅助电极端子6D、辅助电极端子6B、主电极端子5B及主电极端子5F、热敏电阻100、辅助电极端子6C、辅助电极端子6A、试验件13、和没有与其它配线连接的在两端连接有端子14A及端子15A的试验件13A。
<关于半导体装置的劣化诊断＞
在半导体装置的初期使用时及维护时，分别对端子14和端子15之间的电阻值、及端子14A和端子15A之间的电阻值进行测定。而且，通过分别进行初期使用时的该电阻值和维护时的该电阻值的比较，从而分别对电阻值的变动量进行计算。
而且，根据电阻值的变动量，分别对在嵌件壳体10的内部搭载的金属导线7、主电极端子或辅助电极端子等结构的腐蚀或封装材料9的变质及变色的进展程度进行预测。
根据试验件13及试验件13A所使用的金属的种类，容易发生反应的气体不同。因此，通过将大于或等于2种的不同的金属分别用于试验件13及试验件13A，能够提高针对多种气体的诊断灵敏度。
例如，Ag(银)、Cu(铜)或Ni(镍)相对于硫化类及氮化类的成分表现出劣化。因此，如果是由这些金属构成的试验件13或试验件13A，则对于硫化类或氮化类的导电性生成物的劣化诊断是有效的。
另外，在试验件13及试验件13A使用同一种金属的情况下，如果在灵敏度高的部位例如接近外部的表面侧、和灵敏度低的部位例如更内部侧的部位等由腐蚀气体带来的影响的大小不同的大于或等于2个部位处设置试验件，则能够基于从多个试验件测定出的电阻值的差异，创建对腐蚀的反应速度或内部的腐蚀的进展程度进行确认的指标。
<第3实施方式>
对本实施方式涉及的半导体装置及半导体装置的诊断方法进行说明。此外，在下面的说明中，对与以上记载的实施方式中说明过的结构要素相同的结构要素，标注相同的标号而进行图示，适当省略其详细的说明。
<关于半导体装置的结构＞
图7是概略地表示本实施方式涉及的半导体装置的结构的例子的侧视图。在图7中局部透视地记载了封装材料9。
如图7中所例示那样，半导体装置具有绝缘基板1、导电性接合材料8、电极图案4、MOSFET芯片2、SBD芯片3、金属导线7、基座板11、嵌件壳体10、主电极端子5A、主电极端子5B及主电极端子5C、辅助电极端子6A、辅助电极端子6B及辅助电极端子6C、安装于嵌件壳体10的上表面的端子14B、与辅助电极端子6C连接的端子15B、从端子14B及端子15B到达嵌件壳体10的内部地设置的试验件13B、和封装材料9。
此外，在图7中，端子15B与已有的端子即辅助电极端子6C连接而共用化，但与已有的端子共用化的也可以是端子14B，还可以是端子14B及端子15B这两者。
这里，图8是与图7中所例示的结构对应的俯视图。图7与图8的X-X’面的侧视图对应。
如图8中所例示那样，就半导体装置而言，P侧的主电极端子5A、N侧的主电极端子5B、AC电极的主电极端子5C、AC电极的主电极端子5D、AC电极的主电极端子5E、N侧的主电极端子5F、P侧的主电极端子5G、辅助电极端子6A、辅助电极端子6B、辅助电极端子6C、辅助电极端子6D、辅助电极端子6E、辅助电极端子6F和端子14B设置为从嵌件壳体10的上表面伸出。
另外，图9是与图7中所例示的结构对应的电路图。但是，在图9中，图7的MOSFET芯片被替换为IGBT芯片。
如图9中所例示那样，半导体装置具有2个IGBT芯片200、2个SBD芯片3、主电极端子5C、主电极端子5D及主电极端子5E、主电极端子5A及主电极端子5G、辅助电极端子6F、辅助电极端子6E、辅助电极端子6D、辅助电极端子6B、主电极端子5B及主电极端子5F、热敏电阻100、辅助电极端子6C、辅助电极端子6A、连接于另一个IGBT芯片200与主电极端子5B及主电极端子5F之间的端子15B、与端子15B连接的试验件13B、和与试验件13B连接的端子14B。
<关于半导体装置的劣化诊断＞
在半导体装置的初期使用时及维护时，对辅助电极端子6C和端子14B之间的电阻值进行测定。而且，通过进行初期使用时的该电阻值和维护时的该电阻值的比较，从而对电阻值的变动量进行计算。
根据本实施方式涉及的半导体装置，由于能够沿用已有的端子而进行劣化诊断，因此能够对半导体装置的追加结构进行抑制而进行劣化诊断。另外，由于沿用已有的端子而进行用于劣化诊断的测定，因此能够高效地进行测定。
<第4实施方式>
对本实施方式涉及的半导体装置及半导体装置的诊断方法进行说明。此外，在下面的说明中，对与以上记载的实施方式中说明过的结构要素相同的结构要素，标注相同的标号而进行图示，适当省略其详细的说明。
<关于半导体装置的结构＞
图10是概略地表示本实施方式涉及的半导体装置的结构的例子的侧视图。在图10中局部透视地记载了封装材料9。
如图10中所例示那样，半导体装置具有绝缘基板1、导电性接合材料8、电极图案4、MOSFET芯片2、SBD芯片3、金属导线7、基座板11、嵌件壳体10、主电极端子5A、主电极端子5B及主电极端子5C、辅助电极端子6A、辅助电极端子6B及辅助电极端子6C、安装于嵌件壳体10的上表面的端子14C、安装于嵌件壳体10的上表面的端子15C、从端子14C及端子15C与嵌件壳体10的内部的电极图案4一体化地设置的试验件13C、和封装材料9。
此外，在图10中，端子14C及端子15C是在已有的端子之外额外设置的，但例如也可以如第3实施方式所示，将端子14C及端子15C中的至少一者与其它端子共用化。
这里，图11是与图10中所例示的结构对应的俯视图。图10与图11的X-X’面的侧视图对应。
如图11中所例示那样，就半导体装置而言，P侧的主电极端子5A、N侧的主电极端子5B、AC电极的主电极端子5C、AC电极的主电极端子5D、AC电极的主电极端子5E、N侧的主电极端子5F、P侧的主电极端子5G、辅助电极端子6A、辅助电极端子6B、辅助电极端子6C、辅助电极端子6D、辅助电极端子6E、辅助电极端子6F、端子14C和端子15C设置为从嵌件壳体10的上表面伸出。
另外，图12是与图10中所例示的结构对应的电路图。但是，在图12中，图10的MOSFET芯片被替换为IGBT芯片。
如图12中所例示那样，半导体装置具有2个IGBT芯片200、2个SBD芯片3、主电极端子5C、主电极端子5D及主电极端子5E、主电极端子5A及主电极端子5G、辅助电极端子6F、辅助电极端子6E、辅助电极端子6D、辅助电极端子6B、主电极端子5B及主电极端子5F、热敏电阻100、辅助电极端子6C、辅助电极端子6A、连接于2个IGBT芯片200之间的试验件13C、与试验件13C的两端连接的端子14C及端子15C。
<关于半导体装置的劣化诊断＞
在半导体装置的初期使用时及维护时，对端子14C和端子15C之间的电阻值进行测定。而且，通过进行初期使用时的该电阻值和维护时的该电阻值的比较，从而对电阻值的变动量进行计算。
根据本实施方式涉及的半导体装置，由于能够沿用电极图案4作为试验件13C而进行劣化诊断，因此能够对半导体装置的追加结构进行抑制而进行劣化诊断。因此，能够对半导体装置的制造成本的上升进行抑制。另外，能够尽早对容易成为半导体装置的故障原因的电极图案4处的腐蚀进行识别。
<第5实施方式>
对本实施方式涉及的半导体装置及半导体装置的诊断方法进行说明。此外，在下面的说明中，对与以上记载的实施方式中说明过的结构要素相同的结构要素，标注相同的标号而进行图示，适当省略其详细的说明。
<关于半导体装置的结构＞
图13是概略地表示本实施方式涉及的半导体装置的结构的例子的侧视图。在图13中局部透视地记载了封装材料9。
如图13中所例示那样，半导体装置具有绝缘基板1、导电性接合材料8、电极图案4、MOSFET芯片2、SBD芯片3、金属导线7、基座板11、嵌件壳体10、主电极端子5A、主电极端子5B及主电极端子5C、辅助电极端子6A、辅助电极端子6B及辅助电极端子6C、安装于嵌件壳体10的上表面的端子14D、安装于嵌件壳体10的上表面的端子15D、从端子14D及端子15D在嵌件壳体10的内部的电极图案4的上表面设置的试验件13D、和封装材料9。
此外，在图13中，端子14D及端子15D是在已有的端子之外额外地设置，但例如也可以如第3实施方式所示，将端子14D及端子15D中的至少一者与其它端子共用化。
试验件13D由多个金属片构成。另外，各个金属片由多种金属中的任意者构成，例如就串联排列的多个金属片而言，相邻的金属片彼此由不同的金属构成。
另外，构成试验件13D的多个金属片各自配置于电极图案4的上表面中的彼此绝缘的位置。
而且，端子14D及端子15D分别与构成试验件13D的多个金属片中的位于最远距离处的金属片彼此连接。
此外，在图13中，试验件13D配置于电极图案4的上表面，但也可以配置为与电极图案4分离。
另外，也可以设置有多个试验件13D。
这里，图14是与图13中所例示的结构对应的俯视图。图13与图14的X-X’面的侧视图对应。
如图14中所例示那样，就半导体装置而言，P侧的主电极端子5A、N侧的主电极端子5B、AC电极的主电极端子5C、AC电极的主电极端子5D、AC电极的主电极端子5E、N侧的主电极端子5F、P侧的主电极端子5G、辅助电极端子6A、辅助电极端子6B、辅助电极端子6C、辅助电极端子6D、辅助电极端子6E、辅助电极端子6F、端子14D、和端子15D设置为从嵌件壳体10的上表面伸出。
另外，图15是与图13中所例示的结构对应的电路图。但是，在图15中，图13的MOSFET芯片被替换为IGBT芯片。
如图15中所例示那样，半导体装置具有2个IGBT芯片200、2个SBD芯片3、主电极端子5C、主电极端子5D及主电极端子5E、主电极端子5A及主电极端子5G、辅助电极端子6F、辅助电极端子6E、辅助电极端子6D、辅助电极端子6B、主电极端子5B及主电极端子5F、热敏电阻100、辅助电极端子6C、辅助电极端子6A、和没有与其它配线连接的在两端连接有端子14D及端子15D的试验件13D。
<关于半导体装置的劣化诊断＞
在半导体装置的初期使用时及维护时，对端子14D和端子15D之间的电阻值进行测定。而且，通过对初期使用时的该电阻值和维护时的该电阻值进行比较，从而对电阻值的变动量进行计算。
而且，根据电阻值的变动量，对在嵌件壳体10的内部搭载的金属导线7、主电极端子或辅助电极端子等结构的腐蚀的进展程度进行预测。
根据本实施方式涉及的半导体装置，通过将大于或等于2种不同的金属用于试验件13D，能够提高针对多种气体的诊断灵敏度。
另外，根据本实施方式涉及的半导体装置，在产生了由构成试验件13D的金属片间的迁移的发展导致的短路时，能够判断为腐蚀生成物得到了发展。因此，能够进行准确性高的劣化诊断。
<第6实施方式>
对本实施方式涉及的半导体装置及半导体装置的诊断方法进行说明。此外，在下面的说明中，对与以上记载的实施方式中说明过的结构要素相同的结构要素，标注相同的标号而进行图示，适当省略其详细的说明。
<关于半导体装置的结构＞
图16是概略地表示本实施方式涉及的半导体装置的结构的例子的侧视图。在图16中局部透视地记载了封装材料9。
如图16中所例示那样，半导体装置具有绝缘基板1、导电性接合材料8、电极图案4、MOSFET芯片2、SBD芯片3、金属导线7、基座板11、嵌件壳体10、主电极端子5A、主电极端子5B及主电极端子5C、辅助电极端子6A、辅助电极端子6B及辅助电极端子6C、安装于嵌件壳体10的上表面的端子14E、安装于嵌件壳体10的上表面的端子15E、从端子14E及端子15E在嵌件壳体10的内部的电极图案4的上表面设置的试验件13E、和封装材料9。
此外，在图16中，端子14E及端子15E是在已有的端子之外额外设置的，但例如也可以如第3实施方式所示，将端子14E及端子15E中的至少一者与其它端子共用化。
试验件13E由多个金属片构成。另外，各个金属片由多种金属中的任意者构成，例如就并联排列的多个金属片而言，并联地相邻的金属片彼此由不同金属构成。另一方面，串联排列的多个金属片彼此由相同种类的金属构成。
另外，构成试验件13E的多个金属片中的串联排列的金属片彼此各自配置于电极图案4的上表面中的彼此绝缘的位置。
而且，端子14E及端子15E分别与构成试验件13E的串联排列的金属片中的位于最远距离处的金属片彼此连接。
此外，在图16中，试验件13E配置于电极图案4的上表面，但也可以配置为与电极图案4分离。
另外，也可以设置有多个试验件13E。
这里，图17是与图16中所例示的结构对应的俯视图。图16与图17的X-X’面的侧视图对应。
如图17中所例示那样，就半导体装置而言，P侧的主电极端子5A、N侧的主电极端子5B、AC电极的主电极端子5C、AC电极的主电极端子5D、AC电极的主电极端子5E、N侧的主电极端子5F、P侧的主电极端子5G、辅助电极端子6A、辅助电极端子6B、辅助电极端子6C、辅助电极端子6D、辅助电极端子6E、辅助电极端子6F、端子14E、和端子15E设置为从嵌件壳体10的上表面伸出。
另外，图18是与图16中所例示的结构对应的电路图。但是，在图18中，图16的MOSFET芯片被替换为IGBT芯片。
如图18中所例示那样，半导体装置具有2个IGBT芯片200、2个SBD芯片3、主电极端子5C、主电极端子5D及主电极端子5E、主电极端子5A及主电极端子5G、辅助电极端子6F、辅助电极端子6E、辅助电极端子6D、辅助电极端子6B、主电极端子5B及主电极端子5F、热敏电阻100、辅助电极端子6C、辅助电极端子6A、和没有与其它配线连接的在两端连接有端子14E及端子15E的试验件13E。
<关于半导体装置的劣化诊断＞
在半导体装置的初期使用时及维护时，对端子14E和端子15E之间的电阻值进行测定。而且，通过对初期使用时的该电阻值和维护时的该电阻值进行比较，从而对电阻值的变动量进行计算。
而且，根据电阻值的变动量，对在嵌件壳体10的内部搭载的金属导线7、主电极端子或辅助电极端子等结构的腐蚀的进展程度进行预测。
根据本实施方式涉及的半导体装置，通过将大于或等于2种不同的金属用于试验件13E，能够提高针对多种气体的诊断灵敏度。
另外，根据本实施方式涉及的半导体装置，由于试验件13E相对于端子14E和端子15E并联排列，因此在至少1对之间产生了由构成试验件13E的串联排列的金属片间的迁移的发展导致的短路时，能够判断为腐蚀生成物得到了发展。因此，能够进行准确性高的劣化诊断。
<关于通过以上所记载的实施方式产生的效果>
接着，示出由以上所记载的实施方式产生的效果的例子。此外，在下面的说明中，基于在以上所记载的实施方式中所例示的具体的结构而记载该效果，但在产生相同效果的范围内，也可以与在本申请说明书中所例示的其它具体的结构进行替换。
另外，该替换也可以跨多个实施方式而进行。即，也可以是对在不同的实施方式中所例示的各个结构进行组合而产生相同效果。
根据以上所记载的实施方式，半导体装置具有壳体、半导体芯片、金属导线7、至少1个试验件13(或试验件13A、试验件13B、试验件13C、试验件13D、试验件13E)、一对端子即端子14及端子15(或端子14A及端子15A、端子14B及端子15B、端子14C及端子15C、端子14D及端子15D、端子14E及端子15E)。这里。壳体例如与嵌件壳体10对应。另外，半导体芯片例如与MOSFET芯片2及SBD芯片中的任意1者对应。MOSFET芯片2设置于嵌件壳体10的内部。金属导线7与MOSFET芯片2的上表面接合。试验件13设置于嵌件壳体10的内部。端子14及端子15设置于嵌件壳体10的外部。另外，端子14及端子15与试验件13连接。这里，试验件13在嵌件壳体10的内部与金属导线7分离。
半导体元件(例如，功率半导体元件)通常为容易受到温度、湿度、或腐蚀性气体的影响的元件。
因此，在将如上述实施方式所示那样的具有半导体芯片(MOSFET芯片2或SBD芯片)的半导体装置在存在腐蚀性气体的环境下使用的情况下，由于腐蚀性的气体侵入至嵌件壳体10的内部，因此使半导体装置的各个部件劣化，其结果，半导体装置有可能发生由短路等导致的故障。
这里，由于优选金属导线7能够流过较多的电流，因此通常以能够流过大电流的粗细以及长度来进行设计。因此，金属导线7的腐蚀速度比较慢。因此，在将金属导线7用于半导体装置的劣化诊断的情况下，电阻值的变动量变小，劣化诊断的精度变低。
另外，大多针对1个半导体芯片而接合有多根金属导线7。因此，即使与1个半导体芯片接合的多根金属导线7中的1根由于腐蚀而断裂，也难以对电阻值的变动进行检测。因此，在将金属导线7用于半导体装置的劣化诊断的情况下，劣化诊断的精度变低。
相对于此，根据上述实施方式所示的结构，通过对在嵌件壳体10的内部以与金属导线7分离的方式设置的试验件13的电阻值的变动量进行计算，能够高精度地对半导体装置的内部结构的劣化(腐蚀的进展程度)进行预测。
此外，在将本申请说明书中所例示的其它结构中的至少1者适当追加于以上所记载的结构的情况下，即，在适当追加了没有作为以上所记载的结构提及的本申请说明书中所例示的其它结构的情况下，也能够产生相同效果。
另外，根据以上所记载的实施方式，还具有与MOSFET芯片2的下表面接合的电极图案4。根据这样的结构，通过对以与金属导线7分离的方式设置的试验件13的电阻值的变动量进行计算，能够高精度地对半导体装置的内部结构的劣化(腐蚀的进展程度)进行预测。
另外，根据以上所记载的实施方式，一对端子即端子14B及端子15B中的至少一者还与电极图案4连接。根据这样的结构，通过将与试验件13B连接的端子14B及端子15B中的至少一者经由已有的端子即辅助电极端子6C还与电极图案4连接，能够通过与已有的端子的共用来减少结构部件，因此能够对半导体装置的制造成本进行抑制。
另外，根据以上所记载的实施方式，试验件13C为与MOSFET芯片2的下表面接合的电极图案4的一部分。根据这样的结构，通过将电极图案4的一部分沿用作试验件13C，从而能够减少结构部件，因此能够对半导体装置的制造成本进行抑制。另外，由于不会产生由于用作试验件的金属材料与电极图案4所使用的金属材料不同导致的腐蚀的进展程度的差异，因此能够节省适于试验件的金属材料的选定工时，并且能够提高劣化诊断的精度。
另外，根据以上所记载的实施方式，试验件13D(或试验件13E)由彼此绝缘的多个金属片构成。根据这样的结构，在产生了由构成试验件13D(或试验件13E)的金属片间的迁移的发展导致的短路时，能够判断为腐蚀生成物得到了发展。因此，能够进行准确性高的劣化诊断。
另外，根据以上所记载的实施方式，多个金属片中的至少2个由互不相同的金属构成。根据这样的结构，通过将大于或等于2种不同的金属用于试验件13D，能够提高针对多种气体的诊断灵敏度。
另外，根据以上所记载的实施方式，多个金属片相对于一对端子即端子14D和端子15D串联排列。根据这样的结构，在产生了由构成试验件13D的金属片间的迁移的发展导致的短路时，能够判断为腐蚀生成物得到了发展。因此，能够进行准确性高的劣化诊断。
另外，根据以上所记载的实施方式，由互不相同的金属构成的金属片彼此交替地串联排列。根据这样的结构，在产生了由构成试验件13D的金属片间的迁移的发展导致的短路时，能够判断为腐蚀生成物得到了发展。并且，通过将大于或等于2种不同的金属用于试验件13D，能够提高针对多种气体的诊断灵敏度。
另外，根据以上所记载的实施方式，多个金属片相对于一对端子即端子14E和端子15E并联排列。根据这样的结构，由于试验件13E相对于端子14E和端子15E并联排列，因此在至少1对之间产生了由构成试验件13E的串联排列的金属片间的迁移的发展导致的短路时，能够判断为腐蚀生成物得到了发展。因此，能够进行准确性高的劣化诊断。
另外，根据以上所记载的实施方式，由互不相同的金属构成的金属片彼此并联排列。根据这样的结构，在至少1对之间产生了由构成试验件13E的串联排列的金属片间的迁移的发展导致的短路时，能够判断为腐蚀生成物得到了发展。因此，例如，能够与根据各个金属或各个部件而不同的腐蚀性气体对应地，对各个金属或部件的腐蚀的进展程度进行诊断。
另外，根据以上所记载的实施方式，半导体装置具有多个试验件13A。而且，多个试验件13A彼此分离。根据这样的结构，能够进行半导体装置的多个部位处的由腐蚀性气体引起的劣化的诊断。
另外，根据以上所记载的实施方式，多个试验件13A由同种金属构成。根据这样的结构，能够进行由腐蚀气体带来的影响的大小不同的多个部位处的劣化诊断。因此，例如，能够基于从多个试验件测定出的电阻值的差异，创建对腐蚀的反应速度或内部的腐蚀的进展程度进行确认的指标。
另外，根据以上所记载的实施方式，多个试验件13A由不同的金属构成。根据这样的结构，能够提高针对多种气体的诊断灵敏度。
根据以上所记载的实施方式，在半导体装置的诊断方法中，试验件13在嵌件壳体10的内部与接合于MOSFET芯片2的上表面的金属导线7分离。而且，使用设置于嵌件壳体10的外部并且与试验件13连接的一对端子即端子14及端子15，进行包含MOSFET芯片2的半导体装置的劣化诊断。
根据这样的结构，通过对在嵌件壳体10的内部以与金属导线7分离的方式设置的试验件13的电阻值的变动量进行计算，能够高精度地对半导体装置的内部结构的劣化(腐蚀的进展程度)进行预测。
此外，在将本申请说明书中所例示的其它结构中的至少1者适当追加于以上所记载的结构的情况下，即，在适当追加了没有作为以上所记载的结构提及的本申请说明书中所例示的其它结构的情况下，也能够产生相同效果。
另外，在没有特别限制的情况下，进行各个处理的顺序能够变更。
<关于以上所记载的实施方式中的变形例>
在以上所记载的实施方式中，有时针对各个结构要素的材质、材料、尺寸、形状、相对的配置关系或实施条件等也进行了记载，但它们在所有方面都是一个例子，并不限于本申请说明书所记载的内容。
因此，在本申请说明书所公开的技术的范围内可想象到没有示出例子的无数的变形例及均等物。例如，包含对至少1个结构要素进行变形的情况、进行追加的情况或进行省略的情况，以及提取至少1个实施方式中的至少1个结构要素而与其它实施方式中的结构要素进行组合的情况。
另外，只要不产生矛盾，在以上所记载的实施方式中记载为具有“1个”的结构要素，也可以具有“大于或等于1个”。
而且，以上所记载的实施方式中的各个结构要素只是概念性的单位，在本申请说明书所公开的技术的范围内，其包含1个结构要素由多个构造物构成的情况、1个结构要素与某个构造物的一部分对应的情况、以及多个结构要素设置于1个构造物的情况。
另外，对于以上所记载的实施方式中的各个结构要素，只要发挥相同的功能，就可包含具有其它结构或形状的构造物。
另外，本申请说明书中的说明是用于与本技术关联的全部目的而参照的，均并未承认为是现有技术。
另外，在以上所记载的实施方式中，在没有特别指定地记载了材料名等的情况下，只要不产生矛盾，则包含在该材料包含其它添加物的例如合金等。
标号的说明
1绝缘基板，2MOSFET芯片，3SBD芯片，4电极图案，5A、5B、5C、5D、5E、5F、5G主电极端子，6A、6B、6C、6D、6E、6F辅助电极端子，7金属导线，8导电性接合材料，9封装材料，10嵌件壳体，11基座板，12粘接剂，13、13A、13B、13C、13D、13E试验件，14、14A、14B、14C、14D、14E、15、15A、15B、15C、15D、15E端子，100热敏电阻，200IGBT芯片。

Claims (14)

1.一种半导体装置，其具有：
壳体(10)；
所述壳体(10)内部的半导体芯片(2、3)；
金属导线(7)，其与所述半导体芯片(2、3)的上表面接合；
所述壳体(10)内部的至少1个试验件(13-13E)；以及
一对端子(14-14E、15-15E)，其设置于所述壳体(10)的外部，并且与所述试验件(13-13E)连接，
所述试验件(13-13E)在所述壳体(10)的内部与所述金属导线(7)分离。
2.根据权利要求1所述的半导体装置，其中，
还具有：电极图案(4)，其与所述半导体芯片(2、3)的下表面接合。
3.根据权利要求2所述的半导体装置，其中，
一对所述端子(14B、15B)中的至少一者还与所述电极图案(4)连接。
4.根据权利要求1所述的半导体装置，其中，
所述试验件(13C)为与所述半导体芯片(2、3)的下表面接合的电极图案(4)的一部分。
5.根据权利要求1至3中任一项所述的半导体装置，其中，
所述试验件(13D、13E)由彼此绝缘的多个金属片构成。
6.根据权利要求5所述的半导体装置，其中，
多个所述金属片中的至少2个由互不相同的金属构成。
7.根据权利要求5或6所述的半导体装置，其中，
多个所述金属片相对于一对所述端子(14D、15D)而串联排列。
8.根据权利要求7所述的半导体装置，其中，
由互不相同的金属构成的所述金属片彼此交替地串联排列。
9.根据权利要求5至8中任一项所述的半导体装置，其中，
多个所述金属片相对于一对所述端子(14E、15E)而并联排列。
10.根据权利要求9所述的半导体装置，其中，
由互不相同的金属构成的所述金属片彼此并联排列。
11.根据权利要求1至10中任一项所述的半导体装置，其中，
具有多个所述试验件(13A)，
多个所述试验件(13A)彼此分离。
12.根据权利要求11所述的半导体装置，其中，
多个所述试验件(13A)由同种金属构成。
13.根据权利要求11所述的半导体装置，其中，
多个所述试验件(13A)由不同的金属构成。
14.一种半导体装置的诊断方法，使用壳体(10)内部的至少1个试验件(13-13E)进行半导体装置的劣化诊断，
在该诊断方法中，
所述试验件(13-13E)在所述壳体(10)的内部与接合于半导体芯片(2、3)的上表面的金属导线(7)分离，
使用设置于所述壳体(10)的外部并且与所述试验件(13-13E)连接的一对端子(14-14E、15-15E)，进行包含所述半导体芯片(2、3)的所述半导体装置的劣化诊断。
CN201980093224.2A 2019-03-01 2019-03-01 半导体装置及半导体装置的诊断方法 Pending CN113491059A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/008025 WO2020178882A1 (ja) 2019-03-01 2019-03-01 半導体装置、および、半導体装置の診断方法

Publications (1)

Publication Number Publication Date
CN113491059A true CN113491059A (zh) 2021-10-08

Family

ID=72338188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980093224.2A Pending CN113491059A (zh) 2019-03-01 2019-03-01 半导体装置及半导体装置的诊断方法

Country Status (5)

Country Link
US (1) US20220003808A1 (zh)
JP (1) JP7098045B2 (zh)
CN (1) CN113491059A (zh)
DE (1) DE112019006958T5 (zh)
WO (1) WO2020178882A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114325288A (zh) * 2022-01-06 2022-04-12 北一半导体科技(广东)有限公司 一种评估半导体模块功率循环能力的方法和半导体模块

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024127629A1 (ja) * 2022-12-16 2024-06-20 三菱電機株式会社 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000214205A (ja) * 1999-01-25 2000-08-04 Toshiba Corp 半導体劣化検出方法、半導体余寿命算出方法、並びにこれらに用いる素子及び基板
JP2005026544A (ja) * 2003-07-04 2005-01-27 Renesas Technology Corp 半導体集積回路およびプローブカード
JP2008147245A (ja) * 2006-12-06 2008-06-26 Toshiba Corp 劣化診断回路及び半導体集積回路
JP2012018025A (ja) * 2010-07-07 2012-01-26 Fuji Electric Co Ltd 半導体パワーモジュールの劣化診断方法及び劣化診断装置
CN102646721A (zh) * 2011-02-16 2012-08-22 三菱电机株式会社 半导体装置及其试验方法
CN105931954A (zh) * 2015-02-26 2016-09-07 株式会社日立功率半导体 半导体装置、半导体装置的制造方法以及电力变换装置
JP2017022310A (ja) * 2015-07-14 2017-01-26 三菱電機株式会社 半導体装置、半導体装置の劣化評価方法、半導体装置を含むシステム
US20170082679A1 (en) * 2015-09-17 2017-03-23 Fuji Electric Co., Ltd. Semiconductor device and method of measuring the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5245306B2 (ja) 2007-07-11 2013-07-24 富士電機株式会社 半導体装置の劣化保護方法
WO2016031020A1 (ja) * 2014-08-28 2016-03-03 三菱電機株式会社 半導体装置
CN105895619B (zh) 2015-01-23 2021-06-25 恩智浦美国有限公司 用于监测集成电路上金属退化的电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000214205A (ja) * 1999-01-25 2000-08-04 Toshiba Corp 半導体劣化検出方法、半導体余寿命算出方法、並びにこれらに用いる素子及び基板
JP2005026544A (ja) * 2003-07-04 2005-01-27 Renesas Technology Corp 半導体集積回路およびプローブカード
JP2008147245A (ja) * 2006-12-06 2008-06-26 Toshiba Corp 劣化診断回路及び半導体集積回路
JP2012018025A (ja) * 2010-07-07 2012-01-26 Fuji Electric Co Ltd 半導体パワーモジュールの劣化診断方法及び劣化診断装置
CN102646721A (zh) * 2011-02-16 2012-08-22 三菱电机株式会社 半导体装置及其试验方法
CN105931954A (zh) * 2015-02-26 2016-09-07 株式会社日立功率半导体 半导体装置、半导体装置的制造方法以及电力变换装置
JP2017022310A (ja) * 2015-07-14 2017-01-26 三菱電機株式会社 半導体装置、半導体装置の劣化評価方法、半導体装置を含むシステム
US20170082679A1 (en) * 2015-09-17 2017-03-23 Fuji Electric Co., Ltd. Semiconductor device and method of measuring the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114325288A (zh) * 2022-01-06 2022-04-12 北一半导体科技(广东)有限公司 一种评估半导体模块功率循环能力的方法和半导体模块

Also Published As

Publication number Publication date
US20220003808A1 (en) 2022-01-06
WO2020178882A1 (ja) 2020-09-10
JP7098045B2 (ja) 2022-07-08
JPWO2020178882A1 (ja) 2021-09-13
DE112019006958T5 (de) 2022-01-05

Similar Documents

Publication Publication Date Title
US9355930B2 (en) Semiconductor device
CN107924913B (zh) 半导体装置及半导体装置的制造方法
US9337113B2 (en) Semiconductor device
US8546926B2 (en) Power converter
JP2013069782A (ja) 半導体装置
US10163752B2 (en) Semiconductor device
US20080029875A1 (en) Hermetically sealed semiconductor device module
JP2018182105A (ja) 半導体装置
JP2010283053A (ja) 半導体装置及びその製造方法
CN113491059A (zh) 半导体装置及半导体装置的诊断方法
US20130112993A1 (en) Semiconductor device and wiring substrate
US11538765B2 (en) Semiconductor sub-assembly and semiconductor power module
CN110896070B (zh) 半导体装置以及半导体装置的制造方法
US10153236B2 (en) Semiconductor device and power electronics apparatus
US10916491B2 (en) Semiconductor module
US20190189584A1 (en) Semiconductor device and method for manufacturing the same
US11043465B2 (en) Semiconductor device
JP6381453B2 (ja) 半導体装置
JP2007288044A (ja) 半導体装置
JP4555187B2 (ja) パワーモジュールおよびその製造方法
CN109564918B (zh) 半导体装置
US11616024B2 (en) Storage device including semiconductor chips sealed with resin on metal plate
JP2012169310A (ja) 半導体装置
US20240112991A1 (en) Semiconductor module, semiconductor device, and vehicle
US20230260951A1 (en) Semiconductor apparatus and vehicle

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination