JP2018182105A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018182105A
JP2018182105A JP2017080813A JP2017080813A JP2018182105A JP 2018182105 A JP2018182105 A JP 2018182105A JP 2017080813 A JP2017080813 A JP 2017080813A JP 2017080813 A JP2017080813 A JP 2017080813A JP 2018182105 A JP2018182105 A JP 2018182105A
Authority
JP
Japan
Prior art keywords
cooler
buffer film
sealing member
main surface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017080813A
Other languages
English (en)
Other versions
JP6885175B2 (ja
Inventor
浩平 山内
Kohei Yamauchi
浩平 山内
広道 郷原
Hiromichi Gohara
広道 郷原
遼一 加藤
Ryoichi Kato
遼一 加藤
池田　良成
Yoshinari Ikeda
良成 池田
谷口　克己
Katsumi Taniguchi
克己 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2017080813A priority Critical patent/JP6885175B2/ja
Priority to US15/903,570 priority patent/US11201121B2/en
Priority to DE102018104509.3A priority patent/DE102018104509A1/de
Priority to CN201810172393.2A priority patent/CN108735692B/zh
Publication of JP2018182105A publication Critical patent/JP2018182105A/ja
Application granted granted Critical
Publication of JP6885175B2 publication Critical patent/JP6885175B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/1302—GTO - Gate Turn-Off thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13032—SITh - Static Induction Thyristor, or FCTh - Field Controlled Thyristor - containing a gate structure that can shut down anode current flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】冷却性能が高く、破損や故障に対する信頼性を向上することができる半導体装置を提供する。【解決手段】セラミックスからなり、第１及び第２主面並びに互いに対向する２つの側面を有する冷却器１０、第１主面に接合された複数の導電性パターン層４１，４２，４３、導電性パターン層４１，４２，４３の少なくとも一部を介して第１主面に搭載された半導体素子２０、樹脂及びフィラーからなり、半導体素子２０及び導電性パターン層４１，４２，４３を封止する封止部材３０と備える。封止部材３０は、少なくとも第１主面及び２つの側面を覆う。【選択図】図１

Description

本発明は、冷却器を有する半導体装置に関する。
パワー半導体モジュールは、１つまたは複数のパワー半導体素子を内蔵して変換接続の一部または全体を構成する半導体装置である。パワー半導体モジュール内のパワー半導体素子とモジュール外の制御回路との間を主端子や制御端子により電気的に接続する。一方、主端子や制御端子を除いては、電気的に絶縁された構造を持つことが漏電などの観点から好ましい。また、パワー半導体装置は、パワー半導体モジュールと、パワー半導体素子の熱を放熱するための冷却器とを有する。パワー半導体装置は、産業用途としてエレベータなどのモータ駆動制御インバータなどに使われている。さらに近年では、車載用モータ駆動制御インバータやＤＣ-ＤＣコンバータ等に広く用いられるようになっている。小型・高出力、長期信頼性が求められている。
パワー半導体装置において、小型化及び高出力化が進むに連れて半導体素子の熱を効率よく放散することが重要となる。特許文献１は、裏面に冷媒が接触するセラミックス基板と、セラミックス基板のおもて面に形成された回路パターンとを備える回路基板を開示する。特許文献１の回路基板によれば、回路パターンの表面に半導体素子が接合されることにより、セラミックス基板が直接的に冷媒と接触することができ、セラミックス基板が冷却器の役割をなす。
特許文献２は、半導体素子を挟む一対のリードフレームと、リードフレームの各外側表面を露出した状態で半導体素子及びリードフレームを封止する樹脂と、リードフレームの各外側表面に接合されるセラミックチューブとを備える半導体装置を開示する。特許文献２の半導体装置は、セラミックチューブのリードフレーム側の厚さが反対側より薄いことにより放熱経路の熱抵抗を小さくして冷却効率を高くすることができる。
特開２００２−２６４６９号公報 特開２００８−１０３６２３号公報
特許文献１では、主端子や制御端子の構成、および、半導体素子や回路を電気的に絶縁する構成に関し、何ら記載されていない。我々が検討を進めた結果、セラミックス基板のおもて面に形成された回路基板と回路基板に接合された半導体素子の部分を、モールド成形された樹脂で封止する場合、樹脂とセラミックスとの間の熱膨張係数の差により樹脂が剥離することが明らかとなった。樹脂の剥離は、クラック等の破損、反り、絶縁不良、導通不良等の不具合を生じ得る。
特許文献２の半導体装置は、リードフレームとセラミックチューブ間に電気的に絶縁が取れていない部分があり、周辺部材への漏電の危険性がある。また、セラミックチューブがリードフレームのみによって接合されるため、剥離やクラック等による破損や故障の可能性がある。
本発明は、上記問題点を鑑み、冷却性能が高く、破損や故障に対する信頼性を向上することができる半導体装置を提供することを目的とする。
上記目的を達成するために、本発明の第１の態様は、(a)セラミックスからなり、互いに対向する第１及び第２主面並びに互いに対向する２つの側面を有する冷却器と、(b)第１主面に接合された複数の導電性パターン層と、(c)導電性パターン層の少なくとも一部を介して第１主面に搭載された半導体素子と、(d)樹脂及びフィラーからなり、前記半導体素子及び導電性パターン層を封止する封止部材とを備える半導体装置であることを要旨とする。第１の態様に係る半導体装置において、封止部材は、少なくとも第１主面及び２つの側面を覆うことを特徴とする。
本発明の第２の態様は、(a)セラミックスからなり、互いに対向する第１及び第２主面並びに互いに対向する２つの第１側面を有する第１冷却器と、(b)セラミックスからなり、第１主面に平行で且つ互いに対向する第３及び第４主面並びに互いに対向する２つの第２側面を有する第２冷却器と、(c)第１主面に接合された複数の第１導電性パターン層と、(d)第３主面に接合された複数の第２導電性パターン層と、(e)第１導電性パターン層の少なくとも一部及び第２導電性パターン層の少なくとも一部を介して第１主面及び第３主面のそれぞれに搭載された両主面を有する半導体素子と、(f)樹脂及びフィラーからなり、半導体素子並びに第１及び第２導電性パターン層を封止する封止部材とを備える半導体装置であることを要旨とする。第２の態様に係る半導体装置において、封止部材は、少なくとも第１主面及び２つの第１側面並びに第３主面及び２つの第２側面を覆うことを特徴とする。
本発明によれば、冷却性能が高く、破損や故障に対する信頼性を向上することができる半導体装置を提供できる。
本発明の第１実施形態に係る半導体装置の基本的な構成を説明する斜視図である。 図１のII−II方向から見た断面図である。 第１実施形態の第１変形例に係る半導体装置の基本的な構成を説明する断面図である。 第１実施形態の第２変形例に係る半導体装置の基本的な構成を説明する断面図である。 窒化ケイ素及び銅の、樹脂に対するせん断強度を示す図である。 第１実施形態の第３変形例に係る半導体装置のバッファ膜を説明する斜視図である。 平坦な銅板及びスリットを有する銅板の、封止部材に対するせん断強度を示す図である。 第１実施形態の第３変形例に係る半導体装置のバッファ膜を説明する斜視図である。 第１実施形態の第４変形例に係る半導体装置の基本的な構成を説明する断面図である。 第１実施形態の第５変形例に係る半導体装置の基本的な構成を説明する断面図である。 本発明の第２実施形態に係る半導体装置の基本的な構成を説明する断面図である。 第２実施形態の第１変形例に係る半導体装置の基本的な構成を説明する断面図である。 第２実施形態の第１変形例に係る半導体装置の製造工程を説明する斜視図である。 第２実施形態の第１変形例に係る半導体装置の製造工程を説明する斜視図である。 第２実施形態の第１変形例に係る半導体装置の製造工程を説明する斜視図である。 第２実施形態の第１変形例に係る半導体装置の製造工程を説明する斜視図である。 第２実施形態の第２変形例に係る半導体装置の基本的な構成を説明する断面図である。 第２実施形態の第３変形例に係る半導体装置の基本的な構成を説明する断面図である。 第２実施形態の第３変形例に係る半導体装置の基本的な構成を説明する断面図である。 第２実施形態の第４変形例に係る半導体装置の基本的な構成を説明する断面図である。 第２実施形態の第５変形例に係る半導体装置の基本的な構成を説明する断面図である。 本発明の他の実施形態に係る半導体装置の基本的な構成を説明する上面図である。 図２２のＡ−Ａ方向から見た断面図である。 本発明の他の実施形態に係る半導体装置の基本的な構成を説明する断面図である。
以下、図面を参照して、本発明の第１及び第２の実施形態を説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付し、重複する説明を省略する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は実際のものとは異なる場合がある。また、図面相互間においても寸法の関係や比率が異なる部分が含まれ得る。また、以下に示す第１及び第２の実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。
また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。
（第１実施形態）
本発明の第１実施形態に係る半導体装置は、図１及び図２に示すように、セラミックスからなる冷却器１０、冷却器１０に接合された素子パターン層４１、素子パターン層４１に接合された半導体素子２０、半導体素子２０を封止する封止部材３０を備える。冷却器１０は、図１に示すように第１主面１１及び第１主面１１に平行に対向する第２主面１２を有する。半導体素子２０は、冷却器１０の第１主面１１に素子パターン層４１の一部を介して接合されている。封止部材３０は、冷却器１０の第１主面１１の少なくとも一部を含むように半導体素子２０を封止しているが、封止部材３０は更に第１主面１１から第２主面１２に到達するように配置される。
冷却器１０には、一定の厚みを有する矩形平板状又はブロック状の形状等が採用可能である。冷却器１０は、第１主面１１及び第２主面１２の間に冷媒となる流体を流す複数の流路１３を有する。複数の流路１３は、冷却器１０の１辺に平行にそれぞれ延伸し、延伸方向（長手方向）における冷却器１０の両端面においてそれぞれ開口する。冷却器１０は、複数の流路１３の配列方向（図１の左右方向）における両端面に、互いに対向する２つの側面１４を有する。複数の流路１３は、第１主面１１に平行な方向に１列に配列される。複数の流路１３の各開口は、第１主面１１又は第２主面１２に位置するようにしてもよい。
冷却器１０の材料となるセラミックスは、例えば、炭化ケイ素（ＳｉＣ）、窒化ケイ素（Ｓｉ3Ｎ4）、窒化アルミニウム（ＡｌＮ）、アルミナ（Ａｌ2Ｏ3）、チタニア（ＴｉＯ2）、ジルコニア（ＺｒＯ2）等の絶縁性で熱伝導度の高い材料が採用可能である。これらのセラミックスの熱膨張係数は、例えば、概ね２×１０-6〜１２×１０-6（／Ｋ）である。なお、セラミックスの熱膨張係数は、２０℃〜２５０℃におけるＪＩＳＲ１６１８に基づいて測定した値である。
半導体素子２０は、例えば矩形平板状である。半導体素子２０は、シリコン（Ｓｉ）、ＳｉＣ、窒化ガリウム（ＧａＮ）等の材料からなる。半導体素子２０は、例えば、バイポーラ接合トランジスタ（ＢＪＴ）、電界効果トランジスタ（ＦＥＴ）や静電誘導トランジスタ（ＳＩＴ）等のトランジスタ、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、静電誘導サイリスタ（ＳＩサイリスタ）やゲートターンオフサイリスタ（ＧＴＯ）等を含む半導体スイッチング素子から任意に選択可能である。半導体素子２０は、複数の半導体素子から構成されてもよく、ショットキーバリアダイオード等のダイオードを含むようなモノリシックなパワー集積回路（ＩＣ）でも良く、ハイブリッド構造のＩＣやモジュール等でもよい。
半導体素子２０がＢＪＴである場合において、第１主電極はエミッタ又はコレクタのいずれか一方の電極を意味し、第２主電極は他方の電極を意味し、制御電極はベースを意味する。ＦＥＴ等において、第１主電極はソース又はドレインのいずれか一方の電極を意味し、第２主電極は他方の電極を意味し、制御電極はゲートを意味する。ＳＩサイリスタ等において、第１主電極はアノード又はカソードのいずれか一方の電極を意味し、第２主電極は他方の電極を意味し、制御電極はゲートを意味する。半導体素子２０は、例えば、第１主電極及び第２主電極が互いに対向する両主面に配置される縦型構造を有する。
第１実施形態に係る半導体装置は、第１端子パターン層４２、第２端子パターン層４３、リードフレーム５１、第１主端子５２、制御端子５３、ボンディングワイヤ５４、接合材２１，２２等を更に備えることができる。
素子パターン層４１、第１端子パターン層４２及び第２端子パターン層４３のそれぞれは、配線回路を構成する導電性パターン層である。素子パターン層４１は、半導体素子２０に対応するように冷却器１０の第１主面１１に配置される。素子パターン層４１は、第１主面１１と半導体素子２０との間に介在する導電性パターン層である。第１端子パターン層４２は、第１主端子５２に対応するように第１主面１１に配置される。第１端子パターン層４２は、第１主面と第１主端子５２との間に介在する導電性パターン層である。第２端子パターン層４３は、制御端子５３に対応するように第１主面１１に配置される。第２端子パターン層４３は、第１主面１１と制御端子５３との間に介在する導電性パターン層である。導電性パターン層の厚さは、好ましくは、０．１ｍｍ以上、５．０ｍｍ以下、より好ましくは、０．２ｍｍ以上、２．５ｍｍ以下である。
導電性パターン層は、例えば銅（Ｃｕ）からなり、共晶接合による直接銅接合（ＤＣＢ）法、活性金属ろう付け（ＡＭＢ）法等により、冷却器１０の第１主面１１に接合される。導電性パターン層は、導電性の金属であればよく、Ｃｕの他に、銅合金、アルミニウム（Ａｌ）やアルミニウム合金から構成されてもよい。また、表面にニッケル（Ｎｉ）や金（Ａｕ）等のめっきが施されてもよい。
半導体素子２０は、接合材２１により素子パターン層４１の上面に接合される。これにより、例えば、半導体素子２０の下面に位置する第２主電極が、素子パターン層４１に電気的に接続される。また、半導体素子２０の上面に位置する第１主電極は、接合材２２によりリードフレーム５１の一端に接合される。接合材２１，２２は、例えば、はんだ、導電性接着剤、銀（Ａｇ）ナノ粒子等の金属焼結体等が採用できる。
リードフレーム５１の他端は、接合材（不図示）により第１端子パターン層４２の上面に接合される。第１端子パターン層４２の上面には、リードフレーム５１の他端の他に第１主端子５２の底面が接合材（不図示）により接合される。これにより、第１主端子５２は、冷却器１０の第１主面１１に対して垂直に配置され、半導体素子２０の上面に位置する第１主電極に電気的に接続される。第１主端子５２と同様に、制御端子５３は、接合材（不図示）により第２端子パターン層４３の上面に底面が接合される。制御端子５３は第１主面１１に対して垂直に配置されて第２端子パターン層４３に接合され、ボンディングワイヤ５４を介して半導体素子２０の上面に位置する制御電極と電気的に接続される。ボンディングワイヤ５４は、例えば、Ａｌ等の金属からなる。
第１主端子５２及び制御端子５３は、それぞれ、例えば円柱状の導電性ピンである。第１主端子５２及び制御端子５３は、それぞれ上部を除いて封止部材３０の内部に封止される。第１主端子５２及び制御端子５３の各上部は、封止部材３０の上面から上方に突出する。第１主端子５２及び制御端子５３は、例えば、Ｃｕや銅合金等の金属からなる。第１主端子５２及び制御端子５３は、円柱状に限るものでなく、多角柱状であってもよい。また、第１主端子５２及び制御端子５３は、表面にＮｉやＡｕ等のめっきが施されてもよい。
なお、半導体素子２０の下面に位置する第２主電極は、素子パターン層４１を介して、図示を省略した第２主端子に電気的に接続される。第２主端子は、例えば、第１主端子５２及び制御端子５３と同様に、第１主面１１に対して垂直に配置されて、素子パターン層４１から延伸した導電性パターン層の上面に接合される。
図１のように、封止部材３０は、半導体素子２０及び導電性パターン層を封止する。更に、図２のように、封止部材３０は、複数の流路１３の長手方向に直交する断面において、第１主面１１と、２つの側面１４それぞれの少なくとも一部との、冷却器１０の表面の連続する領域を覆う。封止部材３０は、複数の流路１３に平行な冷却器１０の２つの側面１４にそれぞれ平行な外側面を有する。また、図１に示したように、複数の流路１３に冷媒となる流体を流すためのマニホールドが冷却器１０に接続されるため、マニホールドが接続される側の冷却器１０の両側面を除く範囲に封止部材３０が設けられる。
封止部材３０は、熱硬化型の樹脂と充填材（フィラー）とからなる。熱硬化型の樹脂は、例えば、エポキシ樹脂又はエポキシ樹脂を主成分とする樹脂からなる。フィラーは、例えば、シリカ等の絶縁性の無機材料粉末からなる。封止部材３０は、例えば、樹脂に対するフィラーの添加量を調整すれば熱膨張係数の調整が可能である。フィラーの添加量を多くすることで、熱膨張係数を小さくすることができる。しかし、フィラーの添加量が多すぎると、絶縁性が低下したり、機械的に脆くなるため好ましくない。このため、封止部材３０の熱膨張係数は、例えば、１３×１０-6〜３０×１０-6（／Ｋ）等に調整できる。しかしながら、これらの値はセラミックスの熱膨張係数より大きい。なお、封止部材の熱膨張係数は、２０℃〜２００℃におけるＪＩＳＫ７１９７に基づいて測定した値である。
上述のように、封止部材３０は、冷却器１０の、第１主面１１と２つの側面１４とを含む連続する領域を覆う。このため、封止部材３０は、第１主面１１のみを覆う場合に生じ得る、セラミックスとの熱膨張係数の差によるモジュール全体の反り変形、及び反り応力による剥離やクラックの発生が抑制される。また、２つの側面１４は、半導体素子２０から離れた箇所に位置するため半導体素子２０の発熱による影響を受けにくく、温度変化が少ない。そのため、剥離やクラックの起点となり得る封止部材３０の端部を、２つの側面１４に配置することで、熱膨張係数の差によって生じ得る剥離やクラックが抑制される。
−第１変形例−
本発明の第１実施形態の第１変形例に係る半導体装置は、図３に示すように、封止部材３０ａが冷却器１０の周囲を覆うように配置される点で上述の第１実施形態と異なる。なお、以下の変形例において説明しない構成、作用及び効果は、上述の第１実施形態と同様であるため、重複する説明を省略する。
封止部材３０ａは、複数の流路１３の長手方向に直交する断面において、第１主面１１と、２つの側面１４と、第２主面１２とを覆う。即ち、封止部材３０ａは、第１主面１１から、流路１３の配列方向（図３の左右方向）における両端側の２つの側面１４を経由して、第２主面１２にまで到達する。封止部材３０ａは、複数の流路１３に平行な冷却器１０の２つの側面１４にそれぞれ平行な外側面を有する。図１に示した例と同様に、複数の流路１３に冷媒となる流体を流すためのマニホールドが冷却器１０に接続されるため、マニホールドが接続される側の冷却器１０の両側面を除く範囲に封止部材３０ａが設けられる。
図３の例では、封止部材３０ａは、流路１３の長手方向に直交する断面において、冷却器１０の周囲を取り囲むように覆う。よって、冷却器１０の周囲で封止部材３０ａが途切れる場所がない。このため、冷却器１０の周囲において剥離の起点となり得る封止部材３０ａの端部が存在しないため、熱膨張係数の差による冷却器１０からの封止部材３０ａの剥離やクラックが抑制される。
更に、封止部材３０ａは、流路１３の長手方向に直交する断面において、冷却器１０の周囲を覆うように配置される。このため、封止部材３０ａと冷却器１０との界面において剥離が生じた場合であっても、封止部材３０ａは、冷却器１０に対する相対的な位置が維持され、破損、反りによる絶縁不良、導通不良等の不具合を低減することができる。更に、半導体装置の取り扱い時において接触や衝突し易い冷却器１０の角部や裏面は、封止部材３０ａにより覆われて保護されているため、冷却器１０の破損を抑制可能である。
−第２変形例−
本発明の第１実施形態の第２変形例に係る半導体装置は、図４に示すように、冷却器１０の第２主面１２に接合されたシート状のバッファ膜（密着層）６１を備える。なお、第２変形例において説明しない構成、作用及び効果は、第１実施形態の第１変形例と同様であるため、重複する説明を省略する。
図４に示す例において、バッファ膜６１は、第２主面１２の、流路１３の配列方向における一端側から他端側までの範囲において配置され、冷却器１０の第２主面１２と封止部材３０ａとの間を接合する。なお、図４に示す例においては、バッファ膜６１は、１つであるが、複数に分割されていてもよい。また、バッファ膜６１の厚さは、好ましくは、０．１ｍｍ以上、５．０ｍｍ以下、より好ましくは、０．２ｍｍ以上、２．５ｍｍ以下である。
バッファ膜６１は、冷却器１０の材料であるセラミックスより大きい熱膨張係数を有する金属からなることが好ましい。より好ましくは、バッファ膜６１の熱膨張係数は、１３×１０-6〜２５×１０-6（／Ｋ）である。なお、金属の熱膨張係数は、２０℃〜２５０℃におけるＪＩＳ Ｚ２２８５に基づいて測定した値である。
バッファ膜６１の熱膨張係数の影響は、以下のように考えられる。封止部材３０ａの熱膨張係数は、１３×１０-6〜３０×１０-6（／Ｋ）であり、セラミックスからなる冷却器１０の熱膨張係数２×１０-6〜１２×１０-6（／Ｋ）より大きい。そのため、ヒートサイクルにより、封止部材３０ａと冷却器１０の界面において熱応力が発生し、封止部材３０ａの剥離が生じやすい。一方、冷却器１０の表面に、冷却器１０のセラミックスより大きい熱膨張係数を有するバッファ膜６１を形成した場合には、封止部材３０ａとの接合面における熱膨張は大きくなる。そのため、封止部材３０ａの接合界面における熱応力が抑えられ、封止部材３０ａの剥離が生じ難くなる。
バッファ膜６１の熱膨張係数は、冷却器１０の材料であるセラミックスより大きいほど、封止部材３０ａとの接着面の熱膨張を大きくでき、封止部材３０ａの剥離を抑制することができる。しかしながら、バッファ膜６１の熱膨張係数が大きくしすぎると、冷却器１０とバッファ膜６１との界面での熱応力が大きくなる。そのため、バッファ膜６１の熱膨張係数を２５×１０-6（／Ｋ）より大きくすることは、冷却器１０とバッファ膜６１との間で剥離やクラックなどが生じやすくなるため、好ましくない。
バッファ膜６１は、例えば、Ｃｕや銅合金からなり、共晶接合によるＤＣＢ法、ＡＭＢ法等により、冷却器１０の第２主面１２に接合される。バッファ膜６１は、素子パターン層４１、第１端子パターン層４２及び第２端子パターン層４３と同一の材料から形成可能である。バッファ膜６１は、Ｃｕや銅合金の他、ＡｌやＡｌ合金、ＮｉやＮｉ合金、ステンレス鋼等であってもよい。また、表面にＮｉやＡｕ等のめっきが施されてもよい。
図５は、プリンカップ試験により測定された、冷却器１０の第２主面１２、及び冷却器１０の第２主面１２に接合されたバッファ膜６１のそれぞれから封止部材３０ａが剥離するときのせん断強度の例を示す図である。なお、プリンカップ試験とは、任意の部材の表面にプリンカップ形状の樹脂を硬化形成し、せん断強度の試験を行う方法である。なお、図５の例では、冷却器１０は、Ｓｉ3Ｎ4からなる熱膨張係数３．４×１０-6（／Ｋ）のセラミックスである。バッファ膜６１は、膜厚１ｍｍのＣｕからなる熱膨張係数１７×１０-6（／Ｋ）の金属である。封止部材３０ａは、シリカフィラーを添加したエポキシ樹脂であり、熱膨張係数１８×１０-6（／Ｋ）である。図５に示すように、Ｃｕバッファ膜６１は、Ｓｉ3Ｎ4冷却器１０よりせん断強度が大きい。これは、封止部材３０ａに対する密着性が高いことを意味する。熱膨張係数の小さいセラミックスからなる冷却器１０の表面に、それより熱膨張係数の大きい金属からなるバッファ膜６１を形成することで、フィラー入り樹脂からなる封止部材３０ａとの密着性を高くすることができる。
第１実施形態の第１変形例に係る半導体装置によれば、バッファ膜６１と封止部材３０ａの樹脂との密着性が、冷却器１０のセラミックスと封止部材３０ａの樹脂との密着性より高い。このため、封止部材３０ａは、バッファ膜６１を介して、より強固に冷却器１０の第２主面１２に接合されることができる。
更に、第１実施形態の第１変形例に係る半導体装置によれば、冷却器１０より大きい熱膨張係数を有するバッファ膜６１が冷却器１０の第２主面１２に接合される。このため、バッファ膜６１は、冷却器１０の第２主面１２及び封止部材３０ａの界面に作用する、冷却器１０と封止部材３０ａとの熱膨張率の差による熱応力を低減することができる。
−第３変形例−
本発明の第１実施形態の第３変形例に係る半導体装置は、図６に示すように、複数のスリットをそれぞれ有するバッファ膜６１ａを有する点で第１実施形態に係る第２変形例と異なる。第３変形例において説明しない構成、作用及び効果は、第１実施形態の第２変形例と同様であるため、重複する説明を省略する。なお、図６ではバッファ膜６１の表面に形成されたスリットを説明するために封止部材３０ａの図示を省略しているが、実際には半導体装置は封止部材３０ａ（図４参照）を備える。
バッファ膜６１ａは、それぞれ封止部材３０ａに密着する表面において、流路１３の長手方向に平行に形成された複数のスリットを有する。スリットは、バッファ膜６１ａの表面から内部まで彫り込まれた溝であってもよく、おもて面から裏面に貫通する溝であってもよい。バッファ膜６１ａは、複数のスリットによるアンカー効果により、封止部材３０ａとの密着性が向上する。
図７は、プリンカップ試験により測定された、冷却器１０ｂの第２主面１２ｂに接合された平坦なバッファ膜６１板及びスリットを有するバッファ膜６１ａのそれぞれから、封止部材３０ｃが剥離するときのせん断強度の例を示す図である。なお、図７の例では、バッファ膜６１ａは、厚さ１．０ｍｍのＣｕである。スリットは、おもて面から裏面に貫通し、幅０．５ｍｍ、ピッチ１．０ｍｍで平行なパターンの溝である。スリットを有するバッファ膜６１ａは、平坦なバッファ膜６１よりせん断強度が大きいため、樹脂に対する密着性が高い。
第３実施形態の第３変形例に係る半導体装置によれば、バッファ膜６１ａと封止部材３０ａとの密着性が、平坦なバッファ膜６１と封止部材３０ａとの密着性より高い。このため、封止部材３０ａは、バッファ膜６１ａを介して、より強固に冷却器１０に接合されることができる。
なお、バッファ膜６１ａのスリットのパターンは、流路１３な平行なパターンに限るものでない。例えば、図８のバッファ膜６１ｂのように、周縁の４辺からなる矩形に相似である複数の矩形状のスリットが中央に向かって繰り返されるように配置されたスリットのパターンであってもよい。
−第４変形例−
本発明の第１実施形態の第４変形例に係る半導体装置は、図９に示すように、封止部材３０ｂがバッファ膜６１の一部を露出する開口部３１を有する点で第１実施形態の第２変形例と異なる。第２変形例において説明しない構成、作用及び効果は、第１実施形態の第２変形例と同様であるため、重複する説明を省略する。
封止部材３０ｂの開口部３１は、図９の断面図では第２主面１２を外部に露出せず、バッファ膜６１の表面のみを外部に露出するように形成される。開口部３１は、バッファ膜６１の、平面パターンとして半導体素子２０に対応する領域を少なくとも露出するように形成され得る。バッファ膜６１の、流路１３の配列方向における両端側の側壁面は、封止部材３０ａにより封止される。開口部３１の端部３１１は、バッファ膜６１の表面に位置する。このように、封止部材３０は、第１主面１１から第２主面に到達し、第２主面１２の周辺部を覆う。
このように、図９の断面図において、剥離の起点となり得る封止部材３０ｂの端部３１１は、半導体素子２０の発熱の影響を受けにくい第２主面１２の周辺部に位置し、更にバッファ膜６１の表面に位置する。そのため、熱膨張係数の差による封止部材３０ｂの冷却器１０からの剥離が抑制される。更に、封止部材３０ｂは、バッファ膜６１の半導体素子２０に対応する領域を少なくとも露出する開口部３１を有することで、第２主面１２側において半導体素子２０の発熱の影響を受けにくい。よって、封止部材３０ｂの第２主面１２側における温度変化が低減されるため、熱膨張係数の差によって生じる熱応力が低減される。
更に、第１実施形態の第４変形例に係る半導体装置によれば、封止部材３０ｂが、バッファ膜６１の表面を露出する開口部３１を有する。このため、開口部３１から露出するバッファ膜６１の表面は、冷却が必要な他の回路部品や素子を接合可能である。バッファ膜６１は、冷媒となる流体を流す冷却器１０に直接的に接合されている。このため、バッファ膜６１の表面に、第２変形例に係る半導体装置の駆動により発熱し得る他の部品を接合することにより、系全体の冷却性能を更に向上することができる。
−第５変形例−
本発明の第１実施形態の第５変形例に係る半導体装置は、図１０に示すように、バッファ膜６１ｃが冷却器１０の第２主面１２の一部を露出する開口部６３を更に有する点で第１実施形態の第４変形例と異なる。第１実施形態の第５変形例において説明しない構成、作用及び効果は、第１実施形態の第４変形例と同様であるため、重複する説明を省略する。
バッファ膜６１ｃの開口部６３は、平面パターンとして封止部材３０ｂの開口部３１に内包されるように形成される。即ち、開口部６３は、バッファ膜６１ｃの、開口部３１により露出された領域の一部に形成される。開口部６３は、第２主面１２の、平面パターンとして半導体素子２０に対応する領域を少なくとも露出するように形成される。即ち、バッファ膜６１ｃは、第２主面１２の中央部を除く周辺部に選択的に形成され得る。
バッファ膜６１ｃの、流路１３の配列方向における両端側の側壁面は、封止部材３０ｂにより覆われる。開口部３１の端部３１１は、バッファ膜６１ｃの表面に位置する。このように、封止部材３０ｂは、第１主面１１から２つの側面１４を介して第２主面１２に到達し、第２主面１２の中央部を除く周辺部を覆う。
第１実施形態の第５変形例に係る半導体装置によれば、バッファ膜６１ｃは、第２主面１２の、平面パターンとして半導体素子２０に対応する領域を少なくとも露出する開口部６３を有する。このため、第１実施形態の第４変形例に比べて、第２主面１２側においてバッファ膜６１ｃは半導体素子２０の発熱の影響を受けにくい。バッファ膜６１ｃは、温度変化が低減されるため、熱膨張係数の差によって生じる熱応力が抑制され、半導体装置の信頼性を向上することができる。
更に、バッファ膜６１ｃの開口部６３により露出された冷却器１０の第２主面１２には、冷却が必要な他の回路部品や素子を直接接合可能である。このことにより、系全体の冷却性能を更に向上することができる。
（第２実施形態）
本発明の第２実施形態に係る半導体装置は、図１１に示すように、半導体素子２０の両主面にそれぞれ接合される第１冷却器１０ａ及び第２冷却器１０ｂを備える点で第１実施形態とは異なる。第２実施形態に係る半導体装置が半導体素子２０と半導体素子２０を封止する封止部材３０ｃを備える点では、第１実施形態と共通である。ただし、後述するが図１１に示すように、封止部材３０ｃが半導体素子２０を封止する態様は、第１実施形態とは異なる。第２実施形態において説明しない他の構成、作用及び効果は、上述の第１実施形態と同様であり、重複するため省略する。
第１冷却器１０ａは、セラミックスからなり、第１主面１１ａ及び第１主面１１ａに対向する第２主面１２ａを有する。第１冷却器１０ａは、例えば矩形平板状である。第１冷却器１０ａは、第１主面１１ａ及び第２主面１２ａの間に位置する複数の第１流路１３ａを有する。複数の第１流路１３ａは、図１１の紙面に垂直方向にそれぞれ延伸し、延伸方向に沿った両端面においてそれぞれ開口する。第１冷却器１０ａは、複数の第１流路１３ａの配列方向（図１１の左右方向）における両端面に、互いに対向する２つの側面１４ａを有する。複数の第１流路１３ａは、第１主面１１に平行な方向に１列に配列される。
第２冷却器１０ｂは、セラミックスからなり、第１主面１１ａに平行に対向する第３主面１１ｂ及び第３主面１１ｂに対向する第４主面１２ｂを有する。第２冷却器１０ｂは、例えば矩形平板状である。第２冷却器１０ｂは、第３主面１１ｂ及び第４主面１２ｂの間に位置する複数の第２流路１３ｂを有する。複数の第２流路１３ｂは、図１１の紙面に垂直方向にそれぞれ延伸し、延伸方向に沿った両端面においてそれぞれ開口する。第２冷却器１０ｂは、複数の第２流路１３ｂの配列方向（図１１の左右方向）における両端面に、互いに対向する２つの側面１４ｂを有する。複数の第２流路１３ｂは、第１流路１３ａの配列方向に１列に配列される。
第１冷却器１０ａ及び第２冷却器１０ｂの材料となるセラミックスは、ＳｉＣ、Ｓｉ3Ｎ4、ＡｌＮ、Ａｌ2Ｏ3、ＴｉＯ2、ＺｒＯ2等から任意に選択可能である。
第２実施形態に係る半導体装置において、素子パターン層４１、第１端子パターン層４２及び第２端子パターン層４３のそれぞれは、第１主面に接合された配線回路を構成する第１導電性パターン層である。第１端子パターン層４２の上面には、接合材２４により、第１主端子５５の一端側が接合されている。第１主端子５５の他端側は、封止部材３０ｃから外部に露出している。第２端子パターン層４３の上面には、接合材２５により、第２主端子５６の一端側が接合されている。第２主端子の他端側は、封止部材３０ｃから外部に露出している。第１主端子５５及び第２主端子５６は、それぞれ、例えばＣｕや銅合金等の金属からなる導体板又は導体棒である。また、第１主端子５５及び第２主端子５６は、表面にＮｉやＡｕ等のめっきが施されてもよい。接合材２４，２５は、例えば、はんだ、導電性接着剤、Ａｇナノ粒子等の金属焼結体が採用可能である。
図１１に示す例では、第２冷却器１０ｂの第３主面１１ｂには、複数の第２導電性パターン層４５，４６が接合される。第２導電性パターン層４５，４６は、素子パターン層４１、第１端子パターン層４２及び第２端子パターン層４３と同様に、例えばＣｕからなり、共晶接合によるＤＣＢ法、ＡＭＢ法等により、第２冷却器１０ｂに接合される。第２導電性パターン層４５，４６は、導電性の金属であればよく、Ｃｕの他に、銅合金であってもよく、Ａｌやアルミニウム合金から構成されてもよい。また、表面にＮｉやＡｕ等のめっきが施されてもよい。
例えば、第２導電性パターン層４５の一端側は、接合材２３により半導体素子２０の制御電極に接合され、第２導電性パターン層４５の他端側は、図示を省略した制御端子に接合される。第２導電性パターン層４６の一端側は、接合材２２により半導体素子２０の第１主電極に接続され、第２導電性パターン層４６の他端側は、第１主端子５５に電気的に接続される。
このように、半導体素子２０の上面は、接合材２２，２３及び第２導電性パターン層４５，４６を介して第２冷却器１０ｂの第３主面１１ｂに接合されている。又、半導体素子２０の下面は、接合材２１及び素子パターン層４１を介して第１冷却器１０ａの第１主面１１ａに接合される。第３実施形態に係る半導体装置は、半導体素子２０から発生した熱が両主面側に配置された第１冷却器１０ａ及び第２冷却器１０ｂをそれぞれ流れる冷媒により放熱されるため冷却性能が高い。
封止部材３０ａは、半導体素子２０、第１導電性パターン層及び第２導電性パターン層４５，４６を封止する。更に、図１１のように、封止部材３０ｃは、第１流路１３ａ及び第２流路１３ｂの長手方向に直交する断面において、第１主面１１ａと、２つの側面１４ａそれぞれの少なくとも一部との、第１冷却器１０ａの表面の連続する領域を覆う。同様に、封止部材３０ｃは、第３主面１１ｂと、２つの側面１４ｂそれぞれの少なくとも一部との、第２冷却器１０ｂの表面の連続する領域を覆う。
封止部材３０ｃは、図１１の紙面に垂直方向となる側に位置する側面を除く範囲に設けられる。図１１の紙面に垂直方向において、第１流路１３ａ及び第２流路１３ｂに冷媒となる流体を流すためのマニホールドが、第１冷却器１０ａ及び第２冷却器１０ｂに接続される。
封止部材３０ｃは、熱硬化型の樹脂と充填剤（フィラー）とからなる。熱硬化型の樹脂は、例えば、エポキシ樹脂又はエポキシ樹脂を主成分とする樹脂からなる。フィラーは、例えば、シリカ等の絶縁性の無機材料粉末からなる。封止部材３０cは、例えば、樹脂に対するフィラーの添加量が調整されることにより、熱膨張係数が調整される。フィラーの添加量を多くすることで、熱膨張係数を小さくすることができる。しかし、フィラーの添加量が多すぎると、絶縁性が低下したり、機械的に脆くなるため好ましくない。封止部材３０cの熱膨張係数は、例えば、１３×１０-6〜３０×１０-6（／Ｋ）に調整できる。しかしながら、これらの値はセラミックスの熱膨張係数より大きい。なお、封止部材の熱膨張係数は、２０℃〜２００℃におけるＪＩＳＫ７１９７に基づいて測定した値である。
第２実施形態に係る半導体装置によれば、封止部材３０ｃが、第１冷却器１０ａの第１主面１１ａと２つの側面１４ａの少なくとも各一部を覆い、第２冷却器１０ｂの第３主面１１ｂと２つの側面１４ｂの少なくとも各一部を覆う。これにより、封止部材３０ｃは、第１主面１１ａ及び第３主面１１ｂのみを覆う場合に生じ得る、セラミックスとの熱膨張係数の差によるモジュール全体の反り変形、及び反り応力による剥離やクラックが抑制される。また、２つの側面１４ａ及び２つの側面１４ｂのそれぞれは、半導体素子２０から離れた箇所に位置するため半導体素子２０の発熱による影響を受けにくく、温度変化が少ない。そのため、剥離やクラックの起点となり得る封止部材３０ｃの各端部を、２つの側面１４ａ及び２つの側面１４ｂに配置することで、熱膨張係数の差によって生じ得る剥離やクラックが抑制される。
−第１変形例−
本発明の第２実施形態の第１変形例に係る半導体装置は、図１２に示すように、封止部材３０ｄが第２主面１２ａ及び第４主面１２ｂに到達するように配置される点で上述の第２実施形態と異なる。以下の変形例において説明しない構成、作用及び効果は、上述の第１及び第２実施形態と同様であるため、重複する説明を省略する。
図１２において、封止部材３０ｄは、第１冷却器１０ａの第１主面１１ａ、２つの側面１４ａ及び第２主面１２ａを覆う。同様に、封止部材３０ｄは、第２冷却器１０ｂの第３主面１１ｂ、２つの側面１４ｂ及び第３主面１２ｂを覆う。即ち、封止部材３０ｄは、第１流路１３ａ及び第２流路１３ｂの長手方向に直交する断面において、第１冷却器１０ａ及び第２冷却器１０ｂの外周面を取り囲むように配置される。封止部材３０ｄは、第１冷却器１０ａの第２主面１２ａ及び第２冷却器１０ｂの第４主面１２ｂそれぞれに対向する２側面を有する直方体状に形成される。
第２実施形態の第１変形例に係る半導体装置によれば、封止部材３０ｄは、流路１３の長手方向に直交する断面において、第１冷却器１０ａ及び第２冷却器１０ｂを取り囲むように覆う。よって、封止部材３０ｄは、流路１３の長手方向に直交する断面において、第１冷却器１０ａ及び第２冷却器１０ｂの周囲で途切れる場所がなく、剥離の起点となり得る端部が存在しない。このため第２実施形態の第１変形例に係る半導体装置によれば、熱膨張係数の差による第１冷却器１０ａ及び第２冷却器１０ｂからの剥離やクラックが抑制される。
更に、第２実施形態の第１変形例に係る半導体装置によれば、封止部材３０ｄは第１流路１３ａ、第２流路１３ｂの長手方向に直交する断面において、第１冷却器１０ａ及び第２冷却器１０ｂの周囲を取り囲むように覆う。このため、封止部材３０ｄは、第１冷却器１０ａ及び第２冷却器１０ｂから一部剥離した場合であっても、第１冷却器１０ａ及び第２冷却器１０ｂに対する相対的な位置が維持される。したがって第２実施形態の第１変形例に係る半導体装置によれば、破損、反りによる絶縁不良、導通不良等の不具合を低減することができる。
以下、図１３〜図１６を参照して、第２実施形態の第１変形例に係る半導体装置の製造方法の一例を説明する。
先ず、図１２に示したのと同様に、第１冷却器１０ａの第１主面１１ａに素子パターン層４１、第１端子パターン層４２及び第２端子パターン層４３等の回路パターンを構成する第１導電性パターン層を形成する。又、第２冷却器１０ｂの第３主面１１ｂに第２導電性パターン層４５，４６等の回路パターンを構成する導電性パターン層を形成する。
次に、図１３に示すように、第１冷却器１０ａの素子パターン層４１上に半導体素子２０を搭載し、接合材２１（不図示）により第２主電極が位置する半導体素子２０の下面を接合する。更に、半導体素子２０の上面に接合材２２（不図示）及び接合材２３（不図示）を配置する。また、図１２に示したのと同様に、第１端子パターン層４２の上面に、接合材２４（不図示）により第１主端子５５を接合し、第２端子パターン層４３の上面に接合材２５（不図示）により第２主端子５６を接合する。なお、図１３では、素子パターン層４１及び第１端子パターン層４２が連結される様子が示されるが、例示であり、各回路パターンを構成する導電性パターン層は、素子や回路の種類に応じて適宜設計され得る。
次に、図１４に示すように、第１主面１１ａ上の第１導電性パターン層及び第３主面１１ｂ上の第２導電性パターン層が互いに対応するように、第１冷却器１０ａ及び第２冷却器１０ｂを正対させて重ね合わせる。この結果、半導体素子２０（不図示）は、両主面を第１冷却器１０ａの第１主面１１ａと第２冷却器１０ｂの第３主面１１ｂの間に挟まれる。そして、半導体素子２０（不図示）の上面に位置する電極は、接合材２２（不図示）及び接合材２３（不図示）を介して、第２導電性パターン層４６（不図示）及び第２導電性パターン層４５（不図示）にそれぞれ接合される。第１主端子５５及び第２主端子５６等の端子は、第１冷却器１０ａ及び第２冷却器１０ｂの、第１流路１３ａ及び第２流路１３ｂの配列方向に沿った両端から、外側方向に突出するように配置される。
次に、図１５に示すように、互いに接合された第１冷却器１０ａ及び第２冷却器１０ｂを金型に配置する。そして、この金型に硬化前の封止部材３０ｄを成形することにより、各第１流路１３ａ及び第２流路１３ｂの両端側を除いて、第１冷却器１０ａ及び第２冷却器１０ｂを覆う封止部材３０ｄを形成する。封止部材３０ｄの形成により、第１流路１３ａ、第２流路１３ｂ、第１主端子５５及び第２主端子５６等の端子の先端部が、封止部材３０ｄの表面から突出して外部に露出される。
このように製造された半導体装置は、図１６に示すように、第１冷却器１０ａ及び第２冷却器１０ｂの各第１流路１３ａ（不図示）及び第２流路１３ｂ（不図示）の両端側に、マニホールド７１，７２がそれぞれ接続される。これにより、それぞれ複数の第１流路１３ａ及び第２流路１３ｂの各両端の開口は、外部の循環系に接続され、複数の第１流路１３ａ及び第２流路１３ｂの内部において同一方向に冷媒となる流体が流される。
−第２変形例−
本発明の第２実施形態の第２変形例に係る半導体装置は、図１７に示すように、第１バッファ膜６１及び第２バッファ膜６２を備える点で図１２等に示した第２実施形態の第１変形例と異なる。第１バッファ膜６１は第１冷却器１０ａの第２主面１２ａに接合され、第２バッファ膜６２は第２冷却器１０ｂの第４主面１２ｂに接合されている。なお、以下の変形例において説明しない構成、作用及び効果は、上述の第１〜第３実施形態と同様であるため、重複する説明を省略する。
第１バッファ膜６１は、第１流路１３ａの配列方向における一端側から他端側までの範囲において第２主面１２ａに配置され、第２主面１２ａと封止部材３０ｄとの間を接合する。第２バッファ膜６２は、第２流路１３ｂの配列方向における一端側から他端側までの範囲において第４主面１２ｂに配置され、第４主面１２ｂと封止部材３０ｄとの間を接合する。
図１７に示す例においては、第１バッファ膜６１及び第２バッファ膜６２は、それぞれ１つであるが、それぞれ複数に分割されていてもよい。また、第１バッファ膜６１及び第２バッファ膜６２の厚さは、好ましくは、０．１ｍｍ以上、５．０ｍｍ以下、より好ましくは、０．２ｍｍ以上、２．５ｍｍ以下である。
第１バッファ膜６１及び第２バッファ膜６２は、第１冷却器１０ａ及び第２冷却器１０ｂの材料であるセラミックスより大きい熱膨張係数を有する金属からなる。より好ましくは、第１バッファ膜６１及び第２バッファ膜６２の熱膨張係数は、１３×１０-6〜２５×１０-6（／Ｋ）である。第１バッファ膜６１及び第２バッファ膜６２は、例えば、Ｃｕや銅合金からなり、共晶接合によるＤＣＢ法、ＡＭＢ法等により、第２主面１２ａ及び第４主面１２ｂに接合される。第１バッファ膜６１及び第２バッファ膜６２は、素子パターン層４１、第１端子パターン層４２及び第２端子パターン層４３、及び第２導電性パターン層４５，４６と同一の材料から形成可能である。第１バッファ膜６１及び第２バッファ膜６２は、Ｃｕや銅合金の他、ＡｌやＡｌ合金、ＮｉやＮｉ合金、ステンレス鋼等であってもよい。また、表面にＮｉやＡｕ等のめっきが施されてもよい。
第２実施形態の第２変形例に係る半導体装置によれば、第１バッファ膜６１と封止部材３０ｄの樹脂との密着性が、第１冷却器１０ａのセラミックスと封止部材３０ｄの樹脂との密着性より高い。同様に、第２バッファ膜６２と封止部材３０ｄの樹脂との密着性が、第２冷却器１０ｂのセラミックスと封止部材３０ｄの樹脂との密着性より高い。このため、封止部材３０ｄは、第１バッファ膜６１及び第２バッファ膜を介して、より強固に第１冷却器１０ａ及び第２冷却器１０ｂに接合されることができる。
更に、第２実施形態の第２変形例に係る半導体装置によれば、第１冷却器１０ａより大きい熱膨張係数を有する第１バッファ膜６１が第１冷却器１０ａの第２主面１２ａに配置される。このため、第１バッファ膜６１は、第１冷却器１０ａの第２主面１２ａ及び封止部材３０ｄの界面に作用する、第１冷却器１０ａと封止部材３０ｄとの熱膨張率の差による熱応力を低減することができる。
同様に第２実施形態の第２変形例に係る半導体装置によれば、第２冷却器１０ｂより大きい熱膨張係数を有する第２バッファ膜６２が第２冷却器１０ｂの第４主面１２ｂに配置される。このため第２バッファ膜６２は、第２冷却器１０ｂの第４主面１２ｂ及び封止部材３０ｄの界面に作用する、第２冷却器１０ｂと封止部材３０ｄとの熱膨張率の差による熱応力を低減することができる。
−第３変形例−
本発明の第２実施形態の第３変形例に係る半導体装置は、図１８に示すように、複数のスリットをそれぞれ有する第１バッファ膜（図示省略）及び第２バッファ膜６２ａを備える点で第２実施形態の第２変形例と異なる。第２バッファ膜６２ａは第２冷却器１０ｂの第４主面１２ｂに配置されているので図示されているが、第１バッファ膜は第１冷却器１０ａの第２主面１２ａに配置されているので図１８では見えない。第２実施形態の第３変形例において説明しない構成、作用及び効果は、第２実施形態の第２変形例と同様であるため、重複する説明を省略する。
図１８では、第２バッファ膜６２ａの表面に形成されたスリットを説明するために、封止部材３０ｄの表示を省略しているが、実際には半導体装置は封止部材３０ｄ（図１７参照）を備える。また、図１８において、第１バッファ膜が図示されていないが、第１バッファ膜の構造は、第２バッファ膜６２ａと同様であるため、図示を省略する。
第１バッファ膜及び第２バッファ膜６２ａは、それぞれ封止部材３０ｄに密着する表面において、第１流路１３ａ及び第２流路１３ｂの長手方向に平行に形成された複数のスリットを有する。スリットは、第１バッファ膜、第２バッファ膜６２ａの表面から内部まで彫り込まれた溝であってもよく、おもて面から裏面に貫通する溝であってもよい。第１バッファ膜及び第２バッファ膜６２のそれぞれは、複数のスリットによるアンカー効果により、封止部材３０ｄとの密着性が向上する。
第３実施形態の第２変形例に係る半導体装置によれば、第１バッファ膜及び第２バッファ膜６２ａと封止部材３０ｄとの密着性が、平坦なバッファ膜と封止部材３０ｄとの密着性より高い。このため、封止部材３０ｄは、第１バッファ膜及び第２バッファ膜６２ａを介して、より強固に第１冷却器１０ａ及び第２冷却器１０ｂに接合されることができる。
なお、第１バッファ膜及び第２バッファ膜６２ａのスリットのパターンは、第１流路１３ａ及び第２流路１３ｂな平行なパターンに限るものでない。例えば、図１９の第２バッファ膜６２ｂのように、周縁の４辺からなる矩形に相似である複数の矩形状のスリットが中央に向かって繰り返されるように配置されたスリットのパターンであってもよい。
−第４変形例−
本発明の第２実施形態の第４変形例に係る半導体装置は、図２０に示すように、封止部材３０ｅが下面において第１バッファ膜６１を露出する第１開口部３１ａを有する点で図１７の第２変形例と異なる。又、封止部材３０ｅは上面で第２バッファ膜６２を露出するように形成された第２開口部３１ｂを有する点でも第２変形例と異なる。第４変形例において説明しない構成、作用及び効果は、第２実施形態の第２変形例と同様であるため、重複する説明を省略する。
第１開口部３１ａは、第２主面１２ａを外部に露出せず、第１バッファ膜６１の表面のみを外部に露出するように配置される。第１開口部３１ａは、第１バッファ膜６１の、平面パターンとして半導体素子２０に対応する領域を少なくとも露出するように形成され得る。第１バッファ膜６１の、第１流路１３ａの配列方向に沿った両端側は、封止部材３０ｄにより封止される。第１開口部３１ａの端部３１１ａは、第１バッファ膜６１の表面に位置する。このように、封止部材３０ｅは、第１主面１１ａから第２主面１２ａに到達し、第２主面１２ａの周辺部を覆う。
同様に、第２開口部３１ｂは、第４主面１２ｂを外部に露出せず、第２バッファ膜６２の表面のみを外部に露出するように配置される。第２開口部３１ｂは、第２バッファ膜６２の、平面パターンとして半導体素子２０に対応する領域を少なくとも露出するように形成され得る。第２バッファ膜６２の、第２流路１３ｂの配列方向に沿った両端は、封止部材３０ｄにより封止される。第２開口部３１ｂの端部３１１ｂは、第２バッファ膜６２の表面に位置する。このように、封止部材３０ｅは、第３主面１１ｂから第４主面１２ｂに到達し、第４主面１２ｂの周辺部を覆う。
このように、剥離の起点となり得る第１開口部３１ａの端部３１１ａが、第１バッファ膜６１の表面上において、半導体素子２０の発熱の影響を受けにくい第２主面１２ａの周辺部に位置する。同様に、第２開口部３１ｂの端部３１１ｂが、第２バッファ膜６２の表面上において、第４主面１２ｂの周辺部に位置する。このため、封止部材３０ｅは、第１冷却器１０ａ及び第２冷却器１０ｂとの熱膨張係数の差による剥離が抑制される。更に、封止部材３０ｅは、第１開口部３１ａ及び第２開口部３１ｂを有することで、半導体素子２０の発熱の影響を受けにくい。よって、封止部材３０ｅは、温度変化が低減されるため、熱膨張係数の差によって生じる熱応力が低減され、剥離が抑制される。
また、封止部材３０ｄは、第１バッファ膜６１の表面を露出する第１開口部３１ａと、第２バッファ膜６２の表面を露出する第２開口部３１ｂとを有する。このため、露出された第１バッファ膜６１及び第２バッファ膜６２の表面は、冷却が必要な他の回路部品や素子を接合可能である。したがって第１バッファ膜６１は、冷媒となる流体を流す第１冷却器１０ａに直接的に接合されるため、熱を発する他の部品が接合されることにより、系全体の冷却性能を更に向上することができる。同様に、第２バッファ膜６２は、冷媒となる流体を流す第２冷却器１０ｂに直接的に接合されるため、熱を発する他の部品が接合されることにより、系全体の冷却性能を更に向上することができる。
−第５変形例−
本発明の第２実施形態の第５変形例に係る半導体装置は、図２１に示すように、第１バッファ膜６１ｃが第１冷却器１０ａの第２主面１２ａの一部を露出する開口部６３を更に有する点で第２実施形態の第４変形例と異なる。また、第２バッファ膜６２ｃが第２冷却器１０ｂの第４主面１２ｂの一部を露出する開口部６４を有する点でも第４変形例と異なる。第５変形例において説明しない構成、作用及び効果は、第２実施形態の第４変形例と同様であるため、重複する説明を省略する。
第１バッファ膜６１ｃの開口部６３は、平面パターンとして封止部材３０ｅのｄａｉ１開口部３１ａに内包されるように形成される。即ち、開口部６３は、第１バッファ膜６１ｃの、第１開口部３１ａにより露出された領域の一部に形成される。開口部６３は、第２主面１２の、平面パターンとして半導体素子２０に対応する領域を少なくとも露出するように形成される。即ち、第１バッファ膜６１ｃは、第２主面１２の中央部を除く周辺部に選択的に形成され得る。第１バッファ膜６１ｃの、第１流路１３ａの配列方向における両端側の側壁面は、封止部材３０ｅにより覆われる。第１開口部３１ａの端部３１１ａは、第１バッファ膜６１ｃの表面に位置する。このように、封止部材３０ｅは、第１主面１１ａから２つの側面１４ａを介して第２主面１２ａに到達し、第２主面１２ａの中央部を除く周辺部を覆う。
同様に、第２バッファ膜６２ｃの開口部６４は、平面パターンとして封止部材３０ｅの第２開口部３１ｂに内包されるように形成される。即ち、開口部６４は、第２バッファ膜６２ｃの、第２開口部３１ｂにより露出された領域の一部に形成される。開口部６４は、第４主面１２ｂの、平面パターンとして半導体素子２０に対応する領域を少なくとも露出するように形成される。即ち、第２バッファ膜６２ｃは、第４主面１２ｂの中央部を除く周辺部に選択的に形成され得る。第２バッファ膜６２ｃの、第２流路１３ｂの配列方向における両端側の側壁面は、封止部材３０ｅにより覆われる。第２開口部３１ｂの端部３１１ｂは、第２バッファ膜６２ｃの表面に位置する。このように、封止部材３０ｅは、第３主面１１ｂから２つの側面１４ｂを介して第４主面１２ｂに到達し、第４主面１２ｂの中央部を除く周辺部を覆う。
第２実施形態の第５変形例に係る半導体装置によれば、第１バッファ膜６１ｃは、第２主面１２ａの、平面パターンとして半導体素子２０に対応する領域を少なくとも露出する開口部６３を有する。また、第２バッファ膜６２ｃは、第４主面１２ｂの、平面パターンとして半導体素子２０に対応する領域を少なくとも露出する開口部６４を有する。このため、第１バッファ膜６１ｃ及び第２バッファ膜６２ｃは、第２実施形態の第４変形例に比べて、半導体素子２０の発熱の影響を受けにくい。第１バッファ膜６１ｃ及び第２バッファ膜６２ｃは、温度変化が低減されるため、熱膨張係数の差によって生じる熱応力が抑制され、半導体装置の信頼性を向上することができる。
更に、第２実施形態の第５変形例に係る半導体装置によれば、開口部６３により露出された第２主面１２ａ及び開口部６４により露出された第４主面１２ｂには、冷却が必要な他の回路部品や素子を直接接合可能である。このことにより、系全体の冷却性能を更に向上することができる。
（その他の実施形態）
上記のように、本発明の第１及び第２の実施形態を記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。
例えば、第１及び第２実施形態において、半導体装置は、冷却器の複数の流路にそれぞれ貫通するように埋め込まれた複数の金属管を備えるようにしてもよい。例えば、図２２及び図２３に示すように、第１冷却器１０ａの複数の第１流路１３ａのそれぞれを貫通する複数の第１金属管１５を備えるように構成できる。同様に図１７及び図１８に示すように、第２冷却器１０ｂの複数の第２流路１３ｂをそれぞれ貫通する複数の第２金属管１６を備えることができる。
第１金属管１５及び第２金属管１６は、Ｃｕ等の金属からなる。複数の第１金属管１５は、それぞれ複数の第１流路１３ａの各両端から突出するように配置される。複数の第１金属管１５の各両端側は、第１冷却器１０ａの各第１流路１３ａから露出される。複数の第２金属管１６は、それぞれ複数の第２流路１３ｂの各両端から突出するように配置される。複数の第２金属管１６の各両端側は、第２冷却器１０ｂの各第２流路１３ｂから露出される。
複数の第１金属管１５は、例えば、一列に配列された状態で金型に配置され、セラミックスの材料を金型に充填されて成形される際に焼成されることにより第１流路１３ａに埋め込むことができる。第２金属管１６も同様に焼成により第２流路１３ｂに埋め込むことができる。第１金属管１５及び第２金属管１６は、第１流路１３ａ及び第２流路１３ｂの内部において、第１冷却器１０ａ及び第２冷却器１０ｂと強固に接合される。
封止部材３０fは、第１流路１３ａ及び第２流路１３ｂの長手方向に直交する断面において、第１冷却器１０ａ及び第２冷却器１０ｂの外周面を封止するように配置される。更に、封止部材３０fは、第１冷却器１０ａ及び第２冷却器１０ｂの、第１流路１３ａ及び第２流路１３ｂの長手方向における両端側に位置する各端面を封止する。封止部材３０fは、第１金属管１５及び第２金属管１６の、第１冷却器１０ａ及び第２冷却器１０ｂから露出された両端側において、各先端側を露出するように各根元側を封止する。
このように、セラミックスより密着性の高い金属からなる第１金属管および第２金属管と封止部材３０fとを接合させることにより、封止部材３０fは、第１冷却器１０ａ及び第２冷却器１０ｂとの界面を完全に封止することができる。よって、熱膨張係数の差による第１冷却器１０ａ及び第２冷却器１０ｂからの剥離を更に抑制することができる。
また、第３実施形態において、図２４に示すように、第２冷却器１０ｂの第３主面１１ｂから第４主面１２ｂに貫通する、例えば円柱状の導電性ピンである制御端子５７を備えるようにしてもよい。制御端子５７は、例えば、第３主面１１ｂにおいて第２導電性パターン層４５に接合されることにより、半導体素子２０の制御電極に電気的に接続される。制御端子５７は、封止部材３０cの上面から上方に突出する。制御端子５７は、例えば、ＣｕやＣｕ合金等の金属からなる。第１主端子５２及び制御端子５３は、円柱状に限るものでなく、多角柱状であってもよい。制御端子５７は、表面にＮｉやＡｕ等のめっきが施されてもよい。
その他、上記の第１〜第４の実施形態において説明される各構成を任意に応用した構成等、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１０，１０ａ，１０ｂ 冷却器
１１，１１ａ 第１主面
１１ｂ 第３主面
１２，１２ａ 第２主面
１２ｂ 第４主面
１３，１３ａ，１３ｂ 流路
２０ 半導体素子
２１，２２，２３，２４，２５ 接合材
３０，３０ａ，３０ｂ，３０ｃ，３０ｄ，３０ｅ，３０ｆ 封止部材
３１，３１ａ，３１ｂ 開口部
６１，６２，６２ａ，６２ｂ バッファ膜

Claims (18)

  1. セラミックスからなり、互いに対向する第１主面及び第２主面並びに互いに対向する２つの側面を有する冷却器と、
    前記第１主面に接合された複数の導電性パターン層と、
    前記導電性パターン層の少なくとも一部を介して前記第１主面に搭載された半導体素子と、
    樹脂及びフィラーからなり、前記半導体素子及び前記導電性パターン層を封止する封止部材と
    を備え、前記封止部材は、少なくとも前記第１主面及び前記２つの側面を覆うことを特徴とする半導体装置。
  2. 前記冷却器は、前記第１主面と前記第２主面との間に冷媒となる流体を流す流路を有することを特徴とする請求項１に記載の半導体装置。
  3. 前記封止部材は、前記第２主面を覆い、前記冷却器を囲むことを特徴とする請求項１に記載の半導体装置。
  4. 前記第２主面に接合され、前記セラミックスより大きい値となる熱膨張係数を有する金属からなるバッファ膜を更に備えることを特徴とする請求項１に記載の半導体装置。
  5. 前記第２主面に接合され、前記セラミックスより大きい値となる熱膨張係数を有する金属からなるバッファ膜を更に備えることを特徴とする請求項３に記載の半導体装置。
  6. 前記封止部材は、更に、前記２つの側面から前記第２主面の周辺部を覆い、
    前記第２主面における封止部材の端部が、前記バッファ膜の表面に位置することを特徴とする請求項４に記載の半導体装置。
  7. 前記封止部材は、前記バッファ膜の表面を露出する開口部を有するように、前記第２主面の周辺部を覆うことを特徴とする請求項６に記載の半導体装置。
  8. 前記バッファ膜は、前記冷却器の表面を露出する開口部を有するように、前記第２主面の周辺部を覆い、
    前記封止部材は、前記バッファ膜及び前記冷却器の表面を露出する開口部を有するように、前記第２主面の周辺部を覆うことを特徴とする請求項６に記載の半導体装置。
  9. 前記バッファ膜は、少なくとも前記第２主面と反対側の面に配置されたスリットを有することを特徴とする請求項４乃至８の何れか１項に記載の半導体装置。
  10. セラミックスからなり、対向する第１主面及び第２主面並びに互いに対向する２つの第１側面を有する第１冷却器と、
    前記セラミックスからなり、前記第１主面に平行で且つ互いに対向する第３及び第４主面並びに互いに対向する２つの第２側面を有する第２冷却器と、
    前記第１主面に接合された複数の第１導電性パターン層と、
    前記第３主面に接合された複数の第２導電性パターン層と、
    前記第１導電性パターン層の少なくとも一部及び前記第２導電性パターン層の少なくとも一部を介して前記第１主面及び前記第３主面のそれぞれに搭載された両主面を有する半導体素子と、
    樹脂及びフィラーからなり、前記半導体素子並びに前記第１及び第２導電性パターン層を封止する封止部材と
    を備え、前記封止部材は、少なくとも前記第１主面及び前記２つの第１側面並びに前記第３主面及び前記２つの第２側面を覆うことを特徴とする半導体装置。
  11. 前記第１冷却器は、前記第１主面と前記第２主面との間に冷媒となる流体を流す第１流路を有し、
    前記第２冷却器は、前記第３主面と前記第４主面との間に冷媒となる流体を流す前記第１流路に平行な第２流路を有することを特徴とする請求項１０に記載の半導体装置。
  12. 前記封止部材は、前記第２主面及び前記第４主面を覆い、前記第１冷却器及び前記第２冷却器を囲むことを特徴とする請求項１０の半導体装置。
  13. 前記第２主面に接合され、前記セラミックスより大きい値となる熱膨張係数を有する金属からなる第１バッファ膜と、
    前記第４主面に接合され、前記セラミックスより大きい値となる熱膨張係数を有する金属からなる第２バッファ膜と
    を更に備えることを特徴とする請求項１０に記載の半導体装置。
  14. 前記第２主面に接合され、前記セラミックスより大きい値となる熱膨張係数を有する金属からなる第１バッファ膜と、
    前記第４主面に接合され、前記セラミックスより大きい値となる熱膨張係数を有する金属からなる第２バッファ膜と
    を更に備えることを特徴とする請求項１２に記載の半導体装置。
  15. 前記封止部材は、前記２つの第１側面から前記第２主面の周辺部を覆い、前記第２主面における端部が前記第１バッファ膜の表面に位置し、前記２つの第２側面から前記第４主面の周辺部を覆い、前記第４主面における端部が前記第２バッファ膜の表面に位置することを特徴とする請求項１３に記載の半導体装置。
  16. 前記封止部材は、前記第１バッファ膜の表面を露出する第１開口部及び前記第２バッファ膜の表面を露出する第２開口部の少なくとも何れかを有することを特徴とする請求項１５に記載の半導体装置。
  17. 前記第１バッファ膜は、前記第１冷却器の表面を露出する開口部を有するように第２主面の周辺部を覆い、前記封止部材は、前記第１バッファ膜及び前記第１冷却器の表面を露出する開口部を有するように、前記第２主面の周辺部を覆い、
    前記第２バッファ膜は、前記第２冷却器の表面を露出する開口部を有するように第４主面の周辺部を覆い、前記封止部材は、前記第２バッファ膜及び前記第２冷却器の表面を露出する開口部を有するように、前記第４主面の周辺部を覆うことを特徴とする請求項１５に記載の半導体装置。
  18. 前記第１バッファ膜は、少なくとも前記第２主面と反対側の面に配置された第１スリットを有し、前記第２バッファ膜は、少なくとも前記第４主面と反対側の面に配置された第２スリットを有することを特徴とする請求項１３乃至１７の何れか１項に記載の半導体装置。
JP2017080813A 2017-04-14 2017-04-14 半導体装置 Active JP6885175B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017080813A JP6885175B2 (ja) 2017-04-14 2017-04-14 半導体装置
US15/903,570 US11201121B2 (en) 2017-04-14 2018-02-23 Semiconductor device
DE102018104509.3A DE102018104509A1 (de) 2017-04-14 2018-02-28 Halbleitervorrichtung
CN201810172393.2A CN108735692B (zh) 2017-04-14 2018-03-01 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017080813A JP6885175B2 (ja) 2017-04-14 2017-04-14 半導体装置

Publications (2)

Publication Number Publication Date
JP2018182105A true JP2018182105A (ja) 2018-11-15
JP6885175B2 JP6885175B2 (ja) 2021-06-09

Family

ID=63678789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017080813A Active JP6885175B2 (ja) 2017-04-14 2017-04-14 半導体装置

Country Status (4)

Country Link
US (1) US11201121B2 (ja)
JP (1) JP6885175B2 (ja)
CN (1) CN108735692B (ja)
DE (1) DE102018104509A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417634B2 (en) 2019-10-02 2022-08-16 Fuji Electric Co., Ltd. Semiconductor module having an N terminal, A P terminal and an output terminal and method of fabricating the semiconductor module

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110959189A (zh) * 2017-08-01 2020-04-03 株式会社村田制作所 高频模块
WO2019135284A1 (ja) * 2018-01-05 2019-07-11 三菱電機株式会社 半導体装置
KR102163662B1 (ko) 2018-12-05 2020-10-08 현대오트론 주식회사 양면 냉각 파워 모듈 및 이의 제조방법
EP3719975A1 (de) * 2019-04-04 2020-10-07 Siemens Aktiengesellschaft Elektrische maschine
US11929298B2 (en) * 2020-11-13 2024-03-12 Infineon Technologies Ag Molded semiconductor package with dual integrated heat spreaders
EP4266363A1 (en) * 2022-04-21 2023-10-25 Airbus SAS Improved power component for electric or hybrid aircraft
DE102022209665A1 (de) * 2022-09-15 2024-03-21 Zf Friedrichshafen Ag Leistungsmodul

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031765A (ja) * 2001-07-17 2003-01-31 Hitachi Ltd パワーモジュールおよびインバータ
US20050030717A1 (en) * 2003-08-06 2005-02-10 Denso Corporation Cooler for cooling electric part
JP2005057102A (ja) * 2003-08-06 2005-03-03 Denso Corp 半導体冷却ユニット
JP2008103623A (ja) * 2006-10-20 2008-05-01 Denso Corp 半導体装置
JP2008124430A (ja) * 2006-10-18 2008-05-29 Hitachi Ltd パワー半導体モジュール
JP2013123014A (ja) * 2011-12-12 2013-06-20 Toyota Industries Corp 半導体装置
WO2016111059A1 (ja) * 2015-01-09 2016-07-14 株式会社村田製作所 パワー半導体のパッケージ素子

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0271772A3 (de) * 1986-12-15 1988-12-14 Siemens Aktiengesellschaft Epoxidharz-Formmassen
US6326678B1 (en) * 1993-09-03 2001-12-04 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
JP2002026469A (ja) 2000-07-11 2002-01-25 Denki Kagaku Kogyo Kk 直接冷却構造回路基板
JP2003264265A (ja) * 2002-03-08 2003-09-19 Mitsubishi Electric Corp 電力用半導体装置
US7109581B2 (en) * 2003-08-25 2006-09-19 Nanoconduction, Inc. System and method using self-assembled nano structures in the design and fabrication of an integrated circuit micro-cooler
WO2009125779A1 (ja) * 2008-04-09 2009-10-15 富士電機デバイステクノロジー株式会社 半導体装置及び半導体装置の製造方法
JP2011115020A (ja) 2009-11-30 2011-06-09 Toyota Motor Corp パワーユニット
JP5532419B2 (ja) * 2010-06-17 2014-06-25 富士電機株式会社 絶縁材、金属ベース基板および半導体モジュール並びにこれらの製造方法
JP5251991B2 (ja) 2011-01-14 2013-07-31 トヨタ自動車株式会社 半導体モジュール
KR101255935B1 (ko) * 2011-07-08 2013-04-23 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
EP2814059B1 (en) 2012-02-09 2020-08-05 Fuji Electric Co., Ltd. Semiconductor device
JP5924164B2 (ja) * 2012-07-06 2016-05-25 株式会社豊田自動織機 半導体装置
JP6056286B2 (ja) 2012-09-07 2017-01-11 株式会社明電舎 半導体モジュール及び半導体モジュール製造方法
JPWO2014132483A1 (ja) 2013-03-01 2017-02-02 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2015170785A (ja) * 2014-03-10 2015-09-28 三菱電機株式会社 絶縁基板および電力用半導体装置
WO2015141284A1 (ja) * 2014-03-19 2015-09-24 富士電機株式会社 半導体モジュールユニットおよび半導体モジュール
JP6315091B2 (ja) 2014-06-19 2018-04-25 富士電機株式会社 冷却器及び冷却器の固定方法
WO2016009727A1 (ja) 2014-07-16 2016-01-21 日本軽金属株式会社 液冷ジャケット及び液冷ジャケットの製造方法
DE102015106552B4 (de) * 2015-04-28 2022-06-30 Infineon Technologies Ag Elektronisches Modul mit Fluid-Kühlkanal und Verfahren zum Herstellen desselben

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003031765A (ja) * 2001-07-17 2003-01-31 Hitachi Ltd パワーモジュールおよびインバータ
US20050030717A1 (en) * 2003-08-06 2005-02-10 Denso Corporation Cooler for cooling electric part
JP2005057102A (ja) * 2003-08-06 2005-03-03 Denso Corp 半導体冷却ユニット
JP2008124430A (ja) * 2006-10-18 2008-05-29 Hitachi Ltd パワー半導体モジュール
US20080224303A1 (en) * 2006-10-18 2008-09-18 Sunao Funakoshi Power Semiconductor Module
JP2008103623A (ja) * 2006-10-20 2008-05-01 Denso Corp 半導体装置
JP2013123014A (ja) * 2011-12-12 2013-06-20 Toyota Industries Corp 半導体装置
CN103988298A (zh) * 2011-12-12 2014-08-13 株式会社丰田自动织机 半导体装置
US20140332950A1 (en) * 2011-12-12 2014-11-13 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device
WO2016111059A1 (ja) * 2015-01-09 2016-07-14 株式会社村田製作所 パワー半導体のパッケージ素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11417634B2 (en) 2019-10-02 2022-08-16 Fuji Electric Co., Ltd. Semiconductor module having an N terminal, A P terminal and an output terminal and method of fabricating the semiconductor module

Also Published As

Publication number Publication date
CN108735692B (zh) 2023-08-29
DE102018104509A1 (de) 2018-10-18
CN108735692A (zh) 2018-11-02
US11201121B2 (en) 2021-12-14
JP6885175B2 (ja) 2021-06-09
US20180301422A1 (en) 2018-10-18

Similar Documents

Publication Publication Date Title
JP6885175B2 (ja) 半導体装置
US10559538B2 (en) Power module
JP4438489B2 (ja) 半導体装置
US10971431B2 (en) Semiconductor device, cooling module, power converting device, and electric vehicle
JP6786416B2 (ja) 半導体装置
JP4645406B2 (ja) 半導体装置
JP2013069782A (ja) 半導体装置
US9385107B2 (en) Multichip device including a substrate
JP7391957B2 (ja) 半導体装置
US20160056088A1 (en) Cold Plate, Device Comprising a Cold Plate and Method for Fabricating a Cold Plate
US20130112993A1 (en) Semiconductor device and wiring substrate
JP2023181544A (ja) 半導体モジュール
JP2017123360A (ja) 半導体モジュール
JP7260278B2 (ja) 半導体サブアセンブリー及び半導体パワーモジュール
JP7163583B2 (ja) 半導体装置
JP6248803B2 (ja) パワー半導体モジュール
US20130256920A1 (en) Semiconductor device
JP7135293B2 (ja) 半導体装置および半導体装置の製造方法
WO2020241239A1 (ja) 半導体装置
JP2015026667A (ja) 半導体モジュール
JP2022053401A (ja) 半導体モジュール
JP6887476B2 (ja) 半導体パワーモジュール
US20240120249A1 (en) Semiconductor module
US20240112991A1 (en) Semiconductor module, semiconductor device, and vehicle
JP2021141237A (ja) 半導体装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190401

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190726

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210426

R150 Certificate of patent or registration of utility model

Ref document number: 6885175

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250