JPWO2014132483A1 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JPWO2014132483A1 JPWO2014132483A1 JP2015502713A JP2015502713A JPWO2014132483A1 JP WO2014132483 A1 JPWO2014132483 A1 JP WO2014132483A1 JP 2015502713 A JP2015502713 A JP 2015502713A JP 2015502713 A JP2015502713 A JP 2015502713A JP WO2014132483 A1 JPWO2014132483 A1 JP WO2014132483A1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- roughening
- metal member
- heat spreader
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
- H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
- H01L23/4334—Auxiliary members in encapsulations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
本発明は、金属部材と半導体素子とを接合するために使用される半田の広がりを抑制することで半導体素子の接合不良等を発生させることなく、金属部材とモールド樹脂の密着性を向上させることができる半導体装置および半導体装置の製造方法を提供することを目的とする。半導体装置は、半導体素子であるパワー半導体チップ3と、接合部材である半田を介してパワー半導体チップ3と接合される金属部材であるヒートスプレッダ7と、ヒートスプレッダ7とパワー半導体チップ3とを封止するモールド樹脂6と、ヒートスプレッダ7の表面に形成され、かつ、ヒートスプレッダ7を孔蝕状に粗化した孔蝕状粗化部8とを備えている。また、孔蝕状粗化部8は2つ以上に分かれている。
Description
本発明は、樹脂モールド型の半導体装置に関し、特に、リードフレームおよびヒートスプレッダ等の金属部材とモールド樹脂との密着性を向上させた半導体装置に関するものである。
樹脂モールド型の半導体装置では、リードフレームおよびヒートスプレッダ等の金属部材がモールド樹脂で封止される。かかる金属部材とモールド樹脂との密着性を向上させるために、例えば、特許文献1には、側壁を逆メサ形状として返り部を設けたディンプルを金属部材の表面に形成することで、金属部材とモールド樹脂の密着性の向上を図ることが可能な技術が開示されている。
また、特許文献2には、金属部材の表面側に半導体素子が接合され、金属部材において半導体素子の周りに凹部または凸部を設けることで、密着性の低い半田のはみ出し部分およびフラックスの広がりを防止する技術が開示されている。
しかし、特許文献1に記載の技術では、金型加工が複雑であるため製造コストが増加するうえ、隣接するディンプル間は平坦面であるため密着性が低く、剥離が生じた場合は、隣接するディンプル間の平坦面で急激に進展してしまうという問題があった。また、特許文献2に記載の技術では、半田広がり防止の構造部分以外は平坦面であるため密着性が低く、剥離の進展が急激にすすんでしまうという問題があった。
そこで、本発明は、金属部材と半導体素子とを接合するために使用される半田の広がりを抑制することで半導体素子の接合不良等を発生させることなく、金属部材とモールド樹脂の密着性を向上させることができる半導体装置および半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体装置は、半導体素子と、接合部材を介して前記半導体素子と接合される金属部材と、前記金属部材の少なくとも一部と前記半導体素子とを封止するモールド樹脂と、前記金属部材の表面に形成され、かつ、前記金属部材を孔蝕状に粗化した粗化部とを備え、前記粗化部は2つ以上に分かれているものである。
また、本発明に係る半導体装置の製造方法は、銅溶解または腐食作用を利用した化学処理により前記金属部材の表面に前記粗化部を形成する工程と、前記粗化部を2つ以上に分けて分割部を形成する工程とを備えたものである。
本発明に係る半導体装置によれば、半導体素子と、接合部材を介して半導体素子と接合される金属部材と、金属部材の少なくとも一部と半導体素子とを封止するモールド樹脂と、金属部材の表面に形成され、かつ、金属部材を孔蝕状に粗化した粗化部とを備え、粗化部は2つ以上に分かれている。
したがって、粗化部にモールド樹脂が浸透するため、金属部材とモールド樹脂の密着性を向上させることができる。さらに、金属部材と半導体素子とを接合するために使用される半田がぬれ広がった場合、粗化部において2つ以上に分かれた部分に入り込むため、半田が必要以上にぬれ広がることを抑制できる。これにより、密着性に劣る半田がぬれ広がった部分を最小限にすることができ、半導体素子において接合不良等の発生を防止できる。
また、金属部材において、半導体素子が接合された側とは反対側の面に、例えばエポキシ樹脂により形成された絶縁シートが配置される場合がある。この場合、粗化部と絶縁シートが接する部位では、絶縁シート中の樹脂成分が粗化部に浸透する。このため、絶縁シートと金属部材との密着性を向上させることができ、半導体装置の信頼性を向上させることができる。また、粗化部には絶縁シートの樹脂成分が優先的に浸透することから、絶縁シート中のフィラー比率が高まる。これにより、絶縁シートの熱伝送率の向上を図ることもできる。
本発明に係る半導体装置の製造方法によれば、銅溶解または腐食作用を利用した化学処理により金属部材の表面に粗化部を形成する工程と、粗化部を2つ以上に分けて分割部を形成する工程とを備えた。金属部材において、半導体素子が接合された側とは反対側の面に、絶縁シートが配置される場合、粗化部にモールド樹脂が浸透することで、金属部材、モールド樹脂および絶縁シートの密着性を向上させることができる。また、半田がぬれ広がった場合に分割部に入り込むため、半田が必要以上にぬれ広がることを抑制できる。これにより、密着性に劣る半田がぬれ広がった部分を最小限にすることができ、半導体素子において接合不良等の発生を防止できる。さらに、絶縁シート中の樹脂成分が粗化部に浸透することにより、絶縁シートのフィラー比率が高まるため、絶縁シートの熱伝導率が向上する。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
<実施の形態>
本発明の実施の形態について、図面を用いて以下に説明する。図1は、本発明の実施の形態に係る樹脂モールド型半導体装置の断面図である。半導体装置は、例えばIGBT等のパワー半導体チップ3(半導体素子)と、ヒートスプレッダ7と、リードフレーム1,5と、モールド樹脂6と、孔蝕状粗化部8と、分割部9とを備えている。なお、ヒートスプレッダ7が金属部材に相当する。
本発明の実施の形態について、図面を用いて以下に説明する。図1は、本発明の実施の形態に係る樹脂モールド型半導体装置の断面図である。半導体装置は、例えばIGBT等のパワー半導体チップ3(半導体素子)と、ヒートスプレッダ7と、リードフレーム1,5と、モールド樹脂6と、孔蝕状粗化部8と、分割部9とを備えている。なお、ヒートスプレッダ7が金属部材に相当する。
ヒートスプレッダ7は銅により形成され、ヒートスプレッダ7の表面を含む露出している部分(全ての面)には、ヒートスプレッダ7を孔蝕状に粗化した粗化部である孔蝕状粗化部8が形成されている。孔蝕状粗化部8は、例えば、銅溶解または腐食(エッチング)作用を利用した化学処理により形成されるが、その詳細については後述することとする。ヒートスプレッダ7の表面の中央部には、パワー半導体チップ3が接合部12を介して接合されており、接合部12は、例えば半田によるものである。なお、半田が接合部材に相当する。
ヒートスプレッダ7の上面の中央部の周辺領域、より具体的には、ヒートスプレッダ7の上面の中央部よりも外側部分に、平面視にて枠状の分割部9(図2参照)が形成されている。分割部9においては、孔蝕状粗化部8が除去されており、ヒートスプレッダ7の銅部分が露出している。分割部9は、孔蝕状粗化部8を2つ以上に分けるために形成されるものであり、本実施の形態では孔蝕状粗化部8を2つに分けている。
また、ヒートスプレッダ7の表面の一端部には、リードフレーム1が接合部13を介して接合されており、接合部13は、例えば超音波または半田によるものである。パワー半導体チップ3の表面には、リードフレーム5が接合部14を介して接合されており、接合部14は、例えば半田によるものである。
ヒートスプレッダ7は、例えばエポキシ樹脂により形成された絶縁シート11の表面に搭載されている。絶縁シート11の裏面には、例えば銅により形成された保護膜である銅箔10が設けられている。
パワー半導体チップ3と、ヒートスプレッダ7と、リードフレーム1,5は、トランスファモールド法を用いて、例えばエポキシ樹脂からなるモールド樹脂6により封止されている。絶縁シート11および銅箔10もヒートスプレッダ7と同時に封止され、モールド樹脂6の底面に銅箔10が露出した構造となっている。なお、トランスファモールド法でヒートスプレッダ7を樹脂封止した後に、ヒートスプレッダ7の裏面に絶縁シート11を取り付けることも可能である。また、パワー半導体チップ3とリードフレーム5はアルミニウムワイヤ、銅ワイヤまたは金ワイヤ等を用いて接合することも可能である。
また、本実施の形態で述べるモールド樹脂6として、トランスファモールド法で樹脂封止するタイプの樹脂のほかに、ダイレクトポッティング法で樹脂封止するタイプの樹脂を用いることもできる。具体的には、これらの樹脂として、エポキシ樹脂のほかに、シリコーン系樹脂またはシアネート系樹脂等にアルミナ等の無機フィラーを添加して線膨張率、弾性率および難燃性を調整した樹脂を用いることができる。
孔蝕状粗化部8は、(A)硫酸25〜200g/リットル、(B)過酸化水素10〜100g/リットル、(C)亜リン酸または亜リン酸塩から選ばれる少なくとも1種の亜リン酸成分0.05〜20g/リットル、(D)1,2,3−ベンゾトリアゾール、5−メチル−1H−テトラゾールから選ばれる少なくとも1種又は2種のアゾール成分0.05〜10g/リットル、(E)塩化ナトリウムまたは塩化ベンザルコニウムから選ばれる1種類又は2種類の塩素化合物成分0.005〜0.5g/リットルを含む表面粗化処理剤を用いた化学処理(表面粗化処理)により形成される。特に(C)成分と(D)成分を併用することで、孔蝕状粗化部8を安定的に形成することができる。
分割部9は、半田のぬれを抑制できる構造であれば特に限定はされないが、例えばプレス加工、切削加工、レーザ加工または化学処理加工等により形成することができる。
半導体素子実装部など、孔蝕状粗化部8において半田が接触する部分はぬれ性が高いため、孔蝕状粗化部8の表面は半田で覆われる。孔蝕状粗化部8の表面を覆った半田は、分割部9により堰き止められる。すなわち、孔蝕状粗化部8において半田で覆われた部分は、分割部9により規定される。半田で覆われたヒートスプレッダ7は、モールド樹脂6との密着性が著しく低下するため、孔蝕状粗化部8において半田で覆われた部分は極力少ないことが望ましい。具体的には、パワー半導体チップ3の外周が1mmである場合、孔蝕状粗化部8において半田で覆われた部分の外周は、パワー半導体チップ3の外周1mmよりも小さいことが好ましく、200μm以下であることがより好ましい。
また、分割部9の深さLは孔蝕状粗化部8の深さを孔蝕状粗化度Tとすると、L ≧ T × 0.3 で規定される。分割部9の深さが孔蝕状粗化部8の深さの0.3倍よりも小さいと、半田のぬれ性を抑制しきれずに分割部9の外部に半田が流れ出る恐れがある。
実施の形態に係る半導体装置では、ヒートスプレッダ7の表面を含む全ての面に孔蝕状粗化部8が設けられ、孔蝕状粗化部8における半田による接合部分の周辺領域、より具体的には、孔蝕状粗化部8における接合部12の外側部分に分割部9が形成されている。孔蝕状粗化部8が形成されると、ヒートスプレッダ7の表面積が増すため半田のぬれ性が飛躍的に増大する。このため、モールド樹脂6との密着性に劣る半田がぬれ広がった部分が拡大することにより、ヒートスプレッダ7に対するパワー半導体チップ3の接合不良が発生しやすくなり、半導体装置の信頼性低下を招く。半田がぬれ広がることを抑制するために分割部9が形成されている。
なお、分割部9は、ヒートスプレッダ7においてパワー半導体チップ3の周囲に形成されているが、ヒートスプレッダ7においてパワー半導体チップ3が搭載される部分を含めた領域に形成されてもよい。また、事前にマスク等を用いて孔蝕状粗化処理を実施し、ヒートスプレッダ7において半田と接触する部分を平坦形状としてもよい。
半導体装置は、孔蝕状粗化部8にモールド樹脂6が浸透することで、ヒートスプレッダ7とモールド樹脂6の密着性が飛躍的に向上する。また、孔蝕状粗化部8により絶縁シート11との密着性も向上する。さらに、分割部9により半田が必要以上にヌレ広がることを抑制することで、密着性の劣る半田がぬれ広がった部分を最小限に抑制することができ、半導体装置の信頼性が向上する。
次に、半導体装置の製造方法について説明する。最初に、図2を用いて、切削加工を用いたヒートスプレッダ7の加工フローについて説明する。図2は、ヒートスプレッダ7の加工フローを示す図である。ここで、図2において紙面の上側には対象物の平面図、紙面の下側には対象物の断面図がそれぞれ記載されている。なお、以降で説明する図3〜図5においてもこれと同様である。
先ず、ヒートスプレッダ7の材料である銅フレーム7aに表面粗化処理を実施し、その後、ヒートスプレッダ7においてパワー半導体チップ3が接合される部分の外側に、枠状の分割部9を切削加工にて形成した。この加工フローの場合、ヒートスプレッダ7の露出面全てに孔蝕状粗化部8が形成され、分割部9においては切削加工により孔蝕状粗化部8が除去されている。このため、本加工フローでは、ヒートスプレッダ7とモールド樹脂6との密着性だけでなく、絶縁シート11との密着性向上が期待でき、特にヒートスプレッダ7と絶縁シート11との密着性が低い場合に有効である。
ここで、分割部9を形成するに際して、プレス加工を用いることも可能である。図3を用いて、プレス加工を用いたヒートスプレッダ7の加工フローについて説明する。図3は、ヒートスプレッダ7の別の加工フローを示す図である。先ず、ヒートスプレッダ7の材料である銅巻板7bの段階で表面粗化処理を実施し、その後、銅巻板7bを抜き打ち加工することでヒートスプレッダ7を作製する。そして、ヒートスプレッダ7においてパワー半導体チップ3が接合される部分の外側に、枠状の分割部9をプレス加工にて形成した。
この加工フローの場合、ヒートスプレッダ7(すなわち、銅巻板7b)の側面には孔蝕状粗化部8を形成することができない。これは、銅巻板7bに対して表面粗化処理の後で抜き打ち加工を実施するためである。図3では、ヒートスプレッダ7の裏面には表面粗化処理を実施していないが、裏面への表面粗化処理が必要な場合は任意に選択することができる。本加工フローでは、銅巻板7bの抜き打ち加工と分割部9のプレス加工とを、1つの装置により一括で加工できるため、分割部9はプレス加工により形成することが望ましいが、特に限定されるものではなく他の加工方法であってもよい。
次に、図4を用いて、分割部9を形成したヒートスプレッダ7を用いたモールド形成について説明する。図4は、ヒートスプレッダ7の加工後に実施されるモールド形成フローを示す図である。ヒートスプレッダ7としては、図2で説明した表面粗化処理を用い、図3で説明したプレス加工を実施し分割部9を形成したものを用いた。
ヒートスプレッダ7の表面の中央部にパワー半導体チップ3を半田付けすることで、ヒートスプレッダ7とパワー半導体チップ3とを接合する。このとき、半田がぬれ広がった部分は、分割部9の内部に留まり、分割部9よりも外側には広がらない。その後、パワー半導体チップ3の表面にリードフレーム5を接合するともに、ヒートスプレッダ7の一端部の表面にリードフレーム1を接合する。次に、リードフレーム1,5の一部であるインナーリード部と、パワー半導体チップ3と、ヒートスプレッダ7などをモールド形成することで半導体装置が得られる。
なお、図4に示したフローに用いられるヒートスプレッダとしては、図2または図3で説明したフローで形成されたものに限定されるものではなく、孔蝕状粗化部および分割部が形成されたヒートスプレッダであればよい。
次に、孔蝕状粗化部における最適な孔蝕状粗化度を見つけるために、種々の孔蝕状粗化度と、分割部の有無とを組み合わせた比較例および各実施例のサンプルを用いて行われた各種耐性試験の結果について、表1を用いて説明する。表1は、比較例と実施例のヒートスプレッダ(以下、「HS」とも称す)状態と各種耐性についての試験結果を示す表である。
ヒートスプレッダを、硫酸25〜200g/リットル、過酸化水素10〜100g/リットル、亜リン酸または亜リン酸塩から選ばれる少なくとも1種の亜リン酸成分0.05〜20g/リットル、1,2,3−ベンゾトリアゾール、5−メチル−1H−テトラゾールから選ばれる少なくとも1種または2種のアゾール成分0.05〜10g/リットル、塩化ナトリウムまたは塩化ベンザルコニウムから選ばれる1種類または2種類の塩素化合物成分0.005〜0.5g/リットルを含む水溶液を用いた化学処理にて、表1に示す孔蝕状粗化を実施した。ここで、上記の成分に加えて、さらに銅イオンを含む水溶液を用いた化学処理を実施することも可能である。
なお、孔蝕状粗化度は、孔蝕状粗化を施した銅板を切断し、孔蝕状粗化が進行した厚みで規定した。また、表中の分割部は所望の金型にて押し込み成型することで孔蝕状粗化部を押し潰すことで形成されている。表中のヒートサイクル耐性は、比較例および各実施例にて作製した半導体装置を、−50〜200℃にてヒートサイクル試験を実施し、SAT観察にてヒートスプレッダとモールド樹脂の剥離が分割部を超えて進展するまでの回数を示している。絶縁耐性は各比較例及び実施例にて作製したモジュールを、−50〜200℃にてヒートサイクル試験を実施した後、このモジュールに10kVの高電圧を印加し、もれ電流が10pAを超えるまでの回数を示している。ここで、SATとはScanning Acoustic Tomographの略称で超音波探傷装置を指し、SAT観察とはパッケージ内の剥離の検出を超音波による非破壊状態で観察することができる解析手法を意味している。
表1に示すように、比較例1では、HSの剥離が200cycleにて生じたことがわかる。これは、HS表面に何の処理も施していないためであると考えられる。また、絶縁耐性も剥離が進展していくため、低ヒートサイクル回数にて不具合が生じたものと思われる。
実施例1A,1Bでは、ヒートサイクル耐性および絶縁耐性は1000cycle以下であった。これは、HS表面の孔蝕状粗化度が低いためであると考えられる。実施例1Aでは、分割部が形成されていなくとも、半田のぬれ広がりがないことからも孔蝕状粗化度が低いことがわかる。
孔蝕状粗化度が3μmを超える実施例3B,4B,5B,6Bでは、分割部を設けることでヒートサイクル耐性及び絶縁耐性が飛躍的に向上していることを確認した。実施例3A,4A,5A,6A,7Aでは、ヒートサイクル耐性および絶縁耐性が低くなった。これは、分割部がないことで半田がHS全面にぬれ広がり、モールド樹脂とHSとの密着性が低下したためであると考えられる。
実施例7Bでは、ヒートサイクル耐性は向上しているものの、絶縁耐性が低下した。これは、分割部を設けたことで半田ぬれ広がりを抑制してモールド樹脂とHSの密着性が向上したため、ヒートサイクル耐性が向上したと考えられる。一方、孔蝕状粗化度が過度になると銅片が孔蝕状粗化部から脱離し易くなり、モールド樹脂中に脱離した銅片が混入することになる。実施例7Bでは、上記事由により絶縁耐性が低下したものと考えられる。
以上の結果より、孔蝕状粗化部の厚みは3μm以上、400μm以下であり、かつ分割部が形成された半導体装置は、ヒートサイクル耐性および絶縁耐性が良好であることが明らかとなった。
以上のように、実施の形態に係る半導体装置では、パワー半導体チップ3と、接合部材である半田を介してパワー半導体チップ3と接合される金属部材と、金属部材の少なくとも一部とパワー半導体チップ3とを封止するモールド樹脂6と、金属部材の表面に形成され、かつ、金属部材を銅溶解または腐食(エッチング)作用を利用した化学処理により形成された孔蝕状粗化部8とを備え、孔蝕状粗化部8は2つ以上に分かれている。ここで、金属部材は銅製のヒートスプレッダ7である。
したがって、孔蝕状粗化部8にモールド樹脂6が浸透するため、金属部材とモールド樹脂6の密着性を向上させることができる。さらに、金属部材とパワー半導体チップ3とを接合するために使用される半田がぬれ広がった場合、孔蝕状粗化部8において2つ以上に分かれた部分に入り込むため、半田が必要以上にぬれ広がることを抑制できる。これにより、密着性に劣る半田がぬれ広がった部分を最小限にすることができるため、パワー半導体チップ3において接合不良等の発生を防止でき、ひいては、半導体装置の長期使用が可能となる。
また、孔蝕状粗化部8と絶縁シート11が接する部位では、絶縁シート11中の樹脂成分が孔蝕状粗化部8に浸透する。このため、絶縁シート11と金属部材との密着性を向上させることができ、半導体装置の信頼性を向上させることができる。また、孔蝕状粗化部8には絶縁シート11の樹脂成分が優先的に浸透することから、絶縁シート11中のフィラー比率が高まる。これにより、絶縁シート11の熱伝送率の向上を図ることもできる。
孔蝕状粗化部8を分ける分割部9は、孔蝕状粗化部8における接合部材である半田による接合部分の周辺領域に形成されたため、半田を分割部9に効果的に入り込ませることができ、半田が必要以上にぬれ広がることをより抑制できる。表1に示すように、実施例4A〜4Eでは分割部の深さLを孔蝕状粗化度Tに対して変化させている。実施例4EではHSへの半田のぬれ広がりが確認され、ヒートサイクル耐性および絶縁耐性が低下した。この結果より、分割部の深さLは孔蝕状粗化度Tの0.4倍以上であれば半田のぬれ性を防止でき、信頼性の高い半導体装置を得ることができる。実施例6A〜6Dは、孔蝕状粗化度Tが異なる場合の分割部の深さについての信頼性評価結果を示している。この結果によれば、実施例4の場合と同様、分割部の深さLは孔蝕状粗化度Tの0.4倍以上であれば信頼性の高い半導体装置を得ることができることが明らかとなった。
表1に示すように、孔蝕状粗化部8の厚さを3μm以上、400μm以下に形成することで、半導体装置のヒートサイクル耐性および絶縁耐性が良好となる。
図3で説明したように、分割部9を形成する工程ではプレス加工により分割部9を形成することができる。この場合、銅巻板7bの抜き打ち加工と分割部9の形成とを、1つの装置により一括で行うことができ、銅巻板7bの段階で表面粗化処理を実施する際の工数を削減することができる。
また、分割部9を形成する工程では化学処理により分割部9を形成することもできるため、特別な製造装置によらず既存の製造装置を利用することができる。
また、分割部9を形成する工程では切削処理により分割部9を形成することもできる。この場合、ヒートスプレッダ7の露出面全てに孔蝕状粗化部8が形成され、分割部9においては切削加工により孔蝕状粗化部8が除去されている。このため、ヒートスプレッダ7とモールド樹脂6との密着性だけでなく、絶縁シート11との密着性向上が期待でき、特にヒートスプレッダ7と絶縁シート11との密着性が低い場合に有効である。
孔蝕状粗化部8を形成する工程では、硫酸、過酸化水素、亜リン酸成分、アゾール成分および塩素化合物成分を含有する水溶液、または、上記の成分に加えてさらに銅イオンを含む水溶液を用いた化学処理が実施されるため、銅溶解または腐食(エッチング)作用を利用することで簡単に孔蝕状粗化部8を形成することができる。
また、ヒートスプレッダだけでなくリードフレームにも表面粗化処理および分割部を形成することも可能である。次に、図5を用いて、ヒートスプレッダだけでなくリードフレームにも表面粗化処理および分割部を形成した半導体装置の加工フローについて説明する。図5は、ヒートスプレッダ7とリードフレーム1,5の加工後に実施されるモールド形成フローを示す図である。ここで、ヒートスプレッダ7およびリードフレーム1,5が金属部材に相当する。
ヒートスプレッダ7としては、図2で説明した表面粗化処理を用い、図3で説明したプレス加工を実施し分割部を形成したものを用いた。ヒートスプレッダ7の表面の中央部にパワー半導体チップ3を半田付けすることで、ヒートスプレッダ7とパワー半導体チップ3とを接合する。半田がぬれ広がった部分は、分割部9の内部に留まり、分割部9よりも外側には広がらない。
また、図2で説明した表面粗化処理と同様の処理を実施することで、リードフレーム1,5の露出している部分に孔蝕状粗化部18,19が形成される。そして、例えばプレス加工、切削加工、レーザ加工または化学処理加工等を実施することで、孔蝕状粗化部19における接合部材による接合部分の周辺領域、すなわち、リードフレーム5におけるパワー半導体チップ3と接合される接合部14よりも外側部分に分割部20が形成される。ここで、孔蝕状粗化部18,19の孔蝕状粗化度は同一である。
その後、パワー半導体チップ3の表面にリードフレーム5を例えば半田付けすることで、パワー半導体チップ3とリードフレーム5とを接合するともに、ヒートスプレッダ7の一端部の表面にリードフレーム1を例えば超音波により接合する。次に、リードフレーム1,5の一部と、パワー半導体チップ3と、ヒートスプレッダ7などをモールド形成することで半導体装置が得られる。
以上のように、リードフレーム5にも孔蝕状粗化部19および分割部20を形成することで、リードフレーム5およびヒートスプレッダ7と、モールド樹脂6との密着性を向上させることができる。なお、ヒートスプレッダ7の一端部の表面にリードフレーム1を半田により接合した場合は、リードフレーム1にも分割部を形成してもよい。
次に、孔蝕状粗化部が形成された別の半導体装置について説明する。図6は、実施の形態に係る別の半導体装置の断面図であり、図7は、実施の形態に係るさらに別の半導体装置の断面図である。図6と図7に示す半導体装置は、金属部材の構成を変更したものである。
図6に示すように、半導体装置は、金属部材である絶縁基板25を備えている。絶縁基板25は、セラミック基板26と、電極部材27,28とを備えている。セラミック基板26の平面視形状は、電極部材27,28の平面視形状よりも大きく形成されている。電極部材27,28は、少なくとも1種類の金属(例えば、銅またはアルミ等)からなる。なお、電極部材27,28は、複数種類の金属からなるものであってもよい。電極部材27は、セラミック基板26の表面の中央部分に接合されている。また、電極部材28は、セラミック基板26の底面の中央部分に接合されている。
孔蝕状粗化部8は、絶縁基板25の表面と側面(より具体的には、電極部材27の表面と側面および電極部材28の側面)に形成されている。分割部9は、絶縁基板25において接合部12,13の周辺領域に形成されている。絶縁基板25の底面は、モールド樹脂6の底面から露出している。
以上のように、金属部材が、セラミック基板26に少なくとも1種類以上の金属からなる電極部材27,28を接合して構成された絶縁基板25である場合にも、上記と同様の効果を得ることができる。
次に、図7に示す半導体装置について説明する。図7に示すように、半導体装置は、パワー半導体チップ3と金属部材である絶縁基板30とを囲んで半導体装置の外枠の側部を形成するケース材35と、ケース材35で囲まれた領域に設けられたモールド樹脂6とを備えている。
絶縁基板30は、絶縁シート31と、電極部材32,33,34とを備えている。絶縁シート31の平面視形状は、電極部材32,33の平面視形状よりも大きく形成されているとともに、電極部材34の平面視形状よりも小さく形成されている。電極部材32,33,34は、少なくとも1種類の金属(例えば、銅、または銅とモリブデンの積層部材)からなる。なお、電極部材32,33,34は、複数種類の金属からなるものであってもよい。電極部材32,33は、絶縁シート31の表面に予め定められた間隔をあけてそれぞれ接合されている。また、電極部材34は、絶縁シート31の底面に接合されている。
孔蝕状粗化部8は電極部材32,33の表面と側面に形成され、絶縁基板30の上側部分は2分割されている。絶縁基板30における一方の分割部分(電極部材32)に、リードフレーム1が接合され、絶縁基板30における他方の分割部分(電極部材33)にリードフレーム5が接合されている。電極部材34の端部にケース材35が配置され、これにより、電極部材34は半導体装置の外枠の底部を形成している。
パワー半導体チップ3は、電極部材32の表面に形成された孔蝕状粗化部8の上面に、接合部12を介して接合されている。パワー半導体チップ3の上面電極は、電極部材33の表面に形成された孔蝕状粗化部8の上面に、ワイヤ36を介して接続されている。分割部9は、電極部材32において接合部12の周辺領域に形成されている。
以上のように、金属部材が、絶縁シート31に少なくとも1種類以上の金属からなる電極部材32,33,34を接合して構成された絶縁基板30である場合にも、上記と同様の効果を得ることができる。
また、金属部材は複数の金属部材(例えば、ヒートスプレッダ7、絶縁基板25,30のうちのいずれか、およびリードフレーム1,5)を含み、複数の金属部材のそれぞれで孔蝕状粗化部は、粗化度合い(孔蝕状粗化度)の異なる2つ以上の表面粗化処理を実施することで形成されてもよい。この場合、各金属部材に合わせて最適な孔蝕状粗化度を選択することで、各金属部材とモールド樹脂6の密着性をさらに向上させることができる。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。
1,5 リードフレーム、3 パワー半導体チップ、6 モールド樹脂、7 ヒートスプレッダ、8,18,19 孔蝕状粗化部、9,20 分割部、25,30 絶縁基板、26 セラミック基板、27,28,32,33,34 電極部材、31 絶縁シート。
本発明に係る半導体装置は、半導体素子と、接合部材を介して前記半導体素子と接合される金属部材と、前記金属部材の少なくとも一部と前記半導体素子とを封止するモールド樹脂と、前記金属部材の表面に形成され、かつ、前記金属部材を孔蝕状に粗化した粗化部とを備え、前記粗化部は、当該粗化部よりも粗化度が低い側面および底面を有する凹状の分割部により、2つ以上に分かれているものである。
本発明に係る半導体装置によれば、半導体素子と、接合部材を介して半導体素子と接合される金属部材と、金属部材の少なくとも一部と半導体素子とを封止するモールド樹脂と、金属部材の表面に形成され、かつ、金属部材を孔蝕状に粗化した粗化部とを備え、粗化部は、当該粗化部よりも粗化度が低い側面および底面を有する凹状の分割部により、2つ以上に分かれている。
以上のように、実施の形態に係る半導体装置では、パワー半導体チップ3と、接合部材である半田を介してパワー半導体チップ3と接合される金属部材と、金属部材の少なくとも一部とパワー半導体チップ3とを封止するモールド樹脂6と、金属部材の表面に形成され、かつ、金属部材を銅溶解または腐食(エッチング)作用を利用した化学処理により形成された孔蝕状粗化部8とを備え、孔蝕状粗化部8は、当該孔蝕状粗化部8よりも孔蝕状粗化度が低い側面および底面を有する凹状の分割部9により、2つ以上に分かれている。ここで、金属部材は銅製のヒートスプレッダ7である。
Claims (13)
- 半導体素子(3)と、
接合部材を介して前記半導体素子(3)と接合される金属部材(1,5,7,25,30)と、
前記金属部材(1,5,7,25,30)の少なくとも一部と前記半導体素子(3)とを封止するモールド樹脂(6)と、
前記金属部材(1,5,7,25,30)の表面に形成され、かつ、前記金属部材(1,5,7,25,30)を孔蝕状に粗化した粗化部(8,18,19)と、
を備え、
前記粗化部(8,19)は2つ以上に分かれている、半導体装置。 - 前記粗化部(8,19)を分ける分割部(9)は、前記粗化部(8,19)における前記接合部材による接合部分の周辺領域に形成された、請求項1記載の半導体装置。
- 前記粗化部(8,19)の厚さは3μm以上、400μm以下である、請求項1記載の半導体装置。
- 前記分割部(9)の深さは、前記粗化部(8,19)の厚さの0.4倍以上である、請求項2記載の半導体装置。
- 前記金属部材(7)は銅製のヒートスプレッダである、請求項1記載の半導体装置。
- 前記金属部材(25,30)は、セラミック基板(26)または絶縁シート(31)に少なくとも1種類以上の金属からなる電極部材(27,28,32,33,34)を接合して構成された絶縁基板である、請求項1記載の半導体装置。
- 請求項1記載の半導体装置の製造方法であって、
銅溶解または腐食作用を利用した化学処理により前記金属部材(1,5,7,25,30)の表面に前記粗化部(8,18,19)を形成する工程と、
前記粗化部(8,19)を2つ以上に分けて分割部(9)を形成する工程と、
を備えた、半導体装置の製造方法。 - 前記分割部(9)を形成する工程ではプレス加工が実施された、請求項7記載の半導体装置の製造方法。
- 前記分割部(9)を形成する工程では化学処理が実施された、請求項7記載の半導体装置の製造方法。
- 前記分割部(9)を形成する工程では切削処理が実施された、請求項7記載の半導体装置の製造方法。
- 前記金属部材(1,5,7,25,30)の表面に前記粗化部(8,18,19)を形成する工程では、硫酸、過酸化水素、亜リン酸成分、アゾール成分および塩素化合物成分を含有する水溶液を用いた化学処理が実施された、請求項7記載の半導体装置の製造方法。
- 前記金属部材(1,5,7,25,30)の表面に前記粗化部(8,18,19)を形成する工程では、さらに銅イオンを含む水溶液を用いた化学処理が実施された、請求項11記載の半導体装置の製造方法。
- 前記金属部材(1,5,7,25,30)は複数の金属部材(1,5,7,25,30)を含み、当該複数の金属部材(1,5,7,25,30)のそれぞれで前記粗化部(8,18,19)は粗化度合いの異なる2つ以上の粗化処理を実施することで形成された、請求項7記載の半導体装置の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013040223 | 2013-03-01 | ||
JP2013040223 | 2013-03-01 | ||
PCT/JP2013/078416 WO2014132483A1 (ja) | 2013-03-01 | 2013-10-21 | 半導体装置および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2014132483A1 true JPWO2014132483A1 (ja) | 2017-02-02 |
Family
ID=51427777
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015502713A Pending JPWO2014132483A1 (ja) | 2013-03-01 | 2013-10-21 | 半導体装置および半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPWO2014132483A1 (ja) |
WO (1) | WO2014132483A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6885175B2 (ja) | 2017-04-14 | 2021-06-09 | 富士電機株式会社 | 半導体装置 |
JP7159620B2 (ja) | 2018-05-30 | 2022-10-25 | 富士電機株式会社 | 半導体装置、冷却モジュール、電力変換装置及び電動車両 |
WO2019244372A1 (ja) * | 2018-06-20 | 2019-12-26 | ローム株式会社 | 半導体装置 |
JP2022181818A (ja) * | 2021-05-27 | 2022-12-08 | 株式会社デンソー | 半導体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006310397A (ja) * | 2005-04-26 | 2006-11-09 | Dainippon Printing Co Ltd | 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造 |
JP2006313216A (ja) * | 2005-05-09 | 2006-11-16 | Canon Inc | 揺動体装置、およびそれを用いた光偏向器 |
JP2009152226A (ja) * | 2007-12-18 | 2009-07-09 | Panasonic Corp | 半導体装置およびその製造方法 |
JP2011076921A (ja) * | 2009-09-30 | 2011-04-14 | Fujitsu Ltd | 電子部品のリードの製造方法及び電子部品のリードの製造装置 |
JP2012012654A (ja) * | 2010-06-30 | 2012-01-19 | Adeka Corp | 銅含有材料粗面化剤及び銅含有材料の粗面化方法 |
JP2012199340A (ja) * | 2011-03-19 | 2012-10-18 | Fujitsu Ltd | 電子部品用リード端子、電子部品、電子部品用リード端子の製造方法、および、電子部品用リード端子の製造装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4609172B2 (ja) * | 2005-04-21 | 2011-01-12 | 株式会社デンソー | 樹脂封止型半導体装置 |
-
2013
- 2013-10-21 WO PCT/JP2013/078416 patent/WO2014132483A1/ja active Application Filing
- 2013-10-21 JP JP2015502713A patent/JPWO2014132483A1/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006310397A (ja) * | 2005-04-26 | 2006-11-09 | Dainippon Printing Co Ltd | 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造 |
JP2006313216A (ja) * | 2005-05-09 | 2006-11-16 | Canon Inc | 揺動体装置、およびそれを用いた光偏向器 |
JP2009152226A (ja) * | 2007-12-18 | 2009-07-09 | Panasonic Corp | 半導体装置およびその製造方法 |
JP2011076921A (ja) * | 2009-09-30 | 2011-04-14 | Fujitsu Ltd | 電子部品のリードの製造方法及び電子部品のリードの製造装置 |
JP2012012654A (ja) * | 2010-06-30 | 2012-01-19 | Adeka Corp | 銅含有材料粗面化剤及び銅含有材料の粗面化方法 |
JP2012199340A (ja) * | 2011-03-19 | 2012-10-18 | Fujitsu Ltd | 電子部品用リード端子、電子部品、電子部品用リード端子の製造方法、および、電子部品用リード端子の製造装置 |
Also Published As
Publication number | Publication date |
---|---|
WO2014132483A1 (ja) | 2014-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10943859B2 (en) | Semiconductor device | |
KR20170044105A (ko) | 접합체, 히트 싱크가 부착된 파워 모듈용 기판, 히트 싱크, 접합체의 제조 방법, 히트 싱크가 부착된 파워 모듈용 기판의 제조 방법, 및 히트 싱크의 제조 방법 | |
WO2014132483A1 (ja) | 半導体装置および半導体装置の製造方法 | |
WO2018173511A1 (ja) | 半導体装置 | |
JP2015153874A (ja) | 半導体装置およびその製造方法 | |
JP2014216459A (ja) | 半導体装置 | |
JP2007305671A (ja) | リードフレーム及びそれを用いた半導体装置 | |
CN112805823B (zh) | 半导体装置 | |
JP5930980B2 (ja) | 半導体装置およびその製造方法 | |
JP2015170822A (ja) | 半導体装置及びその製造方法 | |
JP5691831B2 (ja) | 半導体装置およびその製造方法 | |
CN118098990A (zh) | 陶瓷金属电路基板的制造方法及使用了该陶瓷金属电路基板的半导体装置 | |
JP7311226B2 (ja) | リードフレーム | |
US10090223B2 (en) | Semiconductor device and method of manufacturing same | |
JP2010010537A (ja) | 回路基板及びその製造方法、電子部品モジュール | |
JP2010267730A (ja) | リードフレーム、半導体装置、及びリードフレームの製造方法 | |
JP2010097963A (ja) | 回路基板及びその製造方法、電子部品モジュール | |
JP6406983B2 (ja) | 半導体装置およびその製造方法 | |
KR20170012927A (ko) | 반도체 패키지용 클립 및 그 제조방법, 클립을 포함하는 반도체 패키지 | |
US10629520B2 (en) | Semiconductor device and method for manufacturing the same | |
JP6565735B2 (ja) | パワーモジュール用基板及びパワーモジュール並びにパワーモジュール用基板の製造方法 | |
JP2018163962A (ja) | 半導体装置及びその製造方法 | |
JP6316221B2 (ja) | 半導体装置 | |
JP5376540B2 (ja) | リードフレーム及び半導体装置 | |
JP2008103455A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20161129 |