JP6406983B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6406983B2
JP6406983B2 JP2014229486A JP2014229486A JP6406983B2 JP 6406983 B2 JP6406983 B2 JP 6406983B2 JP 2014229486 A JP2014229486 A JP 2014229486A JP 2014229486 A JP2014229486 A JP 2014229486A JP 6406983 B2 JP6406983 B2 JP 6406983B2
Authority
JP
Japan
Prior art keywords
electrode terminal
bonding
semiconductor device
joint
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014229486A
Other languages
English (en)
Other versions
JP2016096172A (ja
Inventor
米田　裕
裕 米田
秀俊 石橋
秀俊 石橋
菊池　正雄
正雄 菊池
辰則 柳本
辰則 柳本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014229486A priority Critical patent/JP6406983B2/ja
Priority to US14/830,248 priority patent/US9484294B2/en
Priority to DE102015220639.4A priority patent/DE102015220639B4/de
Publication of JP2016096172A publication Critical patent/JP2016096172A/ja
Application granted granted Critical
Publication of JP6406983B2 publication Critical patent/JP6406983B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842—Applying energy for connecting
    • H01L2224/84201—Compression bonding
    • H01L2224/84205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

本発明は半導体装置およびその製造方法に関し、特に電力用途の半導体装置に関する。
従来の電力用半導体装置、特に大電流の電力用半導体装置においては、効率的に大電流を流すために電極端子を大面積で接合する必要があった。そのため、電極端子の接合にはんだ接合が用いられてきた（特許文献１参照）。しかし、電力用半導体装置が使用される温度環境が高温化するに従って、従来のはんだ接合では要求される信頼性を満足できない可能性が生じてきた。また従来のはんだ接合では、電力用半導体装置が、セラミック板の両面に導体パターンを形成している絶縁基板をベース板にはんだ接合している様な構造であった場合、電極端子をはんだ接合する際の過熱によって、ベース板と絶縁基板を接合しているはんだを再溶融させる可能性があった。そのため融点の近いはんだを用いることができず、複数の種類のはんだが必要となり、製造プロセスが複雑になるという問題があった。
これらの問題を解決する方法として、絶縁基板上の導体パターンに対し電極端子を超音波接合する方法がある。超音波接合は固相接合で加熱工程を必要としないため、電極端子の接合時にベース板と絶縁基板を接合しているはんだを再溶融させずに電極端子を大面積で接合することができる上に、はんだ接合と比較して接合部の信頼性も向上することができる。
超音波接合は、被接合材を超音波ホーンで加圧しながら超音波振動させることにより接合を行う。このとき、被接合面の酸化被膜が超音波接合によって破壊され、接合部の外側へ排斥される。接合部の面積が大きくなると、接合部中央の酸化皮膜は電極端子の外側に排斥されず接合面内に残るため、その部分が未接合部となる。そのため、端子中央の酸化皮膜を効率的に接合部の外側へ排斥することができれば、端子中央の未接合部をなくして接合性を向上させ、接合部の品質のバラツキを小さくすることができる。
そこで、絶縁基板に搭載した半導体素子に接合する電極端子について、電極端子の接合端面に、突起高さが少なくとも接合相手側の表面に生成した酸化被膜の膜厚以上である突起を設けた上で、接合面を導体パターンないしは半導体素子と超音波接合する技術が開示されている。
超音波接合は、被接合材を超音波ホーンで加圧しながら超音波振動させることにより接合を行う。半導体装置の電極端子の超音波接合は、一度に接合する面積が大きいため、接合部の中央では、被接合材の表面に生成した酸化被膜や、被接合材の表面に付着した、埃、油分、水分等の汚れが、超音波接合時に接合部の外側へ排斥されず接合面内に残ってしまい、その部分が未接合部となる。そのため、端子中央の酸化皮膜を効率的に接合部の外側へ排斥することができれば、端子中央の未接合部をなくして接合性を向上させ、接合部のバラツキを小さくすることができ、また少ない面積でも十分な接合を得ることができる。
そこで、例えば特許文献２においては、絶縁基板上に搭載した半導体素子に接合する電極端子について、その電極端子の接合端面に、突起高さが少なくとも接合相手側の表面に生成した酸化被膜の膜厚以上である突起を設けた上で、接合面を導体パターンないしは半導体素子と超音波接合している。この構造の電極端子を採用してその接合端面を相手側部材の接合面に重ね合わせ、超音波ホーンを介して加圧力と超音波振動を印加すると、電極端子の接合面にあらかじめ形成した突起が相手側部材の表面を摺動して酸化被膜を分断破壊し、その下の真性面と直接接触しあうようになる。また、この状態からさらに超音波振動を継続して加えると、突起部分を含めて電極端子の接合面に塑性流動が生じ、これにより金属真性面同士の凝着部分が拡大して電極端子と相手側部材との間が酸化被膜の影響を受けることなく十分な接合強度をもって超音波接合されるようになるとしている。
特開２００６−２５３５１６号公報 特開２００５−２５９８８０号公報
しかしながら、上述した特許文献２の技術は、十分な接合強度をもって超音波接合されるようにすることはできても、端子中央部から酸化被膜が排斥され、十分な接合強度をもって超音波接合されているか、接合後の外観から観察することができない。そのため、例えば突起の外側に埃が付着して、その部分が未接合部として残ってしまっていても接合後にそれを検出することができない。
本発明は、以上のような課題を解決するためになされたものであり、電極端子と接合対象物とをより強固な接合強度で接合し、かつ接合後に接合部を外観から観察することができる半導体装置およびその製造方法の提供を目的とする。
本発明に係る半導体装置は、接合対象物と、接合対象物に接合された電極端子と、を備え、電極端子と接合対象物とは、接合に供される接合面において超音波接合されており、電極端子は４方を接合面に囲まれた少なくとも１つの貫通穴である肉抜き部を備え、電極端子と接合対象物とは、肉抜き部の周囲において超音波接合されている。
本発明によれば、超音波接合を行う前に、電極端子に貫通した肉抜き部を予め設けておくことで、超音波接合時に肉抜き部の周囲の接合面に存在する酸化被膜や汚れは、肉抜き部の内側に排斥される。そのため、超音波接合時に接合面から酸化被膜が排斥され、十分な接合強度をもった接合部が形成できる。さらに、電極端子に形成した肉抜き部を通して、接合部を観察することで、電極端子が接合されているか外観検査を行うことができる。
実施の形態１に係る半導体装置の部分断面図である。 実施の形態１に係る半導体装置の部分平面図である。 本発明の比較例に係る半導体装置の超音波接合工程を示す図である。 実施の形態１に係る半導体装置の超音波接合工程を示す図である。 実施の形態１の第１の変形例に係る半導体装置の部分断面図である。 実施の形態１の第２の変形例に係る半導体装置の部分平面図である。 実施の形態２に係る半導体装置の部分断面図である。
本発明の実施形態である半導体装置について、図を参照しながら以下に説明する。なお、各図において、同一または同様の構成部分については同じ符号を付している。各図間の図示では、対応する各構成部のサイズや縮尺はそれぞれ独立しており、例えば構成の一部を変更した断面図の間で変更されていない同一構成部分の図示において、同一構成部分のサイズや縮尺が異なっている場合もある。また、半導体装置の構成は、実際にはさらに複数の部材を備えているが、説明を簡単にするため、説明に必要な部分のみを記載し、他の部分については省略している（例えば電力用の半導体素子やケース等）。
＜実施の形態１＞
＜構成＞
図１は、本実施の形態１における半導体装置１００の部分断面図である。また、図２は半導体装置１００の部分平面図である。図１に示すように、半導体装置１００は、絶縁基板５と、放熱部材６と、電極端子３とを備える。絶縁基板５は、絶縁板５１と絶縁層の両面に形成された導体パターン５２ａ，５２ｂとを備える。絶縁基板５の放熱面側（導体パターン５２ｂ側）には、放熱部材６がはんだ８によって接合されている。絶縁基板５の回路面側（導体パターン５２ａ側）には、電極端子３が超音波接合されている。電極端子３と導体パターン５２ａとは、接合面３ｊにおいて超音波接合されている。
電極端子３は、例えばＩＧＢT（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の電力用の半導体素子と外部回路とを電気接続するための配線部材である。電極端子３の材料は電気抵抗の小さい金属が好ましく、一般的にはＣｕやＡｌ等の板金を切断したものやプレス加工したものが用いられる。電極端子３の一端には、導体パターン５２ａとの接合部が形成される。電極端子３の他端側は他の回路部材や外部回路と電気接続される。電極端子３の導体パターン５２ａとの接合部には貫通した肉抜き部として、貫通穴２０が形成されている。貫通穴２０は４方を接合面３ｊに囲まれている。つまり、電極端子３の貫通穴２０の周囲において電極端子３と導体パターン５２ａとは超音波接合されている。
本実施の形態１において、肉抜き部とは、丸穴、長穴、四角穴等のように４方が接合面３ｊに囲まれた、様々な形状の貫通穴をいう。また、肉抜き部は、後述する第２の変形例（図６）のように、スリット２１などのように、２方を接合面３ｊに囲まれた切り欠き形状でもよい。
本実施の形態１では、図１に示すように、電極端子３には貫通した肉抜き部として、貫通穴２０が形成されている。貫通穴２０の形状は、加工が容易なため丸穴か長穴が好ましい。特に、長穴の場合は穴の長辺が超音波振動方向に対して垂直に形成されていることが好ましい。貫通穴２０の寸法は、電極端子３の厚さと同程度以上が好ましく、例えば電極端子３の厚さが１．０ｍｍの場合は丸穴であれば直径１．０ｍｍ以上、長穴なら幅１．０ｍｍ以上が好ましい。
絶縁基板５は、絶縁板５１と、絶縁板５１の両面に形成された導体パターン５２ａ、５２ｂよりなる。絶縁板５１は電気的な絶縁物であり、熱伝導率の大きい材料が好ましく、一般的には厚さ０．６３５ｍｍや０．３２ｍｍのＡｌＮやＳｉ３Ｎ４、Ａｌ２Ｏ３等のセラミック板が用いられる。導体パターン５２ａ，５２ｂには同じ材料が用いられるのが一般的である。このうち、電極端子３と接合する導体パターン５２ａは、電力用の半導体素子と外部回路とを電気接続するための配線部材であるため、電気抵抗の小さい金属が好ましい。そのため、導体パターン５２ａ，５２ｂには、一般的には厚さ１．０ｍｍ以下のＣｕやＡｌ等が用いられる。
放熱部材６は、単体または複数枚の絶縁基板５とはんだ８によって接合され、自身が放熱板としての役割を果たすと共に、放熱部材６のはんだ８で接合される面と反対側の面が熱伝導グリス等でヒートシンクへ接続されることで、電力用半導体装置で発生した熱を効率よく外部へ放熱させる。そのため、放熱部材６の材料は熱伝導率の大きい金属が好ましく、一般的には厚さ１〜５ｍｍ程度のＣｕやＡｌやＡｌＳｉＣ等の金属板が用いられる。
はんだ８は絶縁基板５の放熱面側と放熱部材６を接合する。そのため、はんだ８の材料は融点が低く、熱伝導率の大きい金属が好ましく、一般的にはＳｎ、Ｐｂ、Ａｇ、Ｃｕ等を用いた合金が用いられる。また、その厚さは信頼性と放熱性の観点から、０．１ｍｍ〜０．３ｍｍ程度が好ましい。
＜製造方法＞
図３は本実施の形態１の比較例としての半導体装置１０の超音波接合工程を示す図である。図４は、本実施の形態１の半導体装置１００の超音波接合工程を示す図である。
まず、図３を用いて比較例の半導体装置１０の超音波接合工程を説明する。半導体装置１０においては、電極端子３の接合面３ｊを含む電極端子先端部分は平坦である。図３（ａ）に示すように、超音波接合時にはこの電極端子先端部分の接合面３ｊとは反対側の面を超音波ホーン５０によって矢印Ａの方向に加圧しながら、接合対象部材に、矢印Ｂの方向の超音波振動が加えられる。このとき、電極端子３が導体パターン５２ａの上で振動することで、電極端子３および導体パターン５２ａの表面を覆う酸化被膜３０が破壊される。そして、電極端子３と導体パターン５２ａの真性面同士が直接接触する。
さらに接合が進行すると、図３（ｂ）で表すように接合面３ｊにおいて塑性流動が生じて結合することで、電極端子３と導体パターン５２ａとが接合される。このとき、破壊された酸化被膜３０は、図３（ｃ）で示す通り、接合面３ｊ外周付近の酸化被膜３０は接合部の外側へ排斥されるため、接合部の外周では良好な接合が得られる。一方、接合面３ｊの中央付近の酸化被膜３０は接合面３ｊの外側には排斥されず、接合面３ｊの中央付近に残留する。酸化被膜３０が残留した部分は未接合部となるため、接合面３ｊの中央付近では接合が行われない。
次に、図４を用いて本実施の形態１の半導体装置１００の超音波接合工程を説明する。半導体装置１００においては、電極端子３の先端部分には、貫通穴２０が例えば機械加工により予め形成されている。４（ａ）に示すように、超音波接合時にはこの電極端子３の先端部分の接合面３ｊとは反対側の面を超音波ホーン５０によって矢印Ａの方向に加圧しながら、接合対象部材に、矢印Ｂの方向の超音波振動が加えられる。このとき、電極端子３が導体パターン５２ａの上で振動することで、電極端子３および導体パターン５２ａの表面を覆う酸化被膜３０が破壊される。そして、電極端子３と導体パターン５２ａの真性面同士が直接接触する。
さらに接合が進行すると、図４（ｂ）で表すように接合面３ｊにおいて塑性流動が生じて結合することで、電極端子３と導体パターン５２ａとが接合される。このとき、破壊された酸化被膜３０は、図４（ｃ）で示す通り、接合面３ｊ外周付近の酸化被膜３０は接合面３ｊの外側へ排斥されるため、接合面３ｊの外周では良好な接合が得られる。また、接合面３ｊの中央付近の酸化被膜３０は貫通穴２０の内部へ排斥される。これにより、接合面３ｊの外周だけでなく中央でも良好な接合部を得ることができる。よって、少ない接合面積でも十分な接合を得ることができる。
比較例としての半導体装置１０では、接合面３ｊの中央部において良好な接合が行われたかを、接合後の外観から観察することができない。そのため、電極端子３中央の一部が未接合部として残ってしまっていても接合後にそれを観察することができない。
一方、本実施の形態１の半導体装置１００では、電極端子３の貫通穴２０の周囲において電極端子３と導体パターン５２ａとは超音波接合されているため、貫通穴２０を通して、電極端子３と導体パターン５２ａの接合部を観察することができる。貫通穴２０を電極端子３の接合面３ｊの中央に形成することで、接合部の中央で良好な接合部が得られたかを接合後の外観から観察することができる。よって、貫通穴２０は電極端子３の接合面３ｊの中央部に形成されているのが好ましい。
＜実施の形態１の第１の変形例＞
図５は、実施の形態１の第１の変形例に係る半導体装置１００Ａの部分断面図である。半導体装置１００において、電極端子３の接合面３ｊに貫通穴２０が１つ設けられた。一方、半導体装置１００Ａにおいては、電極端子３の接合面３ｊに４方を囲まれるように、貫通穴２０が複数、例えば２つ設けられる。電極端子３に貫通穴２０を複数形成することにより、酸化被膜３０が貫通穴２０の内部に排斥されやすくなる。また、貫通穴２０を通して外観を観察できる接合部分も増えるためより好ましい。
なお、超音波接合部では電流は超音波接合部を通じて電極端子３の厚さ方向に流れ、また電力用半導体装置の構造的に超音波接合部の厚さ方向に対しては放熱経路となっている。そのため、電極端子３の接合面３ｊ内に貫通穴２０を形成しても、接合面３ｊの面積が電極端子３の断面積より大きければ、貫通穴２０の周囲でも電流集中する部分をなくし、または極力少なくすることができ、電流集中により異常発熱が生じることもなく、通電可能な電流量を維持することができる。電流の大きさによっては、端子先端部の一部または全部を電極端子３の他の部分よりも幅広にすることによって、通電による発熱を低減することもできる。よって、貫通穴２０は接合面３ｊに４方を囲まれるように形成されているのが好ましい。
なお、貫通穴２０が接合面３ｊの内部にのみ形成されており、接合面３ｊの面積が電極端子３の断面積よりおおきければ、貫通穴２０の周囲でも電流集中する部分をなくし、または極力少なくすることができるため、良好な接合部を持った接合部が形成でき、かつ接合後に、端子中央部が接合されているか外観検査することを可能にした、大電流に対応し、信頼性の高い半導体装置１００を得ることができる。
＜実施の形態１の第２の変形例＞
図６は、実施の形態１の第２の変形例に係る半導体装置１００Ｂの部分平面図である。電極端子３の貫通した肉抜き部の形状は前述した機能（即ち酸化被膜の排斥および接合部の外観観察）を満たす形状であればどのような形状でもかまわない。例えば、図６に示すように肉抜き部として、電極端子３の先端から端子曲げ部３ｒに向かってスリット２１を設けてもよい。図６に示すように、スリット２１は接合面３ｊに２方を囲まれるように形成されている。なお、スリット２１の長さを短くして、スリット２１の付け根部分も接合面３ｊに接するようにしてもよい。この場合、スリット２１は３方を接合面３ｊに囲まれる。
肉抜き部をスリット２１にすることで、接合面３ｊを２つに分割できる。これにより、万一温度サイクル等によって接合部に加わる繰り返し応力が原因で片方の接合面３ｊにクラックが生じても、もう片方の接合面３ｊが接合されていれば電極端子３が導体パターン５２ａから剥離して回路がオープンとなることはないため、接合部全体の信頼性のバラツキを小さくでき、半導体装置１００の信頼性を向上することができる。
なお、スリット２１の個数は図５に示すように１つに限るものではなく、複数設けてもよい。スリットを多くすることで接合面３ｊの分割数を増やすことができる。これにより、酸化被膜３０が接合面３ｊの外側に排斥されやすくなる。また、接合面３ｊの分割数を増やすことで、接合部全体の信頼性のバラツキが小さくなるため、より好ましい。
また、電極端子３を超音波接合する際には、スリット２１で分割された接合面３ｊごとに接合を行うと、接合時の振動によってスリット２１の根本にクラックが生じる可能性がある。そのため、スリット２１によって分割された複数の接合面３ｊは同時に接合されるのが好ましい。また、肉抜き部（即ちスリット２１）は、少なくとも２方を接合面３ｊに囲まれた部分のみに設けられるのが好ましい。
＜効果＞
本実施の形態１における半導体装置１００は、接合対象物（即ち導体パターン５２ａ）と、接合対象物に接合された電極端子３と、を備え、電極端子３と接合対象物とは、接合に供される接合面３ｊにおいて超音波接合されており、電極端子３は少なくとも２方を接合面３ｊに囲まれた貫通した肉抜き部（即ち貫通穴２０）を備える。
従って、半導体装置１００によれば、電極端子３の導体パターン５２ａとの接合面３ｊに４方を囲まれるように、電極端子３に、貫通した肉抜き部として貫通穴２０を予め設ける。これにより、超音波接合時に破壊された接合面３ｊ表面の酸化被膜３０は、接合面３ｊの中央に残留せず貫通穴２０の内部へ排斥される。よって、接合部の外周だけでなく中央でも良好な接合を得ることができる。つまり、電極端子３と導体パターン５２ａとを強固に接合することが可能である。
さらに、半導体装置１００においては、貫通穴２０を通して、外部から電極端子３と導体パターン５２ａとの接合部を観察することができる。貫通穴２０を接合面３ｊの中央に形成することで、接合部の中央で良好な接合が得られたかを接合部の外観から観察することができる。
また、本実施の形態１における半導体装置１００において、電極端子３の肉抜き部は、４方を接合面３ｊに囲まれた、少なくとも１つの貫通穴２０である。
従って、電極端子３に設ける肉抜き部を貫通穴２０とすることで、電極端子３に肉抜き部を形成する工程において、容易に肉抜き部を形成することが可能である。
また、本実施の形態１における半導体装置１００において、電極端子３は少なくとも２方を接合面３ｊに囲まれた部分のみに、肉抜き部を備える。
従って、肉抜き部が少なくとも２方を接合面３ｊに囲まれた部分のみに形成されており、かつ接合面３ｊの面積が電極端子３の断面積より大きければ、肉抜き部の周囲でも電流が集中する部分をなくし、または極力少なくすることができる。肉抜き部を設けることで、良好な接合部が形成でき、かつ接合後に、電極端子３中央部が接合されているか肉抜き部を通して外観検査することが可能である。よって、大電流に対応し、信頼性の高い電力用途の半導体装置１００を得ることができる。
また、本実施の形態１における半導体装置１００は、絶縁板５１と、絶縁板５１の表面に形成された導体パターン５２ａとを備える絶縁基板５をさらに備え、接合対象物は、導体パターン５２ａである。
従って、電極端子３に電流が流れて電極端子３が発熱することにより接合部に繰り返し応力が加わった場合でも、電極端子３と導体パターン５２ａとは強固に接合されているため、信頼性の高い半導体装置１００を得ることが可能である。
また、本実施の形態１における半導体装置１００の製造方法は、電極端子３の一部を肉抜きして肉抜き部を形成する工程と、接合対象物を超音波接合装置に固定する工程と、接合対象物に、肉抜き部が形成された電極端子３を載置する工程と、電極端子３の接合面３ｊの反対側から電極端子３に超音波接合装置の超音波ホーン５０を当て、肉抜き部が少なくとも２方を接合面３ｊに囲まれるように、電極端子３と、接合対象物とを超音波接合する工程と、を備える。
本実施の形態１では、電極端子３を接合対象物に超音波接合する前に、電極端子３の接合部分に予め貫通した肉抜き部を設けておく。予め肉抜き部を設けることにより、超音波接合を行う際に肉抜き部の内部に酸化被膜が排斥されるため、接合面３ｊに酸化被膜が残留することを抑制して、強固な接合を行うことが可能である。
さらに、超音波接合後に、貫通穴２０を通して、外部から電極端子３と接合対象物との接合部を観察することができる。貫通穴２０を接合面３ｊの中央に形成することで、接合部の中央で良好な接合が得られたかを接合部の外観から観察することができる。
また、本実施の形態１の第１の変形例における半導体装置１００Ａにおいて、少なくとも１つの貫通穴２０は複数個設けられる。
従って、電極端子３に貫通穴２０を複数形成することにより、酸化被膜３０が貫通穴２０の内部に排斥されやすくなる。また、貫通穴２０を通して外観を観察できる接合部分も増えるためより好ましい。
また、本実施の形態１の第２の変形例における半導体装置１００Ｂにおいて、電極端子３の肉抜き部は、２方又は３方を接合面３ｊに囲まれた、少なくとも１つのスリット２１である。
従って、肉抜き部をスリット２１にすることで、接合面３ｊを分割できる。これにより、万一温度サイクル等によって接合部に加わる繰り返し応力が原因で片方の接合面３ｊにクラックが生じても、もう片方の接合面３ｊが接合されていれば電極端子３が導体パターン５２ａから剥離して回路がオープンとなることはないため、接合部全体の信頼性のバラツキを小さくでき、半導体装置１００の信頼性を向上することができる。
＜実施の形態２＞
図７は、本実施の形態２における半導体装置２００の部分断面図である。本実施の形態２と実施の形態１（図１、図２）との相違点は、電極端子３を、導体パターン５２ａに代えて電力用半導体素子１の表面に形成された主電極（即ち表面電極２）に接合したことである。実施の形態１と同様、半導体装置２００の電極端子３には肉抜き部が設けられている。本実施の形態２において、肉抜き部は、４方を接合面３ｊに囲まれた貫通穴２０である。
本実施の形態２においては、半導体素子１の表面に形成された表面電極２と電極端子３とが超音波接合されている。表面電極２の下にはトランジスタ１０が形成されている。電力用半導体素子１の表面電極２が形成されている面と対向する面は、絶縁基板５の導体パターン５２ａ上にはんだで接合されている。
半導体素子１は、インバータやコンバータ等を構成する電力用半導体素子である。本実施の形態２の半導体装置２００は、少なくとも１個以上の半導体素子１によって構成されていればよいが、ＩＧＢTもしくはＭＯＳＦＥＴがダイオードと逆並列に接続されていることが好ましい。半導体素子１の材料にはＳｉやＳｉＣ、ＧａＮ等が用いられるが、ＳｉＣの方がＳｉと比較して、チップの定格電流に対する表面電極２の面積が小さいため、Ｓｉの場合と比較してより高密度の配線技術が求められる。そのため、ＳｉＣを用いた電力用の半導体装置においては、表面電極２に電極端子３を超音波接合することで、一度に大面積を接合する本発明のメリットはより効果的なものとなる。本実施の形態２の半導体素子１の材質はＳｉであり、定格電圧と電流は１４００Ｖ、１７５Ａである。また、半導体素子１の大きさは１５ｍｍ×１５ｍｍで、厚さは０．１５ｍｍである。
表面電極２は半導体素子１の表面に形成された電極配線用の金属膜である。表面電極２の材料には一般的にはＡｌが用いられるが、Ａｌ合金やＣｕ、Ｃｕ合金等が用いられることもある。場合によってはＴｉ、Ｍｏ、Ｎｉ、Ａｕ等の金属が積層されていることもあるがいずれの場合においても同様の効果を得ることができる。本実施の形態２の表面電極２の材料は厚さ０．０７ｍｍのＡｌである。
本実施の形態２の半導体装置２００と、電極端子３に肉抜き部が設けられていない半導体装置とを比較する。実施の形態１で図３を用いて述べたように、肉抜き部が設けられていない電極端子３を超音波接合すると、接合面３ｊの中央付近の酸化被膜３０は、接合面３ｊの外側には排斥されず接合面内に残留する。酸化被膜３０が残留した部分は未接合部となるため、接合面３ｊの中央には未接合部が残ってしまう。
実施の形態１では、接合部に繰り返し応力が加わる要因は主に電極端子３に電流が流れて電極端子３が発熱することによるものであった。一方。本実施の形態２では、これに加えて半導体素子１が発熱するため、接合部に加わる繰り返し応力は実施の形態１よりも大きくなる。
電極端子３に肉抜き部が設けられていない半導体装置において、超音波接合の際に、接合面３ｊの中央に残留する酸化被膜３０を少なくするためには、接合時に超音波ホーン５０によって加えられる超音波振動の振幅を大きくする必要がある。しかし、振幅を大きくすると超音波ホーン５０による加圧と超音波振動によって、電極端子３と共に表面電極２の変形量も大きくなり、表面電極２が酸化被膜３０と共に排斥され、その下に形成されているトランジスタ１０が破壊される。さらに変形が進むと、電極端子３が半導体素子１と接触し、半導体素子１が破壊される。
本実施の形態２における半導体装置２００では、上述のように、電極端子３の表面電極２との接合部に、肉抜き部として接合面３ｊに４方を囲まれるように貫通穴２０が予め形成されている。
このように、本実施の形態２による半導体装置２００では、接合面３ｊ内に肉抜き部として貫通穴２０が予め形成されている電極端子３を電力用半導体素子１の表面に形成された表面電極２に超音波接合することで、本実施の形態１の効果がより効果的になることに加えて、表面電極２が超音波ホーン５０による加圧と超音波振動によって変形するのを抑制し、その下に形成されているトランジスタ１０や電力用半導体素子１を破壊するのを防止する効果を得ることができる。
＜効果＞
本実施の形態２における半導体装置２００は、絶縁板５１と、絶縁板５１の表面に形成された導体パターン５２ａとを備える絶縁基板５と、導体パターン５２ａに接続された半導体素子１と、をさらに備え、接合対象物は、半導体素子１の主電極（即ち表面電極２）である。
従って、超音波接合を行う際に、超音波ホーン５０の振幅が小さくても、接合面３ｊの酸化被膜３０は接合部の中央に残留せず、肉抜き部（即ち貫通穴２０）の内部へ排斥される。つまり、接合面３ｊの外周だけでなく中央でも良好な接合を得ることができる。本実施の形態２では、超音波接合の際に表面電極２が超音波ホーン５０による加圧と超音波振動によって変形するのを抑制することができる。また、表面電極２の下に形成されているトランジスタ１０や電力用半導体素子１が破壊されることも防止することができる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ 半導体素子、２ 表面電極、３ 電極端子、３ｊ 接合面、３ｒ 端子曲げ部、５ 絶縁基板、６ 放熱部材、８ はんだ、１０ トランジスタ、２０ 貫通穴、２１ スリット、３０ 酸化被膜、５０ 超音波ホーン、５１ 絶縁板、５２ａ，５２ｂ 導体パターン、１０，１００，１００Ａ，１００Ｂ，２００ 半導体装置。

Claims (6)

  1. 接合対象物と、
    前記接合対象物に接合された電極端子と、
    を備え、
    前記電極端子と前記接合対象物とは、接合に供される接合面において超音波接合されており、
    前記電極端子は４方を前記接合面に囲まれた少なくとも１つの貫通穴である肉抜き部を備え、
    前記電極端子と前記接合対象物とは、前記肉抜き部の周囲において超音波接合されている、
    半導体装置。
  2. 前記少なくとも１つの貫通穴は複数個設けられる、
    請求項１に記載の半導体装置。
  3. 前記電極端子は４方を前記接合面に囲まれた部分のみに、前記肉抜き部を備える、
    請求項１または請求項２に記載の半導体装置。
  4. 絶縁板と、当該絶縁板の表面に形成された導体パターンとを備える絶縁基板をさらに備え、
    前記接合対象物は、前記導体パターンである、
    請求項１から請求項３のいずれか一項に記載の半導体装置。
  5. 絶縁板と、当該絶縁板の表面に形成された導体パターンとを備える絶縁基板と、
    前記導体パターンに接続された半導体素子と、
    をさらに備え、
    前記接合対象物は、前記半導体素子の主電極である、
    請求項１から請求項３のいずれか一項に記載の半導体装置。
  6. 請求項１に記載の半導体装置の製造方法であって、
    前記電極端子の一部を肉抜きして前記肉抜き部を形成する工程と、
    前記接合対象物を超音波接合装置に固定する工程と、
    前記接合対象物に、前記肉抜き部が形成された前記電極端子を載置する工程と、
    前記電極端子の前記接合面の反対側から当該電極端子に前記超音波接合装置のホーンを当て、前記肉抜き部が４方を前記接合面に囲まれ、前記肉抜き部の周囲において超音波接合されるように、当該電極端子と、前記接合対象物とを超音波接合する工程と、
    を備える、
    半導体装置の製造方法。
JP2014229486A 2014-11-12 2014-11-12 半導体装置およびその製造方法 Active JP6406983B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014229486A JP6406983B2 (ja) 2014-11-12 2014-11-12 半導体装置およびその製造方法
US14/830,248 US9484294B2 (en) 2014-11-12 2015-08-19 Semiconductor device and method of manufacturing the same
DE102015220639.4A DE102015220639B4 (de) 2014-11-12 2015-10-22 Halbleitervorrichtung und Verfahren zum Herstellen derselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014229486A JP6406983B2 (ja) 2014-11-12 2014-11-12 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2016096172A JP2016096172A (ja) 2016-05-26
JP6406983B2 true JP6406983B2 (ja) 2018-10-17

Family

ID=55803132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014229486A Active JP6406983B2 (ja) 2014-11-12 2014-11-12 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US9484294B2 (ja)
JP (1) JP6406983B2 (ja)
DE (1) DE102015220639B4 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110891726B (zh) 2017-04-04 2021-08-24 库利克和索夫工业公司 超声焊接系统及其使用方法
WO2018217591A1 (en) 2017-05-24 2018-11-29 The Procter & Gamble Company Absorbent article with raisable topsheet
US20190115704A1 (en) * 2017-10-13 2019-04-18 Kulicke and Soffa Indsutries,Inc. Conductive terminals, busbars, and methods of preparing the same, and methods of assembling related power
CN113165102B (zh) 2018-11-28 2022-11-25 库利克和索夫工业公司 超声焊接系统及其使用方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134568A (ja) * 2000-10-30 2002-05-10 Mitsubishi Electric Corp 半導体モジュール
JP4112816B2 (ja) * 2001-04-18 2008-07-02 株式会社東芝 半導体装置および半導体装置の製造方法
JP4524570B2 (ja) * 2004-03-10 2010-08-18 富士電機システムズ株式会社 半導体装置
JP3897029B2 (ja) * 2004-03-30 2007-03-22 日産自動車株式会社 組電池用フレームおよび組電池
JP2006253516A (ja) 2005-03-14 2006-09-21 Hitachi Ltd パワー半導体装置
JP2008205253A (ja) 2007-02-21 2008-09-04 Denso Corp 回路装置およびその製造方法
JP2010010537A (ja) * 2008-06-30 2010-01-14 Hitachi Metals Ltd 回路基板及びその製造方法、電子部品モジュール
EP2628173A2 (en) 2010-10-13 2013-08-21 ABB Research Ltd. Semiconductor module and method of manufacturing a semiconductor module
US8563364B2 (en) 2011-09-29 2013-10-22 Infineon Technologies Ag Method for producing a power semiconductor arrangement
JP5916651B2 (ja) * 2013-03-19 2016-05-11 三菱電機株式会社 電力用半導体装置の製造方法

Also Published As

Publication number Publication date
US20160133712A1 (en) 2016-05-12
JP2016096172A (ja) 2016-05-26
DE102015220639B4 (de) 2022-01-27
DE102015220639A1 (de) 2016-05-12
US9484294B2 (en) 2016-11-01

Similar Documents

Publication Publication Date Title
JP6433590B2 (ja) 電力用半導体装置の製造方法および電力用半導体装置
JP6033011B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2006278913A (ja) 回路装置とその製造方法
US10522482B2 (en) Semiconductor device manufacturing method comprising bonding an electrode terminal to a conductive pattern on an insulating substrate using ultrasonic bonding
JP6406983B2 (ja) 半導体装置およびその製造方法
JP6448388B2 (ja) 電力用半導体装置
KR101988064B1 (ko) 전력 반도체 모듈 및 전력 반도체 모듈의 제조 방법
JP5916651B2 (ja) 電力用半導体装置の製造方法
JP2017123360A (ja) 半導体モジュール
JP6091443B2 (ja) 半導体モジュール
US20170372977A1 (en) Semiconductor device and a method of manufacturing the same
JP6116452B2 (ja) 電力用半導体装置の製造方法、電力用半導体装置および電力変換装置
JP2010287726A (ja) 半導体装置
JP4586508B2 (ja) 半導体装置およびその製造方法
JP2006196765A (ja) 半導体装置
JP2015142063A (ja) パワーモジュール及びパワーモジュールの製造方法
JP5418654B2 (ja) 半導体装置
JP5884625B2 (ja) 半導体デバイス
JP2016134547A (ja) 半導体装置
JP6366858B2 (ja) パワーモジュールの製造方法
JP2017069352A (ja) 半導体装置
JP5151837B2 (ja) 半導体装置の製造方法
JP2021002570A (ja) 半導体装置
JP2013069911A (ja) 半導体装置
JP2011253961A (ja) 信号端子を有するセラミックス回路基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180918

R150 Certificate of patent or registration of utility model

Ref document number: 6406983

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250