JP6091443B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP6091443B2
JP6091443B2 JP2014016571A JP2014016571A JP6091443B2 JP 6091443 B2 JP6091443 B2 JP 6091443B2 JP 2014016571 A JP2014016571 A JP 2014016571A JP 2014016571 A JP2014016571 A JP 2014016571A JP 6091443 B2 JP6091443 B2 JP 6091443B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor element
layer structure
conductive terminal
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014016571A
Other languages
English (en)
Other versions
JP2015144169A (ja
Inventor
創一 坂元
創一 坂元
藤野 純司
純司 藤野
米田 裕
裕 米田
辰則 柳本
辰則 柳本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014016571A priority Critical patent/JP6091443B2/ja
Publication of JP2015144169A publication Critical patent/JP2015144169A/ja
Application granted granted Critical
Publication of JP6091443B2 publication Critical patent/JP6091443B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/3701Shape
    • H01L2224/37011Shape comprising apertures or cavities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37118Zinc [Zn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001Core members of the connector
    • H01L2224/37099Material
    • H01L2224/371Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754Coating
    • H01L2224/37599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754Coating
    • H01L2224/37599Material
    • H01L2224/376Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842Applying energy for connecting
    • H01L2224/84201Compression bonding
    • H01L2224/84203Thermocompression bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/842Applying energy for connecting
    • H01L2224/84201Compression bonding
    • H01L2224/84205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848Bonding techniques
    • H01L2224/84801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Description

本発明は、半導体モジュールに関し、特に、導電端子を半導体素子に接合する技術を用いた半導体モジュールに関するものである。
半導体モジュールには、半導体素子と導電端子が封止されている。半導体素子に電流を流す必要があるため、半導体素子と導電端子との接合に、AlのワイヤボンディングもしくはCu端子のはんだ接合が用いられてきた。ワイヤボンディングにおけるワイヤの線径の上限は現在のところ500μm程度である。ワイヤに流すことが可能な電流量は制限されて
いるため、大電流(〜600A以上)が流れ得る半導体モジュールにおいては、通電に必要なワイヤの本数が増加する。半導体素子が小型化すると、素子の表面に必要本数のワイヤを確保することが難しくなる。半導体モジュールが使用される温度環境が苛酷化するに従って、ワイヤボンドに要求されている信頼性を満足できなくなってきている。
一方、はんだ接合されるCu端子は、導電端子の厚さと幅を1〜5mm程度まで大きくすることが可能であり、電気導電性および放熱性も良好である。しかしながら、半導体素子の表面にCu端子をはんだ付けするためには、表面電極にはんだ付け可能な金属(例えばCu、Ni、Auなど)のメタライゼーションが必要である。メタライゼーションでは、いくつかの金属が積層される。メタライゼーション用の金属層は、はんだ付けに必要な、バリア性、接合性、濡れ性などを備えている。
はんだ付け用のメタライゼーションは、半導体素子のメタライゼーションとは異なるため、製造プロセスや製造コストを増加させる。また、Cu端子と半導体素子とを接合するはんだに半導体素子と絶縁基板とを接合するはんだと同一のものを用いると、接合時に半導体素子と絶縁基板を繋ぐはんだが再溶融する。それぞれの接合に融点の近いはんだを用いることができないため、複数種のはんだが必要となり、プロセスが複雑になる。
この点、固相接合である超音波接合は、加熱工程を必要としないため、Cu導電端子の接合時に半導体素子と絶縁基板とを接合しているはんだを再溶融させずにCu導電端子を大面積で接合することができる。超音波接合によればはんだ接合と比較しても接合部の信頼性が向上する。
一般的な半導体モジュールでは、半導体素子の表面電極にはAlが、導電端子にはCuが用いられている。これらの金属を直接超音波接合するとAlより硬いCu導電端子によって表面電極が一方的に塑性変形する。その結果として半導体素子に形成されているトランジスタが、場合によっては、半導体素子そのものが破壊される。
そこで、表面に低硬度被覆層が形成されている高硬度材料と超音波工具との間に、他の低硬度材料を挿入し、低硬度被覆層と他の低硬度材料との接合、及び、低硬度被覆層と高硬度材料との接合を行う技術が提案されている。高硬度材料、低硬度被覆層および他の低硬度材料からなる接合部は同時に超音波接合される(例えば特許文献1)。
特開平8−252679号公報
超音波接合では、被接合材料を超音波ホーンにより加圧しながら超音波振動させることにより接合界面に形成されている酸化膜や付着している汚れが除去される。酸化膜や汚れが除去された新生面同士は密着するので、接合が進行する。半導体モジュールでは、要求されている電流容量が大きいため、導電端子に必要な断面積の値も大きい。半導体モジュールについては、超音波接合させるための条件として、高い圧力、強い超音波振動、さらには長い接合時間が必要になる。
ここで半導体モジュールの半導体素子の表面に対し導電端子を直接超音波接合することを考えてみる。超音波接合は加圧しながら振動を与えるプロセスであるため、接合される材料の種類が異なると、硬度が低い方の材料が一方的に塑性変形する。一般的な半導体モジュールでは、半導体素子の表面電極にはAlが、導電端子にはCuが用いられている。これらを直接超音波接合すると、硬いCu導電端子によってAl表面電極が塑性変形し、結果として半導体素子に形成されているトランジスタや、場合によっては半導体素子そのものが破壊する。
特許文献1においては、高硬度材料の表面に低硬度被覆層を形成している。接合時には、高硬度材料の表面に形成された低硬度被覆層と低硬度材料の接合が良好に行われることで、十分な接合強度を得ることが可能になる。しかしながら、この技術は、被接合材として半導体素子を用いた場合に、半導体素子の表面に形成されたトランジスタや半導体素子自体が超音波接合によって破壊される点については想定していない。
Al表面電極の塑性変形を最小限とすべく超音波接合の接合条件を弱めに設定することも考えられる。接合条件を弱めに設定すると接合部の接合強度が低下し、半導体モジュールの使用時に発生する熱膨張および振動に伴う変形による応力によって接合部が剥離しやすくなる。半導体モジュールの信頼性が低下する懸念も存在する。
半導体モジュールにおいて動作時に半導体素子に流れる電流は、導電端子から接合部を通じてセラミック基板上の導電パターンを通過する。接合部が剥離すると半導体モジュールに電流が流れなくなる。製造後の検査工程における不良判定基準を厳しくすると歩留が低下し、十分なマージンを持った部材を採用するとモジュールの大型化を招く。
本発明は、上記のような課題を鑑みてなされたものである。半導体素子の表面に形成されたトランジスタ及び半導体素子自体の破壊を防止し、かつ大電流に対応可能で信頼性の高い良好な接合部を得ることを目的としている。
本願に係る半導体モジュールは、両面に導電パターンが形成されている絶縁基板と、絶縁基板が一方の面に接合され、一方の面と対向する面には表面電極が形成されている半導体素子と、表面電極よりも硬度が低くかつ第1の電気伝導率を有する第1導電層と第1の電気伝導率よりも大きい第2の電気伝導率を有する第2導電層とが接合されてなる二層構
造導電端子と、絶縁基板と半導体素子と二層構造導電端子を封止する樹脂部材と、樹脂部材を囲むケースと、を備え、二層構造導電端子は、接合部側が第1導電層を表面電極と対向させて半導体素子に接合されており、二層構造導電端子と半導体素子との接合部には、第2導電層に開口部が設けられていて、開口部に表面電極と第1導電層との接合面が形成されていて、二層構造導電端子の他端側は、ケースにインサートされて、外部に突出していることを特徴とする。
この発明によれば、半導体素子の表面電極と二層構造導電端子との超音波接合において、二層構造導電端子の開口部が形成されているエリアに超音波ホーンを接触させている。このことにより製品に必要な接合強度を得るための超音波接合の接合条件をより低い圧力、より短い接合時間とすることができ、その結果、信頼性の高い良好な接合部を得ることができる。
本発明の実施の形態による半導体モジュールの概略構成を示す側断面図である。 実施の形態1による二層構造導電端子を表す断面図である。 図3Aは実施の形態1による第1の二層構造導電端子を表す第1斜視図である。図3Bは実施の形態1による第2の二層構造導電端子を表す第2斜視図である。図3Cは実施の形態1による第3の二層構造導電端子を表す第3斜視図である。 図4Aは実施の形態1にかかる超音波接合工程の第1工程を表す図である。図4Bは実施の形態1にかかる超音波接合工程の第2工程を表す図である。図4Cは実施の形態1にかかる超音波接合工程の第3工程を表す図である。 比較の形態にかかる二層構造導電端子を表す斜視図である。 図6Aは比較の形態にかかる超音波接合工程の第1工程を表す図である。図6Bは比較の形態にかかる超音波接合工程の第2工程を表す図である。図6Cは比較の形態にかかる超音波接合工程の第3工程を表す図である。 実施の形態2による二層構造導電端子を表す斜視図である。 実施の形態2による二層構造導電端子を表す断面図である。 図9Aは実施の形態2にかかる超音波接合工程の第1工程を表す図である。図9Bは実施の形態2にかかる超音波接合工程の第2工程を表す図である。図9Cは実施の形態2にかかる超音波接合工程の第3工程を表す図である。 図10Aは実施の形態3による第1の二層構造導電端子を表す第1斜視図である。図10Bは実施の形態3による第2の二層構造導電端子を表す第2斜視図である。 実施の形態3による二層構造導電端子を表す断面図である。 図12Aは実施の形態3にかかる超音波接合工程の第1工程を表す図である。図12Bは実施の形態3にかかる超音波接合工程の第2工程を表す図である。図12Cは実施の形態3にかかる超音波接合工程の第3工程を表す図である。 図13Aは実施の形態4による第1の二層構造導電端子を表す第1斜視図である。図13Bは実施の形態4による第2の二層構造導電端子を表す第2斜視図である。 実施の形態5による二層構造導電端子を表す斜視図である。
本発明の実施の形態に係る半導体モジュールについて、図を参照しながら以下に説明する。なお、各図において、同一または同様の構成部分については同じ符号を付している。各図間の図示では、対応する各構成部のサイズや縮尺はそれぞれ独立している。例えば構成の一部を変更した断面図の間で、変更されていない同一構成部分を図示する際に、同一構成部分のサイズや縮尺が異なっている場合もある。また、半導体モジュールの構成は、実際にはさらに複数の部材を備えているが、説明を簡単にするため、説明に必要な部分のみを記載し、他の部分については省略している。
実施の形態1.
実施の形態1による半導体モジュールについて、図を参照して説明する。図1に、半導体モジュール100の全体構成を示す。半導体モジュール100は、ボンディングワイヤ2、二層構造導電端子3、導電端子(リードフレーム)4、絶縁基板5、放熱部材6、半導体素子(電力用トランジスタ10a、電力用ダイオード10bなど)10、ケース20、封止樹脂部材21などから構成されている。ボンディングワイヤ2、導電端子4、絶縁基板5、放熱部材6、半導体素子10などが封止樹脂部材21で封止されている。絶縁基板5は、導電パターン5aと導電パターン5bと絶縁基材5cより成る。
二層構造導電端子3は接合部側が半導体素子10と接合され、他端側はケース20にインサートモジュールされて、外部に突出している。パッケージタイプの半導体モジュール100は、ワイヤボンディングの終わった仕掛品を金型にセットして、熱硬化性のエポキシ樹脂を流し込んで成形されている。電力用トランジスタ10aには、MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)、IGBT(Insulated Gate Bipolar Transistor)などが用いられる。電力用トランジスタ10aと電力用ダイオード10bは逆並列に接続されている。半導体モジュール100は二層構造導電端子3、導電端子4などを使って外部機器に接続される。
放熱部材6は、単体または複数枚の絶縁基板5とはんだ7によって接合されている。放熱部材6は、放熱板としての役割を果たすと共に、放熱部材6のはんだで接合される面と対向する面が熱伝導グリス等でヒートシンクへ接続されることで、半導体モジュールで発生した熱を効率よく外部へ放熱させる。そのため、放熱部材6の材料は熱伝導率の大きい金属が好ましく、一般的には厚さ1〜5mm程度のCu、Al、AlSiC等の金属板が用いられる。
はんだ7は絶縁基板5の放熱面側と放熱部材6とを接合する。はんだ7の材料は融点が低く、熱伝導率の大きい金属が好ましく、一般的にはSn、Pb、Ag、Cu等を用いた合金が用いられる。その厚さは信頼性と放熱性の観点から、0.1mm〜0.3mm程度が好ましい。
半導体素子10は、珪素(Si)によって形成されたものの他、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成したものも好適に使用することができる。ワイドバンドギャップ半導体としては、炭化珪素(SiC)、窒化ガリウム系材料またはダイヤモンドなどがある。ワイドバンドギャップ半導体を用いた場合、許容電流密度が高く、電力損失も低いため、電力用半導体素子を用いた装置の小型化が可能となる。
図2は半導体モジュール100の一部を示す側断面図である。半導体素子10の表面に形成された表面電極1には、二層構造導電端子3が超音波接合されている。表面電極1の下には複数のトランジスタ12が形成されている。絶縁基板5(または絶縁基材5c)の両側には導電パターン5aと導電パターン5bがそれぞれ形成されている。絶縁基板5は、回路面側(導電パターン5a側)に、半導体素子10がはんだ7によって接合されている。絶縁基板5の放熱面側(導電パターン5b側)には、放熱部材6がはんだ7によって接合される。半導体素子10は、インバータやコンバータ等を構成する電力用半導体素子である。本発明の半導体モジュール100は、少なくとも1個以上の半導体素子によって構成されていればよいが、IGBTもしくはMOSFETがダイオードと逆並列に接続されていることが好ましい。トランジスタ12には凹凸が形成されている。
本実施の形態に係る半導体素子10の材質はSiとし、定格電圧と電流は、それぞれ、1200Vと175Aである。また、半導体素子10の大きさは13mm×10.8mm、厚さは0.17mmとしている。半導体素子10の材料にはSiの他にSiC、GaN等が用いられる。SiCは、Siと比較すると、半導体素子の定格電流に対する表面電極1の面積の比が小さいため、Si半導体よりも高密度の配線技術が求められる。SiCを用いた半導体モジュールにおいては、表面電極1に二層構造導電端子3を超音波接合することで、一度に大面積を接合する本発明のメリットはより効果的なものとなる。
表面電極1は半導体素子10の表面に形成された電極配線用の金属膜である。表面電極1の材料にはAlが一般的に用いられる。他にはAl合金、Cu、Cu合金等が用いられ、場合によってはTi、Mo、Ni、Au等の金属が積層されていることもある。いずれの場合においても同様の効果を得ることができる。本実施の形態の表面電極1の材料は厚さ4.8μmのAlとしている。二層構造導電端子3は、半導体素子10と外部機器との通電を行うための電極である。本実施の形態の二層構造導電端子3は、緩衝材層(第1導電層)3bと導電層(第2導電層)3aから構成されている。緩衝材層3bは、表面電極1および導電層3aと同等、或いはそれ以下の硬度を有する。導電層3aの材料は電気抵抗の小さい金属が好ましく、一般的にはCu、Al等を用いる。ここでは緩衝材層3bにAlを用いている。導電層3aにはエッチングなどの除去加工により開口部3oが複数個所に形成されている。
二層構造導電端子3の片方の先端部は端子曲げ部3rで屈曲している。導電層3aの材料としてAu、Ag、Alなどを、緩衝材層3bの材料としてSn、Znなどを、それぞれ採用し、それらのいずれかを組み合わせて用いることも可能である。二層構造導電端子3のサイズは、幅5mm、厚さ0.7mmである。導電層3aの厚さは0.5mm、緩衝材層3bの厚さは0.2mmである。緩衝材層3bは超音波接合時に表面電極1と導電層3aよりも優先的に変形する。緩衝材層3bは表面電極1と、直接、超音波接合されており、表面電極1と緩衝材層3bとの接合面3jが開口部3oに形成されている。緩衝材層3bは通電可能な材料であることが先ず求められる。超音波接合時に加わる加圧や振動によって、表面電極1より同時もしくは、優先的に変形しなければならないため、表面電極1の材料と同等の硬度を有する材料、もしくはより硬度の低い材料である必要がある。すなわち、緩衝材層3bは表面電極1よりも硬度が低い。また導電層3aの電気伝導率は、緩衝材層3bの電気伝導率よりも大きい。ここで、硬度はビッカース硬度を意味している。
絶縁基材5cは電気的な絶縁物であり、熱伝導率の大きい材料が好ましく、一般的には厚さ0.32mm(或いは0.635mm)のAlN、SiN、AlO等のセラミック板が用いられる。導電パターン5aと導電パターン5bは同じ材料が用いられる。このうち、二層構造導電端子3と接合部を形成する導電パターン5aには、電力用半導体素子(例えばIGBT)が実装される。導電パターン5aは、電力用半導体素子と外部回路とを電気接続するための配線部材であるため、電気抵抗の小さい金属が好ましい。導電パターン5aおよび導電パターン5bには、一般的に厚さ0.5mm以下のCu、Al等が用いられる。
図3Aと図3Bと図3Cに、実施の形態1による二層構造導電端子の先端部分を示す。二層構造導電端子は導電層3aと緩衝材層3bを鍛造、溶接などにより接合したものである。二層構造導電端子3は接合部3sで半導体素子10と接合される。図3Aは、導電層3aにエッチングによりくし型の開口部3oが形成されていることを表している。この開口部は、側方が閉じた形状を有している。図3Bは、導電層3aにエッチングにより円形の開口部3oが形成されている状態を表している。この開口部は、側方が閉じた形状を有している。どちらの場合も緩衝材層3bが露呈している。図3Cは、導電層3aおよび緩衝材層3bがエッチングにより除去され、側方が解放されたくし型の開口部3oが形成されていることを表している。開口部3oから表面電極1が露呈しており、超音波接合、圧接、抵抗溶接、摩擦拡散接合などの接触子を導電層3aに当てる。
二層構造導電端子3は導電層3aを表面電極1と対向させて半導体素子10に接合されている。開口部3oを加工する位置は二層構造導電端子3の先端部のエッジ部や中心付近などいずれの場所でも可能である。二層構造導電端子3の通電可能な電流を大きくするためには、導電層3aの断面積が大きいほうが好ましいが、超音波接合時に印加されたパワーを接合面3jに伝わり易くするには厚さが薄い方が好ましい。そのため、二層構造導電端子3の内、導電層3aに、くし型やコの字型などに予め除去加工を施しておく。二層構造導電端子3の端子先端部分の加工は、切削加工やエッチング加工によるものが好ましい。また、二層構造導電端子3の先端部の除去加工面積は、接合強度、導電性効果、熱伝導効果を勘案して決めればよい。
図4A〜図4Cは、本実施の形態1における接合工程を示す概略図である。図4Aは、超音波ホーン9の先端を二層構造導電端子3の緩衝材層3bに当接させた状態を表わしている。まず、半導体素子10の表面電極1に二層構造導電端子3を載置する。この時、半導体素子10を含む半導体モジュールの全体は超音波接合装置に固定されている。超音波ホーン9は、先端が二層構造導電端子3の緩衝材層3bに接触するまで、開口部3oを通して下降させる。
図4Bは、二層構造導電端子の超音波接合中の状態を表わしている。超音波ホーン9により、二層構造導電端子3を表面電極1に対して加圧している。更に、超音波ホーン9を矢印の方向に超音波振動させる。周波数は例えば20KHzである。これにより、表面電極1と緩衝材層3bとの接触面同士が摺れて、接触面を覆っている酸化膜等の、接合を阻害する膜等が除去される。二層構造導電端子3の緩衝材層3bの上面には超音波ホーン9の突起部が食い込んでいる。
図4Cは、超音波接合が終了した段階を表している。表面電極1と緩衝材層3bは、超音波振動により接触面同士が接合されている。緩衝材層3bは多少の変形が進んだ状態となっているが、表面電極1は変形していないため、トランジスタ12が破壊されることはない。表面電極1と緩衝材層3bの間には、二層構造導電端子3と半導体素子10との接合面3jが形成されている。
図5は、比較の形態に係る二層構造導電端子を表している。比較の形態では、導電層3aの除去加工を一切行わず、そのまま二層構造導電端子3を半導体素子10の表面電極1に超音波接合する。同図は、表面電極1が形成された半導体素子10の上に二層構造導電端子3が載置された状態を表している。
図6A〜図6Cは、導電層3aの除去加工を一切行わない場合の半導体モジュールにおける接合工程の概略図であり、それぞれ図4A〜図4Cに相当する工程を示す。二層構造導電端子3の導電層3aの除去加工を一切行わない場合の半導体モジュールでは、二層構造導電端子3の厚さは全て一定であり、全面に硬質な導電層3aが存在している。超音波接合では板厚が厚く、かつ硬い材料ほど接合に必要なエネルギーが多くなるため、荷重、接合時間、振幅等の接合条件を大きく設定する必要がある。
結果として、超音波接合時に十分な接合面積を得るために必要な接合条件で表面電極1が変形する量と比べると、実際の表面電極1の厚さが薄すぎることになる。超音波ホーン9による加圧と超音波振動によって、表面電極1は変形し、一部が排斥され、その下に形成されているトランジスタ12が破壊される。更に接合が進むと、二層構造導電端子3が半導体素子10と接触し、半導体素子10に亀裂10kが生じる。
本発明における半導体モジュールでは、上述のように、超音波接合時に、二層構造導電端子3の緩衝材層3bが表面電極1と接触する。そのため、表面電極1と二層構造導電端子3との硬度差を考慮する必要が無くなり、表面電極1と導電層3aに用いる材料の選択の幅を広げることができる。また、表面電極1と二層構造導電端子3との硬度の差が大きくても、半導体素子10やトランジスタ12を破壊することなく表面電極1と二層構造導電端子3とを接合することができる。しかも緩衝材層3bが変形しながらトランジスタ12に形成された凹凸に沿って接合されるため大きな接合面積を得ることが出来る。
二層構造導電端子3の導電層3aの一部は、予め除去加工されており、二層構造導電端子3の他の部分より薄くなっている。このように、超音波ホーン9で加圧される部分を予め緩衝材層3bのみにしておくことで、接合に必要なエネルギーが少なくなる。接合に必要なエネルギーが少なくなれば、接合条件である荷重や振幅を小さくし、さらに接合時間を短くすることができる。接合時間を短くすることで端子曲げ部3rに繰返し変形が加わる時間が短くなるため、端子曲げ部3rにクラックが生じるのを防ぐことができるうえに超音波ホーン9によって表面電極1が潰れることを防ぐことができる。
緩衝材層3bはもともと二層構造導電端子3の一部であるため、蒸着やめっき等を用いることなしに、蒸着やめっきを用いた場合よりも厚い材料を供給することができる。さらに二層構造導電端子3の緩衝材層3bの厚さを適切に設定することで、超音波接合時に大きなパワーを印加することができるため、目的の電流を通電させるために十分な接合面積を得ることができる。半導体素子10の動作時において生じる熱応力についても、二層構造導電端子3の緩衝材層3bが優先的に変形するため、熱応力による半導体素子10やトランジスタ12の破壊を防止することができる。
超音波接合部では、通電電流は超音波接合部を通じて二層構造導電端子3の厚さ方向に流れる。半導体モジュールでは構造的に超音波接合部の厚さ方向が放熱経路の向きとなっている。そのため二層構造導電端子3の導電層3aの一部を予め除去加工しても、電流集中する部分をなくす、または極力少なくすることができる。電流集中により異常発熱が生じることもなく、通電可能な電流量を維持することができる。電流の大きさによっては、二層構造導電端子の先端部の除去加工面積を小さくすることによって、通電による発熱を低減することもできる。
以上のように、本発明の実施の形態1にかかる半導体モジュールによれば、二層構造導電端子3は、導電層3aの一部が予め除去加工されており、露出した緩衝材層3bは、他の部分より薄くなっている。このような構造の二層構造導電端子3を備えていることにより、通電可能な電流量を維持したまま、二層構造導電端子3を半導体素子10の表面電極1に接合するために必要なエネルギーを小さくすることができる。それに加えて、接合時間を短くすることで端子曲げ部3rに繰返し変形が加わる時間を短くすることができるため、端子曲げ部3rにクラックが生じるのを防ぐことができる。
接合時間が短くなることで、導電端子先端部の略L字状の曲げ部(端子曲げ部3r)が変形する回数が少なくなるため、導電端子の曲げ部の疲労破壊やクラックを防止することができる。さらに加圧力が小さくなることで、端子接合部の変形は小さくなり、超音波ホーンの振動によって削られる導電端子の量が少なくなり、金属屑の発生を抑制することができる。端子先端部を薄く加工しても、超音波接合部では電流は接合部を通じて導電端子の厚さ方向に流れるため、電流集中により異常発熱が生じることはない。また、二層構造導電端子の導電層の一部のみを露出させるため、通電可能な電流量を十分に維持することができる。
また、半導体素子の表面電極および、導電端子と同等以下の硬度を有する金属材料が表面電極と接触するため、超音波接合時に表面電極のみを一方的に塑性変形させずに接合できる。結果として、半導体表面に形成されたトランジスタや半導体素子が超音波接合時に破壊されるのを防止することができる。さらに、表面電極と二層構造導電端子との接合が良好に行われることで、十分な接合面積を得ることができる。本接合技術を適用することにより、コンパクトで高信頼性を有する半導体モジュールを得ることができる。なお、ここでは表面電極と二層構造導電端子との接合を超音波接合によって行っているが、圧接、抵抗溶接、摩擦拡散接合によっても同様の効果が得られる。
実施の形態2.
実施の形態2による半導体モジュールについて、図を参照して説明する。図7に、実施の形態2による二層構造導電端子の端子先端部分を示す。本実施の形態では二層構造導電端子3における導電層3aの除去加工の深さが実施の形態1よりも浅くなっている。すなわち、導電層3aに形成されている開口部3oの深さは、導電層3aの厚さよりも小さい。ここでは開口部3oの底面に導電層3aが残る程度に、導電層3aをエッチングなどの
方法により除去加工する。二層構造導電端子3は、導電層材料と緩衝材層材料を圧接、鍛造、溶接、もしくは、ろう付けによって接合したものである。
図8は、半導体モジュール100の一部を示す側断面図である。半導体素子10の表面に形成された表面電極1に、二層構造導電端子3が超音波接合されている状態を表している。二層構造導電端子3の除去加工の際に残しておく導電層3aの厚さは、半導体素子10と二層構造導電端子3の間に必要な接合強度と電流量を勘案して決める。残しておく導電層3aの厚さは、緩衝材層3bの厚さよりも小さい、もしくは、同等の厚みであることが好ましい。本実施の形態の二層構造導電端子3のサイズは、幅5mm、厚さ0.7mmであり、除去加工後の導電層3aの厚さは0.1mmである。
図9A〜図9Cは、本実施の形態における接合工程を示す概略図である。図9Aは、超音波ホーン9の先端を二層構造導電端子3に当接させた状態を表わしている。まず、半導体素子10の表面電極1に二層構造導電端子3を載置する。この時、半導体素子10を含む半導体モジュールの全体は超音波接合装置に固定されている。超音波ホーン9は、先端が導電層3aの底面に接触するまで、開口部3oを通して下降させる。
図9Bは、二層構造導電端子の超音波接合中の状態を表わしている。超音波ホーン9により、二層構造導電端子3を表面電極1に対して加圧する。更に、超音波ホーン9を矢印の方向に超音波振動させる。周波数は例えば20KHzである。これにより、表面電極1と緩
衝材層3bとの接触面同士が摺れて、接触面を覆っている酸化膜等の、接合を阻害する膜等が除去される。二層構造導電端子3の導電層3aの上面には超音波ホーン9の突起部が食い込んでいる。超音波ホーン9の当接部に未除去の薄い導電層3aがあるため、実施の形態1と比較して緩衝材層3bの潰れ量が大きくなる
図9Cは、超音波接合が終了した段階を表している。表面電極1と緩衝材層3bは、超音波振動により接触面同士が接合されている。緩衝材層3bは多少の変形が進んだ状態となっているが、表面電極1は変形していないため、トランジスタ12が破壊されることはない。表面電極1と緩衝材層3bの間には接合面3jが形成されている。超音波ホーン9の当接部に未除去の薄い導電層3aがあるため、緩衝材層3bは実施の形態1と比較して変形が進んだ状態となっているが、緩衝材層3bが導電層3aよりも厚いため超音波接合時の応力をほとんど吸収する。結果として、表面電極1は変形せず、トランジスタ12が破壊されることはない。
以上のように、本発明の実施の形態にかかる半導体モジュールによれば、二層構造導電端子3は、導電層3aの一部が予め除去加工されており、この加工された部分の導電層3aは、他の部分より薄くなっている。このような構造の二層構造導電端子3を備えていることにより、通電可能な電流量を維持したまま、二層構造導電端子3を半導体素子10の表面電極1に接合するために必要なエネルギーを小さくすることができる。それに加えて、接合時間を短くすることで端子曲げ部3rに繰返し変形が加わる時間を短くすることができるため、端子曲げ部3rにクラックが生じるのを防ぐことができる。
実施の形態3.
実施の形態3による半導体モジュールについて、図を参照して説明する。図10Aと図10Bに、本実施の形態による二層構造導電端子の端子先端部分を示す。本実施の形態では、二層構造導電端子3の導電層3aは接合部3sの全てで除去加工が施工されている。残しておく導電層3aの厚さが大きければ、その分、半導体素子10と二層構造導電端子3の間に大きな電流を流すことが可能になる。しかし、硬質な導電層3aは超音波接合時に直下の緩衝材層3bを押しつぶすので、本実施の形態では緩衝材層3bが完全に露呈している。図10Aに示す二層構造導電端子3は、導電層材料と緩衝材層材料を圧接するこ
とによって得られる。導電層材料の長さは、緩衝材層材料よりも短めに設定しておく。図10Bに示す二層構造導電端子3は、導電層材料と緩衝材層材料を鍛造後、先端部分をエッチングすることによって得られる。
図11は、半導体モジュール100の一部を示す側断面図である。半導体素子10の表面に形成された表面電極1に、二層構造導電端子3が超音波接合されている状態を表している。二層構造導電端子3は、導電層材料と緩衝材層材料を圧接、鍛造、溶接、もしくは、ろう付けによって接合したものである。本実施の形態の二層構造導電端子3のサイズは、幅5mm、厚さ0.7mmであり、除去加工後の緩衝材層3bの厚さは0.2mmである。
図12A〜図12Cは、本実施の形態における接合工程を示す概略図である。図12Aは、超音波ホーン9の先端を緩衝材層3bが露呈した部分に当接させた状態を表している。まず、半導体素子10の表面電極1に緩衝材層3bが完全に露出した二層構造導電端子3を載置する。この時、半導体素子10を含む半導体モジュールの全体は超音波接合装置に固定されている。その後、二層構造導電端子3の緩衝材層3bに、超音波ホーン9を下降させる。
図12Bは、二層構造導電端子3(および緩衝材層3b)の超音波接合中の状態を表している。超音波ホーン9により、二層構造導電端子3の緩衝材層3bを表面電極1に対して加圧する。更に、超音波ホーン9を矢印の方向に超音波振動させる。周波数は例えば20KHzである。これにより、表面電極1と緩衝材層3bとの接触面同士が摺れて、接触面を
覆っている酸化膜等の、接合を阻害する膜等が除去される。超音波ホーン9の当接部に緩衝材層3bの潰れが生じ始めている。
図12Cは、超音波接合が終了した段階を表している。表面電極1と緩衝材層3bは、超音波振動により接触面同士が接合されている。超音波ホーン9の当接部では、緩衝材層3bの変形が進んだ状態となっているが、緩衝材層3bが表面電極1よりも厚いため超音波接合時の応力をほとんど吸収する。結果として、表面電極1は変形せず、トランジスタ12が破壊されることはない。
このように、本実施の形態による半導体モジュールでは、二層構造導電端子3の接合部3sにおいて、緩衝材層3bが完全に露呈していても、半導体素子10と二層構造導電端子3の間に大電流を流すことが可能になる。
実施の形態4.
実施の形態4による半導体モジュールについて、図を参照して説明する。図13Aと図13Bに、本実施の形態による二層構造導電端子の端子先端部分を示す。二層構造導電端子3は、導電層材料と緩衝材層材料を圧接または鍛造によって接合したものである。開口部3oは、導電層材料と緩衝材層材料を接合する前に、導電層3aにエッチングなどにより形成しておく。緩衝材層3bは、開口部3oから盛り上がっていて、開口部3oを一部或いは全部を埋めている。
図13Aと図13Bに示す二層構造導電端子3は、導電層材料と緩衝材層材料を圧接することによって得られる。導電層3aには、圧接する前に、先端部分をエッチングすることにより、開口部3oを形成しておく。本実施の形態による二層構造導電端子によれば、超音波ホーン9は、開口部3oから盛り上がっている緩衝材層3bに接触する。本実施の形態による接合工程は、図12A〜図12Cと同様に進行する。二層構造導電端子3は、厚さがほぼ均一であるため、半導体素子10と二層構造導電端子3の間に大きな電流を流すことが可能になる。
実施の形態5.
実施の形態5による半導体モジュールについて、図を参照して説明する。図14に、本実施の形態による二層構造導電端子の端子先端部分を示す。導電層3aと緩衝材層3bは溶接、もしくは、ろう付けによって重ね接合されている。本実施の形態による二層構造導電端子3は、二層構造を有するが重ね構造導電端子とも呼ぶべきもので、この重ね構造導電端子によれば、接合部3sは緩衝材層材料で構成されている。除去加工を施さなくても、接合部3sに緩衝材層3bが露呈している。
図14に示す二層構造導電端子3は、導電層材料と緩衝材層材料をはんだ付けにより重ね接合することによって得られる。本実施の形態による二層構造導電端子によれば、超音波ホーン9は、緩衝材層3bに接触する。本実施の形態による接合工程は、図12A〜図12Cと同様に進行する。二層構造導電端子3は、厚さがほぼ均一であるため、半導体素子10と二層構造導電端子3の間に大きな電流を流すことが可能になる。
なお、本発明は、その発明の範囲内において、実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
1 表面電極、2 ボンディングワイヤ、3 二層構造導電端子、3a 導電層、3b 緩衝材層、3o 開口部、3j 接合面、3r 端子曲げ部、3s 接合部、4 導電端子、5 絶縁基板、5a 導電パターン、5b 導電パターン、5c 絶縁基材、6 放熱部材、7 はんだ、9 超音波ホーン、10 半導体素子、10a 電力用トランジスタ、10b 電力用ダイオード、10k 亀裂、12 トランジスタ、20 ケース、21 封止樹脂部材、100 半導体モジュール

Claims (14)

  1. 両面に導電パターンが形成されている絶縁基板と、
    前記絶縁基板が一方の面に接合され、前記一方の面と対向する面には表面電極が形成されている半導体素子と、
    前記表面電極よりも硬度が低くかつ第1の電気伝導率を有する第1導電層と前記第1の電気伝導率よりも大きい第2の電気伝導率を有する第2導電層とが接合されてなる二層構造導電端子と、
    前記絶縁基板と前記半導体素子と前記二層構造導電端子を封止する樹脂部材と、
    前記樹脂部材を囲むケースと、を備え、
    前記二層構造導電端子は、接合部側が前記第1導電層を前記表面電極と対向させて前記半導体素子に接合されており、
    前記二層構造導電端子と前記半導体素子との接合部には、前記第2導電層に開口部が設けられていて、
    前記開口部に前記表面電極と前記第1導電層との接合面が形成されていて、
    前記二層構造導電端子の他端側は、前記ケースにインサートされて、外部に突出していることを特徴とする半導体モジュール。
  2. 両面に導電パターンが形成されている絶縁基板と、
    前記絶縁基板が一方の面に接合され、前記一方の面と対向する面には表面電極が形成されている半導体素子と、
    前記表面電極よりも硬度が低くかつ第1の電気伝導率を有する第1導電層と前記第1の電気伝導率よりも大きい第2の電気伝導率を有する第2導電層とが接合されてなる二層構造導電端子と、
    前記絶縁基板と前記半導体素子と前記二層構造導電端子を封止する樹脂部材と、を備え、前記二層構造導電端子は前記第1導電層を前記表面電極と対向させて前記半導体素子に接合されており、
    前記二層構造導電端子と前記半導体素子との接合部には、前記第2導電層に開口部が設けられていて、
    前記開口部に前記表面電極と前記第1導電層との接合面が形成されていて、
    前記二層構造導電端子の接合部側の先端部は、端子曲げ部で屈曲していることを特徴とする半導体モジュール。
  3. 両面に導電パターンが形成されている絶縁基板と、
    前記絶縁基板が一方の面に接合され、前記一方の面と対向する面には表面電極が形成されている半導体素子と、
    前記表面電極よりも硬度が低くかつ第1の電気伝導率を有する第1導電層と前記第1の電気伝導率よりも大きい第2の電気伝導率を有する第2導電層とが接合されてなる二層構造導電端子と、
    前記絶縁基板と前記半導体素子と前記二層構造導電端子を封止する樹脂部材と、
    前記樹脂部材を囲むケースと、を備え、
    前記二層構造導電端子は、接合部側が前記第1導電層を前記表面電極と対向させて前記半導体素子に接合されており、
    前記二層構造導電端子と前記半導体素子との接合部には、前記第2導電層に開口部が設けられていて、
    前記開口部に前記表面電極と前記第1導電層との接合面が形成されていて、
    前記二層構造導電端子の他端側は、前記ケースにインサートされて、外部に突出していて、しかも前記二層構造導電端子の接合部側の先端部は、端子曲げ部で屈曲していることを特徴とする半導体モジュール。
  4. 前記第1導電層は、前記表面電極よりも厚いことを特徴とする請求項1から3のいずれか1項に記載の半導体モジュール。
  5. 前記開口部は、側方が閉じた形状を有していることを特徴とする請求項1から4のいずれか1項に記載の半導体モジュール。
  6. 前記開口部は、側方が開放された形状を有していることを特徴とする請求項1から4のいずれか1項に記載の半導体モジュール。
  7. 前記開口部の深さは、前記第2導電層の厚さよりも小さいことを特徴とする請求項5または6に記載の半導体モジュール。
  8. 前記開口部の底面に、前記第2導電層が残っていることを特徴とする請求項5または6に記載の半導体モジュール。
  9. 前記開口部は、盛り上がった前記第1導電層で埋められていることを特徴とする請求項5または6に記載の半導体モジュール。
  10. 両面に導電パターンが形成されている絶縁基板と、
    前記絶縁基板が一方の面に接合され、前記一方の面と対向する面には表面電極が形成されている半導体素子と、
    前記表面電極よりも硬度が低くかつ第1の電気伝導率を有する第1導電層と前記第1の電気伝導率よりも大きい第2の電気伝導率を有する第2導電層とが接合されてなる二層構造導電端子と、
    前記絶縁基板と前記半導体素子と前記二層構造導電端子を封止する樹脂部材と、
    前記樹脂部材を囲むケースと、を備え、
    前記二層構造導電端子は、接合部側が前記第1導電層を前記表面電極と対向させて前記半導体素子に接合されており、
    前記二層構造導電端子と前記半導体素子との接合部では、前記第1導電層は露呈していて、
    前記第1導電層が露呈している部分に前記表面電極と前記第1導電層との接合面が形成されていて、
    前記二層構造導電端子の他端側は、前記ケースにインサートされて、外部に突出していることを特徴とする半導体モジュール。
  11. 両面に導電パターンが形成されている絶縁基板と、
    前記絶縁基板が一方の面に接合され、前記一方の面と対向する面には表面電極が形成されている半導体素子と、
    前記表面電極よりも硬度が低くかつ第1の電気伝導率を有する第1導電層と前記第1の電気伝導率よりも大きい第2の電気伝導率を有する第2導電層とが重ね接合されてなる重ね構造導電端子と、
    前記絶縁基板と前記半導体素子と前記重ね構造導電端子を封止する樹脂部材と、
    前記樹脂部材を囲むケースと、を備え、
    前記重ね構造導電端子は、接合部側が前記第1導電層を前記表面電極と対向させて前記半導体素子に接合されており、
    前記重ね構造導電端子と前記半導体素子との接合部には、前記表面電極と前記第1導電層との接合面が形成されていて、
    前記重ね構造導電端子の他端側は、前記ケースにインサートされて、外部に突出していることを特徴とする半導体モジュール。
  12. 両面に導電パターンが形成されている絶縁基板と、
    前記絶縁基板が一方の面に接合され、前記一方の面と対向する面には表面電極が形成されている半導体素子と、
    前記表面電極よりも硬度が低くかつ第1の電気伝導率を有する第1導電層と前記第1の電気伝導率よりも大きい第2の電気伝導率を有する第2導電層とが接合されてなる二層構造導電端子と、
    前記絶縁基板と前記半導体素子と前記二層構造導電端子を封止する樹脂部材と、
    前記樹脂部材を囲むケースと、を備え、
    前記二層構造導電端子は、接合部側が前記第1導電層を前記表面電極と対向させて前記半導体素子に接合されており、
    前記二層構造導電端子と前記半導体素子との接合部には開口部が設けられていて、
    前記二層構造導電端子の他端側は、前記ケースにインサートされて、外部に突出していることを特徴とする半導体モジュール。
  13. 前記半導体素子の少なくとも一部がワイドバンドギャップ半導体により形成されていることを特徴とする請求項1から12のいずれか1項に記載の半導体モジュール。
  14. 前記ワイドバンドギャップ半導体は、炭化珪素,窒化ガリウム系材料,ダイヤモンドのいずれかの半導体であることを特徴とする請求項13に記載の半導体モジュール。
JP2014016571A 2014-01-31 2014-01-31 半導体モジュール Active JP6091443B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014016571A JP6091443B2 (ja) 2014-01-31 2014-01-31 半導体モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014016571A JP6091443B2 (ja) 2014-01-31 2014-01-31 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2015144169A JP2015144169A (ja) 2015-08-06
JP6091443B2 true JP6091443B2 (ja) 2017-03-08

Family

ID=53889073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014016571A Active JP6091443B2 (ja) 2014-01-31 2014-01-31 半導体モジュール

Country Status (1)

Country Link
JP (1) JP6091443B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015000513T5 (de) * 2014-01-27 2016-11-10 Mitsubishi Electric Corporation Elektrodenanschluss, Halbleitereinrichtung für elektrische Energie sowie Verfahren zur Herstellung einer Halbleitereinrichtung für elektrische Energie
JP6685143B2 (ja) * 2016-02-03 2020-04-22 三菱電機株式会社 電極端子、半導体装置及び電力変換装置
CN110891726B (zh) * 2017-04-04 2021-08-24 库利克和索夫工业公司 超声焊接系统及其使用方法
WO2020110199A1 (ja) 2018-11-27 2020-06-04 オリンパス株式会社 ケーブル接続構造

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4940743B2 (ja) * 2006-04-20 2012-05-30 富士電機株式会社 半導体装置
JP2012124247A (ja) * 2010-12-07 2012-06-28 Mitsubishi Electric Corp 接合具、半導体装置の製造方法および半導体装置
JP6084367B2 (ja) * 2012-04-06 2017-02-22 株式会社 日立パワーデバイス 半導体装置

Also Published As

Publication number Publication date
JP2015144169A (ja) 2015-08-06

Similar Documents

Publication Publication Date Title
JP6433590B2 (ja) 電力用半導体装置の製造方法および電力用半導体装置
JP6139710B2 (ja) 電極端子、電力用半導体装置、および電力用半導体装置の製造方法
JP6033011B2 (ja) 電力用半導体装置および電力用半導体装置の製造方法
JP2015220429A (ja) 半導体装置
JP6091443B2 (ja) 半導体モジュール
US20190139906A1 (en) Semiconductor device manufacturing method
JP6448388B2 (ja) 電力用半導体装置
JPH0964258A (ja) 大電力半導体デバイス
JP5916651B2 (ja) 電力用半導体装置の製造方法
JP6406983B2 (ja) 半導体装置およびその製造方法
JP5218009B2 (ja) 半導体装置
JP6116452B2 (ja) 電力用半導体装置の製造方法、電力用半導体装置および電力変換装置
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP2017199813A (ja) 半導体装置及びその製造方法
JP2017135183A (ja) 半導体装置
JP2006196765A (ja) 半導体装置
JP4586508B2 (ja) 半導体装置およびその製造方法
JPWO2020105476A1 (ja) 半導体装置
JP4498966B2 (ja) 金属−セラミックス接合基板
JP2016086003A (ja) パワー半導体装置の製造方法
JP5884625B2 (ja) 半導体デバイス
JP2018170344A (ja) 半導体装置および半導体装置の製造方法
US20220310409A1 (en) Method to connect power terminal to substrate within semiconductor package
JP2006245171A (ja) 電子部品モジュール
JP6354954B2 (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170207

R151 Written notification of patent or utility model registration

Ref document number: 6091443

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250