JP6448388B2 - 電力用半導体装置 - Google Patents
電力用半導体装置 Download PDFInfo
- Publication number
- JP6448388B2 JP6448388B2 JP2015012022A JP2015012022A JP6448388B2 JP 6448388 B2 JP6448388 B2 JP 6448388B2 JP 2015012022 A JP2015012022 A JP 2015012022A JP 2015012022 A JP2015012022 A JP 2015012022A JP 6448388 B2 JP6448388 B2 JP 6448388B2
- Authority
- JP
- Japan
- Prior art keywords
- power semiconductor
- surface electrode
- wiring board
- semiconductor element
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 107
- 239000000463 material Substances 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000003466 welding Methods 0.000 claims description 8
- 238000005219 brazing Methods 0.000 claims description 3
- 238000010273 cold forging Methods 0.000 claims description 3
- 238000005097 cold rolling Methods 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 2
- 239000010432 diamond Substances 0.000 claims description 2
- 229910003460 diamond Inorganic materials 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical group [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 2
- 229910010271 silicon carbide Inorganic materials 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 22
- 238000004519 manufacturing process Methods 0.000 description 12
- 229920005989 resin Polymers 0.000 description 12
- 239000011347 resin Substances 0.000 description 12
- 239000000919 ceramic Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 238000007789 sealing Methods 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 8
- 238000005304 joining Methods 0.000 description 5
- 238000003825 pressing Methods 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 4
- 239000004033 plastic Substances 0.000 description 4
- 239000004734 Polyphenylene sulfide Substances 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229920000069 polyphenylene sulfide Polymers 0.000 description 3
- 238000004382 potting Methods 0.000 description 3
- 230000001737 promoting effect Effects 0.000 description 3
- 229910017944 Ag—Cu Inorganic materials 0.000 description 2
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007373 indentation Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
- H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
- H01L2224/37001—Core members of the connector
- H01L2224/37025—Plural core members
- H01L2224/3703—Stacked arrangements
- H01L2224/37032—Two-layer arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
- H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
- H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
- H01L2224/401—Disposition
- H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73221—Strap and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
- H01L2224/8434—Bonding interfaces of the connector
- H01L2224/84345—Shape, e.g. interlocking features
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は電力用半導体装置に関し、とくに絶縁基板上にダイボンドした電力用半導体素子と配線を直接接合する技術に関するものである。
近年、半導体モジュールの小型化、高密度化の要求から各接続部に大電流を流す必要があり、接続専有面積をＡｌワイヤボンディングの時より小さくできる板状の配線、すなわち配線板を用いる方法が考案された。通常、接続に用いられる配線板はＣｕ板が使用されており、配線板の厚さ、幅を１〜５ｍｍ程度まで大きくすることが可能であり、電気導電性および放熱性も良好である。一方で、配線板の接続方法としてはんだ接合方法が用いられているが、電力用半導体素子の表面電極上にはんだ接合するためには、複数のメタライゼーション、例えばＣｕ、Ｎｉ、またはＡｕなどが必要である。これらはんだ接合用のメタライゼーションは、電力用半導体素子の製造上のメタライゼーションとは異なるため、製造プロセス数や製造コストが増加する。これらの問題を解決する方法として、はんだを介さず超音波接合方法にて配線板と電力用半導体素子の表面電極を直接接続する配線接続方法が考案された。板状の配線板を超音波接合させる方法は、電力用半導体素子の表面電極上に配線板を設置し、その配線板上からボンディングツールにより所定の荷重を加えながら所定の周波数で水平方向に超音波振動させることで実施される。
超音波接合時に各部材の金属材料が異なると、硬度が低い方の材料が一方的に塑性変形する。ここで半導体モジュールの電力用半導体素子に対し配線板を直接超音波接合することを考えたとき、一般的な半導体モジュールの電力用半導体素子の表面電極にはＡｌが、配線板にはＣｕが用いられている。Ａｌと比較してＣｕは非常に硬いため、これらを直接超音波接合すると、Ｃｕ配線板によってＡｌ表面電極が塑性変形し、結果として電力用半導体素子に形成されているトランジスタや、場合によっては電力用半導体素子そのものにダメージを与える。この問題に対して、被接合部材と同等もしくは柔らかい材料を含む複数の金属部材を積層した板材を配線板として超音波接合することにより、被接合部材への損傷を低減しつつ大面積を接合させる技術が開示されている（特許文献１参照）。
また、超音波接合部における接合強度の信頼性面で下記のような問題点もある。各接合部材表面上には酸化被膜が存在している。そのため、酸化被膜が破壊されず、電力用半導体素子と配線板との未接合状態が発生し、結果として、超音波接合部の強度が低下し、半導体モジュールの製造工程での熱履歴や実使用時でのスイッチング動作による熱履歴によって接合部の剥がれを引き起こす場合がある。
また、電力用半導体素子を絶縁基板上にはんだでダイボンドすることで、一般的に数μm〜数百μmの傾きが発生する。そのため、これら傾きが存在する電力用半導体素子上に配線板を設置し、超音波接合を実施すると、超音波接合ツールのエッジ部が最初にリード端子に接触するため、過度な荷重が１点に加わることとなり、電力用半導体素子に形成されているトランジスタや、場合によっては電力用半導体素子そのものへのダメージを与える。また、超音波接合ツールの片当たりによって初期にツールと配線板が接触した周辺部分のみが塑性変形し、接合が行われる。一方で、初期にツールと配線板が接触しなかった領域では、配線板の塑性変形がほとんど発生せず未接合領域となる。結果として、不均一な接合領域が得られ、接合品質が低下し、接合部の剥がれや導電性の大きい低下などの原因となる。これらの問題に対して、電力用半導体素子の電極と配線板との接続部との少なくとも一方に凹凸を形成し、この凹凸形状の表面を介して直接接続することで圧接接合部での変形・接合を促進させ接合強度を向上させる技術が開示されている（特許文献２参照）
。
。
電力用半導体素子上に積層構造の配線板を搭載し、超音波接合する配線構造では、超音波接合部における接合強度の信頼性面で下記のような問題点がある。積層構造の配線板に加工される前の板材は、通常、複数の金属板を重ね合わせ、その重ね合わせ材を圧延ロールに通して圧接することによって製造される。そのため、積層構造の配線板内部の圧接接合界面において、半導体モジュールの製造工程での熱履歴や実使用時でのスイッチング動作による熱履歴によって脆性な金属間化合物層が形成され、圧接部の剥がれを引き起こす場合がある。
本発明は、上記のような問題点を解決するためになされたものであり、積層構造の配線板の圧接部の剥がれを抑制するとともに電力用半導体素子へのダメージを抑制し、かつ大電流に対応可能で信頼性の高い電力用半導体装置を提供することを目的としている。
本発明は、電力用半導体素子と、この電力用半導体素子の表面電極に対向して配置され、超音波接合により電力用半導体素子の表面電極と接合された表面電極配線板を備えた電力用半導体装置において、表面電極配線板は、表面電極の材料の硬度と同じ硬度または表面電極の材料の硬度より小さい硬度の金属からなる緩衝層と、導電金属からなる導電層とのクラッド材であり、緩衝層側が表面電極と接合されており、表面電極との接合領域に、導電層の側が凹となり緩衝層の側が凸となる突起が接合領域の少なくとも周辺部に複数分散配置され、突起の部分で記導電層が緩衝層に喰い込んでおり、かつ表面電極の側に導電層が露出していないものである。
この発明によれば、積層構造の配線板の圧接部の剥がれを抑制するとともに電力用半導体素子へのダメージを抑制でき、信頼性の高い電力用半導体装置を提供できる。
実施の形態１．
本発明の実施の形態１による電力用半導体装置の概略構成を図１〜図３に示す。図１は断面図、図２は後述の封止樹脂を取り去って示す上面図、図３は同じく封止樹脂を取り去って示す斜視図である。これらの図に示すように、電力用半導体素子であるＩＧＢＴ３１（Insulated Gate Bipolar Transistor、例えば15mm×15mm×厚さ0.25mm）およびダイオード３２（例えば13mm×15mm×厚さ0.25mm）には、表面電極３１２および３２２（ＡｌＳｉ合金製）が形成されており、セラミック基材２３（例えば25mm×50mm×厚さ0.635mmのアルミナ）上に形成された基板電極２１（Ｃｕ製厚さ0.4mm）上に、はんだ４３（Ｓｎ−Ａｇ−Ｃｕ、融点２１９℃）を用いてダイボンドされている。以降、基板電極２１が形成されたセラミック基材２３をセラミック基板と称する。ＩＧＢＴ３１の表面電極３１２は例えばエミッタ電極であり、エミッタと外部を接続するために表面に形成されている。また、電力用半導体素子３１や３２の表面電極３１２、３２２と反対側は、別の主電極（以後裏面電極と称する）が形成されており、基板電極２１に接合されている。ＩＧＢＴ３１の裏面電極は、例えばコレクタ電極でありコレクタと外部を接続するためのものである。ダイオード３２の表面電極３２２は例えばアノード電極であり、裏面電極はカソード電極である。ここでは、電力用半導体素子としてＩＧＢＴとダイオードで構成された電力用半導体装置を例にして説明するが、電力用半導体素子は、ＭＯＳＦＥＴなど他の電力用半導体素子であってもよい。本発明は、種々の電力用半導体素子の、基板電極と接続される側と反対側に形成されている表面電極と、この表面電極から電力用半導体装置の外部への配線のための配線板の接合についての発明である。
本発明の実施の形態１による電力用半導体装置の概略構成を図１〜図３に示す。図１は断面図、図２は後述の封止樹脂を取り去って示す上面図、図３は同じく封止樹脂を取り去って示す斜視図である。これらの図に示すように、電力用半導体素子であるＩＧＢＴ３１（Insulated Gate Bipolar Transistor、例えば15mm×15mm×厚さ0.25mm）およびダイオード３２（例えば13mm×15mm×厚さ0.25mm）には、表面電極３１２および３２２（ＡｌＳｉ合金製）が形成されており、セラミック基材２３（例えば25mm×50mm×厚さ0.635mmのアルミナ）上に形成された基板電極２１（Ｃｕ製厚さ0.4mm）上に、はんだ４３（Ｓｎ−Ａｇ−Ｃｕ、融点２１９℃）を用いてダイボンドされている。以降、基板電極２１が形成されたセラミック基材２３をセラミック基板と称する。ＩＧＢＴ３１の表面電極３１２は例えばエミッタ電極であり、エミッタと外部を接続するために表面に形成されている。また、電力用半導体素子３１や３２の表面電極３１２、３２２と反対側は、別の主電極（以後裏面電極と称する）が形成されており、基板電極２１に接合されている。ＩＧＢＴ３１の裏面電極は、例えばコレクタ電極でありコレクタと外部を接続するためのものである。ダイオード３２の表面電極３２２は例えばアノード電極であり、裏面電極はカソード電極である。ここでは、電力用半導体素子としてＩＧＢＴとダイオードで構成された電力用半導体装置を例にして説明するが、電力用半導体素子は、ＭＯＳＦＥＴなど他の電力用半導体素子であってもよい。本発明は、種々の電力用半導体素子の、基板電極と接続される側と反対側に形成されている表面電極と、この表面電極から電力用半導体装置の外部への配線のための配線板の接合についての発明である。
電力用半導体素子であるＩＧＢＴ３１の表面電極３１２、および電力用半導体素子であるダイオード３２の表面電極３２２に対向配置された配線板６２が、後述のように超音波接合により表面電極３１２、３２２に接合されている。以降この配線板６２を表面電極配線板６２と称する。表面電極配線板６２（例えば幅12mm×厚さ0.5mm）は導電層６２ａとしてＣｕ（例えば0.3mm厚）と緩衝層６２ｂとしてＡｌ（例えば0.2mm厚）とを接合して積層したクラッド材製である。また、表面電極配線板６２は外部電極６２２と、電力用半導体素子３１、３２上に延在する端子６２１とからなる。電力用半導体素子の裏面電極から外部へは、基板電極２１を介してＣｕ製の裏面電極配線板６３（例えば幅5mm×厚さ0.7mm）が接続されている。裏面電極配線板６３は、外部電極６３２と基板電極２１に接続される端子６３１からなる。表面電極配線板６２の外部電極６２２および裏面電極配線板６３の外部電極６３２は、ケース５（例えばＰＰＳ製：Poly Phenylene Sulfide Resin樹脂製）にインサートモールド形成されており、外部電極部はケース上でナット６０とともにネジ止め端子となっている。表面電極配線板６２には、電力用半導体素子と接続する部分に、例えば導電層６２ａ側からプレス加工により形成された突起６２３（例えば直径1mm、高さ0.1mmの球面状）が形成されている。図２および図３では、突起６２３が、ＩＧＢＴ３１の表面電極との接続部とダイオード３２の表面電極との接続部にそれぞれ５点形成されている。ＩＧＢＴ３１のゲート電極３１１（1mm×2mm）などは、信号端子６１のワイヤボンド端子６１１に対してボンディングワイヤ４１（Ａｌ製φ0.2mm）によって接続され
て信号回路を形成しており、外部端子６１２はケース上面に露出している。図１に示すように、ケースの内部はダイレクトポッティング封止樹脂７によって充填され、加熱硬化されて絶縁封止されている。
て信号回路を形成しており、外部端子６１２はケース上面に露出している。図１に示すように、ケースの内部はダイレクトポッティング封止樹脂７によって充填され、加熱硬化されて絶縁封止されている。
図４に実施の形態１のパワーモジュールの製造プロセスを示す。まず図４（ａ）に示すように、セラミック基板の基板電極２１上にＩＧＢＴ３１とダイオード３２をはんだ４３を用いてダイボンドを行う。次に図４（ｂ）に示すように、表面電極配線板６２、裏面電極配線板６３および信号端子６１をインサートモールドしたケースを、接着剤８を用いてセラミック基板に固定する。その後、超音波接合ツール９１を用いて接合することにより、ＩＧＢＴ３１およびダイオード３２の表面電極と、表面電極配線板６２の突起６２３および突起６２３の周辺部が超音波接合される。次に図４（ｃ）に示すように、信号端子６１をボンディングワイヤ４１を用いて接続し、ダイレクトポッティング封止樹脂７をノズル９２を用いて注入し、加熱硬化させてパワーモジュールを完成させる。
図５に、表面電極配線板６２に形成した突起の部分の拡大図を示す。図５（ａ）は表面電極配線板６２を上面から、図５（ｂ）は裏面から見た斜視図で、図５（ｃ）は断面図である。突起はプレス加工によって、上面の導電層６２ａ側から球面状の突起を有する金型で凹部６２３ｔを形成し、下面のＡｌ側６２ｂに凸部６２３ｂを形成するものであり、断面を見るとＡｌの層の厚さ0.2mmの半分の高さ0.1mmの突起が形成されている。このため、超音波接合時に突起部分が全てつぶれながら広がったとしても、導電層６２ａが表面に露出することはない。突起形状が球面である場合には、電力用半導体素子のダイボンド部の厚さにばらつきが出て傾いたとしても、接触状態を一定にすることができ、突起を電力用半導体素子の表面電極との接合領域の周辺部に少なくとも複数分散配置することで、傾き発生時に表面電極配線板６２の鋭利な端部が最初に接触して電力用半導体素子の表面電極３１２や３２２にダメージを与えることを防止できる。また、超音波接合時に突起が自由に変形するため、Ａｌの塑性流動に伴う表面酸化膜を排斥と新生面の露出を促進する効果が得られる。このためには、超音波接合する前の表面電極配線板６２の突起の高さは、電力用半導体素子の表面電極に形成されている表面酸化膜の厚さの寸法よりも高い寸法であることが望ましい。また、図５（ｃ）の断面図より、金型を用いて突起６２３ｂを形成する際に導電層６２ａの一部が緩衝層６２ｂに喰い込んでおり、Ａｌの層の厚さ0.2mmの半分の高さ0.1mmまで導電層６２ａであるＣｕの層が達している。このため、一部喰い込んでいる導電層６２ａがアンカーの役割を果たし、導電層６２ａであるＣｕ層と緩衝層６２ｂであるＡｌの層の圧接部における、半導体モジュールの製造工程での熱履歴や実使用時でのスイッチング動作によって生じる熱履歴が原因の剥がれを抑制することが可能となる。
図６は、本発明の実施の形態１による表面電極配線板６２の別の例を示す図である。図６（ａ）は表面電極配線板６２を接合面側から見た斜視図、図６（ｂ）は側面断面図である。これらの図に示すように、突起の形状が円錐形状となっている。このように、突起の形状を円錐にすることで、超音波接合時のつぶれ面積の縮小によるさらなる接合部分の面圧の向上と、それに伴うトータル荷重の低減が実現できる。
図７は、本発明の実施の形態１による表面電極配線板６２のさらに別の例を示す図である。図７（ａ）は表面電極配線板６２を接合面側から見た斜視図、図７（ｂ）は側面断面図である。図７（ａ）および図７（ｂ）に示すように、半抜き加工によって円柱状の突起を形成することも可能で、頂点が平坦な突起にすることで過剰な面圧が電力用半導体素子にかかることを防止することが可能となる。上記、円錐や円柱状の突起に関しても、導電層６２ａの一部が緩衝層６２ｂに食い込んでおり、Ａｌの層の厚さ0.2mmの半分の高さ0.1mmまでＣｕの層が達している。これら、一部喰い込んでいる導電層６２ａも同様にアンカーの役割を果たし、導電層６２ａであるＣｕ層と緩衝層６２ｂであるＡｌの層の圧接部における、半導体モジュールの製造工程での熱履歴や実使用時でのスイッチング動作によって生じる熱履歴が原因の剥がれを抑制することが可能となる。
ここでは、表面電極配線板６２として、Ｃｕ（0.3mm厚）の導電層６２ａとＡｌ（0.2mm厚）の緩衝層６２ｂからなるクラッド材製金属板を用いたが、厚さに制約はなく、Ｃｕのように相対的に電流容量が大きい金属を導電層６２ａ、Ａｌのように電力用半導体素子の表面電極よりも相対的に柔軟で延性に富んだ金属（Ｓｎ、Ｚｎなど）を緩衝層６２ｂとすれば、他の組み合わせでも同様の効果が得られる。このように、導電層６２ａの材料は導電金属であれば良く、緩衝層６２ｂの材料は、電力用半導体素子の表面電極の材料の硬度と同じ硬度または表面電極の材料の硬度よりも小さい硬度の材料であればよい。クラッド材の作製方法としては冷間鍛造や圧延が一般的であるが、界面をろう付け、溶接、圧接によって接続してもよい。
ここでは、突起を形成する際に導電層６２ａの一部が緩衝層６２ｂに喰い込み、Ａｌの層の厚さ0.2mmの半分の高さ0.1mmまでＣｕの層が達しているが、導電層６２ａであるＣｕの層が積層したクラッド材である表面電極配線板６２の表面に達することがなければ喰い込み量に制約ない。
また、突起をサイコロの５の目のように５点配置したものを例示しているが、突起の配置は、四隅だけの４点配置や３×３の９点配置などであっても良い。すなわち、複数の突起が電力用半導体素子の表面電極との接続領域に分散配置、好ましくは表面電極との接続領域の少なくとも周辺近傍に分散配置されている突起があれば、突起の点数に制約はない。
なお、セラミック基板としてアルミナセラミック基板を用いたが、チッ化アルミやチッ化ケイ素などのセラミック基板、あるいはＡｌやＣｕをベースとし、有機絶縁膜を積層した金属基板でも同様の効果が得られる。また、セラミック基板の基板電極としてＣｕを用いたが、基板電極はＡｌであってもよい。
外部電極として用いたネジ端子は一例であり、ナットを排して溶接端子としても同様の効果が得られる。電力用半導体素子の裏面電極とセラミック基板のダイボンドは、はんだ以外であっても、Ａｇフィラーをエポキシ樹脂に分散させた導電性接着剤や、Ａｇナノ粒子を用いた低温焼成接合材料を用いても同様の効果が得られる。ケースの材料は、ＰＰＳ以外に、ＬＣＰ（液晶ポリマー：liquid-crystal polymer）を用いることでさらなる耐熱性の向上が期待できる。封止樹脂として、ダイレクトポッティング封止樹脂を用いたものを例示して説明したが、シリコーンゲルを用いた封止によっても同様の効果が得られる。ボンディングワイヤ４１はφ0.2mmのＡｌワイヤに限らず、線径に制約はなく、ＣｕやＡｕなど他の素材のワイヤや、合金ワイヤであっても同様の効果が得られる。
次に、表面電極配線板に形成した突起の効果について行った実験結果を示す。電力用半導体素子をセラミック基板上にダイボンドし、チップ傾き（焦点深度計で測定した電力用半導体素子表面の四隅におけるＺ軸高さの差）が８０μｍであるサンプルに対し、表面電極配線板を超音波接合した。図８は本発明の実施例として、表面電極配線板に突起を設けた接合の結果を示す図であり、図９は、比較例として突起を設けていない表面電極配線板による接合の結果を示す図である。突起のない表面電極配線板を用いて超音波接合した場合には、図９（ａ）の外観の写真に示すように、電極板表面の圧痕（Indentation area）は左上に偏っており、接合部を剥がして観察すると、図９（ｂ）の観察像の写真に示すように、未接合部（Not bonding area）が右下に広がっていることが分かった。一方、本発明の実施例による、突起を５点形成した表面電極配線板を用いて、チップ傾きが同等のサンプルを用いて同様の接合実験を行うと、図８（ａ）の外観の写真に示すように、圧痕（Indentation area）は接合部のほぼ全面に広がり、超音波探傷装置（ＳＡＴ：Scanning Acoustic Tomograph)を用いた観察結果である図８（ｂ）のＳＡＴ観察像の写真のBonding areaで示すように、接合部全面が接合していることが分かった。
電力用半導体素子の傾きが異なるサンプルを用い、本発明の実施例である突起がある表面電極配線板による接合と、比較例である突起がない表面電極配線板による接合との接合実験を行って接合面積を測定した結果を図１０に示す。突起のない表面電極配線板では電力用半導体素子の傾きが５０μmより大きくなると接合面積が急激に小さくなり、傾きが１５０μmを超えると特性不良となることが分かった。これは、傾きが過大となると表面電極配線板の鋭利な端部が電力用半導体素子の表面電極に引っ掻き傷を形成し、表面電極直下にある酸化膜層に何らかのダメージを与えたと考えられる。一方、突起を形成した表面電極配線板では、最初に突起部分が接触するため、荷重は１／３程度に低下させて接合実験を行った。その結果、傾きが１５０μmを超えても７０％以上の接合面積を確保して
おり、特性不良は２００μmとなっても発生しなかった。これは、表面電極配線板に形成した突起があることで、傾きが生じても接触状態に変化が少なく、突起がつぶれきるまで塑性変形が生じやすいことで接合面積の維持が可能であったためと考えられる。
おり、特性不良は２００μmとなっても発生しなかった。これは、表面電極配線板に形成した突起があることで、傾きが生じても接触状態に変化が少なく、突起がつぶれきるまで塑性変形が生じやすいことで接合面積の維持が可能であったためと考えられる。
実施の形態２．
図１１は本発明の実施の形態２による電力用半導体装置の概略構成を示す側面断面図である。電力用半導体素子であるＩＧＢＴ３１（Insulated Gate Bipolar Transistor、15mm×15mm×厚さ0.25mm）およびダイオード３２（13mm×15mm×厚さ0.25mm）には、表面電極３１２および３２２（Ａｌシリコン合金製）が形成されており、ヒートスプレッダ２４（Ｃｕ製40mm×25mm×厚さ2mm）上に、はんだ４３（Ｓｎ−Ａｇ−Ｃｕ、融点２１９℃）を用いてダイボンドされている。電力用半導体素子３１であるＩＧＢＴの表面電極３１２、および電力用半導体素子３２であるダイオード３２の表面電極３２２に対向配置された表面電極配線板６２が、超音波接合により表面電極３１２、３２２に接合されている。ＩＧＢＴ３１のゲート電極などが、信号端子６１のワイヤボンド端子６１１に対して、例えばＡｌ製のボンディングワイヤ４１によって接続されて信号回路を形成しており、外部端子６１４は外部に露出している。全体はトランスファモールド樹脂７１によって絶縁封止されている。
図１１は本発明の実施の形態２による電力用半導体装置の概略構成を示す側面断面図である。電力用半導体素子であるＩＧＢＴ３１（Insulated Gate Bipolar Transistor、15mm×15mm×厚さ0.25mm）およびダイオード３２（13mm×15mm×厚さ0.25mm）には、表面電極３１２および３２２（Ａｌシリコン合金製）が形成されており、ヒートスプレッダ２４（Ｃｕ製40mm×25mm×厚さ2mm）上に、はんだ４３（Ｓｎ−Ａｇ−Ｃｕ、融点２１９℃）を用いてダイボンドされている。電力用半導体素子３１であるＩＧＢＴの表面電極３１２、および電力用半導体素子３２であるダイオード３２の表面電極３２２に対向配置された表面電極配線板６２が、超音波接合により表面電極３１２、３２２に接合されている。ＩＧＢＴ３１のゲート電極などが、信号端子６１のワイヤボンド端子６１１に対して、例えばＡｌ製のボンディングワイヤ４１によって接続されて信号回路を形成しており、外部端子６１４は外部に露出している。全体はトランスファモールド樹脂７１によって絶縁封止されている。
表面電極配線板６２（例えば幅12mm×厚さ0.7mm）は導電層６２ａとしてＣｕ（例えば0.3mm厚）と緩衝層６２ｂとしてＡｌ（例えば0.2mm厚）とを接合して積層したクラッド材製である。表面電極配線板６２は外部電極６２４と、電力用半導体素子３１、３２上に延在する端子６２１とからなる。導電層６２ａの材料はＣｕに限らず、導電金属であれば良く、緩衝層６２ｂの材料は、表面電極配線板６２の接合相手である電力用半導体素子の表面電極の材料の硬度と同じ硬度または表面電極の材料の硬度よりも小さい硬度の材料であればよい。クラッド材の作製方法としては冷間鍛造や圧延が一般的であるが、界面をろう付け、溶接、圧接によって接続してもよい。表面電極配線板６２には、実施の形態１で説明したのと同様、電力用半導体素子と接続する部分に例えば導電層６２ａ側からプレス加工により形成された突起６２３（例えば直径1mm、高さ0.1mmの球面状）が形成されている。突起は、図５〜図７で説明したのと同様、種々の形状のものを用いることができる。このとき、突起の部分で導電層６２ａが緩衝層６２ｂに喰い込んでおり、かつ電力用半導体素子の表面電極の面側に導電層６２ａが露出していないことが望ましい。
また、突起を実施の形態１で説明したのと同様サイコロの５の目のように５点配置し手も良く、また、四隅だけの４点配置や３×３の９点配置などであっても良い。すなわち、複数の突起が電力用半導体素子の表面電極との接続領域に分散配置、好ましくは表面電極との接続領域の少なくとも周辺近傍に分散配置されている突起があれば、突起の点数に制約はない。
突起６２３は、実施の形態１における図５で説明したように、例えばプレス加工によって、上面の導電層６２ａ側から球面状の突起を有する金型で凹部を形成し、下面の緩衝層６２ｂ側に凸部を形成するものであり、断面を見ると緩衝層６２ｂの厚さ0.2mmの半分の高さ0.1mmの突起が形成されている。このため、超音波接合時に突起部分が全てつぶれながら広がったとしても、導電層６２ａが表面に露出することはない。突起形状が球面である場合には、電力用半導体素子のダイボンド部の厚さにばらつきが出て傾いたとしても、接触状態を一定にすることができ、突起を電力用半導体素子の表面電極との接合領域の周辺近傍に複数分散配置することで、傾き発生時に表面電極配線板６２の鋭利な端部が最初に接触して電力用半導体素子の表面電極３１２や３２２にダメージを与えることを防止できる。また、超音波接合時に突起が自由に変形するため、Ａｌの塑性流動に伴う表面酸化膜を排斥と新生面の露出を促進する効果が得られる。また、金型を用いて突起６２３を形成する際に導電層６２ａの一部が緩衝層６２ｂに喰い込んでおり、Ａｌの層の厚さ0.2mmの半分の高さ0.1mmまで導電層６２ａであるＣｕの層が達している。このため、一部喰い込んでいる導電層６２ａがアンカーの役割を果たし、導電層６２ａであるＣｕ層と緩衝層６２ｂであるＡｌの層の圧接部における、半導体モジュールの製造工程での熱履歴や実使用時でのスイッチング動作によって生じる熱履歴が原因の剥がれを抑制することが可能となる。
以上のように、全体がトランスファモールド樹脂７１によって絶縁封止されている電力用半導体装置に対しても、本発明を適用することができる。
なお、本発明は、電力用半導体素子として、例えば高温動作も可能なワイドバンドギャップ半導体材料である炭化珪素（ＳｉＣ）等を用いた電力用半導体素子を実装する電力用半導体装置に適用すると、高い電流密度の回路を形成することができるため特に効果がある。ワイドバンドギャップ半導体材料としては、他に、窒化ガリウム系材料、ダイアモンドなどがある。
３１ ＩＧＢＴ（電力用半導体素子）、３２ ダイオード（電力用半導体素子）、３１２、３２２ 表面電極、６２ 表面電極配線板、６２ａ 導電層、６２ｂ 緩衝層、６２３ 突起
Claims (6)
- 電力用半導体素子と、この電力用半導体素子の表面電極に対向して配置され、超音波接合により前記電力用半導体素子の表面電極と接合された表面電極配線板を備えた電力用半導体装置において、
前記表面電極配線板は、前記表面電極の材料の硬度と同じ硬度または前記表面電極の材料の硬度より小さい硬度の金属からなる緩衝層と、導電金属からなる導電層とのクラッド材であり、前記緩衝層側が前記表面電極と接合されており、前記表面電極との接合領域に、前記導電層の側が凹となり前記緩衝層の側が凸となる突起が前記接合領域の少なくとも周辺部に複数分散配置され、前記突起の部分で前記導電層が前記緩衝層に喰い込んでおり、かつ前記表面電極の側に前記導電層が露出していないことを特徴とする電力用半導体装置。 - 前記クラッド材は、冷間鍛造または圧延により形成、もしくは前記緩衝層と前記導電層の界面をろう付け、溶接、または圧接によって形成、されている部材であることを特徴とする請求項１に記載の電力用半導体装置。
- 前記突起の先端が球面であることを特徴とする請求項１または２に記載の電力用半導体装置。
- 前記突起の外形形状は、円錐または円柱であることを特徴とする請求項１または２に記載の電力用半導体装置。
- 前記電力用半導体素子はワイドバンドギャップ半導体により形成されていることを特徴とする請求項１から４のいずれか１項に記載の電力用半導体装置。
- 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料またはダイアモンドの半導体であることを特徴とする請求項５に記載の電力用半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015012022A JP6448388B2 (ja) | 2015-01-26 | 2015-01-26 | 電力用半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015012022A JP6448388B2 (ja) | 2015-01-26 | 2015-01-26 | 電力用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016139635A JP2016139635A (ja) | 2016-08-04 |
| JP6448388B2 true JP6448388B2 (ja) | 2019-01-09 |
Family
ID=56559347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015012022A Active JP6448388B2 (ja) | 2015-01-26 | 2015-01-26 | 電力用半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6448388B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6760127B2 (ja) * | 2017-02-24 | 2020-09-23 | 三菱電機株式会社 | 半導体装置、半導体装置の製造方法 |
| JP6945418B2 (ja) * | 2017-10-24 | 2021-10-06 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP7322054B2 (ja) * | 2018-10-09 | 2023-08-07 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP7387232B2 (ja) * | 2020-03-04 | 2023-11-28 | 三菱電機株式会社 | 半導体装置、電力変換装置、および半導体装置の製造方法 |
| DE112022002788T5 (de) * | 2021-05-26 | 2024-04-11 | Mitsubishi Electric Corporation | Leistungshalbleiter-Vorrichtung und Stromrichter-Vorrichtung |
| WO2023203688A1 (ja) * | 2022-04-20 | 2023-10-26 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4524570B2 (ja) * | 2004-03-10 | 2010-08-18 | 富士電機システムズ株式会社 | 半導体装置 |
| JP2009038139A (ja) * | 2007-07-31 | 2009-02-19 | Panasonic Corp | 半導体装置およびその製造方法 |
| JP5134582B2 (ja) * | 2009-02-13 | 2013-01-30 | 日立オートモティブシステムズ株式会社 | 接続構造およびパワーモジュール |
| JP5540857B2 (ja) * | 2010-04-16 | 2014-07-02 | 日立金属株式会社 | リード部品及びそれを用いた半導体パッケージ並びにリード部品の製造方法 |
-
2015
- 2015-01-26 JP JP2015012022A patent/JP6448388B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016139635A (ja) | 2016-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6448388B2 (ja) | 電力用半導体装置 | |
| CN107615464B (zh) | 电力用半导体装置的制造方法以及电力用半导体装置 | |
| JP6033011B2 (ja) | 電力用半導体装置および電力用半導体装置の製造方法 | |
| JP6755386B2 (ja) | 電力用半導体モジュールおよび電力用半導体モジュールの製造方法 | |
| JP2015128194A (ja) | 半導体装置 | |
| JP2019186326A (ja) | 半導体装置およびその製造方法 | |
| JP6366723B2 (ja) | 半導体装置およびその製造方法 | |
| JP5218009B2 (ja) | 半導体装置 | |
| JP5916651B2 (ja) | 電力用半導体装置の製造方法 | |
| US20210280534A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP6091443B2 (ja) | 半導体モジュール | |
| JP5553766B2 (ja) | 半導体装置とその製造方法 | |
| JP2010251374A (ja) | 半導体装置およびその製造方法 | |
| JP2012138470A (ja) | 半導体素子、半導体装置および半導体装置の製造方法 | |
| JP4586508B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006196765A (ja) | 半導体装置 | |
| JP6499642B2 (ja) | ワイヤボンディング構造の製造方法、ワイヤボンディング構造、電子装置 | |
| JP2022168128A (ja) | 半導体装置 | |
| JP2016086003A (ja) | パワー半導体装置の製造方法 | |
| JP2004111745A (ja) | 半導体装置 | |
| JP5884625B2 (ja) | 半導体デバイス | |
| US10629556B2 (en) | Composite bump, method for forming composite bump, and substrate | |
| US20180211930A1 (en) | Semiconductor device and method for manufacturing the same | |
| TWI604543B (zh) | 引線接合方法 | |
| JP7322467B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180123 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180522 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181204 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6448388 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |