JP5540857B2 - リード部品及びそれを用いた半導体パッケージ並びにリード部品の製造方法 - Google Patents

リード部品及びそれを用いた半導体パッケージ並びにリード部品の製造方法 Download PDF

Info

Publication number
JP5540857B2
JP5540857B2 JP2010095301A JP2010095301A JP5540857B2 JP 5540857 B2 JP5540857 B2 JP 5540857B2 JP 2010095301 A JP2010095301 A JP 2010095301A JP 2010095301 A JP2010095301 A JP 2010095301A JP 5540857 B2 JP5540857 B2 JP 5540857B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
solder
lead component
connection portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010095301A
Other languages
English (en)
Other versions
JP2011228405A (ja
Inventor
昌平 秦
祐一 小田
一真 黒木
洋光 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2010095301A priority Critical patent/JP5540857B2/ja
Publication of JP2011228405A publication Critical patent/JP2011228405A/ja
Application granted granted Critical
Publication of JP5540857B2 publication Critical patent/JP5540857B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/3716—Iron [Fe] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4007—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体パッケージ内部に用いられるはんだ材及びリード部品に係り、特に、パワー半導体チップのダイボンディングに用いられるリード部品及びそれを用いた半導体パッケージ並びにリード部品の製造方法に関するものである。
半導体パッケージでは、リードフレーム上に半導体チップをダイボンディングし、ワイヤーボンディングにより、リードフレームの端子と半導体チップの電極を電気的に接続し、その後、モールド樹脂を用いてトランスファーモールドするものが一般的である。
ダイボンディングには、古くは金−シリコン接合などが用いられてきたが、金が高コストであることから、近年は鉛を９割近く含有し、融点が約３００℃の高鉛はんだが多く用いられてきている。特に半導体チップからの放熱性を良くしたい製品で、高鉛はんだが用いられている。一方、発熱の心配の小さい製品では、ダイボンディング用の有機物フィルムなどが用いられることもある。
しかしながら、環境意識の高まりとともに、各国で環境影響物質の規制が進められており、はんだ中の鉛使用も一部では規制対象となっている。この規制に対応するため、樹脂モールドした半導体パッケージを、プリント基板などに実装するために使用していた、融点１８３℃のいわゆる鉛−錫共晶はんだは、錫−銀−銅はんだなどに置き換えられてきた。
これに対し、半導体パッケージ内部の半導体チップとリードフレームのダイボンディングに用いられる高鉛はんだは、置き換え可能な接合材料が見当たらないため、これまでのところ環境規制からは除外されてきた。しかし、はんだ材料の鉛フリー化は時代の趨勢であり、発熱量の大きなパワー半導体チップのダイボンディングにも適用できる、鉛フリーの高耐熱はんだ材料の開発が望まれている。
このような状況に対応するため、例えば、特許文献１には、Ｚｎ−Ａｌ−Ｍｇ−Ｇａ組成の高温はんだの技術が開示されている。この特許文献１では、Ｇａを加えることで、高鉛はんだに近い融点を実現する技術が開示されている。さらに、特許文献１には、ペースト状のはんだを用いる技術についても開示されているが、ペースト状のはんだでは一般的には接続後の洗浄が必要なことが多く、通常、洗浄を行わずに済むようにフラックスレスで接続を行っているパワー半導体チップの実装には、汎用的には適用できない可能性がある。また、特許文献２には、最適なＺｎ−Ａｌ組成のはんだが開示されている。
特許文献３には、Ｚｎ／Ａｌ／Ｚｎの三層にクラッドしたはんだ構造が開示されている。一般的に強固な酸化膜を形成するＡｌをＺｎでクラッドすることで、Ａｌ酸化膜の形成を回避して、濡れ性向上を図るものである。このはんだ構造では、Ａｌの酸化が回避されるため、はんだの濡れ性は向上すると考えられるが、Ｚｎそのものも酸化しやすい金属であるため、適切な接続構造、条件や接続装置を選択する必要があると考えられる。
また、特許文献４には、Ｚｎ−Ａｌ系はんだの表面に、Ａｕ又はＡｇ層を形成する技術が開示されている。この技術は、Ｚｎ−Ａｌ系はんだの表面の酸化を抑止するものであるが、一般的に、Ｚｎ−Ａｌ系はんだは酸化しやすく、単純にＡｕめっきやＡｇめっきを施そうとしても、すでに一部酸化したＺｎやＡｌの上にめっきされて、接続時に酸化物を巻き込む虞がある。また、はんだ材としての箔などにめっきを施す場合、長いはんだ泊をめっき処理する必要があり、高コストになる。めっきではなく、スパッタなどの方法を用いる場合にも同様である。
上記に高鉛はんだの代替材料としての従来技術を記載したが、これらのものは、はんだ材をリードフレーム上に個別に供給し、その上に半導体チップを載せてリフローすることを想定したものである。
特開平１１−１７２３５２号公報 特開平１１−２８８９５５号公報 特開２００８−１２６２７２号公報 特開２００２−２６１１０４号公報
パワー半導体チップとリードフレームとの接続では、はんだ材をリードフレーム上に供給してパワー半導体チップを載せリフローすることで接続を得るが、はんだ材を所定の位置にセットするのに手間がかかる場合がある。また、せっかくセットしたはんだ材がリフロー中にずれる場合もある。特に、コレクタ側のリードフレーム上に、はんだ材、パワー半導体チップを順次載せ、次にパワー半導体チップ上面にあるエミッタ電極上に、はんだ材、エミッタ側のリードフレームを順次載せ、荷重をかけてリフローする工程では、各部材の位置合わせが非常に煩雑であり、高コストの原因となる。
また、はんだ材自身の接続も課題となる。Ｚｎ−Ａｌ系はんだにおける課題は、フラックスレスで行われるパワー半導体チップのダイボンディングに適用できるように、はんだ泊表面の酸化を抑止したり、接続性を確保できる接続構造とすることである。
特許文献１は、上述したようにペースト状のはんだに関するものであり、完全に無洗浄で行う接続には汎用的には適用できない可能性がある。
また、特許文献２は、はんだ表面の酸化抑止は困難と予想される。特許文献３では、Ａｌの酸化は回避できるが、Ｚｎの酸化が問題となる可能性がある。これら２つの従来技術では、はんだ材の酸化による濡れの劣化を考慮した対策が必要と思われる。
また、特許文献４は、はんだ材の酸化抑止はできる可能性はあるが、高コストになる可能性がある。
本発明は、上記状況を鑑みてなされたものであり、半導体チップの実装を行うアセンブリ側でのはんだ材位置合わせなどの手間を省き、またパワー半導体チップの接続で鉛フリー化を実現することができるリード部品及びそれを用いた半導体パッケージ並びにリード部品の製造方法の提供を目的とする。
本発明は上記目的を達成するために創案されたものであり、請求項１の発明は、半導体チップと接続される接続部を有するリード部品であって、前記接続部を含む領域には、表面にはんだ材料として、Ｚｎ−Ａｌ系接合材料、あるいはＺｎ接合材料とＡｌ接合材料が積層されて圧延により被覆され、前記はんだ材料は、前記接続部を含む領域に埋め込まれた状態で露出しており、前記接続部の反対側の面が平坦であり、前記はんだ材料は、その表面に凸部が形成される、またはその表面に耐酸化性金属層が形成され、前記はんだ材料と共に圧延されることを特徴とするリード部品である。
請求項２の発明は、前記耐酸化性金属層が、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｐｄ、Ｐｔのいずれか、又はこれらを複合した金属薄膜である請求項１に記載のリード部品である。
請求項３の発明は、半導体チップと、該半導体チップと接続されるリード部品とを備えた半導体パッケージであって、前記半導体チップは、表面にエミッタ電極とゲート電極を有し、裏面にコレクタ電極を有するパワー半導体チップであり、少なくとも前記エミッタ電極、前記ゲート電極、前記コレクタ電極のいずれかに請求項１又は２に記載のリード部品が接続されている半導体パッケージである。
請求項４の発明は、リードフレームとはんだとを備え、半導体チップと接続されるリード部品の製造方法であって、前記半導体チップとの接続部を有し、前記接続部の反対側の面が平坦であるリードフレーム素材と、Ｚｎ−Ａｌ系接合材料、あるいはＺｎ接合材料とＡｌ接合材料を有するはんだ素材とを積層して圧延することにより、前記はんだ素材が前記リードフレーム素材の前記接続部を含む領域に埋め込まれた状態で前記リードフレーム表面に前記はんだ素材を露出させ、前記はんだ素材表面にプレス加工により凸形状を形成したリード部品を製造することを特徴とするリード部品の製造方法である。
本発明によれば、半導体チップの実装を行うアセンブリ側でのはんだ材位置合わせなどの手間を省き、またパワー半導体チップの接続で鉛フリー化を実現することができる。
本発明の一実施の形態に係るエミッタ側のリード部品を示す断面図である。 本発明の変形例に係るエミッタ側のリード部品を示す断面図である。 本発明の変形例に係るエミッタ側のリード部品を示す断面図である。 本発明の変形例に係るエミッタ側のリード部品を示す断面図である。 本発明の変形例に係るエミッタ側のリード部品を示す断面図である。 本発明の変形例に係るエミッタ側のリード部品を示す断面図である。 本発明のリード部品を用いた半導体チップの実装を説明する図である。 本発明のリード部品を用いた半導体チップの実装を説明する図である。 本発明のリード部品を用いた半導体チップの実装を説明する図である。 パワー半導体チップを半導体パッケージ内に納める概念を示す上面図である。 本発明の一実施の形態に係るコレクタ側のリード部品を示す上面図である。 図１１のリード部品の製造過程の一部を示す図である。 本発明の一実施の形態に係るエミッタ側のリード部品を示す図であり、（ａ）は上面図、（ｂ）は下面図である。 図１１のリード部品上にパワー半導体チップと図１３のリード部品を順次接続した状態を示す上面図である。 図１４の部品をパワー半導体チップ一つ分の部品に分割した状態を示す図である。
以下、本発明の好適な実施の形態を添付図面にしたがって説明する。
図１は、本実施の形態に係るリード部品を示す断面図である。
図１に示すように、本実施の形態に係るリード部品１は、半導体チップ（本実施の形態においてはパワー半導体チップ）と接続される接続部を有するものであり、接続部を含む領域には、はんだ材料２が圧延により被覆されて構成される。より具体的には、Ｃｕ又はＣｕ合金からなるリードフレーム３表面に、Ａｌ接合材料からなるＡｌ層４、Ｚｎ接合材料からなるＺｎ層５が順次形成されて構成される。
このリード部品１は、パワー半導体チップのエミッタ電極とエミッタ電極リードとを接続するためのクリップ状の部品である。図示右側のＡ側がパワー半導体チップのエミッタ電極に接続され、図示左側のＢ側がエミッタ電極リードに接続される。
Ａｌ層４とＺｎ層５は、３８２℃以上に加熱することで、Ｚｎ−Ａｌ共晶溶解を起こすため、エミッタ電極やエミッタ電極リードに接続することができる。
なお、本実施の形態においては、はんだ材料２としてＺｎ−Ａｌ系のはんだ材を用いるが、例えば、Ｂｉ系はんだ材、Ｓｎ系はんだ材、Ａｕ系はんだ材など、環境負荷低減の観点からＰｂ以外のはんだ材を用いることができる。
また、本実施の形態においては、リードフレーム３の材料として良好な電気伝導体、熱伝導体であるＣｕ又はＣｕ合金を用いるが、これら材料に限定されるものではない。例えば、低熱膨張なインバー合金、４２アロイ、インコネル合金、コバール合金、ステンレス、Ｎｉ基合金など、用途に合わせて選択することができる。
このリード部品１を製造するには、先ず、Ｃｕ、Ａｌ、Ｚｎの圧延率を考慮して、所定の板厚の素材を準備し、これらの素材を重ね合わせて圧延（例えば、クラッド圧延）を行う。圧延によって各金属は引き伸ばされ、新生な界面が形成されて良好な接合を得ることができる。次いで、接続部となるＡ側及びＢ側の部分をマスクして、エッチングによりそれ以外の領域のＺｎとＡｌを除去する。その後、切断、プレス加工により図１のような形に成形する。
このように、本実施の形態では接続部以外のＺｎとＡｌのエッチングが必要であるが、この工程を取り除くこともできる。すなわち、幅の広いＣｕ素材に、幅の狭いＡｌ素材とＺｎ素材を重ねて圧延を行うと、Ｃｕ箔にストライプ状にＡｌとＺｎが埋め込まれた状態を作ることができる。これを切断し、プレス加工すれば、図２に示すような形状のリード部品６を作製することができる。このリード部品６でもＡ側がパワー半導体チップのエミッタ電極に接続され、Ｂ側がエミッタ電極リードに接続される。このようなリード部品６でもＡｌ層４とＺｎ層５の膜厚を適切に設計して、接続時に十分な液量を確保することで接続することは可能である。
また、図３のリード部品７のように、接続部を、はんだ材料２側が出っ張るように凸型に成形し、凸部８を形成するようにしてもよい。このような形状にすることで、はんだ材料２を溶融させてパワー半導体チップへ押し付けて接続する際に、はんだ材料２がパワー半導体チップの電極（チップ電極）や別のリード部品に押し付けられて、濡れが得やすくなる。
凸部８の高さは、図３のように、Ｚｎ層５とＡｌ層４が圧延により埋め込まれた深さよりも高くしておくと、Ｚｎ層５とＡｌ層４が溶融した際に、リードフレーム３により十分に接続相手側に押し付けることができるので好適である。
なお、このような形状にするには、Ｃｕ、Ａｌ、Ｚｎを圧延してから所定のサイズに切断後、プレス成形する際に、金型を調整しておくだけで可能であり、追加の工程は発生しない。
また、図４のリード部品９のように、凸部８を角錐状に形成するようにしてもよい。この場合も金型の調整のみで作製できるため、追加工程は発生しない。
このような形状とする理由は、はんだ材料２を溶融させてチップ電極や別のリード部品と接続する際に、はんだ材料２表面に酸化膜があった場合の接続不良を低減するためである。接続時には、角錐の頂点Ｃ及び頂点Ｄが、チップ電極や別のリード部品と接触することで、局所的に酸化膜が破れて濡れ始める。徐々に濡れが周囲に拡がっていく過程で、はんだ材料２表面の酸化膜を外に排出しながら接続されるため、酸化膜の巻き込みのない接続が可能となる。
なお、凸部８の形状は角錐状に限定されず、円錐、台形、円弧状などの形状でも、酸化膜の巻き込みがない接続を得ることができる。
また、図５のリード部品１０のように、Ｚｎ層５表面に、耐酸化性金属層１１を形成するようにしてもよい。耐酸化性金属層１１の材料としては、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｐｄ、Ｐｔのいずれか、又はこれらを複合したものを用いることができる。このような耐酸化性金属層１１により、Ｚｎ層５表面の酸化が抑制され、良好な接続性を得ることができる。
また、図６のリード部品１２のように、プレス加工の際に、接続部の外周部をプレスして、凸部８を形成するようにしてもよい。このリード部品１２では、接続部と反対側の面は平坦になっている。このような形状は、これまでに述べた形態の全てに適用することができる。
このようにするメリットは、例えば、パワー半導体チップに接続した後に、樹脂モールドしたときに、パワー半導体チップの上下部に存在するモールド樹脂が比較的薄くなり、放熱性が確保しやすくなることである。以上述べたリード部品の形態については、放熱性、絶縁性を考慮して製品仕様に応じて選択すればよい。
以上、本発明のリード部品について述べたが、ＺｎとＡｌは別々ではなく、Ｚｎ−Ａｌ合金泊などのＺｎ−Ａｌ系接合材料をＣｕと圧延するようにしても構わない。
これまでに述べたリード部品１，６，７，９，１０，１２を用いたパワー半導体チップの実装を説明する。
先ず、図７に示すように、コレクタ電極リード１４上に、ダイボンド材１５を用いてパワー半導体チップ１３をダイボンドして、コレクタ電極リード１４とパワー半導体チップ１３のコレクタ電極１６とを接続する。次いで、リードフレーム３を主体とするリード部品１（又は６，７，９，１０，１２）を、エミッタ電極リード１７とパワー半導体チップ１３のエミッタ電極１８に接続する。このとき、Ｚｎ層５及びＡｌ層４が溶融してＺｎ−Ａｌ接合材１９になる。
なお、図７では、リード部品をリード部品７，９，１０の形状に描いているが、リード部品１，６，１２でも構わない。
その後、ゲート電極２０にワイヤーボンディング２１が接続される。このワイヤーボンディング２１は図示しないゲート電極リードに接続されている。これらは、この後、樹脂モールドされて半導体パッケージとなる。
なお、ダイボンド材１５は、ここでは特に限定はしないが、Ｚｎ−Ａｌ接合材１９による接合温度に耐えるものが望ましい。そのような理由から、Ｚｎ／Ａｌ／Ｚｎクラッド材などが好適である。
また、図８に示すように、コレクタ電極リード１４にも、リード部品７，９，１０のように、接続部を凸型に成形したリード部品２２を適用することができる。この場合には、接合部は、ＺｎとＡｌが溶融して形成されたＺｎ−Ａｌ接合材１９となる。
これまで述べたことと同様に、ゲート電極２０にも、本発明のリード部品の構造を適用することができる。ただし一般的にゲート電極２０には大電流を流す必要がないため、ワイヤーボンディング２１でも対応できるのが普通である。パワー半導体チップ１３の特性に応じて、適したリード部品の構成を適用すればよい。例えば、高い放熱性が要求される場合には、図９に示すように、リード部品１２を用いてパワー半導体チップ１３のエミッタ電極１８とエミッタ電極リード１７を接続するとよい。
図１０の概念図に示すように、リード部品１，６，７，９，１０，１２を用いた半導体パッケージ２３によれば、エミッタ電極１８側からもリード部品１，６，７，９，１０，１２を伝わって熱が逃げるため、パワー半導体チップ１３からの放熱を効率よく行うことができる。
この半導体パッケージのより具体的な製造方法をリード部品の製造から順に説明する。
先ず、図１１に示すように、パワー半導体チップ１３を搭載するためのリードフレーム２４表面にはんだ材料２５が被覆されたコレクタ側のリード部品２６を作製する。なお、図１１では、いわゆるＴＯ−２２０と呼ばれるリード部品２６をイメージして描いている。また、図１１では、パワー半導体チップ１３三つ分のリード部品２６を図示しているが、実際にはもっと横方向に長いものが用いられることが多い。
このリード部品２６は、図１２に示すように、リードフレーム素材２７にはんだ素材２８を重ねて圧延することにより作製する。その際には、圧延率を適切に選択することで、リードフレーム素材２７とはんだ素材２８の良好な密着を得つつ、狙いの厚さの帯材を得る。次いで、得られた帯材の表面をマスキングして、不要な部分をエッチングで除去すると、リード部品２６を形成することができる。形成精度に問題がなければ、帯材から、型を用いてリード部品２６を打ち抜いて形成してもよい。なお、図１２では、パワー半導体チップ１３を搭載する部分の幅を考慮して、リードフレーム素材２７よりも小さい幅で、はんだ素材２８を供給して圧延している。
他方、図１３（ａ），（ｂ）に示すように、パワー半導体チップ１３のエミッタ電極１８とリード部品２６のエミッタ電極リード１７とを接続するためのエミッタ側のリード部品２９を作製する。
このリード部品２９は、リードフレーム素材２７と同じ幅のはんだ素材２８を圧延して帯材を形成し、その後に、図１３（ａ），（ｂ）のような形に打ち抜き、エッチング、切断、などの方法で成形すると得られる。なお、パワー半導体チップ１３と接続するのは図１３（ｂ）に示す面である。
これらリード部品２６、リード部品２９の作製後、図１４に示すように、リード部品２６上にパワー半導体チップ１３と、リード部品２９を接続する。これらは順次接続する、あるいは治具とおもりを用いて一括で接続することができる。
リード部品２９は、パワー半導体チップ１３のエミッタ電極１８、及びリード部品６のエミッタ電極リード１７の両方に接続されている。
最後に、図１５に示すように、リード部品２６をパワー半導体チップ１３一つ分毎に分割した後、ワイヤーボンディング３０でゲート電極２０とゲート電極リード３１を接続する。このような状態にしてから、トランスファーモールドを行い、全体をパッケージ化する。以上の工程により、半導体パッケージが得られる。
以上、リードフレーム３上にＡｌとＺｎを圧延して作製するリード部品１，６，７，９，１０，１２及びそれを用いた半導体パッケージ並びにリード部品１，６，７，９，１０，１２の製造方法について述べたが、このようなリード部品１，６，７，９，１０，１２を用いることで、次のようなメリットが生まれる。
従来は、コレクタ電極側はＣｕなどのリードフレームにしっかりとダイボンドされ、エミッタ電極、ゲート電極はワイヤーボンディングで接続されるのが一般的であった。しかし、一枚のウェハから取れるパワー半導体チップの数を増やすほど、パワー半導体チップ一枚当たりのコストが低下するため、パワー半導体チップはできるだけ小さいことが望ましい。一方、パワー半導体チップを小さくすると発熱密度が増大し、放熱性が乏しい場合には、パワー半導体チップや接続部の寿命が短くなるという問題があった。したがって、パワー半導体チップからの放熱を向上させることで、パワー半導体チップを小さくし、コストを下げることができるようになる。
このような背景から、エミッタ電極にクリップ状のリード部品を接続し、エミッタ電極側からも積極的に放熱させることが望まれていると考えられる。従来、パワー半導体チップの接続に用いられてきた高鉛はんだを鉛フリー化すると同時に、エミッタ電極から放熱させる構造が、本発明により可能となる。
以上要するに、本発明によれば、従来、高鉛はんだが使用されてきた、例えばパワー半導体チップのダイボンディングなどに、鉛フリーはんだ材として、Ｚｎ−Ａｌ系はんだ材料を適用することができる。
また、パワー半導体チップ１３のエミッタ電極１８からも積極的な放熱が可能となり、チップサイズを小さくすることができる。その結果、ウェハからのチップの取れ数が増大して、パワー半導体チップ１３の低価格化に貢献することができる。
また、リード部品１，６，７，９，１０，１２では、はんだ材料２が圧延により被覆されているため、半導体チップの実装を行うアセンブリ側でのはんだ材位置合わせなどの手間を省くことができる。
本発明の実施例について述べる。リード部品１２の構造を用いて述べる。リードフレーム３には、Ｃｕ及び各種Ｃｕ合金が好適である。その理由は電気伝導及び熱伝導に優れるためである。ただし、パワー半導体チップと接続した後に熱応力の問題が出る場合には、インバー、４２アロイなどの低熱膨張合金も採用することができる。リードフレーム３には、Ｎｉ、Ｎｉ／Ａｇ、Ｎｉ／Ｐｄ／Ａｕ、Ｎｉ／Ａｕなどのめっきを施すことができる。めっきの厚さはクラッド圧延後に必要な厚さを確保できるように（概ね数μｍ程度残るように）考慮して設計する。 リードフレーム３の厚さは、クラッド圧延後に、凸部以外で０．０５ｍｍ〜２ｍｍ程度まで選択することができる。すなわち、Ｃｕ、Ａｌ、Ｚｎをクラッド圧延して、まずこれらのクラッド材を作製するが、その厚さが０．０５ｍｍから２ｍｍ程度となる。この厚さとする理由は、リードフレーム３を経由して熱をパワー半導体チップから逃がすためである。なお、クラッド圧延では、圧延率を概ね６０％から９０％などにすることで、クラッド圧延時に各金属の界面で良好な密着が得られる。したがって本実施例の場合でも、ＣｕとＡｌ、ＡｌとＺｎは良好に密着した状態となる。
この時のＡｌとＺｎの厚さは、それぞれクラッド圧延後で０．０１ｍｍから０．２ｍｍ程度とすることが好適である。Ｚｎ−Ａｌは、共晶組成がＺｎ−６ｍａｓｓ％Ａｌ（以降ｍａｓｓ％は省略）で共晶温度が３８２℃である。したがって３８２℃以上に加熱することで、ＺｎとＡｌの界面から溶解をはじめ、液体になる。共晶組成がＺｎ−６Ａｌであるため、ＺｎとＡｌが同じ厚さの場合には、Ａｌは完全には溶融せず、残ることになるが特に問題は無い。
リード部品１０，１２では、Ｚｎの表面に耐酸化性金属層１１が形成されている。耐酸化性金属層１１には、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄのいずれか、あるいはこれらの複合した金属層を用いる。これらは、酸化しにくい特性を有するので、ＺｎやＡｌの酸化を抑制する効果がある。一方、接続時には、溶融したＺｎ−Ａｌ接合材に溶解して、接合材の一部となる。酸化しにくいとはいえ、多少の酸化が進行する可能性もあるが、接続時にＺｎやＡｌが溶融すると、液体のＺｎやＡｌは、極めて強い酸化力を有するため、耐酸化性金属の酸化物から酸素を奪い、極めて容易に酸化物を破壊する。したがって、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄのいずれか、あるいはこれらの複合した金属層を用いることで、ＺｎやＡｌの酸化を抑制して、良好な濡れを得ることが可能である。
これら耐酸化性金属層１１の厚みは、概ね、Ｚｎの厚さの１／１０程度が望ましい。例えば、Ｚｎ上に１０μｍでＣｕ膜を形成しておき、板厚で五分の一から十分の一（圧延率で８０％から９０％）になるようにクラッド圧延をすると、Ｃｕ膜の厚さは、２μｍから１０μｍとなる。Ｚｎの厚さはその１０倍以上で、クラッド圧延後に２０μｍから１００μｍ以上となるようにしておくことが望ましい。そのようにすることで、Ｃｕ膜がＺｎ−Ａｌ接合材の液体中に溶解した際に、Ｃｕが入ってくることによる反応の影響を少なくして、良好な濡れ性を得ることができる。
以上、実施例に構成を述べたが、最適と思われる構成について、以下説明する。
リード部品１，６，７，９，１０，１２のリードフレーム３は、Ｃｕとする。クラッド圧延前のＣｕ材の厚さは、３ｍｍとする。Ａｌの厚さは１ｍｍとする。Ｚｎの厚さは０．５ｍｍとする。Ｚｎには厚さ１０μｍのＣｕめっきが施されている。これらを、Ｃｕ／Ａｌ／Ｚｎの順に重ねて、圧延率９０％でクラッド圧延を行う。ＡｌおよびＺｎは、後にパワー半導体チップとの接続部となる領域をカバーするように幅を決定する。例えば、Ｃｕ材の幅が２０ｍｍで、ＺｎとＡｌの幅が７ｍｍなどとする。クラッド圧延後の厚さは、Ｃｕがほぼ０．３ｍｍ、Ａｌが０．１ｍｍ、Ｚｎが０．０５ｍｍとなる。
次に接続部の凸型の加工について述べる。ＡｌとＺｎの合計厚さが０．１５ｍｍなので、例えば高さ０．２ｍｍほど凸部が形成されるようにプレス加工する。プレス加工するエリアは、接続するパワー半導体チップの電極部の形状に合わせる。
以上のようにすることで、厚さ０．３ｍｍのＣｕによりパワー半導体チップで発生する熱を放熱させることができるし、Ｚｎ−Ａｌ接合材によりパワー半導体チップとの鉛フリーの接続も得られる。接続では、一般的に数１０μｍから１００μｍ程度の厚さの接合材で接合する。はみ出しや液体の流動性、パワー半導体チップの電極のメタライズとの反応などを考慮すると、このような厚さの接合材が好適である。もっと薄くても接続は可能であるが、瞬間的に温度を上昇させ、雰囲気中の酸素濃度を低く保つなど、接続条件を制御することで良好な接続を得ることは可能である。
次に、リード部品７の構成について具体例を述べる。この構成では、Ｚｎの上に耐酸化性金属層１１は存在しない。Ｚｎは酸化しやすい金属であるため、Ｚｎ表面に酸化膜が形成すると、フラックスレスで行われるパワー半導体チップの接続では、この酸化膜による濡れ不良が起こることが懸念される。ただし適切な前処理や、接続プロセス中のスクラブ、あるいは真空脱泡などを組み合わせることで、良好な接続を得ることは可能である。本実施の形態では、このような特別なプロセスをせずとも濡れを得ることを目的としたものである。
Ｃｕ、Ｚｎ、Ａｌの厚さは、クラッド圧延後でＣｕがほぼ０．３ｍｍ、Ａｌが０．１ｍｍ、Ｚｎが０．０５ｍｍとする。図４の頂点Ｃの高さは０．０２ｍｍ程度とする（頂点Ｃを含む三角形の底辺からの高さ）。このようにすることで、頂点Ｃをパワー半導体チップの電極へ押し付けた際に、Ｚｎ表面の酸化膜が破れて濡れ広がりはじめる。濡れが周囲に拡大するに従い、表面酸化膜を接続部の外へと排出していく。したがって、良好な接続を得ることができる。
以上、Ｚｎ−Ａｌ接合材があらかじめ被覆されたリード部品１，６，７，９，１０，１２と、それを用いた半導体パッケージについて述べてきたが、半導体パッケージは、これまでに述べたようないわゆるディスクリートな半導体パッケージだけではなく、複数の半導体チップが実装されたモジュール形態のものにも、リード部品を適用することができる。
１ リード部品
２ はんだ材料
３ リードフレーム
４ Ａｌ層
５ Ｚｎ層

Claims (5)

  1. 半導体チップと接続される接続部を有するリード部品であって、前記接続部を含む領域には、表面にはんだ材料として、Ｚｎ−Ａｌ系接合材料、あるいはＺｎ接合材料とＡｌ接合材料が積層されて圧延により被覆され、前記はんだ材料は、前記接続部を含む領域に埋め込まれた状態で露出しており、前記接続部の反対側の面が平坦であり、前記はんだ材料は、その表面に凸部が形成される、またはその表面に耐酸化性金属層が形成され、前記はんだ材料と共に圧延されることを特徴とするリード部品。
  2. 前記耐酸化性金属層が、Ａｕ、Ａｇ、Ｃｕ、Ｎｉ、Ｐｄ、Ｐｔのいずれか、又はこれらを複合した金属薄膜である請求項１に記載のリード部品。
  3. 半導体チップと、該半導体チップと接続されるリード部品とを備えた半導体パッケージであって、前記半導体チップは、表面にエミッタ電極とゲート電極を有し、裏面にコレクタ電極を有するパワー半導体チップであり、少なくとも前記エミッタ電極、前記ゲート電極、前記コレクタ電極のいずれかに請求項１又は２に記載のリード部品が接続されていることを特徴とする半導体パッケージ。
  4. リードフレームとはんだとを備え、半導体チップと接続されるリード部品の製造方法であって、前記半導体チップとの接続部を有し、前記接続部の反対側の面が平坦であるリードフレーム素材と、Ｚｎ−Ａｌ系接合材料、あるいはＺｎ接合材料とＡｌ接合材料を有するはんだ素材とを積層して圧延することにより、前記はんだ素材が前記リードフレーム素材の前記接続部を含む領域に埋め込まれた状態で前記リードフレーム表面に前記はんだ素材を露出させ、前記はんだ素材表面にプレス加工により凸形状を形成したリード部品を製造することを特徴とするリード部品の製造方法。
  5. リードフレームとはんだとを備え、半導体チップと接続されるリード部品の製造方法であって、前記半導体チップとの接続部を有し、前記接続部の反対側の面が平坦であるリードフレーム素材と、Ｚｎ接合材料とＡｌ接合材料と耐酸化性金属層を有するはんだ素材とを前記耐酸化性金属層が外側となるように積層して圧延することにより、前記はんだ素材が前記リードフレーム素材の前記接続部を含む領域に埋め込まれた状態で前記リードフレーム表面に前記はんだ素材を露出したリード部品を製造することを特徴とするリード部品の製造方法。
JP2010095301A 2010-04-16 2010-04-16 リード部品及びそれを用いた半導体パッケージ並びにリード部品の製造方法 Expired - Fee Related JP5540857B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010095301A JP5540857B2 (ja) 2010-04-16 2010-04-16 リード部品及びそれを用いた半導体パッケージ並びにリード部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010095301A JP5540857B2 (ja) 2010-04-16 2010-04-16 リード部品及びそれを用いた半導体パッケージ並びにリード部品の製造方法

Publications (2)

Publication Number Publication Date
JP2011228405A JP2011228405A (ja) 2011-11-10
JP5540857B2 true JP5540857B2 (ja) 2014-07-02

Family

ID=45043449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010095301A Expired - Fee Related JP5540857B2 (ja) 2010-04-16 2010-04-16 リード部品及びそれを用いた半導体パッケージ並びにリード部品の製造方法

Country Status (1)

Country Link
JP (1) JP5540857B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5939185B2 (ja) * 2013-03-26 2016-06-22 トヨタ自動車株式会社 半導体装置及びその製造方法
JP5714157B1 (ja) * 2014-04-22 2015-05-07 三菱電機株式会社 パワー半導体装置
JP6448388B2 (ja) * 2015-01-26 2019-01-09 三菱電機株式会社 電力用半導体装置
JP6354954B2 (ja) * 2015-05-15 2018-07-11 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
JP6685143B2 (ja) 2016-02-03 2020-04-22 三菱電機株式会社 電極端子、半導体装置及び電力変換装置
JP6931869B2 (ja) * 2016-10-21 2021-09-08 国立研究開発法人産業技術総合研究所 半導体装置
WO2019156420A1 (ko) * 2018-02-07 2019-08-15 제엠제코(주) 전도성 금속 구조체를 이용한 반도체 패키지
KR102134718B1 (ko) * 2018-02-07 2020-07-17 제엠제코(주) 전도성 금속 구조체를 이용한 반도체 패키지
JP2021141235A (ja) 2020-03-06 2021-09-16 株式会社東芝 半導体装置
CN114628347B (zh) * 2022-05-16 2022-07-22 山东中清智能科技股份有限公司 一种半导体封装结构及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60137446U (ja) * 1984-02-24 1985-09-11 日立電線株式会社 半田スポツトリ−ドフレ−ム
JPH0228965A (ja) * 1988-07-19 1990-01-31 Tanaka Kikinzoku Kogyo Kk 半田クラッド材料の製造方法
JP2002261104A (ja) * 2001-03-01 2002-09-13 Hitachi Ltd 半導体装置および電子機器
JP4390799B2 (ja) * 2006-11-21 2009-12-24 株式会社日立製作所 接続材料、接続材料の製造方法、および半導体装置

Also Published As

Publication number Publication date
JP2011228405A (ja) 2011-11-10

Similar Documents

Publication Publication Date Title
JP5540857B2 (ja) リード部品及びそれを用いた半導体パッケージ並びにリード部品の製造方法
US6661087B2 (en) Lead frame and flip chip semiconductor package with the same
TWI523724B (zh) A bonding material, a method for producing the same, and a method of manufacturing the bonding structure
US8039317B2 (en) Aluminum leadframes for semiconductor QFN/SON devices
US20080087996A1 (en) Semiconductor device and manufacturing method of the same
JP5578326B2 (ja) リード部品及びその製造方法、並びに半導体パッケージ
JP2005191240A (ja) 半導体装置及びその製造方法
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
CN102760664B (zh) 半导体装置和制造半导体装置的方法
JP2012174927A (ja) 半導体装置及びその製造方法
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
WO2006105733A1 (en) Package structure with flat bumps for electronic device and method of manufacture the same
KR101609495B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP5968046B2 (ja) 半導体装置および半導体装置の製造方法
JP2007059485A (ja) 半導体装置、基板及び半導体装置の製造方法
JP2007048978A (ja) 半導体装置及びその製造方法
WO2010047010A1 (ja) 半導体装置及びその製造方法
US7646089B2 (en) Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device
KR20100050640A (ko) 반도체 패키지 제조용 리드프레임 및 이의 도금 방법
JP3832414B2 (ja) ハーメチックシール用キャップ
TWI436465B (zh) 銲線接合結構、銲線接合方法及半導體封裝構造的製造方法
JP2013080863A (ja) 接続材料付き半導体素子およびその製造方法
JP2716355B2 (ja) 半導体装置の製造方法
JP2009105327A (ja) 放熱板付き半導体装置、及びその製造方法
JP2006352175A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121019

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140421

R150 Certificate of patent or registration of utility model

Ref document number: 5540857

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees