KR20100050640A - 반도체 패키지 제조용 리드프레임 및 이의 도금 방법 - Google Patents

반도체 패키지 제조용 리드프레임 및 이의 도금 방법 Download PDF

Info

Publication number
KR20100050640A
KR20100050640A KR1020080109631A KR20080109631A KR20100050640A KR 20100050640 A KR20100050640 A KR 20100050640A KR 1020080109631 A KR1020080109631 A KR 1020080109631A KR 20080109631 A KR20080109631 A KR 20080109631A KR 20100050640 A KR20100050640 A KR 20100050640A
Authority
KR
South Korea
Prior art keywords
lead
lead frame
mounting plate
chip mounting
semiconductor package
Prior art date
Application number
KR1020080109631A
Other languages
English (en)
Inventor
김병철
정지영
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020080109631A priority Critical patent/KR20100050640A/ko
Publication of KR20100050640A publication Critical patent/KR20100050640A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지 제조용 리드프레임 및 이의 도금 방법에 관한 것으로서, 더욱 상세하게는 몰딩 컴파운드 수지와의 결합력을 향상시킬 수 있고, 마더보드 실장시 커스토머가 요구하는 재질로 도금시킬 수 있도록 한 반도체 패키지 제조용 리드프레임 및 이의 도금 방법에 관한 것이다.
이를 위해, 본 발명은 리드프레임 제조 단계에서 칩탑재판 및 리드의 상면에 니켈(Ni), 팔라듐(Pd), 금(Au)를 순차적으로 도금하고, 상기 리드프레임을 이용하여 반도체 패키지를 제조한 후, 제조된 반도체 패키지를 마더보드에 실장하기 전에 외부로 노출된 칩탑재판 및 리드의 저면을 Sn-Pb 합금, 매트 Sn, Sn-Bi 합금중 선택된 하나로 도금하는 것을 특징으로 하는 반도체 패키지 제조용 리드프레임 및 이의 도금 방법을 제공한다.
반도체 패키지, 도금, 니켈, 팔라듐, 금, 은, 리드, 칩탑재판

Description

반도체 패키지 제조용 리드프레임 및 이의 도금 방법{Lead Frame for manufacturing semiconductor package and Method for plating the same}
본 발명은 반도체 패키지 제조용 리드프레임 및 이의 도금 방법에 관한 것으로서, 더욱 상세하게는 몰딩 컴파운드 수지와의 결합력을 향상시킬 수 있고, 마더보드 실장시 커스토머가 요구하는 재질로 도금시킬 수 있도록 한 반도체 패키지 제조용 리드프레임 및 이의 도금 방법에 관한 것이다.
반도체 패키지 제조용 리드프레임은 반도체 칩을 패키징하는 하나의 수단으로서, 반도체 패키지를 외부와 연결해주는 도선(lead)의 역할 및 반도체 칩을 지지해주는 지지체(frame)의 역할을 한다.
이러한 리드프레임은 반도체 패키지의 종류에 따라서 여러가지 형태로 제작되고 있지만, 그 공통적인 필수 구성요소로서 반도체 칩이 실장되는 칩탑재판과, 반도체 칩의 본딩패드와 와이어로 연결되는 리드 등을 포함한다.
상기 리드프레임(10)의 일례로서, 첨부한 도 1 내지 도 3에 도시된 바와 같 이 칩탑재판(12)과 리드(14)가 수평을 이루며 배열된 구조가 적용되고 있으며, 이러한 구조의 리드프레임(10)을 이용한 반도체 패키지의 조립 과정은 칩 부착 공정, 와이어 본딩 공정, 몰딩 공정 등으로 진행된다.
보다 상세하게는, 첨부한 도 5에서 보는 바와 같이 상기 칩 부착 공정은 반도체 칩을 리드프레임(10)의 칩탑재판(12)에 부착시키는 공정이고, 상기 와이어 본딩 공정은 반도체 칩(16)의 단자부인 본딩패드와 리드프레임(10)의 리드(14) 부분을 금, 구리 또는 알루미늄 세선인 와이어(18)로 접합하여 연결하는 공정이며, 상기 몰딩 공정은 에폭시 몰딩 컴파운드 수지(20) 등의 절연체로 반도체 칩(16)과 와이어(18) 및 리드(14)를 밀봉시키는 공정이다.
이러한 반도체 패키지 조립 공정에서 반도체 칩과의 접착력 및 리드의 와이어 본딩성을 개선하기 위하여, 칩탑재판과 리드에 은(Ag)과 같이 소정 특성을 갖는 금속 소재를 도금하고 있다.
즉, 종래의 리드프레임은 3가지 정도의 도금 선택 사양을 갖고 있는데, 하나는 구리 재질의 칩탑재판(12)에는 도금하지 않고 리드(14)의 표면에만 은 도금층을 형성한 경우(도 1 참조), 다른 하나는 구리 재질의 칩탑재판(12)의 중앙부는 도금하지 않고 칩탑재판(12)의 테두리 영역과 리드(14)의 표면에 은 도금층을 형성한 경우(도 2 참조), 또 다른 하나는 은 도금층을 칩탑재판(12) 및 리드(14)의 전체 표면에 형성된 경우(도 3 참조)이다.
그러나, 상기 은 도금층은 에폭시 몰딩 컴파운드(EMC)와의 접착력(adhesion)이 좋지 않아, 계면박리(delamination) 현상의 원인이 되고, 구리 표면은 와이어 본딩 및 반도체 칩 부착후 경화하는 공정과 같이 고온에 오랫동안 노출되는 경우 산화되어 산화층을 형성하는 단점이 있으며, 이 산화층 또한 에폭시 몰딩 컴파운드 수지와의 접착 결합력을 약하게 만드는 원인이 된다.
한편, 반도체 패키지의 몰딩공정 후, 외부에 노출되는 칩탑재판의 저면과 리드의 저면에 기판 실장시 납땜이 잘 되도록 납 젖음성(solder wettability)을 향상하기 위해 주석(Sn) 또는 주석 합금으로 된 솔더링 기초 도금을 수행한다.
그러나, 상기와 같은 도금 과정은 리드프레임 표면과 몰딩 컴파운드 사이로 도금액이 침투하여 반도체 칩 불량을 야기하는 경우가 빈번히 발생하며, 도금층의 불균일을 제거하기 위하여 추가적인 공정이 필요하다는 문제점이 있다.
이러한 문제점을 해결하기 위하여 제안된 것이 선도금 프레임(pre-plated frame;PPF) 방법이며, 이 선도금 방법은 반도체 조립 공정 전에 납 젖음성이 양호한 소재를 리드프레임의 상면에 미리 도금을 행하는 것으로서, 선도금의 일례로서 리드프레임용 금속 기저소재 위에 중간층으로서 니켈(Ni)층을 도포하고, 최상층으로 납 젖음성이 양호한 팔라듐(Pd) 등을 중간층 상에 도포한 구조의 프레임이 사용되고 있다.
이렇게 칩탑재판 및 리드의 저면이 이미 선도금된 리드프레임을 이용하여 반도체 패키지를 제조하게 되면, 선도금된 상태의 칩탑재판 및 리드의 저면이 외부로 노출되는 상태가 되고, 이 노출된 칩탑재판 및 리드의 저면이 마더보드 등에 직접 융착되는 부분이 된다.
이에, 칩탑재판 및 리드의 저면이 납 젖음성이 양호한 소재로 선도금됨에 따 라 마더보드 등에 칩탑재판 및 리드를 손쉽게 융착시킬 수 있지만, 실제 커스토머(customer)가 원하는 선도금 재질을 선택할 수 없는 단점이 있다.
즉, 리드프레임 제조업체에서 임의의 재질로 선도금한 리드프레임을 패키지 완성업체에서 도입하여 사용함에 따라, 커스토머마다 선도금 재질을 다르게 요구하는 것을 만족시키지 못하는 단점이 있었다.
본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 리드프레임의 칩탑재판과 리드의 전체 상면에 걸쳐 니켈-팔라듐-금, 니켈-팔라듐-금-은 등을 순차적으로 도금한 복합 도금층을 형성하여, 몰딩 컴파운드 수지와의 접착 결합력을 극대화시킬 수 있고, 또한 리드프레임의 칩탑재판과 리드의 저면은 도금을 하지 않고 그대로 남겨두어 추후에 커스토머가 요구하는 재질로 선택하여 도금할 수 있도록 한 반도체 패키지 제조용 리드프레임을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일 구현예는 칩탑재판 및 리드의 저면이 외부로 노출되는 반도체 패키지 제조용 리드프레임에 있어서, 상기 칩탑재판 및 리드의 상면에 니켈(Ni)을 도금하고, 이 니켈층 위로 팔라듐(Pd)과 금(Au)를 순차적으로 도금하여서 된 것을 특징으로 하는 반도체 패키지 제조용 리드프레임을 제공한다.
바람직한 일 구현예로서, 상기 금(Au) 도금층 위에 은 도금층을 더 형성시킨 것을 특징으로 한다.
특히, 상기 칩탭재판 및 리드의 저면은 마더보드 실장시 Sn-Pb 합금, 매트 Sn, Sn-Bi 합금중 선택된 하나로 도금되는 것을 특징으로 한다.
상기한 목적을 달성하기 위한 본 발명의 다른 구현예는 리드프레임 제조 단계에서 칩탑재판 및 리드의 상면에 니켈(Ni), 팔라듐(Pd), 금(Au)를 순차적으로 도금하고, 상기 리드프레임을 이용하여 반도체 패키지를 제조한 후, 제조된 반도체 패키지를 마더보드에 실장하기 전에 외부로 노출된 칩탑재판 및 리드의 저면을 Sn-Pb 합금, 매트 Sn, Sn-Bi 합금중 선택된 하나로 도금하는 것을 특징으로 하는 반도체 패키지 제조용 리드프레임의 도금 방법을 제공한다.
상기한 과제 해결 수단을 통하여, 본 발명은 다음과 같은 효과를 제공한다.
본 발명에 따르면, 리드프레임의 칩탑재판과 리드의 전체 상면에 걸쳐 니켈-팔라듐-금, 또는 니켈-팔라듐-금-은 등을 순차적으로 도금한 복합 도금층을 형성함으로써, 세선 연결(interconnection)되는 부분의 리드프레임의 산화를 방지하여 세선 연결(interconnection)의 신뢰성을 높일 수 있으며, 반도체 패키지로 제조될 때 몰딩 컴파운드 수지와의 접착 결합력을 크게 향상시킬 수 있다.
또한, 리드프레임의 제조 단계에서 리드프레임의 칩탑재판과 리드의 저면은 도금을 하지 않고 그대로 남겨둔 후, 추후에 마더보드 실장시 커스토머가 요구하는 재질로 선택하여 도금할 수 있도록 함으로써, 커스토머의 도금 옵션 행사력을 만족시킬 수 있다.
이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다.
본 발명에 따른 반도체 패키지 제조용 리드프레임은 마더보드 마운팅(board mounting)을 할 때, 저면층(bottom layer)인 칩탑재판 및 리드의 저면에 대해서 Sn-Pb합금, Matt Sn, Sn-Bi합금 들중 선택된 하나를 도금할 수 있는 커스토머의 도금 옵션 행사력을 구비한 점, 특히 칩탑재판 및 리드의 상면을 산화 방지 및 에폭시 몰딩 컴파운드 수지(EMC)와의 접착 결합력(adhesion)을 강화시킬 수 있는 재질로 도금한 점에 주안점이 있다.
이를 위한 본 발명의 리드프레임은 첨부한 도 4 및 도 5에 도시된 단면도와 같다.
도 4에서 보는 바와 같이, 본 발명의 리드프레임(10)은 칩탑재판(12) 및 리드(14)가 수평한 배열을 갖는 구조로서, 칩탑재판(12) 및 리드(14)의 전체 상면에 걸쳐 니켈(Ni)을 먼저 도금하고, 이 니켈층 위로 팔라듐(Pd)을 도금하며, 팔라듐층 위에 금(Au)이 순차적으로 도금된 것이다.
또는, 도 5에서 보는 바와 같이 본 발명의 리드프레임(10)은 칩탑재판(12) 및 리드(14)의 전체 상면에 걸쳐 니켈(Ni)을 먼저 도금하고, 이 니켈층 위로 팔라듐(Pd)을 도금하며, 팔라듐층 위에 금(Au)을 도금한 후, 상기 금(Au) 도금층 위에 은(Ag)이 더 도금된 것이다.
이렇게 상기 칩탑재판(12) 및 리드(14)의 상면에 니켈(Ni)→ 팔라듐(Pd)→ 금(Au)을 순차로 도금하거나, 니켈(Ni)→ 팔라듐(Pd)→ 금(Au)→ 은(Ag)을 순차로 도금하는 것은 리드프레임 제작시 실시된다.
상기 니켈은 구리와 금속간 결합력이 좋고, 상기 팔라듐은 금과 니켈간의 결합 매개 역할을 하며, 금과 은은 몰딩 컴파운드 수지와의 결합력이 좋은 재질로 알려져 있다.
이때, 상기 리드프레임(10)의 칩탑재판(12) 및 리드(14)의 저면은 별도의 도금이 실시되지 않고, 본래의 재질(예를 들어, 구리)대로 유지된다.
따라서, 상기와 같은 리드프레임(10)의 칩탑재판(12)에 반도체 칩(16)을 부착시키는 공정과, 반도체 칩(16)의 단자부인 본딩패드와 리드프레임(10)의 리드(14)를 금 또는 알루미늄 세선인 와이어(18)로 연결하는 공정과, 에폭시 몰딩 컴파운드 수지(20) 등의 절연체로 반도체 칩(16)과 와이어(18) 및 리드(14)를 밀봉시키는 몰딩 공정 등을 통해 반도체 패키지로 완성되며, 첨부한 도 6 및 도 7에 도시된 바와 같이 칩탑재판(12) 및 리드(14)의 저면은 열방출 효과를 크게 얻기 위하여 외부로 노출되는 상태가 된다.
본 발명에 따르면, 도 6에 도시된 바와 같이 칩탑재판(12) 및 리드(14)의 상면에 니켈(Ni)→ 팔라듐(Pd)→ 금(Au)을 순차로 도금하거나, 도 7에 도시된 바와 같이 니켈(Ni)→ 팔라듐(Pd)→ 금(Au)→ 은(Ag)을 순차적으로 도금함에 따라, 가장 바깥쪽 표면에 도금된 금 또는 은도금층에 몰딩 컴파운드 수지가 직접적으로 도포되며 몰딩되며, 결국 금 또는 은도금층이 몰딩 컴파운드 수지와의 결합력이 좋기 때문에 칩탑재판과 몰딩 컴파운드 수지 또는 리드와 몰딩컴파운드 수지간의 계면박리 현상을 용이하게 방지할 수 있다.
이렇게 상기 리드프레임을 이용하여 반도체 패키지를 제조한 후, 제조된 반도체 패키지를 마더보드에 실장할 때, 외부로 노출된 칩탑재판 및 리드의 저면을 커스토머가 요구하는 Sn-Pb 합금, 매트 Sn, Sn-Bi 합금중 선택된 하나로, 또는 다른 요구 재질로 도금함으로써, 칩탑재판 및 리드의 저면을 마더보드 등에 손쉽게 융착시킬 수 있고, 실제 커스토머(customer)가 원하는 도금 재질을 선택할 수 있는 장점을 제공할 수 있다.
도 1 내지 도 3은 종래의 반도체 패키지 제조용 리드프레임을 나타내는 단면도,
도 4 및 도 5는 본 발명에 따른 반도체 패키지 제조용 리드프레임을 나타내는 단면도,
도 6 및 도 7은 본 발명에 따른 리드프레임을 이용하여 제조되는 반도체 패키지를 나타내는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 리드프레임 12 : 칩탑재판
14 : 리드 16 : 반도체 칩
18 : 와이어 20 : 몰딩 컴파운드 수지

Claims (4)

  1. 칩탑재판 및 리드의 저면이 외부로 노출되는 반도체 패키지 제조용 리드프레임에 있어서,
    상기 칩탑재판 및 리드의 상면에 니켈(Ni)을 도금하고, 이 니켈층 위로 팔라듐(Pd)과 금(Au)를 순차적으로 도금하여서 된 것을 특징으로 하는 반도체 패키지 제조용 리드프레임.
  2. 청구항 1에 있어서, 상기 금(Au) 도금층 위에 은 도금층을 더 형성시킨 것을 특징으로 하는 반도체 패키지 제조용 리드프레임.
  3. 청구항 1에 있어서, 상기 칩탭재판 및 리드의 저면은 마더보드 실장시 Sn-Pb 합금, 매트 Sn, Sn-Bi 합금중 선택된 하나로 도금되는 것을 특징으로 하는 반도체 패키지 제조용 리드프레임.
  4. 리드프레임 제조 단계에서 칩탑재판 및 리드의 상면에 니켈(Ni), 팔라듐(Pd), 금(Au)를 순차적으로 도금하고, 상기 리드프레임을 이용하여 반도체 패키 지를 제조한 후, 제조된 반도체 패키지를 마더보드에 실장하기 전에 외부로 노출된 칩탑재판 및 리드의 저면을 Sn-Pb 합금, 매트 Sn, Sn-Bi 합금중 선택된 하나로 도금하는 것을 특징으로 하는 반도체 패키지 제조용 리드프레임의 도금 방법.
KR1020080109631A 2008-11-06 2008-11-06 반도체 패키지 제조용 리드프레임 및 이의 도금 방법 KR20100050640A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080109631A KR20100050640A (ko) 2008-11-06 2008-11-06 반도체 패키지 제조용 리드프레임 및 이의 도금 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080109631A KR20100050640A (ko) 2008-11-06 2008-11-06 반도체 패키지 제조용 리드프레임 및 이의 도금 방법

Publications (1)

Publication Number Publication Date
KR20100050640A true KR20100050640A (ko) 2010-05-14

Family

ID=42276597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080109631A KR20100050640A (ko) 2008-11-06 2008-11-06 반도체 패키지 제조용 리드프레임 및 이의 도금 방법

Country Status (1)

Country Link
KR (1) KR20100050640A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101374143B1 (ko) * 2012-11-19 2014-03-17 앰코 테크놀로지 코리아 주식회사 원레이어 리드프레임 기판 및 이의 제조 방법
US8937378B2 (en) 2011-01-11 2015-01-20 Mds Co., Ltd. Lead frame and semiconductor package including the same
US9171789B2 (en) 2013-03-11 2015-10-27 Haesung Ds Co., Ltd Lead frame, semiconductor package including the lead frame, and method of manufacturing the lead frame
CN108364928A (zh) * 2018-04-11 2018-08-03 气派科技股份有限公司 一种集成电路封装结构及其加工方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8937378B2 (en) 2011-01-11 2015-01-20 Mds Co., Ltd. Lead frame and semiconductor package including the same
KR101374143B1 (ko) * 2012-11-19 2014-03-17 앰코 테크놀로지 코리아 주식회사 원레이어 리드프레임 기판 및 이의 제조 방법
US9171789B2 (en) 2013-03-11 2015-10-27 Haesung Ds Co., Ltd Lead frame, semiconductor package including the lead frame, and method of manufacturing the lead frame
CN108364928A (zh) * 2018-04-11 2018-08-03 气派科技股份有限公司 一种集成电路封装结构及其加工方法

Similar Documents

Publication Publication Date Title
TWI533426B (zh) 導線架及半導體裝置
TWI523724B (zh) A bonding material, a method for producing the same, and a method of manufacturing the bonding structure
JP5893826B2 (ja) リードフレーム及びその製造方法
JP3760075B2 (ja) 半導体パッケージ用リードフレーム
US20080087996A1 (en) Semiconductor device and manufacturing method of the same
US20050258524A1 (en) Semiconductor device and method of manufacturing the same
JP2001230360A (ja) 半導体集積回路装置およびその製造方法
US11869832B2 (en) Leadframe package using selectively pre-plated leadframe
KR101224935B1 (ko) 반도체 장치용 리드프레임
WO2005117112A1 (ja) 半導体装置用リードフレーム
US20060006510A1 (en) Plastic encapsulated semiconductor device with reliable down bonds
JP5103731B2 (ja) モールドパッケージ
KR20100050640A (ko) 반도체 패키지 제조용 리드프레임 및 이의 도금 방법
KR20060021744A (ko) 리드프레임 및 그 제조방법
US20040183166A1 (en) Preplated leadframe without precious metal
US11004742B2 (en) Methods and apparatus for an improved integrated circuit package
KR100998042B1 (ko) 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법
KR20090043907A (ko) 리드 프레임, 그를 구비한 반도체 패키지 및 그 제조방법
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
KR100962305B1 (ko) 반도체 팩키지용 리드프레임의 선도금 방법
KR101680719B1 (ko) 리드프레임
JP2004335947A (ja) 半導体装置及び半導体装置の作製方法
KR20070015164A (ko) 반도체 부품의 외장 팔라듐 도금 구조 및 반도체 장치의제조 방법
KR20050003226A (ko) 반도체 팩키지용 리드프레임의 선도금 방법
JP2003168771A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application