KR20060021744A - 리드프레임 및 그 제조방법 - Google Patents

리드프레임 및 그 제조방법 Download PDF

Info

Publication number
KR20060021744A
KR20060021744A KR1020040070614A KR20040070614A KR20060021744A KR 20060021744 A KR20060021744 A KR 20060021744A KR 1020040070614 A KR1020040070614 A KR 1020040070614A KR 20040070614 A KR20040070614 A KR 20040070614A KR 20060021744 A KR20060021744 A KR 20060021744A
Authority
KR
South Korea
Prior art keywords
lead frame
lead
leads
plating layer
sub
Prior art date
Application number
KR1020040070614A
Other languages
English (en)
Inventor
이수봉
김중도
최우석
김은희
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020040070614A priority Critical patent/KR20060021744A/ko
Priority to US11/134,138 priority patent/US7541664B2/en
Priority to TW094121817A priority patent/TW200610126A/zh
Priority to JP2005218737A priority patent/JP2006074017A/ja
Publication of KR20060021744A publication Critical patent/KR20060021744A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명에 따르면, 리드프레임 및 그 제조방법이 개시된다. 상기 리드프레임은, 서로 소정간격을 두고 형성된 다수의 내부리드들 및 내부리드들의 길이방향으로 연장된 것으로, 일단부는 상기 내부리드들과 중첩된 상태로 결합되고, 타단부는 지지부에 의해 상호 연결된 다수의 외부리드들을 포함한다. 개시된 리드프레임 및 그 제조방법에 의하면, 내부리드의 와이어 본딩성 및 외부리드의 솔더링 결합성이 향상되고, 제품수율이 향상되면서도, 제품의 불량이 방지된다.

Description

리드프레임 및 그 제조방법{A lead frame and the method for manufacturing the same}
도 1은 종래기술에 의한 리드프레임를 도시한 평면도이고,
도 2는 도 1의 리드프레임이 적용된 반도체 패키지를 도시한 단면도이고,
도 3은 본 발명의 제1 실시예에 따른 리드프레임을 도시한 분해사시도이고,
도 4는 도 3의 리드프레임이 적용된 반도체 패키지를 도시한 단면도이고,
도 5는 본 발명의 제2 실시예에 따른 리드프레임을 도시한 분해사시도이고,
도 6은 본 발명의 제3 실시예에 따른 리드프레임을 도시한 분해사시도이고,
도 7은 도 6의 리드프레임이 적용된 반도체 패키지를 도시한 단면도이고,
도 8은 본 발명의 제4 실시예에 따른 리드프레임을 적용한 반도체 패키지의 단면도이고,
도 9는 본 발명의 일 실시예에 따른 리드프레임 제조방법을 도시한 흐름도이고,
도 10 및 도 11은 도 9에 도시된 제조단계들을 설명하기 위한 도면들이다.
< 도면의 주요부분에 대한 부호의 설명 >
100,200,300 : 리드프레임 110,210,310 : 제1 서브 리드프레임
111,211 : 다이패드 113,213,313 : 내부리드
114,214,314 : 제1 도금층 115,215,315 : 제1 결합부
116,216,316 : 외부관통공 118,218,318 : 제1 사이드 레일
120,220,320 : 제2 서브 리드프레임 121,221,321 : 내부관통공
125,225,325 : 제2 결합부 126,226,326 : 외부리드
128,228,328: 제2 사이드 레일 129,229,329 : 제2 도금층
본 발명은 반도체 칩과 외부회로를 연결시키는 기능을 하는 리드프레임 및 그 제조방법에 관한 것으로서, 더 상세하게는 제품수율이 향상되고, 내부리드의 와이어 본딩성 및 외부리드의 솔더링 특성이 향상되며, 기계적인 강도가 향상되는 개선된 리드프레임 및 그 제조방법에 관한 것이다.
리드프레임은 반도체 칩과 함께 반도체 패키지를 구성하는 것으로서, 반도체 칩을 지지하는 동시에 상기 반도체 칩과 외부회로를 전기적으로 연결해 주는 기능을 한다. 도 1에는 종래기술에 따른 리드프레임(10)의 일 예가 도시되어 있다. 도 1에 도시된 바와 같이 리드프레임(10)은 다이패드(11), 및 리드(15)를 구비한다. 다이패드(11)는 타이바(12)에 의해 사이드 레일(18)에 연결되고 반도체 칩을 지지하는 기능을 가진다. 또한, 리드(15)는 내부리드(inner lead;13) 및 외부리드(outer lead;16)를 구비하며, 상기 내부리드(13)와 외부리드(16) 사이에는 각 리드의 간격을 유지하고 지지하는 댐바(17)가 형성되어 있다. 반도체 패키지의 조립이 완료되면 사이드 레일(18) 및 댐바(17)는 제거된다. 이와 같은 리드프레임은 통상 스탬핑(stamping) 또는 에칭(etching)에 의하여 제조된다.
도 2는 도 1의 리드프레임에 반도체 칩이 실장된 구조를 도시한다. 도 2를 참조하면, 상기 다이패드(11) 상에는 접착제(51)를 매개로 하여 반도체 칩(50)이 부착되고, 상기 내부리드(13)는 상기 반도체 칩(50)의 본딩패드(52)와 와이어(60)에 의하여 와이어 본딩(wire-bonding)되며, 외부리드(16)는 외부회로와 전기적으로 연결된다. 상기 반도체 칩(50)과 내부리드(13)가 몰드수지(70)로 몰딩되어 반도체 패키지(20)를 이루게 된다.
이러한 반도체 패키지(20)의 제조에 있어서, 상기 반도체 칩(50)과 내부리드(13)와의 사이에는 와이어 본딩성이 향상될 필요가 있으므로, 내부리드(13)의 단부는 은(Ag) 도금층(14)이 형성된다. 또한, 반도체 패키지(20)와 외부회로(미도시)를 연결시키기 위하여 상기 외부기판과 외부리드(16)간에는 솔더 결합성이 향상될 필요가 있다. 이를 위하여 수지몰딩 후, 외부 리드(140)의 소정영역에 주석(Sn) 도금층(19)이 형성된다. 그런데 이와 같은 공정은 수지몰딩 후 습식 처리 과정을 거쳐서 수행되어야 하므로 제품의 신뢰성이 저하되는 문제점이 있다.
상기 문제점을 해결하기 위하여 제안된 것이 선도금 프레임(pre-plated frame;PPF)이다. 이러한 방법은 반도체 조립 공정 전에 납 젖음성(solder wettability)이 양호한 소재를 리드프레임의 상면에 미리 도금을 행하는 것이다. 본 출원인이 출원한 미국특허 6518508호에는 선도금 프레임(Pre-Plated Frame)의 일례가 개시되어 있다. 개시된 기술에 따르면, 리드프레임용 기저소재 상에 니켈 (Ni) 도금층, 팔라듐(Pd) 도금층, 및 은(Ag) 도금층을 순차로 형성한다. 선도금방법에 의하면, 와이어 본딩 및 기판 실장을 위한 도금 공정이 하나의 도금공정으로 해결된다는 장점이 있으나, 귀금속의 사용에 따른 제조원가 상승의 문제점 및 기저소재가 철-니켈 합금으로 된 경우에는 갈바닉 부식으로 인해, 제조공정에 수반되는 절곡과정에서 크랙이 발생하는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여, 최근 리드프레임용 기저소재에서 내부리드에 대응하는 부분과 외부리드에 대응하는 부분을 서로 다른 금속을 이용하여 각각 독립적으로 도금하는 2색 선도금 프레임(two-tone Pre-Plated Frame) 방법이 제안되고 있다. 이러한 2색 선도금 프레임 방법에서는, 예를 들면, 기저소재에서 내부리드에 대응하는 부분에는 은(Ag) 도금을 수행하고, 외부리드에 대응하는 부분에는 주석(Sn) 도금을 수행한다. 따라서, 기저소재로서 철-니켈 등의 합금을 사용할 수 있기 때문에 소재에 대한 적용성을 넓힐 수 있다.
위와 같이 상기 2색 선도금 프레임은 소재의 적용성, 재료의 가격, 조립 품질 등의 측면에서 기존의 선도금 프레임에 비하여 우수한 특성을 갖는다. 그러나, 이러한 2색 선도금 프레임 방법에서는 도금 용액의 조건이나 그 도금 시간과 관계없이 수염결정(whisker)이 발생하는 문제점이 있다. 이러한 수염결정 현상으로 인하여, 리드프레임이 쇼트되는 등의 문제점이 자주 발생하게 된다. 일반적으로, 수염결정을 제거하기 위해, 주석 도금층을 형성한 이후, 재결정온도 이상으로 가열하는 리플로우(reflow) 공정을 거치게 되는데, 이 경우, 공정추가로 인해, 전체 공정시간이 지연되며, 제품수율이 저하되고, 제조원가가 상승하는 문제가 있다.
이와 함께, 리플로우 공정에 선행하여 내부리드에 형성된 은(Ag) 도금층이 리플로우 공정으로 인해 열적인 손상을 입게 되는데, 이 경우, 본딩 와이어와 내부리드간의 와이어 본딩성이 저하되는 문제가 발생된다.
본 발명은 상기와 같은 문제점 등을 포함하여 여러 문제점을 해결하기 위한 것으로서, 내부리드의 와이어 본딩성 및 외부리드의 솔더링 결합성이 향상되는 개선된 리드프레임 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은, 제품수율이 향상되면서도, 제품의 불량이 방지되는 개선된 리드프레임 및 그 제조방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 기계적인 강도가 증가하고, 리드프레임 제조공정에서 그 작업성이 향상되는 리드프레임 및 그 제조방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 일측면에 따른 리드프레임은,
서로 소정간격을 두고 형성된 다수의 내부리드들; 및
상기 내부리드들의 길이방향으로 연장된 것으로, 일단부는 상기 내부리드들과 중첩된 상태로 결합되고, 타단부는 지지부에 의해 상호 연결된 다수의 외부리드들;을 포함한다.
상기 외부리드들의 일단부와 타단부 사이에는 상기 외부리드들을 상호 연결하는 댐바가 더 형성될 수 있다.
본 발명에 있어, 바람직하게, 상기 내부리드 및 외부리드가 상하로 중첩되어 결합된 부분은 반도체 패키지 조립공정에서 몰드수지에 의해 밀봉되는 것이 바람직하다.
바람직하게, 상기 내부리드들의 외측리드에 반대되는 단부에는 제1 도금층이 형성되어 있고, 상기 외부리드들에는 제2 도금층이 형성되어 있다. 여기서, 상기 제1 도금층은, 은(Ag), 금(Au), 및 팔라듐(Pd)으로 이루어진 군으로부터 선택된 적어도 하나의 금속소재를 포함하는 것이 바람직하다.
또한, 상기 제2 도금층은 주석(Sn)을 주 소재로 하는 것이 바람직하다.
상기 제1 결합부 및 제2 결합부는 용접에 의해 결합되는 것이 바람직하다.
한편, 본 발명의 다른 측면에 따른 리드프레임의 제조방법은,
병렬적으로 각각 진행되는 제1 서브 리드프레임 형성단계 및 제2 서브 리드프레임 형성단계를 포함하고, 상기 제1 서브 리드프레임 및 제2 서브 리드프레임이 결합되는 리드프레임 결합단계를 포함하는 리드프레임 제조방법으로서,
상기 제1 서브 리드프레임 형성단계는,
제1 기저기판을 준비하는 단계;
상기 제1 기저기판에 다수의 내부리드들, 제1 결합부를 형성하는 단계; 및
상기 내부리드들의 내측 선단에 제1 도금층을 형성하는 단계;를 포함하고,
상기 제2 서브 리드프레임 형성단계는,
제2 기저기판을 준비하는 단계;
상기 제2 기저기판에 다수의 외부리드들, 제2 결합부를 형성하는 단계;
상기 외부리드들에 제2 도금층을 형성하는 단계; 및
상기 제2 도금층을 재결정 온도 이상으로 가열하여 열처리하는 단계;를 포함하며,
상기 리드프레임 결합단계에서는, 상기 제1 결합부 및 제2 결합부가 결합된다. 여기서, 상기 제1 결합부 및 제2 결합부는 용접되는 것이 바람직하다.
상기 리드프레임 결합단계 이후에는, 상기 내부리드와 외부리드의 측면을 따라 제1 결합부 및 제2 결합부를 함께 절단하는 결합부 트리밍 단계;를 더 구비하는 것이 바람직하다.
이어서, 첨부된 도면들을 참고하여, 본 발명의 리드프레임 및 그 제조방법의 실시예들에 대해 상세히 설명하기로 한다.
도 3에는 본 발명의 제1 실시예에 따른 리드프레임이 도시되어 있고, 도 4에는 도 3의 리드프레임이 적용된 반도체 패키지가 도시되어 있다. 설명의 편의를 위해, 도 3에는 후술하는 결합부 트리밍 단계 이전상태의 리드프레임이 도시되어 있으나, 본 명세서를 통해 완성된 리드프레임은 결합부 트리밍 단계를 거친 상태를 의미하는 것이다.
도 3을 참조하면, 본 발명의 리드프레임(100)은 제1 서브 리드프레임(110) 및 상기 제1 서브 리드프레임(110)에 대응되게 형성된 제2 서브 리드프레임(120)이 결합되어 형성된다. 상기 제1 서브 리드프레임(110)은, 외곽을 형성하는 제1 사이드 레일(118), 상기 제1 사이드 레일(118)의 내측에 소정의 간격을 두고 형성된 다 수의 내부리드(113)들, 및 내부리드(113)들의 외측에서 상기 내부리드(113)들을 상호 연결하는 제1 결합부(115)를 구비하고, 상기 제1 결합부(115)의 외측에는 외부관통공(116)이 형성되어 있다.
도 4를 참조하면, 상기 내부리드(113)는 본딩 와이어(160)에 의해 반도체 칩(150)의 본딩패드(152)와 전기적으로 연결된다. 상기 내부리드(113)들의 내측 선단에는 제1 도금층(114)이 형성되어 있는데, 일반적으로, 제1 도금층(114)은 은(Ag), 금(Au), 팔라듐(Pd) 등과 같이 소정의 특성을 갖는 금속소재를 도포하여 형성된다. 상기 제1 도금층(114)은 반도체 칩(150)과 내부리드(113)들간의 와이어 본딩(wire-bonding) 특성을 향상시키는 기능을 한다.
다시 도 3을 참조하면, 상기 제1 결합부(115)는, 제2 서브 리드프레임(120)과의 결합면을 제공하는데, 보다 상세히, 제2 서브 리드프레임(120)의 제2 결합부(125)와 결합된다. 또한, 상기 제1 결합부(115)는 내부리드(113)들을 지지하고, 이들간의 일정한 이격거리를 유지하게 한다. 이러한 제1 결합부(115)는 제2 결합부(125)와 결합된 후, 결합부 트리밍 단계에서 절단됨으로써, 내부리드(113)들이 개별리드로 분리된다.
상기 외부관통공(116)은 제2 서브 리드프레임(120)의 외부리드(126)들에 대응되게 형성되어, 제1, 제2 서브 리드프레임(110,120)이 결합된 후, 외부리드(126)들은 상기 외부관통공(116)을 통해 리드프레임의 하부에 노출되고, 외부리드(126)들간의 전기적인 단락이 방지된다.
상기 다이패드(111)는 타이바(112)에 의해 사이드 레일(118)에 연결되고, 반 도체 칩을 지지하는 하는 기능을 가진다. 도 4에서 볼 수 있듯이, 반도체 칩(150)은 하면의 접착제(151)를 매개로 하여 다이패드(111) 상에 부착된다. 상기 다이패드(111)는 다운 셋(down-set) 가공에 의해 상기 내부리드(113)들 보다 낮은 평면에 배치될 수 있다.
도 3을 참조하면, 상기 사이드 레일(118)의 일측에는 가이드 홀(117)이 형성되어, 제1 서브 리드프레임(110)과 제2 서브 리드프레임(120)이 결합될 때, 미스 얼라인(mis-align)이 발생하지 않도록 한다. 이러한 제1 서브 리드프레임(110)은 통상 스탬핑(stamping) 또는 에칭(etching)에 의해서 성형될 수 있다.
한편, 상기 제2 서브 리드프레임(120)은 외곽을 형성하는 제2 사이드 레일(128), 상기 제2 사이드 레일(128)의 내측에 일체로 형성되고, 일정한 간격을 두고, 다수로 형성된 외부리드(126)들, 상기 외부리드(126)들의 내측에서 외부리드(126)들을 상호 연결하는 제2 결합부(125)를 구비하고, 상기 제2 결합부(125)의 내측에는 내부관통공(121)이 형성된다.
상기 외부리드(126)들의 일측 단부는 제2 결합부(125)에 의해 지지되고, 타측 단부는 사이드 레일(128), 보다 상세히 사이드 레일(128)의 지지부(128a)에 의해 지지된다. 도 4에서 볼 수 있듯이, 외부리드(126)는 반도체 패키지(105) 외부로 노출되며, 노출된 소정의 부분은 회로기판 등의 외부회로에 접합된다. 반도체 패키지(105) 외부로 노출되는 외부리드(126)에는 제2 도금층(129)이 형성되는 것이 바람직하다. 상기 제2 도금층(129)은 반도체 패키지를 회로기판에 실장할 때, 외부리드(126)들의 납 젖음성(solder wettability)을 향상시켜, 솔더링 특성을 개선하고, 반도체 패키지의 외부로 노출된 외부리드(126)들이 부식되지 않도록 한다. 이러한 제2 도금층은 일반적으로는, 주석(Sn) 또는 주석(Sn) 합금이 도포되어 형성된다.
다시 도 3을 참조하면, 상기 제2 결합부(125)는, 제1 서브 리드프레임(110)과의 결합면을 제공하고, 외부리드(126)들을 지지함으로써, 이들간의 일정한 이격거리가 유지되도록 한다. 이러한 제2 결합부(125)는, 제1, 제2 서브 리드프레임(110,120) 결합 후, 결합부 트리밍 단계에서 절단된다.
도 3에서 볼 수 있듯이, 상기 내부관통공(121)은 제1 서브 리드프레임(110)의 내부리드(113)들에 대응되게 형성되어, 제1, 제2 서브 리드프레임(110,120)이 결합된 후, 내부리드(113)들은 상기 내부관통공(121)을 통해 리드프레임의 상부에 노출되고, 내부리드(113)들간의 전기적인 단락이 방지된다.
제2 사이드 레일(128)의 일측에는 가이드 홀(127)이 형성되어 제1 서브 리드프레임(110)과 제2 서브 리드프레임(120)을 상하로 정렬시키고, 미스 얼라인이 방지되도록 할 수 있다.
전술한 바와 같이, 각각 별도의 공정을 통해 제조된 제1 서브 리드프레임(110) 및 제2 서브 리드프레임(120)이 결합된 후, 결합부 트리밍 단계를 거쳐 제1 결합부(115) 및 제2 결합부(125)가 제거된다. 결합부 트리밍 단계를 거쳐 완성된 리드프레임에서는, 대략 중앙부위에 다이패드(111)가 형성되고, 상기 다이패드(111) 주위에 내부리드(113)들이 방사상으로 형성되며, 내부리드들(113)의 외측 단부는 외부리드(126)들의 단부와 상하 중첩된 상태로 결합된다. 또한, 외부리드 (126)들은 그 외측에서 외부리드(126)들을 상호 연결하는 지지부(128a)에 의해 직접적으로 지지되고, 내부리드(113)들은 외부리드(126)들을 통해 간접적으로 지지된다. 내부리드(113)의 단부와 외부리드(126)의 단부가 상호 중첩되어 결합된 부분은 반도체 패키지의 조립공정에서 몰드수지에 의해 밀봉되는 것이 바람직하다.
도 5에는 본 발명의 제2 실시예에 따른 리드프레임이 도시되어 있다. 도면을 참조하면, 본 실시예의 리드프레임(200)도 제1 서브 리드프레임(210)과 제2 서브 리드프레임(220)의 2장의 리드프레임이 결합되어 형성된다. 설명의 편의를 위해, 도 5에서도 결합부 트리밍 단계를 거치기 이전 상태의 리드프레임이 도시되어 있다.
본 실시예의 제2 서브 리드프레임(220)에 있어서는, 상기 제2 사이드 레일(228)과 제2 결합부(225) 사이에 외부리드(226)들을 상호 연결하는 댐바(230)가 형성된다. 본 실시예에 있어서는, 제2 서브 리드프레임(220)에 댐바(230)를 형성함으로써, 외부리드(226)들이 보다 견고히 지지될 수 있고, 반도체 패키지 몰딩공정에서, 몰드수지의 유동을 제한함으로써, 외부리드(226)의 소정부분이 외부로 노출되도록 한다.
이외에, 다이패드(211), 타이바(212), 내부리드(213), 제1 도금층(214), 외부관통공(216), 가이드 홀(217), 지지부(218a), 및 제1 사이드 레일(218)을 포함한 제1 서브 리드프레임(210)에 관한 사항 및 내부관통공(221), 가이드 홀(227), 지지부(228a), 제2 사이드 레일(228), 및 제2 도금층(229)을 포함한 제2 서브 리드프레 임(220)에 관한 사항은 제1 실시예에서 설명된 사항과 사실상 동일하다.
도 6에는 본 발명의 제3 실시예로서, LOC 형 리드프레임을 도시한 분해사시도이고, 도 7에는 도 6의 리드프레임이 적용된 반도체 패키지의 단면도가 도시되어 있다. 도 6에서도 설명의 편의를 위해, 결합부 트리밍 단계를 거치기 이전 상태의 리드프레임이 도시되어 있으며, 참고적으로, LOC 형 반도체 패키지는, 반도체 칩이 내부리드의 하측에 위치하도록 조립된 구조를 가지고 있다.
본 실시예의 리드프레임(300)도, 상하로 결합되는 제1 서브 리드프레임(310) 및 제2 서브 리드프레임(320)을 구비한다. 제1 서브 리드프레임(310)은 외곽을 형성하는 제1 사이드 레일(318), 상기 사이드 레일(318)의 내측에 소정간격을 두고 일 방향으로 정렬된 내부리드(313)들, 상기 내부리드(313)들의 외측에서 이들을 연결하는 제1 결합부(315)를 구비하고, 상기 제1 결합부(315)의 외측에는 외부관통공(316)이 형성된다. 제2 서브 리드프레임(320)은, 제2 사이드 레일(328), 상기 제2 사이드 레일(328)의 지지부(328a)에 의해 지지되는 다수의 외부리드(326)들, 상기 외부리드(326)들의 내측에서 외부리드(326)들을 상호 연결하는 제2 결합부(325)를 구비하고, 상기 제2 결합부(325)의 내측에는 내부관통공(321)이 형성되어 있다. 제1 서브 리드프레임(310) 및 제2 서브 리드프레임(320)은 제1 결합부(315) 및 제2 결합부(325)가 접합됨으로써, 서로 결합되고, 제1 서브 리드프레임(310)의 내부리드(313)들 및 제2 서브 리드프레임(320)의 외부리드(326)들은, 각각 제2 서브 리드프레임(320)의 내부관통공(321) 및 제1 서브 리드프레임(310)의 외부관통공(316)을 통해 리드프레임(300)의 외부에 노출된다.
도 7에는 도 6의 리드프레임이 적용된 반도체 패키지 구조가 도시되어 있다. 도면을 참조하면, 반도체 칩(350)은 내부리드(313)의 하면에 부착된 접착테이프(351)를 매개로 하여 내부리드(313)의 하면에 본딩되고, 반도체 칩(350)의 중앙에 형성된 본딩패드(352)는 본딩 와이어(360)에 의해 내부리드(313)의 단부와 전기적으로 연결된다. 여기서, 내부리드(313)의 단부에는 제1 도금층(314)이 형성되고, 반도체 패키지(305)의 외부로 노출된 외부리드(326)에는 제2 도금층(329)이 형성된다. 도면부호 370은 반도체 칩(350), 제1 결합부(315) 및 제2 결합부(325)를 밀봉하는 몰드수지를 나타낸다.
도 8에는, 본 발명의 제4 실시예에 따른 리드프레임이 적용된 반도체 패키지 구조가 도시되어 있다. 본 실시예의 리드프레임도 내부리드(413) 및 외부리드(426)를 구비하고, 상기 내부리드(413) 및 외부리드(426)들은 결합부(415,425)를 통해 서로 연결된다. 또한, 반도체 패키지(405)의 외부에 노출된 외부리드(426)에는 제2 도금층(429)이 형성된다. 도면에서 볼 수 있듯이, 반도체 칩(450)은 본딩패드 상에 형성된 도전성 범프(460)에 의해, 내부리드(413)에 전기적으로 연결된다. 반도체 칩(450)이 도전성 범프(460)에 의해 내부리드(413)에 연결되는 경우에는, 내부리드(413) 선단에 제1 도금층이 형성될 필요가 없다. 도면부호 470은 반도체 칩(450), 제1 결합부(415) 및 제2 결합부(425)를 밀봉하는 몰드수지를 나타낸다.
이하에서는, 도 9를 참고하여, 본 발명의 바람직한 일 실시예에 따른 리드프레임 제조방법에 대해 설명하기로 한다.
본 발명의 리드프레임 제조방법에서는, 제1 서브 리드프레임 형성단계(S10)와, 제2 서브 리드프레임 형성단계(S20)가 병렬적으로 동시에 진행되고, 개별적인 형성단계를 거쳐 제조된 제1 서브 리드프레임과 제2 서브 리드프레임은 리드프레임 결합단계(S30)를 거쳐 하나의 리드프레임으로 결합된다. 리드프레임 결합단계(S30) 이후에는 결합 후 단계(S40)가 진행된다.
제1 서브 리드프레임 형성단계(S10)는, 제1 기저기판 준비단계(S11), 제1 기저기판 성형단계(S12), 열처리 단계(S13), 및 제1 도금층 형성단계(S14)를 포함한다. 상기 제1 기저기판 준비단계(S11)에서는, 제1 서브 리드프레임의 소재가 되는 기저기판을 준비한다. 상기 기저기판으로는, 통상적인 리드프레임 소재가 모두 사용될 수 있는데, 예를 들어, 철과 니켈을 주성분으로 하는 합금 박판이 사용될 수 있다.
다음에, 제1 기저기판 성형단계(S12)를 거치는데, 여기서는, 기저기판에 다수의 내부리드들, 외부관통공, 및 제1 결합부를 일체로 형성한다. 이러한 성형공정은, 스탬핑(stamping) 방법이나 에칭(etching) 방법으로 이루어질 수 있다. 상기 스탬핑 방법에 의하면, 순차 이송형 프레스 금형 장치에 의해 순차적으로 기저기판을 이송시키면서, 타발함으로써, 소정의 형상을 형성한다. 상기 에칭방법에 의하면, 기저기판에 감광층을 형성하고, 소정의 패턴을 갖는 포토 마스크를 통해, 빛을 조사하여, 노광, 현상함으로써, 소정의 형상을 형성한다.
상기 제1 서브 리드프레임 성형공정(S12) 이후, 필요에 따라, 제1 서브 리드프레임 내부의 잔류응력을 제거하기 위한 열처리 단계(S13)가 수행될 수 있다. 상 기 제1 도금층 형성단계(S14)에서는, 내부리드들 내측 선단에, 은(Ag) 도금층을 형성한다. 제1 도금층을 형성함으로써, 본딩 와이어가 내부리드 선단에 견고히 접합될 수 있다.
한편, 제2 서브 리드프레임 형성단계(S20)는, 제2 기저기판 준비단계(S21), 제2 기저기판 성형단계(S22), 제2 도금층 형성단계(S23), 및 열처리 단계(S24)를 포함한다. 상기 제2 기저기판 준비 단계(S21)에서는, 제2 서브 리드프레임의 소재가 되는 제2 기저기판을 준비한다. 상기 제2 기저기판으로는, 통상적으로 사용되는 리드프레임 소재가 모두 사용될 수 있는데, 예를 들어, 철과 니켈의 합금 박판이 사용될 수 있다. 상기 제2 기저기판 성형단계(S21)에서는, 제2 기저기판에 스탬핑이나 에칭을 통해 다수의 외부리드들, 내부관통공, 및 제2 결합부를 일체로 형성한다.
다음으로, 제2 도금층 형성단계(S23)를 거치는데, 여기서는, 외부리드에 제2 도금층을 형성한다. 제2 도금층은, 주석(Sn) 또는 주석(Sn) 합금을 도포하여 형성될 수 있다. 이로써, 외부리드의 솔더링 특성이 향상되어 반도체 패키지와 회로기판 사이에 견고한 본딩이 이루어질 수 있고, 또한, 패키지 외부로 노출되는 외부리드의 부식 저항성이 향상될 수 있다.
제2 도금층 형성단계(S23) 이후에는 열처리 단계(S24, reflow)를 거친다. 여기서는, 제2 도금층을 재결정 온도 이상으로 가열하여 열처리하는데, 특히, 제2 도금층으로 주석(Sn)이나 주석(Sn) 합금이 도금된 경우에 수염결정(whisker)의 성장을 억제하기 위한 것이다. 상기 열처리 단계(S24)는 공지의 리플로우(reflow) 방법 에 의해 진행될 수 있다.
전술한 바와 같이, 제1 서브 리드프레임과 제2 서브 리드프레임이 완성된 후에는, 리드프레임 결합공정(S30)을 거친다. 여기서, 제1 서브 리드프레임과 제2 서브 리드프레임의 결합은, 공지의 결합방법에 의해 수행될 수 있는데, 예를 들어, 전기저항용접(electric resistance welding) 중 스폿용접(spot welding)에 의해 결합될 수 있다. 즉, 도 10에서 볼 수 있듯이, 상하로 정렬된 용접전극(600)들 사이에 제1 서브 리드프레임(510)과 제2 서브 리드프레임(520)을 중첩하여 배치시킨 후, 전극 지지봉(610)을 전극 지지대(620)를 향하여 가압함으로써, 통전된 전류에 의해, 제1, 제2 결합부(515,525)가 서로 접합되도록 한다. 이외에도, 제1 서브 리드프레임과 제2 서브 리드프레임은 레이저 용접을 포함하는 다양한 공지의 본딩기술에 의해 결합될 수 있다.
제1 서브 리드프레임 및 제2 서브 리드프레임이 결합된 후에는, 결합 후 단계(S40)가 진행된다. 상기 결합 후 단계(S40)는, 스티립 커팅단계(S41), 리드락 테이프 부착단계(S42), 결합부 트리밍 단계(S43), 다운 셋(down-set) 가공단계(S44), 및 검사, 포장단계(S45)를 거친다.
상기 스트립 커팅단계(S41)에서는, 리드프레임이 소정의 패키지 단위로 분리(cut-off)된다. 상기 리드락 테이프 부착단계(S42)에서는, 도 11에서 볼 수 있듯이, 둘레방향을 따라 내부리드(713)들의 일면에 리드락 테이프(750)를 부착하여 내부리드(713)들이 서로 연결되도록 한다. 리드락 테이프(750)를 부착함으로써, 이후에 진행되는 결합부 트리밍 단계(S43)에서 결합부의 소정영역이 제거되더라도, 리 드락 테이프(750)에 지지되는 내부리드(713)들의 흔들림이 방지되며, 내부리드(713)간의 소정간격이 유지되도록 한다.
상기 결합부 트리밍 단계(S43)에서는, 도 11에 도시된 바와 같이, 내부리드(713)와 외부리드(726)의 측면을 잇는 절단선(C)을 따라, 결합부(725, 여기서의 결합부는 제1 결합부와 제2 결합부가 접합된 결합부가 된다.)를 절단한다. 절단선(C)을 따라 결합부(725)가 절단됨으로써, 내부리드(713) 및 외부리드(726)들은 인접한 내부리드(713) 또는 외부리드(726)와 분리된다.
보다 구체적으로, 상기 결합부 트리밍 단계(S43)에서는, 펀치가 형성된 상부금형과 하부금형 사이에 리드프레임을 배치하고, 상부금형으로 리드프레임을 가압함으로써, 리드프레임의 결합부(725)를 절단한다. 내부리드(713)의 선단들을 연결하고 있는 캐비티(cavity, 미도시)도 이 단계에서 함께 절단되는 것이 바람직하다. 상부금형에 형성된 펀치의 형상을 수정함으로써, 필요에 따라 절단부위의 위치가 용이하게 변경, 추가될 수 있고, 일회의 공정으로 모든 절단이 동시에 이루어질 수 있다.
상기 다운 셋(down-set) 가공단계(S44)에서는, 다이패드와 사이드 레일을 연결하는 타이바를 다운 셋 가공함으로써, 다이패드가 내부리드보다 낮은 평면에 배치되도록 한다. 이후, 제품검사단계 및 포장단계를 거치게 된다.
종래기술에 의하면, 리드프레임의 패턴을 형성하는 리드프레임 성형공정 이후에 내부리드의 내측 선단에 은(Ag) 도금층을 형성하는 단계, 및 외부리드에 주석(Sn) 도금층을 형성하는 단계를 순차적으로 거쳐야 한다. 그러나, 본 발명에 있어 서는, 내부리드가 형성된 제1 서브 리드프레임과 외부리드가 형성된 제2 서브 리드프레임이 별도의 형성단계(S10,S20)를 통해 병렬적으로 제조되는바, 작업시간이 단축될 수 있다. 즉, 제1 서브 리드프레임 형성단계(S10)에서 제1 도금층이 형성되는 동안에, 제2 서브 리드프레임 형성단계(S20)에서는 제2 도금층이 동시에 형성될 수 있는 것이다.
일반적으로, 외부리드에 주석(Sn) 도금층을 형성한 후, 주석 도금층의 수염결정(whisker) 방지를 위해 리플로우(reflow) 공정을 실시하게 되는데, 종래기술의 리드프레임에 있어서는, 내부리드와 외부리드가 일체로 형성된 한 장의 리드프레임에 형성되어 있는 결과, 리플로우 공정에서 내부리드의 선단부에 형성된 은(Ag) 도금층이 열적손상을 입게된다. 은(Ag) 도금층이 열화되면, 본딩 와이어와 내부리드 사이의 와이어 본딩 특성이 저하된다. 그러나, 본 발명에 따르면, 내부리드가 형성된 제1 서브 리드프레임과 외부리드가 형성된 제2 서브 리드프레임이 각각 별도의 공정으로 진행되는바, 전술한 바와 같은 문제를 근본적으로 해결한다.
또한, 제1, 제2 서브 리드프레임이 결합된 리드프레임에 있어서는, 결합부가 이중층으로 형성되므로, 리드프레임의 강성이 보다 향상될 수 있다. 이는 결합 후 단계(S40)들에서 리드프레임의 변형이 방지될 수 있음은 물론, 리드프레임의 흔들림이 방지되어, 공정이 보다 원활히 진행될 수 있다.
한편, 본 발명의 실질적인 특징들은 본 명세서에 첨부된 도면들에 도시되어 있는 리드프레임 구조에 한정되지 않고, 변형 가능한 다른 구조의 리드프레임에서도 동일하게 적용될 수 있다.
이상과 같은 구조를 갖는 본 발명의 리드프레임 및 그 제조방법에 의하면, 다음과 같은 효과를 거둘 수 있다.
첫째, 작업시간의 단축을 통해 제품수율이 향상될 수 있다. 본 발명에 따르면, 내부리드를 구비한 제1 서브 리드프레임과 외부리드를 구비한 제2 서브 리드프레임이 별도로 형성단계를 통해 각각 제조되므로, 도금층 형성 단계가 병렬적으로 동시에 진행될 수 있다. 따라서, 선행 도금공정이 완료된 후, 후행 도금공정이 순차로 수행되는 종래의 경우와 달리, 상당한 작업시간이 단축될 수 있다.
둘째, 내부리드에 형성된 제1 도금층과 외부리드에 형성된 제2 도금층의 손상이 방지된다. 전술한 바와 같이, 본 발명에 따르면, 제1 서브 리드프레임과 제2 서브 리드프레임의 형성단계가 개별적으로 진행되므로, 선행하는 도금공정에 의한 도금층이 후행하는 도금공정에 의해 열화되는 현상을 원천적으로 방지할 수 있다. 특히, 종래기술에 따르면, 주석 도금층이 형성된 후에 진행되는 리플로우 단계에서 은(Ag) 도금층이 열적손상을 입게 되는데, 본 발명에 따르면, 이러한 열적손상이 원천적으로 방지된다.
셋째, 리드프레임의 강성이 향상된다. 본 발명에 따르면, 제1 리드프레임과 제2 리드프레임을 결합시키는 결합부가 이중으로 형성되는바, 리드프레임의 변형이 방지됨은 물론, 흔들림이 방지됨으로써, 결합 후 단계에서 리드프레임의 취급이 보다 용이해진다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자라면 누구든지 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (10)

  1. 서로 소정간격을 두고 형성된 다수의 내부리드들; 및
    상기 내부리드들의 길이방향으로 연장된 것으로, 일단부는 상기 내부리드들과 중첩된 상태로 결합되고, 타단부는 지지부에 의해 상호 연결된 다수의 외부리드들;을 포함한 리드프레임.
  2. 제1항에 있어서, 상기 외부리드들의 일단부와 타단부 사이에는 상기 외부리드들을 상호 연결하는 댐바가 더 형성된 것을 특징으로 하는 리드프레임.
  3. 제1항에 있어서, 상기 내부리드 및 외부리드가 상하로 중첩되어 결합된 부분은 반도체 패키지 조립공정에서 몰드수지에 의해 밀봉되는 것을 특징으로 하는 리드프레임.
  4. 제1항에 있어서, 상기 내부리드들의 외측리드에 반대되는 단부에는 제1 도금층이 형성되고, 상기 외부리드들에는 제2 도금층이 형성된 것을 특징으로 하는 리 드프레임.
  5. 제4항에 있어서, 상기 제1 도금층은, 은(Ag), 금(Au), 및 팔라듐(Pd)으로 이루어진 군으로부터 선택된 적어도 하나의 금속소재를 포함하는 것을 특징으로 하는 리드프레임.
  6. 제4항에 있어서, 상기 제2 도금층은 주석(Sn)을 주 소재로 하는 것을 특징으로 하는 리드프레임.
  7. 제1항에 있어서,
    상기 내부리드 및 외부리드의 단부들은 용접에 의해 상호 결합된 것을 특징으로 하는 리드프레임.
  8. 병렬적으로 각각 진행되는 제1 서브 리드프레임 형성단계 및 제2 서브 리드프레임 형성단계를 포함하고, 상기 제1 서브 리드프레임 및 제2 서브 리드프레임이 결합되는 리드프레임 결합단계를 포함하는 리드프레임 제조방법으로서,
    상기 제1 서브 리드프레임 형성단계는,
    제1 기저기판을 준비하는 단계;
    상기 제1 기저기판에 다수의 내부리드들, 제1 결합부를 형성하는 단계; 및
    상기 내부리드들의 내측 선단에 제1 도금층을 형성하는 단계;를 포함하고,
    상기 제2 서브 리드프레임 형성단계는,
    제2 기저기판을 준비하는 단계;
    상기 제2 기저기판에 다수의 외부리드들, 제2 결합부를 형성하는 단계;
    상기 외부리드들에 제2 도금층을 형성하는 단계; 및
    상기 제2 도금층을 재결정 온도 이상으로 가열하여 열처리하는 단계;를 포함하며,
    상기 리드프레임 결합단계에서는, 상기 제1 결합부 및 제2 결합부가 결합되는 리드프레임 제조방법.
  9. 제8항에 있어서,
    상기 리드프레임 결합단계에서는, 상기 제1 결합부 및 제2 결합부가 용접되는 것을 특징으로 하는 리드프레임 제조방법.
  10. 제8항에 있어서,
    상기 리드프레임 결합단계 이후에는, 상기 내부리드와 외부리드의 측면을 따라 제1 결합부 및 제2 결합부를 함께 절단하는 결합부 트리밍 단계;를 더 구비하는 것을 특징으로 하는 리드프레임 제조방법.
KR1020040070614A 2004-09-04 2004-09-04 리드프레임 및 그 제조방법 KR20060021744A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040070614A KR20060021744A (ko) 2004-09-04 2004-09-04 리드프레임 및 그 제조방법
US11/134,138 US7541664B2 (en) 2004-09-04 2005-05-20 Lead frame and semiconductor device having the lead frame
TW094121817A TW200610126A (en) 2004-09-04 2005-06-29 Semiconductor device having g lead frame and method of manufacturing the same
JP2005218737A JP2006074017A (ja) 2004-09-04 2005-07-28 リードフレーム及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040070614A KR20060021744A (ko) 2004-09-04 2004-09-04 리드프레임 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20060021744A true KR20060021744A (ko) 2006-03-08

Family

ID=36154242

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040070614A KR20060021744A (ko) 2004-09-04 2004-09-04 리드프레임 및 그 제조방법

Country Status (4)

Country Link
US (1) US7541664B2 (ko)
JP (1) JP2006074017A (ko)
KR (1) KR20060021744A (ko)
TW (1) TW200610126A (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070290303A1 (en) * 2006-06-07 2007-12-20 Texas Instruments Deutschland Gmbh Dual leadframe semiconductor device package
JP2009147336A (ja) * 2007-12-12 2009-07-02 Rohm & Haas Electronic Materials Llc 密着性の促進
US9059074B2 (en) * 2008-03-26 2015-06-16 Stats Chippac Ltd. Integrated circuit package system with planar interconnect
DE102008051491A1 (de) * 2008-10-13 2010-04-29 Tyco Electronics Amp Gmbh Leadframe für elektronische Bauelemente
DE102009016842B4 (de) 2009-04-08 2015-01-22 Tyco Electronics Amp Gmbh Leitungsgitter für Elektronikgehäuse und Herstellungsverfahren
CN102104028B (zh) * 2010-11-05 2012-12-12 南通富士通微电子股份有限公司 半导体塑封体及分层扫描方法
JP6325975B2 (ja) * 2014-12-19 2018-05-16 新光電気工業株式会社 リードフレーム、半導体装置
US9496206B2 (en) 2015-04-10 2016-11-15 Texas Instruments Incorporated Flippable leadframe for packaged electronic system having vertically stacked chips and components
US9922904B2 (en) * 2015-05-26 2018-03-20 Infineon Technologies Ag Semiconductor device including lead frames with downset
TWI640074B (zh) * 2015-06-22 2018-11-01 順德工業股份有限公司 Lead frame and method of manufacturing same
US10796986B2 (en) * 2016-03-21 2020-10-06 Infineon Technologies Ag Leadframe leads having fully plated end faces
JP7010737B2 (ja) * 2018-03-15 2022-01-26 エイブリック株式会社 半導体装置およびその製造方法
JP7124987B2 (ja) * 2020-07-30 2022-08-24 日本電信電話株式会社 高周波パッケージの製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2646694B2 (ja) * 1988-08-31 1997-08-27 凸版印刷株式会社 リードフレーム
JPH03234049A (ja) * 1990-02-09 1991-10-18 Fujitsu Ltd 半導体パッケージ外部端子の表面処理方法
JP2931936B2 (ja) 1992-01-17 1999-08-09 株式会社日立製作所 半導体装置用リードフレームの製造方法及び半導体装置用リードフレーム並びに樹脂封止型半導体装置
JPH05251603A (ja) * 1992-03-05 1993-09-28 Hitachi Cable Ltd 複合リードフレーム
JP3088193B2 (ja) 1992-06-05 2000-09-18 三菱電機株式会社 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
JPH06104375A (ja) * 1992-08-05 1994-04-15 Hitachi Ltd 半導体集積回路装置
JP2669286B2 (ja) * 1993-02-05 1997-10-27 日立電線株式会社 複合リードフレーム
JPH0766352A (ja) * 1993-08-27 1995-03-10 Mitsui High Tec Inc リードフレーム
JPH1012791A (ja) * 1996-06-21 1998-01-16 Hitachi Ltd リードフレーム、リードフレームの製造方法及び半導体装置の製造方法
JP3417395B2 (ja) * 2000-09-21 2003-06-16 松下電器産業株式会社 半導体装置用リードフレーム及びその製造方法及びそれを用いた半導体装置
KR100371567B1 (ko) 2000-12-08 2003-02-07 삼성테크윈 주식회사 Ａｇ 선도금을 이용한 반도체 패키지용 리드프레임

Also Published As

Publication number Publication date
JP2006074017A (ja) 2006-03-16
TW200610126A (en) 2006-03-16
US20060049493A1 (en) 2006-03-09
US7541664B2 (en) 2009-06-02

Similar Documents

Publication Publication Date Title
US7541664B2 (en) Lead frame and semiconductor device having the lead frame
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US7221045B2 (en) Flat chip semiconductor device and manufacturing method thereof
JP5634033B2 (ja) 樹脂封止型半導体装置とその製造方法
US5724726A (en) Method of making leadframe for lead-on-chip (LOC) semiconductor device
US7943431B2 (en) Leadless semiconductor package and method of manufacture
TWI447876B (zh) 利用引導框及晶片之半導體晶粒封裝及其製造方法
US7608930B2 (en) Semiconductor device and method of manufacturing semiconductor device
US7238549B2 (en) Surface-mounting semiconductor device and method of making the same
US20080087996A1 (en) Semiconductor device and manufacturing method of the same
US8133759B2 (en) Leadframe
JP2005191240A (ja) 半導体装置及びその製造方法
KR102452097B1 (ko) 리드 프레임 및 반도체 장치
JP2009518875A (ja) 頂部及び底部露出化パッケージ化半導体デバイス及び組立方法
JP3866127B2 (ja) 半導体装置
JP2010118577A (ja) 樹脂封止型半導体装置およびその製造方法
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
KR20100050640A (ko) 반도체 패키지 제조용 리드프레임 및 이의 도금 방법
JP2004228166A (ja) 半導体装置及びその製造方法
JP2010050288A (ja) 樹脂封止型半導体装置およびその製造方法
JP3691790B2 (ja) 半導体装置の製造方法及び該方法によって製造された半導体装置
CN101764351B (zh) 激光装置及其制造方法
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2716355B2 (ja) 半導体装置の製造方法
US12051642B2 (en) QFN semiconductor package, semiconductor package and lead frame

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid