JPH06104375A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH06104375A
JPH06104375A JP29587092A JP29587092A JPH06104375A JP H06104375 A JPH06104375 A JP H06104375A JP 29587092 A JP29587092 A JP 29587092A JP 29587092 A JP29587092 A JP 29587092A JP H06104375 A JPH06104375 A JP H06104375A
Authority
JP
Japan
Prior art keywords
insulating substrate
bonding
semiconductor chip
circuit device
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29587092A
Other languages
English (en)
Inventor
Kunihiro Tsubosaki
邦宏 坪崎
Hiroshi Watanabe
宏 渡辺
Hiroshi Mikino
博 三木野
Toshihiro Shiotsuki
敏弘 塩月
Hiromichi Suzuki
博通 鈴木
Yoshinori Miyaki
美典 宮木
Takahiro Naito
孝洋 内藤
Kenji Akeyama
健二 明山
Tokuji Toida
徳次 戸井田
Akiro Sumiya
彰朗 角谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP29587092A priority Critical patent/JPH06104375A/ja
Priority to KR1019930013486A priority patent/KR940008060A/ko
Publication of JPH06104375A publication Critical patent/JPH06104375A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 複合リードフレームを使ったＬＳＩパッケー
ジの製造歩留り、信頼性を向上させる。 【構成】 リードフレーム１の中央には、半導体チップ
を搭載する絶縁基板３ａが配置されている。絶縁基板３
ａの主面のチップ搭載領域４の周囲には、多数の導体配
線５が形成されている。絶縁基板３ａの外側には、多数
のリード６が配置されており、それぞれのリード６の一
端は、絶縁基板３ａの近傍まで延在している。絶縁基板
３ａの四隅には、吊りリード７の一端が接合されてお
り、これら４本の吊りリード７によって絶縁基板３ａが
リードフレーム１に支持、固定される構造になってい
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、半導体チップのボンディングパッドとリー
ドフレームのリードとの間を、絶縁基板に設けた導体配
線を介して電気的に接続し、これら半導体チップと絶縁
基板とを樹脂封止した半導体集積回路装置に適用して有
効な技術に関するものである。
【０００２】
【従来の技術】従来、ＱＦＰ(Quad Flat Package) など
の表面実装形ＬＳＩパッケージの製造に用いるリードフ
レームは、半導体チップを搭載するダイパッドの周囲に
多数のリードを配置し、これらのリードの一端（インナ
ーリード部）と半導体チップのボンディングパッドとを
ワイヤで接続する構造になっている。
【０００３】ところが、近年、論理ＬＳＩの高機能化、
高速化に伴ってＱＦＰの多ピン化が進み、リードの幅や
ピッチが微細化していることから、リードフレームの製
作が非常に困難になってきた。
【０００４】その対策として、リードフレームのインナ
ーリード部に相当する導体配線を形成した絶縁基板をダ
イパッド上に接合し、この絶縁基板の中央に搭載した半
導体チップと導体配線の一端とをワイヤで接続すると共
に、導体配線の他端とリードとをワイヤで接続する、い
わゆる複合リードフレームが提案されている。
【０００５】上記複合リードフレームは、絶縁基板の表
面に蒸着や箔の貼り付けによって薄い金属膜を形成し、
これをエッチングして導体配線を形成するので、通常の
リードフレームに比べてインナーリード部の幅やピッチ
を大幅に微細化することができ、ＬＳＩパッケージの多
ピン化を促進することができるという利点がある。
【０００６】なお、上記のような複合リードフレームを
用いた半導体集積回路装置については、例えば特開昭５
８−１９２３３４号公報、実開昭６４−５７６４１号公
報などに記載がある。
【０００７】
【発明が解決しようとする課題】前記複合リードフレー
ムのダイパッド上に接合される絶縁基板としては、通常
厚さ５０〜１００μm 程度、外形寸法１０〜２５mm×１
０〜２５mm程度のポリイミド樹脂フィルムやエポキシ樹
脂フィルムなどが使用される。
【０００８】しかしながら、このように薄く、かつ大面
積の絶縁基板を接着剤でダイパッド上に接合すると、両
者の接着界面にボイド（気泡）が溜まり易い。
【０００９】そして、この接着界面にボイドを残したま
まワイヤボンディングを行うと、絶縁基板の固定が不安
定となるため、ボンディングツール先端の超音波エネル
ギーが吸収されてしまい、絶縁基板の導体配線とワイヤ
との接着強度が低下し、導体配線からワイヤが剥がれる
ボンディング不良が発生する。
【００１０】また、ワイヤボンディング工程では、ボン
ディングステージ上のリードフレームを２００〜３００
℃に加熱するため、大面積の絶縁基板を接着剤でダイパ
ッド上に接合すると、この熱で接着剤が軟化してゴム状
になり、ボンディングツール先端の超音波エネルギーを
吸収してしまうため、ワイヤの接着強度が低下し、ボン
ディング不良が発生する。
【００１１】また、絶縁基板の材料となるポリイミド樹
脂やエポキシ樹脂は、比較的吸湿率が高いため、このよ
うな材料で作成された大面積の絶縁基板には、かなり多
量の水分が外部から浸入している。
【００１２】このような絶縁基板が樹脂封止されたＬＳ
Ｉパッケージをプリント基板に面実装するためにリフロ
ー半田工程で高温に曝すと、絶縁基板に含まれていた水
分が気化膨張して周囲の樹脂に応力を及ぼし、パッケー
ジクラックを引き起こす。
【００１３】本発明の目的は、導体配線を形成した絶縁
基板を有する複合リードフレーム構造の樹脂封止型半導
体集積回路装置において、導体配線のボンディング不良
を防止することのできる技術を提供することにある。
【００１４】本発明の他の目的は、導体配線を形成した
絶縁基板を有する複合リードフレーム構造の樹脂封止型
半導体集積回路装置において、この半導体集積回路装置
を面実装する際に発生するパッケージクラックを防止す
ることのできる技術を提供することにある。
【００１５】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１６】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１７】(1).請求項１記載の発明は、その主面に複
数のボンディングパッドを有する半導体チップと、樹脂
フィルムと、前記樹脂フィルム上に形成され、その両端
に第１および第２のボンディング領域を有する複数の導
体配線とからなり、その中央に前記半導体チップを搭載
した絶縁基板と、前記絶縁基板の周辺に配置された複数
のリードと、前記絶縁基板に接続され、前記絶縁基板を
支持する吊りリードと、前記半導体チップのボンディン
グパッドと、前記導体配線の第１のボンディング領域と
を電気的に接続する第１のボンディングワイヤと、前記
導体配線の第２のボンディング領域と、前記リードとを
電気的に接続する第２のボンディングワイヤと、前記半
導体チップおよび前記絶縁基板を樹脂封止してなるパッ
ケージ本体とを有してなる半導体集積回路装置である。
【００１８】(2).請求項４記載の発明は、その主面に複
数のボンディングパッドを有する半導体チップと、樹脂
フィルムと、前記樹脂フィルム上に形成され、その両端
に第１および第２のボンディング領域を有する複数の導
体配線とからなり、その中央に前記半導体チップを搭載
した絶縁基板と、前記絶縁基板の周辺に配置され、前記
導体配線の第２のボンディング領域に電気的、かつ機械
的に接続された複数のリードと、前記半導体チップのボ
ンディングパッドと、前記導体配線の第１のボンディン
グ領域とを電気的に接続するボンディングワイヤと、前
記半導体チップおよび前記絶縁基板を樹脂封止してなる
パッケージ本体とを有してなる半導体集積回路装置であ
る。
【００１９】(3).請求項７記載の発明は、樹脂フィルム
と、前記樹脂フィルム上に形成され、その両端に第１お
よび第２のボンディング領域を有する複数の導体配線と
からなり、その中央に開孔部を持ち所定の幅を有する額
縁状の絶縁基板と、前記絶縁基板の開孔部内に配置さ
れ、その主面に複数のボンディングパッドを有する半導
体チップと、前記絶縁基板の周辺に配置された複数のリ
ードと、前記絶縁基板に接続され、前記絶縁基板を支持
する吊りリードと、前記半導体チップのボンディングパ
ッドと、前記導体配線の第１のボンディング領域とを電
気的に接続する第１のボンディングワイヤと、前記導体
配線の第２のボンディング領域と、前記リードとを電気
的に接続する第２のボンディングワイヤと、前記半導体
チップおよび前記絶縁基板を樹脂封止してなるパッケー
ジ本体とを有してなり、前記半導体チップおよび前記絶
縁基板の各辺との間には前記樹脂が介在している半導体
集積回路装置である。
【００２０】
【作用】
(1).上記した手段によれば、複数本の吊りリードまたは
リードの一端を絶縁基板に接合して絶縁基板を支持する
ようにしたので、大面積の絶縁基板を接着剤でダイパッ
ド上に接合する作業が不要となる。
【００２１】これにより、絶縁基板とダイパッドとの接
着界面に溜まったボイドによってワイヤボンディング時
に絶縁基板の固定が不安定となる不具合や、絶縁基板と
ダイパッドとの接着界面に設けた接着剤がワイヤボンデ
ィング時の熱で軟化してゴム状になり、ボンディングツ
ール先端の超音波エネルギーを吸収する不具合を回避す
ることができるので、絶縁基板の導体配線とワイヤとの
接着強度を向上させることができる。
【００２２】(2).上記した手段によれば、半導体チップ
の裏面の一部が封止樹脂と直接接合するために半導体チ
ップと封止樹脂との接合力を大きくでき、また、絶縁基
板の実効的な面積が小さいためにその吸湿量を小さくで
き、さらに、開孔部を通じて半導体チップの上下面の樹
脂を一体化させたことにより、絶縁基板と封止樹脂との
界面に作用する応力を低減することができるので、リフ
ロー半田工程におけるパッケージクラックの発生を抑制
することができる。
【００２３】以下、本発明のリードフレームおよびそれ
を用いたＬＳＩパッケージを実施例により説明する。な
お、実施例を説明するための全図において同一の機能を
有するものは同一の符号を付け、その繰り返しの説明は
省略する。
【００２４】
【実施例１】図１は、本発明の実施例１であるリードフ
レームの概略平面図である。
【００２５】このリードフレーム１ａの中央には、同図
には示されていない半導体チップ２を搭載するための矩
形の絶縁基板３ａが配置されている。この絶縁基板３ａ
の主面のチップ搭載領域（同図の破線で囲んだ領域）４
の周囲には、絶縁基板３ａのそれぞれの辺に対して実質
的に直角な方向に延在する多数の導体配線５（同図に
は、その一部のみを示す）が形成されている。
【００２６】上記絶縁基板３ａの外側には、多数のリー
ド６（同図には、その一部のみを示す）が配置されてお
り、それらの一端は絶縁基板３ａの近傍まで延在してい
る。
【００２７】また、絶縁基板３ａの四隅には、吊りリー
ド７の一端が接合されており、これら４本の吊りリード
７によって絶縁基板３ａがリードフレーム１ａに支持、
固定される構造になっている。
【００２８】上記吊りリード７は、同図には示されてい
ない接合材８を用いて絶縁基板３ａの主面上に接合され
ている。接合材８は、エポキシ樹脂などの合成樹脂系接
着剤あるいはＡｕ−Ｓｎ合金、Ｐｂ−Ｓｎ合金などの低
融点金属ろう材からなる。なお、吊りリード７は、絶縁
基板３ａの四隅以外の箇所に接合してもよく、その本数
も４本に限定されるものではない。
【００２９】このように、実施例１のリードフレーム１
ａは、ダイパッド上に半導体チップを搭載する従来方式
のリードフレームや、ダイパッド上に絶縁基板を接合し
てその上に半導体チップを搭載する従来方式の複合リー
ドフレームなどとは異なり、ダイパッドを有しておら
ず、絶縁基板３ａがダイパッドを兼用した構成になって
いる。
【００３０】上記絶縁基板３ａは、プラズマ溶射法など
を用いて両面に膜厚５０〜１００μm 程度のセラミック
薄膜をコーティングした、厚さ１００〜６００μm 、外
形寸法１０〜２５mm×１０〜２５mm程度のポリイミド樹
脂あるいはエポキシ樹脂などの耐熱性樹脂フィルムから
なる。
【００３１】このように、比較的吸湿率が高いポリイミ
ド樹脂やエポキシ樹脂からなる絶縁基板３ａの両面にセ
ラミック薄膜をコーティングしたことにより、絶縁基板
３ａの吸湿を回避することができるので、リフロー半田
工程におけるパッケージクラックの発生を有効に抑制す
ることができる。
【００３２】セラミック薄膜をコーティングした絶縁基
板３ａ上に形成された導体配線５は、絶縁基板３ａの一
面に接着した膜厚１８μm 程度のＣｕ箔を周知のリソグ
ラフィ技術を使ってエッチングしたもので、それぞれの
導体配線（Ｃｕ箔）５の表面には膜厚２〜１０μm 程度
のＮｉメッキが、さらにその表面には膜厚0.５〜５μm
程度のＡｕメッキが施されている。
【００３３】実施例１の絶縁基板３ａの上述した構成
は、後述する以下の各実施例においても適用可能であ
る。
【００３４】上記絶縁基板３ａは、樹脂フィルムの表面
にセラミック薄膜をコーティングする構成に代えて、セ
ラミックの薄板そのもので構成してもよい。この場合、
導体配線５は、タングステンなどのメタライズパターン
を周知のスクリーン印刷法を用いてセラミックの薄板に
印刷し、次いでこれを焼結した後、メタライズパターン
上に膜厚２〜１０μm 程度のＮｉメッキおよび膜厚0.５
〜５μm 程度のＡｕメッキを順次施して形成する。
【００３５】また、上記導体配線５は、セラミックの薄
板からなる絶縁基板３ａの一面に膜厚５μm 以上のアル
ミニウム薄膜を蒸着法により形成し、これを周知のリソ
グラフィ技術を使ってエッチングして形成してもよい。
この方法によれば、スクリーン印刷法でメタライズパタ
ーンを印刷する場合に比べて導体配線５の幅やピッチを
微細化することができる。
【００３６】このように、絶縁基板３ａをセラミックで
構成することにより、絶縁基板３ａの吸湿を回避するこ
とができるので、リフロー半田工程におけるパッケージ
クラックの発生を有効に抑制することができる。
【００３７】実施例１のリードフレーム１ａは、上記絶
縁基板３ａ、リード６および吊りリード７の他、これら
を支持する外枠９および内枠１０を備えており、さらに
リード６の中途部には、リード６の支持とモールド時に
おける樹脂の溢出防止とを兼ねた枠状のタイバー（ダ
ム）１１が設けられている。
【００３８】リードフレーム１ａを構成する上記リード
６、吊りリード７、外枠９、内枠１０およびタイバー１
１は、４２アロイ、Ｃｕなどの導電材料からなるフープ
材をプレスまたはエッチングにより一体成形したもの
で、リード６の先端には、Ａｇのメッキがスポット状に
施されている。
【００３９】図２は、上記リードフレーム１ａを用いて
製造したＬＳＩパッケージ（半導体集積回路装置）の概
略平面図、図３は、図２の III− III線における断面
図、図４は、図２のIV−IV線における断面図である。
【００４０】エポキシ系樹脂などからなるパッケージ本
体１２内に封止された絶縁基板３ａの主面上には、所定
の論理ＬＳＩが形成されたシリコン単結晶からなる半導
体チップ２が搭載されている。半導体チップ２は、エポ
キシ系樹脂などからなる接着剤１３により絶縁基板３ａ
上に接着されている。
【００４１】上記半導体チップ２の主面の外周部に形成
されたボンディングパッド１４と絶縁基板３ａ上の導体
配線５の一端とは、Ａｕ、ＣｕまたはＡｌからなるワイ
ヤ１５を介して電気的に接続されている。また、導体配
線５の他端とリード６とは、上記したものと同様のワイ
ヤ１５を介して電気的に接続されている。
【００４２】図２に示すように、四角形をなすパッケー
ジ本体１２のそれぞれの辺からは、複数本のリード６
（同図には、その一部のみを示す）が外方に突出してい
る。
【００４３】上記ＬＳＩパッケージを製造するには、リ
ードフレーム１ａの中央に配置された絶縁基板３ａ上に
半導体チップ２を接着し、次いで半導体チップ２のボン
ディングパッド１４と導体配線５、および導体配線５と
リード６との間にそれぞれワイヤ１５をボンディングし
た後、リードフレーム１ａをモールド金型に装着してパ
ッケージ本体１２を成形する。
【００４４】次に、パッケージ本体１２の外部に露出し
たリードフレーム１ａに半田メッキを施し、次いでリー
ドフレーム１ａの不要箇所、すなわち吊りリード７の一
部、タイバー１１、外枠９および内枠１０をプレスで切
断除去した後、リード６を所定の形状に成形する。
【００４５】以上のように構成された本実施例によれ
ば、次のような効果を得ることができる。
【００４６】(1).ダイパッドを廃止し、半導体チップ２
を搭載する絶縁基板３ａを吊りリード７を用いてリード
フレーム１ａに支持、固定するようにしたので、大面積
の絶縁基板３ａを接着剤でダイパッド上に接合する作業
が不要となる。
【００４７】これにより、絶縁基板３ａとダイパッドと
の接着界面に溜まったボイドによってワイヤボンディン
グ時に絶縁基板３ａの固定が不安定となる従来技術の不
具合を回避することができるので、ボンディングパッド
１４や導体配線５とワイヤ１５との接着強度が向上し、
パッド剥がれやリード剥がれのようなボンディング不良
の発生を抑制することができる。
【００４８】また、絶縁基板３ａとダイパッドとの接着
界面に設けた接着剤がワイヤボンディング時の熱で軟化
してゴム状になり、ボンディングツール先端の超音波エ
ネルギーを吸収する従来技術の不具合を回避することが
できるので、ボンディングパッド１４や導体配線５とワ
イヤ１５との接着強度が向上し、パッド剥がれやリード
剥がれのようなボンディング不良の発生を抑制すること
ができる。
【００４９】(2).樹脂フィルムからなる絶縁基板３ａの
両面にセラミック薄膜をコーティングすることにより、
あるいは絶縁基板３ａそのものをセラミックの薄板で構
成することにより、絶縁基板３ａに水分が浸入する従来
技術の不具合を回避することができるので、リフロー半
田工程におけるパッケージクラックの発生を有効に抑制
することができる。
【００５０】(3).上記(1) 、(2) により、ＬＳＩパッケ
ージの製造歩留り、信頼性を向上させることができる。
【００５１】(4).絶縁基板３ａの表面に蒸着や箔の貼り
付けによって薄いアルミニウムや銅の薄膜を形成し、こ
れをエッチングして導体配線５を形成することにより、
通常のリードフレームに比べてインナーリード部の幅や
ピッチを大幅に微細化することができるので、超多ピン
のリードフレーム１ａを提供することができる。
【００５２】
【実施例２】図５は、実施例２のリードフレームを用い
て製造したＬＳＩパッケージ（半導体集積回路装置）の
概略平面図、図６は、図５のVI−VI線における断面図、
図７は、図５の VII−VII 線における断面図である。
【００５３】実施例２のリードフレームは、前記実施例
１と同じように、絶縁基板３ｂを吊りリード７で支持、
固定しているが、絶縁基板３ｂの形状および材質が異な
っている。
【００５４】すなわち、絶縁基板３ｂには複数の開孔部
１６が互いに分離して形成され、これらの開孔部１６に
囲まれた絶縁基板３ｂの中央には、半導体チップ２より
も小面積のチップ搭載領域４が絶縁基板３ｂと一体に形
成されている。
【００５５】より具体的には、台形の開孔部１６がチッ
プ搭載領域４の上下、左右に計４つプレス加工により形
成されており、それぞれの開孔部１６は、半導体チップ
２を搭載した場合にその一部が半導体チップ２の一辺か
ら露出するように配置されている。
【００５６】このように、実施例２では絶縁基板３ｂに
形成された複数の開孔部１６のそれぞれの一部が半導体
チップ２の各辺から露出するように配置されている。そ
の結果、半導体チップ２をエポキシ系樹脂などで封止し
た場合、半導体チップ２の各辺において、半導体チップ
２の上側の樹脂と下側の樹脂とが開孔部１６を通じて連
結されるため、半導体チップ２または絶縁基板３ｂと樹
脂との間に出来る隙間の面積を小さくすることができ、
リフロー工程で発生するパッケージクラックを有効に抑
制することができる。
【００５７】また、絶縁基板３ｂは、リードフレームと
同じ４２アロイ、Ｃｕなどの材料からなる金属板１７と
Ｃｕ箔とが絶縁性の接着剤層１８で接着された積層体か
らなり、開孔部１６の周囲に設けられた導体配線５は、
このＣｕ箔を周知のリソグラフィ技術を使ってエッチン
グすることにより形成されている。
【００５８】上記導体配線５は、矩形の絶縁基板３ｂの
各辺に複数形成されており、リード６の延在方向と並行
に延在している。また、それぞれの導体配線５の両端に
は、幅広のボンディング領域５Ａが形成され、そこにボ
ンディングワイヤ１５が接続されている。なお、この導
体配線５の形状は、前記実施例１でも同様であり、また
後述する以下の各実施例においても同様である。
【００５９】上記絶縁基板３ｂの四隅の吊りリード７お
よびチップ搭載領域４上の半導体チップ２は、別途接着
剤を用いることなく、Ｃｕ箔のエッチングによって露出
した接着剤層１８の上に熱圧着法で直接接合されてい
る。
【００６０】上記接着剤層１８としては、熱可塑性樹脂
が好ましく、特にポリイミド系樹脂、ポリアミドイミド
系樹脂、ポリエーテルケトン系樹脂などが良い。また、
絶縁基板３ｂを構成する金属板１７は、リードフレーム
とは異なる金属材料で別途に形成してもよい。さらに、
金属板１７に代えてセラミックの薄板を用い、その表面
に絶縁性の接着剤層１８を設けて絶縁基板３ｂを構成し
てもよい。
【００６１】以上のように構成された実施例２によれ
ば、絶縁基板３ｂは、金属板１７とＣｕ箔とを接着剤層
１８で接着した積層体からなり、開孔部１６はプレス加
工により、導体配線５はエッチングによりそれぞれ形成
されているため、導体配線５または金属板１７と絶縁基
板３ｂとの接着界面に気泡が入ることが無い。
【００６２】また、接着剤層１８がワイヤボンディング
時の熱で軟化してゴム状になり、ボンディングツール先
端の超音波エネルギーを吸収する従来技術の不具合を低
減することができるので、導体配線５とワイヤ１５との
接着強度が向上し、リード剥がれのようなボンディング
不良の発生を抑制することができる。
【００６３】また、絶縁基板３ｂの下層を金属板１７あ
るいはセラミックの薄板で構成したことにより、絶縁基
板３ｂに水分が浸入する不具合を回避することができる
ので、リフロー半田工程におけるパッケージクラックの
発生を有効に抑制することができる。
【００６４】また、絶縁基板３ｂに複数の開孔部１６を
設けて絶縁基板３ｂの実効的な面積を小さくし、かつこ
れらの開孔部１６を通じて半導体チップ２の上下面の樹
脂を一体化させ、さらに樹脂との接着性に優れた半導体
チップ２の裏面が露出された構造としたことにより、絶
縁基板３ｂと樹脂との界面及び半導体チップ２と樹脂と
の界面に作用する応力を低減することができるので、リ
フロー半田工程におけるパッケージクラックの発生を有
効に抑制することができる。
【００６５】また、絶縁基板３ｂの表面に接着した銅箔
をエッチングして導体配線５を形成したことにより、通
常のリードフレームに比べてインナーリード部の幅やピ
ッチを大幅に微細化することができ、超多ピンのリード
フレームを提供することができる。
【００６６】
【実施例３】図８は、実施例３のリードフレームを用い
て製造したＬＳＩパッケージ（半導体集積回路装置）の
概略平面図、図９は、図８のIX−IX線における断面図、
図１０は、図９の X−X 線における断面図である。
【００６７】実施例３のリードフレームは、絶縁基板３
ｃを吊りリード７で支持、固定した前記実施例１、２と
は異なり、すべてのリード６を絶縁基板３ｃの上部にま
で延在し、それらの先端を対応する導体配線５の一端上
に接合することにより、絶縁基板３ｃを支持、固定して
いる。
【００６８】リード６と導体配線５とは、低融点ろう材
やＡｇペーストなどの導電性接合材１９を介して電気
的、かつ機械的に接合されている。他方、導体配線５の
他端と半導体チップ２とは、ワイヤ１５を介して電気的
に接続されている。
【００６９】絶縁基板３ｃは、ポリイミド樹脂あるいは
エポキシ樹脂などの耐熱性樹脂フィルムからなる。ま
た、前記実施例２と同じく、絶縁基板３ｃには複数の開
孔部１６が互いに分離して形成され、これらの開孔部１
６に囲まれた絶縁基板３ｃの中央には、半導体チップ２
よりも小面積のチップ搭載領域４が絶縁基板３ｃと一体
に形成されている。
【００７０】なお、上記開孔部１６の形状および位置
は、前記実施例２のそれと同様であり、絶縁基板３ｃ
は、前記実施例１と同じく、両面にセラミック薄膜をコ
ーティングした合成樹脂フィルムやセラミックの薄板で
構成してもよい。
【００７１】実施例３のリードフレームを用いたＬＳＩ
パッケージの製造方法の一例を説明すると、まず、膜厚
７５μm 程度、外形寸法１０〜２５mm×１０〜２５mm程
度のポリイミド樹脂フィルムの一面に接着した膜厚１８
μm 程度の銅箔を周知のリソグラフィ技術を使ってエッ
チングすることより導体配線５を形成し、次いでこの導
体配線５の表面に膜厚２〜１０μm 程度のＮｉメッキ、
膜厚0.５〜５μm 程度のＡｕメッキを順次施す。
【００７２】次に、パンチング法により絶縁基板３ｃに
開孔部１６（およびチップ搭載領域４）を形成した後、
あらかじめ膜厚２〜１０μm 程度のＳｎメッキを施して
おいたリード６の先端と導体配線５とを熱圧着し、両者
の界面にＡｕ−Ｓｎ共晶合金を形成することにより両者
を電気的に接続すると共に、絶縁基板３ｃを支持、固定
する。
【００７３】次に、Ａｇペーストのような接着剤２０を
用いて絶縁基板３ｃのチップ搭載領域４上に半導体チッ
プ２を接着し、この半導体チップ２と導体配線５との間
にワイヤ１５をボンディングした後、リードフレーム１
ａをモールド金型に装着してパッケージ本体１２を成形
する。
【００７４】続いて、パッケージ本体１２の外部に露出
したリードフレーム１ａに半田メッキを施し、このリー
ドフレーム１ａの不要箇所をプレスで切断除去した後、
リード６を所定の形状に成形する。
【００７５】以上のように構成された実施例３によれ
ば、前記実施例２とほぼ同様の効果を得ることができ
る。
【００７６】
【実施例４】図１１は、実施例４のリードフレームを用
いて製造したＬＳＩパッケージ（半導体集積回路装置）
の概略平面図、図１２は、図１１の XII−XII 線におけ
る断面図、図１３は、図１１のXIII−XIII線における断
面図である。
【００７７】実施例４のリードフレームは、前記実施例
１、２と同じく４本の吊りリードで絶縁基板３ｄを支
持、固定しているが、これらの吊りリード７の先端を絶
縁基板３ｄの中央まで延在し、半導体チップ２よりも小
面積のチップ搭載領域４を吊りリード７と一体に形成し
ている点に特徴がある。
【００７８】絶縁基板３ｄは、前記実施例２と同じく、
金属板１７とＣｕ箔とを絶縁性の接着剤層１８で接着し
た積層体からなる。また、絶縁基板３ｄは額縁状をなし
ており、その中央には半導体チップ２よりも大面積のデ
バイスホール２１が形成され、その表面に導体配線５が
形成されている。
【００７９】上記金属板１７は、一例として板厚１２５
μm 程度の４２アロイからなり、その表面に塗布された
接着剤層１８は、膜厚２５μm 程度の熱可塑性接着剤か
らなる。また、導体配線５は、この接着剤層１８の表面
に貼り付けた膜厚９μm 程度の銅箔を周知のリソグラフ
ィ技術を使ってエッチングすることにより形成されてい
る。
【００８０】上記絶縁基板３ｄを支持する４本の吊りリ
ード７は、銅箔のエッチングによって露出した接着剤層
１８の上に熱圧着法で直接接合されている。また、半導
体チップ２は、Ａｇペーストのような接着剤２０を用い
てチップ搭載領域４上に接着されている。
【００８１】前記実施例１と同じく、半導体チップ２と
導体配線５の一端とは、ワイヤ１５を介して電気的に接
続され、導体配線５の他端とリード６とは、同じくワイ
ヤ１５を介して電気的に接続されている。
【００８２】また、実施例４のリードフレームは、図１
３に示すように、４本の吊りリード７の中途部を下方に
折り曲げてダウンセット構造とし、半導体チップ２の上
下のパッケージ厚をほぼ等しくすることによって成形性
を向上させている。
【００８３】以上のように構成された実施例４によれ
ば、前記実施例２とほぼ同様の効果を得ることができ
る。
【００８４】
【実施例５】図１４は、実施例５のリードフレームを用
いて製造したＬＳＩパッケージ（半導体集積回路装置）
の概略平面図、図１５は、図１４のXV−XV線における断
面図、図１６は、図１４の XVI−XVI 線における断面図
である。
【００８５】実施例５の絶縁基板３ｅは、チップ搭載領
域４の周囲に台形をなす４つの開孔部１６が半導体チッ
プ２の４辺に対応して分離形成され、これらの開孔部１
６に囲まれたチップ搭載領域４の中央には、半導体チッ
プ２よりも小面積の開孔部２２が形成されている点に特
徴がある。
【００８６】従って、半導体チップ２は、開孔部１６と
開孔部２２との間に残った枠状の絶縁基板３ｅ上に接着
剤層１８を介して接合される。その他の構成は、前記実
施例２と同じである。
【００８７】以上のように構成された実施例５によれ
ば、前記実施例２とほぼ同様の効果を得ることができる
が、開孔部２２を設けたことにより、リフロー半田工程
で発生するパッケージクラックをより有効に抑制するこ
とができる。
【００８８】
【実施例６】図１７は、実施例６のリードフレームを用
いて製造したＬＳＩパッケージ（半導体集積回路装置）
の概略平面図、図１８は、図１７の XVIII−XVIII 線に
おける断面図、図１９は、図１７の IXX−IXX 線におけ
る断面図である。
【００８９】実施例６のリードフレームは、絶縁基板３
ｆを支持、固定する４本の吊りリード７の先端を絶縁基
板３ｆの中央まで延在し、半導体チップ２よりも小面積
の開孔部２３を有するチップ搭載領域４を吊りリード７
と一体に形成している。その他の構成は、前記実施例４
と同じである。
【００９０】以上のように構成された実施例６によれ
ば、前記実施例２とほぼ同様の効果を得ることができ
る。
【００９１】
【実施例７】図２０は、実施例７のリードフレームを用
いて製造したＬＳＩパッケージ（半導体集積回路装置）
の概略平面図、図２１は、図２０の XXI−XXI 線におけ
る断面図、図２２は、図２０のXXII−XXII線における断
面図である。
【００９２】実施例７のリードフレームは、すべてのリ
ード６の先端を絶縁基板３ｇの上部まで延在し、その先
端を絶縁性の接着剤層１８で絶縁基板３ｇ上に接合する
ことにより絶縁基板３ｇを支持、固定している。
【００９３】絶縁基板３ｇは、銅のような高熱伝導性の
金属板１７とその表面に塗布された絶縁性の接着剤層１
８とからなり、絶縁基板３ｇ上の導体配線５は、この接
着剤層１８の表面に貼り付けた銅箔を周知のリソグラフ
ィ技術を使ってエッチングすることにより形成されてい
る。
【００９４】また、リード６および半導体チップ２は、
別途接着剤を用いることなく、銅箔のエッチングによっ
て露出した上記接着剤層１８の上に熱圧着法で直接接合
されている。
【００９５】実施例７によれば、大面積の金属板１７の
中央に接着剤層１８を介して半導体チップ２を搭載し、
かつ金属板１７の周辺部にリード６を接合したことによ
り、半導体チップ２の熱を金属板１７およびリード６を
通じてパッケージ本体１２の外に逃がすことが可能とな
り、熱抵抗の小さなＬＳＩパッケージを提供することが
できる。
【００９６】また、実施例７によれば、大面積の金属板
１７上でワイヤボンディングを行うので、安定したボン
ディングが可能となる。
【００９７】
【実施例８】図２３は、本発明の実施例８であるリード
フレームの概略平面図、図２４は、その一部を拡大して
示す平面図である。
【００９８】実施例８のリードフレーム１ｂは、前記実
施例４と同じく、絶縁基板３ｈを支持、固定する４本の
吊りリード７を絶縁基板３ｈの中央まで延在し、半導体
チップ２よりも小面積のチップ搭載領域４を吊りリード
７と一体に形成している。このチップ搭載領域４は、半
導体チップ２の接着作業を容易にし、かつ樹脂との界面
に加わる応力を低減するために、例えば直径３mm程度の
円形をなしている。
【００９９】また、実施例８のリードフレーム１ｂは、
絶縁基板３ｈを吊りリード７の上に搭載した構成になっ
ており、吊りリード７と絶縁基板３ｈとの接着は、図２
４に示すように、それぞれの吊りリード７の中途部に設
けた基板支持用パッド２４ａ上に接着剤を塗布すること
により行っている。なお、この基板支持用パッド２４ａ
は、吊りリード７と一体に形成されている。
【０１００】上記絶縁基板３ｈの中央には、半導体チッ
プ２よりも大面積のデバイスホール２１が設けられてい
る。従って、半導体チップ２の上側の樹脂と下側の樹脂
とがこのデバイスホール２１を通じて連結されるため、
リフロー工程で発生するパッケージクラックを有効に抑
制することができる。なお、このデバイスホール２１の
寸法は、半導体チップ２の寸法を5.０〜9.０×5.０〜9.
０mm程度とした時、１1.０×１1.０mm程度である。
【０１０１】上記絶縁基板３ｈは、一例として厚さ２０
０〜５００μm のセラミック基板の主面に厚さ３０μm
程度のタングステンメタライズからなる導体配線５を形
成し、この導体配線５の表面に膜厚２μm 以上のＮｉメ
ッキおよび膜厚0.３μm 以上のＡｕメッキを順次施した
ものからなる。導体配線５は、セラミック基板の主面に
蒸着した５μm 以上のＡｌ膜をエッチングして形成して
もよい。
【０１０２】また、絶縁基板３ｈは、厚さ２００〜５０
０μm のガラス布基材ビスマレイミドトリアジン樹脂Ｃ
ｕ張り積層基板やガラス布基材ポリイミド樹脂Ｃｕ張り
積層基板などにより構成してもよい。
【０１０３】この場合、導体配線５は、積層基板のＣｕ
箔をエッチングして形成し、その表面に膜厚２μm 以上
のＮｉメッキおよび膜厚0.３μm 以上のＡｕメッキを順
次施す。また、導体配線５のワイヤボンディング部以外
は、ソルダーレジストで被覆する。
【０１０４】また、絶縁基板３ｈは、ガラス布基材ポリ
イミド樹脂の表面に厚さ１０μm 程度のＣｕ配線を転写
法により形成したもので構成してもよい。この場合は、
エッチング法に比べてより微細なピッチの導体配線５を
形成することができる。
【０１０５】また、絶縁基板３ｈは、厚さ１５０μm 程
度の４２アロイ合金などからなる金属板の表面に、例え
ばガラス転移温度が２３０℃程度のポリエーテルアミド
イミド樹脂系の接着剤層を厚さ２５μm 程度塗布したも
ので構成してもよい。
【０１０６】この場合、導体配線５は、接着剤層を介し
てラミネートした厚さ２５μm 程度の４２アロイ合金箔
をエッチングして形成し、その表面に膜厚１μm 程度の
Ａｕメッキを施す。
【０１０７】また、絶縁基板３ｈは、厚さ２５０μm 程
度のＣｕ合金からなる金属板の表面に、例えばガラス転
移温度が２４０℃程度のポリイミド樹脂系の接着剤層を
厚さ２５μm 程度塗布したもので構成してもよい。
【０１０８】この場合、導体配線５は、接着剤層を介し
てラミネートした厚さ１８μm 程度のＣｕ箔をエッチン
グして形成し、その表面に膜厚１μm 程度のＡｕメッキ
を施す。
【０１０９】図２５は、上記リードフレーム１ｂを用い
て製造したＬＳＩパッケージ（半導体集積回路装置）の
概略平面図、図２６は、図２５のXXVI−XXVI線における
断面図、図２７は、図２５の XXVII−XXVII 線における
断面図である。
【０１１０】このＬＳＩパッケージを製造するには、ま
ず、リードフレーム１ｂの中央に設けたチップ搭載領域
４の上、および吊りリード７の中途部に設けた基板支持
用パッド２４ａの上にそれぞれＡｇペースト系の接着剤
を塗布し、チップ搭載領域４上に半導体チップ２を、吊
りリード７上に絶縁基板３ｈをそれぞれ接合する。
【０１１１】このように、リードフレーム１ｂに半導体
チップ２を搭載する作業と絶縁基板３ｈを搭載する作業
とを同一の工程で行うことにより、ＬＳＩパッケージの
製造工程を少なくすることができる。
【０１１２】次に、導体配線５の一端と半導体チップ
２、および導体配線５の他端とリード６との間にそれぞ
れワイヤ１５をボンディングする。
【０１１３】実施例８において、半導体チップ２には、
後述（実施例１０）の図３４に示すように、複数のボン
ディングパッド１４が千鳥状に配置されている。また、
絶縁基板３ｈには、後述（実施例１１）の図３７に示す
ように、一端のボンディング領域５Ａが千鳥状に配置さ
れた導体配線５が形成されている。
【０１１４】そこで、まず半導体チップ２の周辺に近い
側に配置されたボンディングパッド１４とボンディング
領域５Ａ同士をボンディングワイヤ１５で順次接続し、
次に、半導体チップ２の周辺から遠い側に配置されたボ
ンディングパッド１４とボンディング領域５Ａ同士をボ
ンディングワイヤ１５で順次接続する。
【０１１５】この場合、半導体チップ２の周辺から遠い
ボンディングパッド１４に接続されるボンディングワイ
ヤ１５のループ高さを半導体チップ２の周辺に近いボン
ディングパッド１４に接続されるボンディングワイヤ１
５のループ高さよりも高くすることでボンディングワイ
ヤ１５同士の短絡を防止する。
【０１１６】次に、リードフレーム１ｂをモールド金型
に装着してパッケージ本体１２を成形した後、パッケー
ジ本体１２の外部に露出したリードフレーム１ｂに半田
メッキを施し、次いでリードフレーム１ｂの不要箇所、
すなわち吊りリード７の一部、タイバー１１、外枠９お
よび内枠１０をプレスで切断除去した後、リード６を所
定の形状に成形する。
【０１１７】以上のように構成された実施例８によれ
ば、前記実施例２とほぼ同様の効果を得ることができ
る。
【０１１８】また、実施例８のリードフレーム１ｂは、
絶縁基板３ｈとほぼ同程度の寸法を有する大面積の半導
体チップ２を搭載することも可能である。この場合は、
図２８に示すように、リードフレーム１ｂに絶縁基板３
ｈを搭載せず、チップ搭載領域４および基板支持用パッ
ド２４ａにより大面積の半導体チップ２を支持、固定す
る。
【０１１９】このように、実施例８のリードフレーム１
ｂは、面積の異なる複数種の半導体チップ２の実装に兼
用できる構造になっているため、このリードフレーム１
ｂを用いたＬＳＩパッケージの製造コストを低減するこ
とができる。
【０１２０】
【実施例９】図２９は、実施例９のリードフレームを用
いて製造したＬＳＩパッケージ（半導体集積回路装置）
の概略平面図、図３０は、その一部を拡大して示す平面
図、図３１は、図２９のXXXI−XXXI線における断面図、
図３２は、図２９の XXXII−XXXII 線における断面図で
ある。
【０１２１】実施例９のリードフレームは、前記実施例
２と同じように、絶縁基板３ｉを４本の吊りリード７の
先端で支持、固定しているが、吊りリード７の先端を絶
縁基板３ｉの下面に配置した点が異なっている。
【０１２２】吊りリード７と絶縁基板３ｉとの接着は、
図３０に示すように、それぞれの吊りリード７の先端に
一体に形成した、吊りリード７よりも幅の広い基板支持
用パッド２４ｂ上に接着剤を塗布することにより行って
いる。
【０１２３】絶縁基板３ｉの形状は、前記実施例２と同
様である。すなわち、絶縁基板３ｉには複数の開孔部１
６が互いに分離して形成され、これらの開孔部１６に囲
まれた絶縁基板３ｉの中央には、半導体チップ２よりも
小面積のチップ搭載領域４が絶縁基板３ｉと一体に形成
されている。この絶縁基板３ｂは、前記実施例８に例示
した各種の構成のものが利用可能である。
【０１２４】なお、半導体チップ２のボンディングパッ
ド１４および絶縁基板３ｉの導体配線５は、前記実施例
８と同様であり、それらを接続するボンディングワイヤ
１５のループ高さも同様である。
【０１２５】以上のように構成された実施例９によれ
ば、前記実施例２とほぼ同様の効果を得ることができ
る。
【０１２６】
【実施例１０】図３３は、本発明の実施例１０であるリ
ードフレームの概略平面図、図３４は、その一部を拡大
して示す平面図、図３５および図３６は、実施例１０の
リードフレームを用いて製造したＬＳＩパッケージ（半
導体集積回路装置）の断面図である。
【０１２７】実施例１０のリードフレーム１ｃは、絶縁
基板３ｊの上に額縁状の絶縁基板３ｋを積層した点が特
徴である。下層の絶縁基板３ｊは、多層配線構造であ
り、２層の導体配線５の間に額縁状の絶縁基板３ｋが介
在している。この絶縁基板３ｋは、その幅が絶縁基板３
ｊよりも僅かに狭いため、図３４に示すように、絶縁基
板３ｊ上に形成された導体配線５の両端部（ボンディン
グ領域５Ａ）が露出している。
【０１２８】また、図３４に示すように、絶縁基板３ｊ
に形成された導体配線５と絶縁基板３ｋに形成された導
体配線５とは、ボンディング領域５Ａが互い違いに千鳥
状に配置されており、これに対応する半導体チップ２の
ボンディングパッド１４も互い違いに千鳥状に配置され
ている。また、絶縁基板３ｊ、３ｋの導体配線５とこれ
に対応する半導体チップ２のボンディングパッド１４と
は、両者を接続するワイヤ１５が互いに平行となる位置
関係にある。
【０１２９】このように、半導体チップ２のボンディン
グパッド１４および導体配線５のボンディング領域５Ａ
をそれぞれ千鳥状に配置した場合は、ボンディングワイ
ヤ１５同士の短絡を避けるために、ボンディングワイヤ
１５を並行にする。従って、ボンディングパッド１４お
よびボンディング領域５Ａのそれぞれのピッチも等しく
する。
【０１３０】そして、半導体チップ２の周辺に近い側に
配置されたボンディングパッド１４と（半導体チップ２
の周辺に近い側に配置された）絶縁基板３ｊの導体配線
５のボンディング領域５Ａとをボンディングワイヤ１５
で順次接続し、次に、半導体チップ２の周辺から遠い側
に配置されたボンディングパッド１４と（半導体チップ
２の周辺から遠い側に配置された）絶縁基板３ｋの導体
配線５のボンディング領域５Ａとをボンディングワイヤ
１５で順次接続する。
【０１３１】このようなボンディング方法により、ボン
ディング時のキャピラリとボンディングワイヤ１５との
接触を防止することができる。なお、この場合は、前記
実施例８、９の場合と異なり、ボンディングワイヤ１５
のループ高さを変える必要はない。
【０１３２】絶縁基板３ｊ、３ｋは一例としてセラミッ
ク基板からなり、導体配線５はタングステンメタライズ
の表面にＮｉメッキおよびＡｕメッキを施したものから
なるが、その他にも前記実施例８に例示した各種の構成
のものが利用可能である。
【０１３３】また、絶縁基板３ｊは、一例として前記実
施例８と同じく、チップ搭載領域４と一体に形成された
４本の吊りリード７によって支持、固定されているが、
前記実施例１〜７、９で説明した各種支持方式のいずれ
であってもよい。
【０１３４】以上のように構成された実施例１０によれ
ば、前記実施例２とほぼ同様の効果を得ることができ、
また、導体配線５を形成した絶縁基板３ｊ上に導体配線
５を形成した第２の絶縁基板３ｋを積層したことによ
り、超多ピンのＬＳＩパッケージを提供することができ
る。
【０１３５】
【実施例１１】図３７は、本発明の実施例１１であるＬ
ＳＩパッケージ（半導体集積回路装置）の一部を拡大し
て示す平面図である。
【０１３６】前記実施例１０では、絶縁基板３ｊの導体
配線５のボンディング領域５Ａと、第２の絶縁基板３ｋ
の導体配線５のボンディング領域５Ａとを互い違いに千
鳥状に配置したが、実施例１１では、図３７に示すよう
に、絶縁基板３ｍ上に大面積の電源用メタライズ２５ａ
またはＧＮＤ用メタライズ２５ｂを幅広に形成し、その
上に積層した第２の絶縁基板３ｎ上に信号用の導体配線
５を形成している。
【０１３７】このような電源用メタライズ２５ａまたは
ＧＮＤ用メタライズ２５ｂの幅広配線は、同図に示すよ
うに、それらの一端がボンディングワイヤ１５を介して
リード６に接続され、他端がボンディングワイヤ１５を
介して半導体チップ２のボンディングパッド１４に接続
されている。
【０１３８】このように、幅広の電源用メタライズ２５
ａまたはＧＮＤ用メタライズ２５ｂを用いることによ
り、電源またはＧＮＤのインダクタンスを低減すること
ができるので、ノイズの低減および高速動作を実現する
ことができる。
【０１３９】なお、電源用メタライズ２５ａとＧＮＤ用
メタライズ２５ｂとは区別して説明したが、これらは、
電源またはＧＮＤのいずれのリード６に接続するかによ
って電源用にもＧＮＤ用にもなりうる。
【０１４０】前記実施例１０のリードフレーム１ｃは、
導体配線５の幅やピッチを微細化した場合、絶縁基板３
ｊ上に第２の絶縁基板３ｋを積層する際、導体配線５同
士の位置合わせが困難になるが、実施例１１のような構
成にすると、電源用メタライズ２５ａおよびＧＮＤ用メ
タライズ２５ｂが導体配線５に比べて遙かに大面積であ
るため、絶縁基板３ｍと絶縁基板３ｎとの位置合わせを
容易に行うことができる。
【０１４１】従って、実施例１１によれば、第２の絶縁
基板３ｎ上に形成される信号用の導体配線５の幅やピッ
チを微細化することができるので、超多ピンのＬＳＩパ
ッケージを提供することができる。
【０１４２】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【０１４３】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【０１４４】(1).本発明によれば、ワイヤの接着強度を
向上させることができるので、ボンディング不良の発生
を抑制することができる。
【０１４５】(2).本発明によれば、リフロー半田工程に
おけるパッケージクラックの発生を有効に抑制すること
ができる。
【０１４６】(3).上記(1) 、(2) により、ＬＳＩパッケ
ージの製造歩留り、信頼性を向上させ、コスト低減を図
ることができる。
【０１４７】(4).本発明によれば、超多ピンのＬＳＩパ
ッケージを提供することができる。
【図面の簡単な説明】
【図１】本発明の実施例１であるリードフレームの概略
平面図である。
【図２】実施例１のリードフレームを用いて製造したＬ
ＳＩパッケージの概略平面図である。
【図３】図２の III− III線における断面図である。
【図４】図２のIV−IV線における断面図である。
【図５】実施例２のリードフレームを用いて製造したＬ
ＳＩパッケージの概略平面図である。
【図６】図５のVI−VI線における断面図である。
【図７】図５の VII−VII 線における断面図である。
【図８】実施例３のリードフレームを用いて製造したＬ
ＳＩパッケージの概略平面図である。
【図９】図８のIX−IX線における断面図である。
【図１０】図９の X−X 線における断面図である。
【図１１】実施例４のリードフレームを用いて製造した
ＬＳＩパッケージの概略平面図である。
【図１２】図１１の XII−XII 線における断面図であ
る。
【図１３】図１１のXIII−XIII線における断面図であ
る。
【図１４】実施例５のリードフレームを用いて製造した
ＬＳＩパッケージの概略平面図である。
【図１５】図１４のXV−XV線における断面図である。
【図１６】図１４の XVI−XVI 線における断面図であ
る。
【図１７】実施例６のリードフレームを用いて製造した
ＬＳＩパッケージの概略平面図である。
【図１８】図１７の XVIII−XVIII 線における断面図で
ある。
【図１９】図１７の IXX−IXX 線における断面図であ
る。
【図２０】実施例７のリードフレームを用いて製造した
ＬＳＩパッケージの概略平面図である。
【図２１】図２０の XXI−XXI 線における断面図であ
る。
【図２２】図２０のXXII−XXII線における断面図であ
る。
【図２３】本発明の実施例８であるリードフレームの概
略平面図である。
【図２４】図２３の一部を拡大して示す平面図である。
【図２５】実施例８のリードフレームを用いて製造した
ＬＳＩパッケージの概略平面図である。
【図２６】図２５のXXVI−XXVI線における断面図であ
る。
【図２７】図２５の XXVII−XXVII 線における断面図で
ある。
【図２８】実施例８のリードフレームに大面積の半導体
チップを搭載した状態を示す概略平面図である。
【図２９】実施例９のリードフレームを用いて製造した
ＬＳＩパッケージの概略平面図である。
【図３０】図２９の一部を拡大して示す平面図である。
【図３１】図２９のXXXI−XXXI線における断面図であ
る。
【図３２】図２９の XXXII−XXXII 線における断面図で
ある。
【図３３】本発明の実施例１０であるリードフレームの
概略平面図である。
【図３４】図３３の一部を拡大して示す平面図である。
【図３５】実施例１０のリードフレームを用いて製造し
たＬＳＩパッケージの断面図である。
【図３６】実施例１０のリードフレームを用いて製造し
たＬＳＩパッケージの断面図である。
【図３７】実施例１１のリードフレームを用いて製造し
たＬＳＩパッケージの一部を拡大して示す平面図であ
る。
【符号の説明】
１ａ〜１ｃ リードフレーム ２ 半導体チップ ３ａ〜３ｋ，３ｍ，３ｎ 絶縁基板 ４ チップ搭載領域 ５ 導体配線 ５Ａ ボンディング領域 ６ リード ７ 吊りリード ８ 接合材 ９ 外枠 １０ 内枠 １１ タイバー（ダム） １２ パッケージ本体 １３ 接着剤 １４ ボンディングパッド １５ ワイヤ １６ 開孔部 １７ 金属板 １８ 接着剤層 １９ 導電性接合剤 ２０ 接着剤 ２１ デバイスホール ２２ 開孔部 ２３ 開孔部 ２４ａ 基板支持用パッド ２４ｂ 基板支持用パッド ２５ａ 電源用メタライズ ２５ｂ ＧＮＤ用メタライズ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 塩月 敏弘 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内 (72)発明者 鈴木 博通 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内 (72)発明者 宮木 美典 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内 (72)発明者 内藤 孝洋 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内 (72)発明者 明山 健二 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内 (72)発明者 戸井田 徳次 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内 (72)発明者 角谷 彰朗 東京都小平市上水本町５丁目20番１号 株 式会社日立製作所武蔵工場内

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 その主面に複数のボンディングパッドを
    有する半導体チップと、 樹脂フィルムと、前記樹脂フィルム上に形成され、その
    両端に第１および第２のボンディング領域を有する複数
    の導体配線とからなり、その中央に前記半導体チップを
    搭載した絶縁基板と、 前記絶縁基板の周辺に配置された複数のリードと、 前記絶縁基板に接続され、前記絶縁基板を支持する吊り
    リードと、 前記半導体チップのボンディングパッドと、前記導体配
    線の第１のボンディング領域とを電気的に接続する第１
    のボンディングワイヤと、 前記導体配線の第２のボンディング領域と、前記リード
    とを電気的に接続する第２のボンディングワイヤと、 前記半導体チップおよび前記絶縁基板を樹脂封止してな
    るパッケージ本体とを有してなる半導体集積回路装置。
  2. 【請求項２】 前記樹脂フィルムには、その両面にセラ
    ミック薄膜がコーティングされていることを特徴とする
    請求項１記載の半導体集積回路装置。
  3. 【請求項３】 前記絶縁基板は複数の開孔部を有し、前
    記開孔部のそれぞれは、前記半導体チップの一辺を横切
    るように配置されていることを特徴とする請求項１記載
    の半導体集積回路装置。
  4. 【請求項４】 その主面に複数のボンディングパッドを
    有する半導体チップと、 樹脂フィルムと、前記樹脂フィルム上に形成され、その
    両端に第１および第２のボンディング領域を有する複数
    の導体配線とからなり、その中央に前記半導体チップを
    搭載した絶縁基板と、 前記絶縁基板の周辺に配置され、前記導体配線の第２の
    ボンディング領域に電気的、かつ機械的に接続された複
    数のリードと、 前記半導体チップのボンディングパッドと、前記導体配
    線の第１のボンディング領域とを電気的に接続するボン
    ディングワイヤと、 前記半導体チップおよび前記絶縁基板を樹脂封止してな
    るパッケージ本体とを有してなる半導体集積回路装置。
  5. 【請求項５】 前記樹脂フィルムには、その両面にセラ
    ミック薄膜がコーティングされていることを特徴とする
    請求項４記載の半導体集積回路装置。
  6. 【請求項６】 前記絶縁基板は複数の開孔部を有し、前
    記開孔部のそれぞれは、前記半導体チップの一辺を横切
    るように配置されていることを特徴とする請求項４記載
    の半導体集積回路装置。
  7. 【請求項７】 樹脂フィルムと、前記樹脂フィルム上に
    形成され、その両端に第１および第２のボンディング領
    域を有する複数の導体配線とからなり、その中央に開孔
    部を持ち所定の幅を有する額縁状の絶縁基板と、 前記絶縁基板の開孔部内に配置され、その主面に複数の
    ボンディングパッドを有する半導体チップと、 前記絶縁基板の周辺に配置された複数のリードと、 前記絶縁基板に接続され、前記絶縁基板を支持する吊り
    リードと、 前記半導体チップのボンディングパッドと、前記導体配
    線の第１のボンディング領域とを電気的に接続する第１
    のボンディングワイヤと、 前記導体配線の第２のボンディング領域と、前記リード
    とを電気的に接続する第２のボンディングワイヤと、 前記半導体チップおよび前記絶縁基板を樹脂封止してな
    るパッケージ本体とを有してなり、前記半導体チップお
    よび前記絶縁基板の各辺との間には前記樹脂が介在して
    いることを特徴とする半導体集積回路装置。
  8. 【請求項８】 前記半導体チップの下部には、前記吊り
    リードと一体に形成され、前記吊りリードの幅よりも大
    きいチップ搭載領域が設けられていることを特徴とする
    請求項７記載の半導体集積回路装置。
  9. 【請求項９】 前記チップ搭載領域には、前記半導体チ
    ップよりも小さい面積を有する開孔部が設けられている
    ことを特徴とする請求項８記載の半導体集積回路装置。
  10. 【請求項１０】 前記吊りリードは、前記吊りリードと
    一体に形成され、前記吊りリードから突出した基板支持
    用パッドを有し、前記絶縁基板は、接着剤を介して前記
    基板支持用パッドに接着されていることを特徴とする請
    求項７記載の半導体集積回路装置。
  11. 【請求項１１】 前記半導体チップの複数のボンディン
    グパッドおよび前記導体配線の複数の第１のボンディン
    グ領域は、それぞれ等間隔に千鳥状に配置され、前記ボ
    ンディングパッドおよび前記ボンディング領域のピッチ
    は等しいことを特徴とする請求項７記載の半導体集積回
    路装置。
  12. 【請求項１２】 前記半導体チップのボンディングパッ
    ドと、前記導体配線の第１のボンディング領域とを電気
    的に接続する複数の第１のボンディングワイヤは、互い
    に並行に延在していることを特徴とする請求項１１記載
    の半導体集積回路装置。
  13. 【請求項１３】 前記半導体チップの周辺に近い側に配
    置されたボンディングパッドは、前記第１のボンディン
    グワイヤを介して前記半導体チップの周辺に近い側に配
    置されたボンディング領域と電気的に接続され、前記半
    導体チップの周辺から遠い側に配置されたボンディング
    パッドは、前記第１のボンディングワイヤを介して前記
    半導体チップの周辺から遠い側に配置されたボンディン
    グ領域と電気的に接続されていることを特徴とする請求
    項１２記載の半導体集積回路装置。
JP29587092A 1992-08-05 1992-11-05 半導体集積回路装置 Pending JPH06104375A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP29587092A JPH06104375A (ja) 1992-08-05 1992-11-05 半導体集積回路装置
KR1019930013486A KR940008060A (ko) 1992-08-05 1993-07-16 반도체 집적회로 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP20883092 1992-08-05
JP4-208830 1992-08-05
JP29587092A JPH06104375A (ja) 1992-08-05 1992-11-05 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH06104375A true JPH06104375A (ja) 1994-04-15

Family

ID=26517069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29587092A Pending JPH06104375A (ja) 1992-08-05 1992-11-05 半導体集積回路装置

Country Status (2)

Country Link
JP (1) JPH06104375A (ja)
KR (1) KR940008060A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777266B2 (en) * 1999-04-28 2004-08-17 Siliconware Precision Industries Co., Ltd. Dual-chip integrated circuit package and method of manufacturing the same
JP2006074017A (ja) * 2004-09-04 2006-03-16 Samsung Techwin Co Ltd リードフレーム及びその製造方法
WO2009058973A3 (en) * 2007-11-01 2010-07-01 Texas Instruments Incorporated Bga package with traces for plating pads under the chip
JP2012033813A (ja) * 2010-08-02 2012-02-16 Denso Corp 半導体装置および半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777266B2 (en) * 1999-04-28 2004-08-17 Siliconware Precision Industries Co., Ltd. Dual-chip integrated circuit package and method of manufacturing the same
JP2006074017A (ja) * 2004-09-04 2006-03-16 Samsung Techwin Co Ltd リードフレーム及びその製造方法
WO2009058973A3 (en) * 2007-11-01 2010-07-01 Texas Instruments Incorporated Bga package with traces for plating pads under the chip
US8053349B2 (en) 2007-11-01 2011-11-08 Texas Instruments Incorporated BGA package with traces for plating pads under the chip
JP2012033813A (ja) * 2010-08-02 2012-02-16 Denso Corp 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
KR940008060A (ko) 1994-04-28

Similar Documents

Publication Publication Date Title
JP3461720B2 (ja) 樹脂封止型半導体装置
JP3578770B2 (ja) 半導体装置
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
US6876069B2 (en) Ground plane for exposed package
JP3189703B2 (ja) 半導体装置及びその製造方法
US6232661B1 (en) Semiconductor device in BGA package and manufacturing method thereof
WO2006014418A2 (en) Encapsulated semiconductor device with reliable down bonds
JPH10200012A (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
JP2002190488A (ja) 半導体装置の製造方法および半導体装置
JPH11340409A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
JP2000077435A (ja) 半導体装置及びその製造方法
JPH06104375A (ja) 半導体集積回路装置
JP4190659B2 (ja) 配線基板とその製造方法
JP2891426B2 (ja) 半導体装置
JP2002324873A (ja) 半導体装置及びその製造方法
JPH11186440A (ja) 半導体装置
JP2000286378A (ja) 樹脂封止型半導体装置
JPH08102583A (ja) 配線回路基板
KR100218633B1 (ko) 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지
KR19980025877A (ko) 칩에 방열 기판이 부착된 볼 그리드 어레이 패키지
JPH03161957A (ja) 半導体装置
JPH04192450A (ja) 複合リードフレーム
JP2917932B2 (ja) 半導体パッケージ
JPH0834282B2 (ja) 半導体装置用リードフレーム