JP2003168771A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003168771A JP2003168771A JP2001368562A JP2001368562A JP2003168771A JP 2003168771 A JP2003168771 A JP 2003168771A JP 2001368562 A JP2001368562 A JP 2001368562A JP 2001368562 A JP2001368562 A JP 2001368562A JP 2003168771 A JP2003168771 A JP 2003168771A
- Authority
- JP
- Japan
- Prior art keywords
- electroless
- heat sink
- layer
- plating layer
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半田付けにＳｎリッチ半田を使用しながら、
金属体の表面にめっきした無電解Ｎｉ−Ｐめっき層の剥
離を防止する。 【解決手段】 本発明の半導体装置１は、表面に無電解
Ｎｉ−Ｐめっき層がめっきされた金属体３、４の上面に
半導体素子２をＳｎリッチ半田７を介して接合してなる
ものにおいて、前記無電解Ｎｉ−Ｐめっき層の厚み寸法
を、前記金属体３、４と前記無電解Ｎｉ−Ｐめっき層と
の界面に、Ｐリッチ層が到達しないようにする厚み寸
法、例えば約５μｍ以上に設定したものである。
金属体の表面にめっきした無電解Ｎｉ−Ｐめっき層の剥
離を防止する。 【解決手段】 本発明の半導体装置１は、表面に無電解
Ｎｉ−Ｐめっき層がめっきされた金属体３、４の上面に
半導体素子２をＳｎリッチ半田７を介して接合してなる
ものにおいて、前記無電解Ｎｉ−Ｐめっき層の厚み寸法
を、前記金属体３、４と前記無電解Ｎｉ−Ｐめっき層と
の界面に、Ｐリッチ層が到達しないようにする厚み寸
法、例えば約５μｍ以上に設定したものである。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばヒートシン
ク（金属体）の上面に半導体素子を半田付けするように
構成された半導体装置に関する。
ク（金属体）の上面に半導体素子を半田付けするように
構成された半導体装置に関する。
【０００２】
【従来の技術】例えば高耐圧・大電流用の半導体素子
は、使用時の発熱が大きいため、チップからの放熱性を
高める構成が必要である。このため、ＣｕやＡｌ等の放
熱性の良い金属体からなるヒートシンクの上面に、上記
半導体素子を直接半田付けして接合し、放熱性を向上さ
せている。この場合、半田付けに使用する半田として
は、Ｐｂを含む通常の半田を使用している。また、ヒー
トシンクの表面には、無電解Ｎｉ−Ｐめっきを施してお
り、この無電解Ｎｉ−Ｐめっき層により、ヒートシンク
の耐蝕性及び半田付け性を向上させている。
は、使用時の発熱が大きいため、チップからの放熱性を
高める構成が必要である。このため、ＣｕやＡｌ等の放
熱性の良い金属体からなるヒートシンクの上面に、上記
半導体素子を直接半田付けして接合し、放熱性を向上さ
せている。この場合、半田付けに使用する半田として
は、Ｐｂを含む通常の半田を使用している。また、ヒー
トシンクの表面には、無電解Ｎｉ−Ｐめっきを施してお
り、この無電解Ｎｉ−Ｐめっき層により、ヒートシンク
の耐蝕性及び半田付け性を向上させている。
【０００３】
【発明が解決しようとする課題】ところで、近年、環境
保護の観点から、Ｐｂを含む半田を使用しないようにす
る対策が求められている。そこで、Ｐｂを含まない半田
として、Ｓｎリッチ半田例えばＳｎ−Ｓｂ系ろう材を使
用することが考えられている。そして、本発明者らは、
実際にＳｎ−Ｓｂ系ろう材を使用して、ヒートシンクの
上面に半導体素子を半田付けしてみた。すると、ヒート
シンクの表面にめっきされていた無電解Ｎｉ−Ｐめっき
層が剥離するという不具合が発生した。
保護の観点から、Ｐｂを含む半田を使用しないようにす
る対策が求められている。そこで、Ｐｂを含まない半田
として、Ｓｎリッチ半田例えばＳｎ−Ｓｂ系ろう材を使
用することが考えられている。そして、本発明者らは、
実際にＳｎ−Ｓｂ系ろう材を使用して、ヒートシンクの
上面に半導体素子を半田付けしてみた。すると、ヒート
シンクの表面にめっきされていた無電解Ｎｉ−Ｐめっき
層が剥離するという不具合が発生した。
【０００４】ここで、本発明者らは、上記無電解Ｎｉ−
Ｐめっき層の剥離が発生する原因を調べてみたところ、
次のことがわかった。Ｓｎ−Ｓｂ系ろう材は、多量のＳ
ｎを含んでいるため、溶融した状態では他の金属と活発
に反応して、他の金属を溶融ろう材中に溶け込ませると
いう性質があった。従って、無電解Ｎｉ−Ｐめっき層に
含まれるＮｉが、Ｓｎ−Ｓｂ系ろう材中に溶融し、Ｎｉ
−Ｓｎの金属化合物が生成される。
Ｐめっき層の剥離が発生する原因を調べてみたところ、
次のことがわかった。Ｓｎ−Ｓｂ系ろう材は、多量のＳ
ｎを含んでいるため、溶融した状態では他の金属と活発
に反応して、他の金属を溶融ろう材中に溶け込ませると
いう性質があった。従って、無電解Ｎｉ−Ｐめっき層に
含まれるＮｉが、Ｓｎ−Ｓｂ系ろう材中に溶融し、Ｎｉ
−Ｓｎの金属化合物が生成される。
【０００５】この結果、無電解Ｎｉ−Ｐめっき層と被接
着部材であるヒートシンクとの界面付近は、無電解Ｎｉ
−Ｐめっき層に含まれるＰが濃化した状態となり、Ｎｉ
３Ｐが主成分のＰリッチ層が形成される。このＰリッチ
層が形成されると、ヒートシンクと無電解Ｎｉ−Ｐめっ
き層との間の接着力が低下するため、無電解Ｎｉ−Ｐめ
っき層の剥離が発生するのである。特に、半導体装置に
熱的ストレスや機械的ストレスが加わると、無電解Ｎｉ
−Ｐめっき層ひいては半田層の剥離が発生し易くなるこ
とがわかった。
着部材であるヒートシンクとの界面付近は、無電解Ｎｉ
−Ｐめっき層に含まれるＰが濃化した状態となり、Ｎｉ
３Ｐが主成分のＰリッチ層が形成される。このＰリッチ
層が形成されると、ヒートシンクと無電解Ｎｉ−Ｐめっ
き層との間の接着力が低下するため、無電解Ｎｉ−Ｐめ
っき層の剥離が発生するのである。特に、半導体装置に
熱的ストレスや機械的ストレスが加わると、無電解Ｎｉ
−Ｐめっき層ひいては半田層の剥離が発生し易くなるこ
とがわかった。
【０００６】そこで、本発明の目的は、半田付けにＳｎ
リッチ半田を使用しながら、金属体の表面に施された無
電解Ｎｉ−Ｐめっき層の剥離を防止することができる半
導体装置を提供することにある。
リッチ半田を使用しながら、金属体の表面に施された無
電解Ｎｉ−Ｐめっき層の剥離を防止することができる半
導体装置を提供することにある。
【０００７】
【課題を解決するための手段】請求項１の発明によれ
ば、無電解Ｎｉ−Ｐめっき層の厚み寸法を、金属体と無
電解Ｎｉ−Ｐめっき層との界面に、Ｐリッチ層が到達し
ないようにする厚み寸法に構成したので、Ｓｎリッチ半
田を使用しても、金属体と無電解Ｎｉ−Ｐめっき層との
界面にＰリッチ層が形成されなくなる。従って、金属体
と無電解Ｎｉ−Ｐめっき層との間の接着力が低下しなく
なるため、無電解Ｎｉ−Ｐめっき層の剥離を防止するこ
とができる。
ば、無電解Ｎｉ−Ｐめっき層の厚み寸法を、金属体と無
電解Ｎｉ−Ｐめっき層との界面に、Ｐリッチ層が到達し
ないようにする厚み寸法に構成したので、Ｓｎリッチ半
田を使用しても、金属体と無電解Ｎｉ−Ｐめっき層との
界面にＰリッチ層が形成されなくなる。従って、金属体
と無電解Ｎｉ−Ｐめっき層との間の接着力が低下しなく
なるため、無電解Ｎｉ−Ｐめっき層の剥離を防止するこ
とができる。
【０００８】請求項２の発明によれば、前記無電解Ｎｉ
−Ｐめっき層の厚み寸法を、約５μｍ以上に設定したの
で、無電解Ｎｉ−Ｐめっき層の剥離を防止することがで
きる。尚、本発明者らは、実験及び試作を行うことによ
り、無電解Ｎｉ−Ｐめっき層の厚み寸法を、約５μｍ以
上に設定すれば、無電解Ｎｉ−Ｐめっき層の剥離を防止
できることを確認している。
−Ｐめっき層の厚み寸法を、約５μｍ以上に設定したの
で、無電解Ｎｉ−Ｐめっき層の剥離を防止することがで
きる。尚、本発明者らは、実験及び試作を行うことによ
り、無電解Ｎｉ−Ｐめっき層の厚み寸法を、約５μｍ以
上に設定すれば、無電解Ｎｉ−Ｐめっき層の剥離を防止
できることを確認している。
【０００９】
【発明の実施の形態】以下、本発明の一実施例について
図面を参照しながら説明する。まず、図１は、本実施例
の半導体装置の概略構成を示す断面図である。この図１
に示すように、本実施例の半導体装置１は、半導体チッ
プ（半導体素子）２と、下側ヒートシンク（金属体）３
と、上側ヒートシンク（金属体）４と、ヒートシンクブ
ロック（金属体）５とを備えて構成されている。
図面を参照しながら説明する。まず、図１は、本実施例
の半導体装置の概略構成を示す断面図である。この図１
に示すように、本実施例の半導体装置１は、半導体チッ
プ（半導体素子）２と、下側ヒートシンク（金属体）３
と、上側ヒートシンク（金属体）４と、ヒートシンクブ
ロック（金属体）５とを備えて構成されている。
【００１０】上記半導体チップ２は、例えばＩＧＢＴや
ＭＯＳＦＥＴやサイリスタ等のパワー半導体素子から構
成されている。この半導体チップ２の形状は、本実施例
の場合、例えば矩形状の薄板状である。また、下側ヒー
トシンク３、上側ヒートシンク４及びヒートシンクブロ
ック５は、例えばＣｕで構成されている。尚、Ｃｕに代
えて、Ａｌ等の熱伝導性及び電気伝導性の良い金属で構
成しても良い。
ＭＯＳＦＥＴやサイリスタ等のパワー半導体素子から構
成されている。この半導体チップ２の形状は、本実施例
の場合、例えば矩形状の薄板状である。また、下側ヒー
トシンク３、上側ヒートシンク４及びヒートシンクブロ
ック５は、例えばＣｕで構成されている。尚、Ｃｕに代
えて、Ａｌ等の熱伝導性及び電気伝導性の良い金属で構
成しても良い。
【００１１】更に、下側ヒートシンク３、上側ヒートシ
ンク４及びヒートシンクブロック５の表面には、図２に
示すように、無電解Ｎｉ−Ｐめっき層６がめっきされて
いる。そして、この無電解Ｎｉ−Ｐめっき層６の厚み寸
法は、本実施例の場合、約５μｍ以上に設定されてい
る。
ンク４及びヒートシンクブロック５の表面には、図２に
示すように、無電解Ｎｉ−Ｐめっき層６がめっきされて
いる。そして、この無電解Ｎｉ−Ｐめっき層６の厚み寸
法は、本実施例の場合、約５μｍ以上に設定されてい
る。
【００１２】また、上記構成の半導体装置１において
は、半導体チップ２の下面と下側ヒートシンク３の上面
との間は、接合部材である例えば半田７によって接合さ
れている。この半田７としては、Ｓｎリッチ半田（Ｐｂ
を含まない半田）、例えばＳｎ−Ｓｂ系のろう材が使用
されている。尚、上記Ｓｎ−Ｓｂ系のろう材に代えて、
Ｓｎ−Ａｇ系のろう材やＳｎ−Ｃｕ−Ｎｉ系のろう材等
を使用しても良い。
は、半導体チップ２の下面と下側ヒートシンク３の上面
との間は、接合部材である例えば半田７によって接合さ
れている。この半田７としては、Ｓｎリッチ半田（Ｐｂ
を含まない半田）、例えばＳｎ−Ｓｂ系のろう材が使用
されている。尚、上記Ｓｎ−Ｓｂ系のろう材に代えて、
Ｓｎ−Ａｇ系のろう材やＳｎ−Ｃｕ−Ｎｉ系のろう材等
を使用しても良い。
【００１３】そして、半導体チップ２の上面とヒートシ
ンクブロック５の下面との間も、上記Ｓｎ−Ｓｂ系のろ
う材からなる半田７によって接合されている。更に、ヒ
ートシンクブロック５の上面と上側ヒートシンク４の下
面との間も、上記Ｓｎ−Ｓｂ系のろう材からなる半田７
によって接合されている。尚、上記各半田７の層の厚み
寸法は、約１００μｍ程度に設定されている。このよう
に接合することにより、上記構成においては、半導体チ
ップ２の両面からヒートシンク３、４及びヒートシンク
ブロック５を介して放熱される構成となっている。
ンクブロック５の下面との間も、上記Ｓｎ−Ｓｂ系のろ
う材からなる半田７によって接合されている。更に、ヒ
ートシンクブロック５の上面と上側ヒートシンク４の下
面との間も、上記Ｓｎ−Ｓｂ系のろう材からなる半田７
によって接合されている。尚、上記各半田７の層の厚み
寸法は、約１００μｍ程度に設定されている。このよう
に接合することにより、上記構成においては、半導体チ
ップ２の両面からヒートシンク３、４及びヒートシンク
ブロック５を介して放熱される構成となっている。
【００１４】尚、上記構成の場合、下側ヒートシンク３
及び上側ヒートシンク４は、半導体チップ２の各主電極
（例えばコレクタ電極やエミッタ電極等）に半田７を介
して電気的にも接続されている。
及び上側ヒートシンク４は、半導体チップ２の各主電極
（例えばコレクタ電極やエミッタ電極等）に半田７を介
して電気的にも接続されている。
【００１５】一方、半導体チップ２の制御電極（例えば
ゲートパッド等）は、図１に示すように、リードフレー
ム８にワイヤーボンディングされている。即ち、例えば
ＡｌやＡｕ等製のワイヤー９によって半導体チップ２の
制御電極とリードフレーム８とが接続されている。
ゲートパッド等）は、図１に示すように、リードフレー
ム８にワイヤーボンディングされている。即ち、例えば
ＡｌやＡｕ等製のワイヤー９によって半導体チップ２の
制御電極とリードフレーム８とが接続されている。
【００１６】また、下側ヒートシンク３及び上側ヒート
シンク４は、厚さ寸法が約１ｍｍ程度の板材で形成され
ており、それぞれ端子部３ａ及び４ａが突設されてい
る。更に、ヒートシンクブロック５は、半導体チップ２
よりも１回り小さい程度の大きさの矩形状の板材であ
る。更にまた、上記構成の場合、下側ヒートシンク３の
上面と上側ヒートシンク４の下面との間の距離は、例え
ば１〜２ｍｍ程度になるように構成されている。
シンク４は、厚さ寸法が約１ｍｍ程度の板材で形成され
ており、それぞれ端子部３ａ及び４ａが突設されてい
る。更に、ヒートシンクブロック５は、半導体チップ２
よりも１回り小さい程度の大きさの矩形状の板材であ
る。更にまた、上記構成の場合、下側ヒートシンク３の
上面と上側ヒートシンク４の下面との間の距離は、例え
ば１〜２ｍｍ程度になるように構成されている。
【００１７】そして、図１に示すように、一対のヒート
シンク３、４の隙間、並びに、チップ２及びヒートシン
クブロック５の周囲部分には、樹脂（例えばエポキシ樹
脂）１０が充填封止されている。この構成の場合、ヒー
トシンク３、４等を樹脂１０でモールドするに当たって
は、上下型からなる成形型（図示しない）を使用してい
る。また、上記構成の場合、下側ヒートシンク３の下面
及び上側ヒートシンク４の上面が、それぞれ露出するよ
うに樹脂モールドされている。これにより、ヒートシン
ク３、４の放熱性を高めている。
シンク３、４の隙間、並びに、チップ２及びヒートシン
クブロック５の周囲部分には、樹脂（例えばエポキシ樹
脂）１０が充填封止されている。この構成の場合、ヒー
トシンク３、４等を樹脂１０でモールドするに当たって
は、上下型からなる成形型（図示しない）を使用してい
る。また、上記構成の場合、下側ヒートシンク３の下面
及び上側ヒートシンク４の上面が、それぞれ露出するよ
うに樹脂モールドされている。これにより、ヒートシン
ク３、４の放熱性を高めている。
【００１８】尚、樹脂１０とヒートシンク３、４との密
着力、樹脂１０と半導体チップ２との密着力、並びに、
樹脂１０とヒートシンクブロック５との密着力を強くす
るために、上記樹脂１０をモールドする前に、コーティ
ング樹脂例えばポリアミド樹脂（図示しない）をヒート
シンク３、４、ヒートシンクブロック５及びチップ２の
表面に塗布しておくことが好ましい。
着力、樹脂１０と半導体チップ２との密着力、並びに、
樹脂１０とヒートシンクブロック５との密着力を強くす
るために、上記樹脂１０をモールドする前に、コーティ
ング樹脂例えばポリアミド樹脂（図示しない）をヒート
シンク３、４、ヒートシンクブロック５及びチップ２の
表面に塗布しておくことが好ましい。
【００１９】また、上記した構成の半導体装置１の製造
方法（即ち、製造工程）の具体例は、本出願人がすでに
出願した特願２００１−１２７５１６や特願２００１−
２２５９６３等に記載されており、これらに記載されて
いる方法を適宜使用すれば良い。
方法（即ち、製造工程）の具体例は、本出願人がすでに
出願した特願２００１−１２７５１６や特願２００１−
２２５９６３等に記載されており、これらに記載されて
いる方法を適宜使用すれば良い。
【００２０】ここで、下側ヒートシンク３、上側ヒート
シンク４及びヒートシンクブロック５の表面に施した無
電解Ｎｉ−Ｐめっき層６の厚み寸法を、約５μｍ以上に
設定した理由について説明する。
シンク４及びヒートシンクブロック５の表面に施した無
電解Ｎｉ−Ｐめっき層６の厚み寸法を、約５μｍ以上に
設定した理由について説明する。
【００２１】本発明者らは、無電解Ｎｉ−Ｐめっき層６
の厚み寸法を、２μｍから６μｍまで１μｍ単位で変化
させたヒートシンク３、４、５を試作し、Ｓｎ−Ｓｂ系
のろう材（半田７）を使用した半田付けを実行し、冷熱
サイクル試験を２０００サイクル行った後、無電解Ｎｉ
−Ｐめっき層６の剥離の発生率を調べる実験（試作）を
実行した。この実験結果を、図３に示す。
の厚み寸法を、２μｍから６μｍまで１μｍ単位で変化
させたヒートシンク３、４、５を試作し、Ｓｎ−Ｓｂ系
のろう材（半田７）を使用した半田付けを実行し、冷熱
サイクル試験を２０００サイクル行った後、無電解Ｎｉ
−Ｐめっき層６の剥離の発生率を調べる実験（試作）を
実行した。この実験結果を、図３に示す。
【００２２】この図３から、無電解Ｎｉ−Ｐめっき層６
の厚み寸法を、約５μｍ以上に設定すると、剥離発生率
が０となることから、無電解Ｎｉ−Ｐめっき層６（ひい
ては半田層７）の剥離を確実に防止できることがわか
る。尚、図３のグラフにおいて、横軸は無電解Ｎｉ−Ｐ
めっき層６の厚み寸法を示し、縦軸は剥離発生率を示
し、プロットが試作品を示している。
の厚み寸法を、約５μｍ以上に設定すると、剥離発生率
が０となることから、無電解Ｎｉ−Ｐめっき層６（ひい
ては半田層７）の剥離を確実に防止できることがわか
る。尚、図３のグラフにおいて、横軸は無電解Ｎｉ−Ｐ
めっき層６の厚み寸法を示し、縦軸は剥離発生率を示
し、プロットが試作品を示している。
【００２３】ここで、本発明者らは、無電解Ｎｉ−Ｐめ
っき層６の厚み寸法を、約５μｍ以上に設定したヒート
シンク３、４、５に、Ｓｎ−Ｓｂ系のろう材（半田７）
を使用して半田付けを実行しものについて、ヒートシン
ク３、４、５と半田７との界面における金属元素のデプ
スプロファイル（depth profile ）を測定してみた。こ
の測定結果を、図４に示す。
っき層６の厚み寸法を、約５μｍ以上に設定したヒート
シンク３、４、５に、Ｓｎ−Ｓｂ系のろう材（半田７）
を使用して半田付けを実行しものについて、ヒートシン
ク３、４、５と半田７との界面における金属元素のデプ
スプロファイル（depth profile ）を測定してみた。こ
の測定結果を、図４に示す。
【００２４】この図４において、Ｃｕはヒートシンクの
母材物質であり、Ｎｉはめっき層の主成分物質であり、
Ｐはめっき層の添加物質であり、Ｓｎはろう材（半田）
の主成分物質であり、Ｓｂはろう材（半田）の添加物質
である。上記図４によれば、無電解Ｎｉ−Ｐめっき層６
に含まれるＮｉが、Ｓｎ−Ｓｂ系ろう材７中に溶融し、
Ｎｉ−Ｓｎの金属化合物が生成され、無電解Ｎｉ−Ｐめ
っき層に含まれるＰが濃化した状態となり、Ｐリッチ層
（Ｐ濃化層）が形成されるが、このＰリッチ層は、無電
解Ｎｉ−Ｐめっき層６とヒートシンク３、４、５との界
面には到達していない。
母材物質であり、Ｎｉはめっき層の主成分物質であり、
Ｐはめっき層の添加物質であり、Ｓｎはろう材（半田）
の主成分物質であり、Ｓｂはろう材（半田）の添加物質
である。上記図４によれば、無電解Ｎｉ−Ｐめっき層６
に含まれるＮｉが、Ｓｎ−Ｓｂ系ろう材７中に溶融し、
Ｎｉ−Ｓｎの金属化合物が生成され、無電解Ｎｉ−Ｐめ
っき層に含まれるＰが濃化した状態となり、Ｐリッチ層
（Ｐ濃化層）が形成されるが、このＰリッチ層は、無電
解Ｎｉ−Ｐめっき層６とヒートシンク３、４、５との界
面には到達していない。
【００２５】このため、無電解Ｎｉ−Ｐめっき層６とヒ
ートシンク３、４、５との界面には、健全な層（半田付
け前の状態の層）が残るので、無電解Ｎｉ−Ｐめっき層
６とヒートシンク３、４、５との間の接着力が十分な強
度のまま保持される。従って、無電解Ｎｉ−Ｐめっき層
６の厚み寸法を、約５μｍ以上に（十分厚く）設定する
と、無電解Ｎｉ−Ｐめっき層の剥離が発生しない。
ートシンク３、４、５との界面には、健全な層（半田付
け前の状態の層）が残るので、無電解Ｎｉ−Ｐめっき層
６とヒートシンク３、４、５との間の接着力が十分な強
度のまま保持される。従って、無電解Ｎｉ−Ｐめっき層
６の厚み寸法を、約５μｍ以上に（十分厚く）設定する
と、無電解Ｎｉ−Ｐめっき層の剥離が発生しない。
【００２６】ここで、比較例として、無電解Ｎｉ−Ｐめ
っき層６の厚み寸法を３μｍに設定したヒートシンク
３、４、５に、Ｓｎ−Ｓｂ系のろう材（半田７）を使用
して半田付けを実行しものについて、ヒートシンク３、
４、５と半田７との界面における金属元素のデプスプロ
ファイルを測定してみた。この比較例の測定結果を、図
５に示す。
っき層６の厚み寸法を３μｍに設定したヒートシンク
３、４、５に、Ｓｎ−Ｓｂ系のろう材（半田７）を使用
して半田付けを実行しものについて、ヒートシンク３、
４、５と半田７との界面における金属元素のデプスプロ
ファイルを測定してみた。この比較例の測定結果を、図
５に示す。
【００２７】この図５によれば、無電解Ｎｉ−Ｐめっき
層６に含まれるＰが濃化した状態のＰリッチ層が、無電
解Ｎｉ−Ｐめっき層６とヒートシンク３、４、５との界
面に到達している。即ち、無電解Ｎｉ−Ｐめっき層６と
ヒートシンク３、４、５との界面まで、すべてＰリッチ
層となっている。このような状態では、ヒートシンク
３、４、５と無電解Ｎｉ−Ｐめっき層６との間の接着力
が低下するため、無電解Ｎｉ−Ｐめっき層６の剥離が発
生するのである。
層６に含まれるＰが濃化した状態のＰリッチ層が、無電
解Ｎｉ−Ｐめっき層６とヒートシンク３、４、５との界
面に到達している。即ち、無電解Ｎｉ−Ｐめっき層６と
ヒートシンク３、４、５との界面まで、すべてＰリッチ
層となっている。このような状態では、ヒートシンク
３、４、５と無電解Ｎｉ−Ｐめっき層６との間の接着力
が低下するため、無電解Ｎｉ−Ｐめっき層６の剥離が発
生するのである。
【００２８】ちなみに、従来、ヒートシンクにめっきさ
れている無電解Ｎｉ−Ｐめっき層６の厚み寸法は、１〜
２μｍ程度であり、かなり薄い。このように無電解Ｎｉ
−Ｐめっき層６の厚み寸法を薄くする理由は、製造コス
トを安くするためである。即ち、無電解Ｎｉ−Ｐめっき
層６の厚み寸法を薄くすると、めっき工程に要する時間
を短くすることができ、それだけ生産性が向上するため
である。
れている無電解Ｎｉ−Ｐめっき層６の厚み寸法は、１〜
２μｍ程度であり、かなり薄い。このように無電解Ｎｉ
−Ｐめっき層６の厚み寸法を薄くする理由は、製造コス
トを安くするためである。即ち、無電解Ｎｉ−Ｐめっき
層６の厚み寸法を薄くすると、めっき工程に要する時間
を短くすることができ、それだけ生産性が向上するため
である。
【００２９】尚、上記実施例では、無電解Ｎｉ−Ｐめっ
き層６の厚み寸法を約５μｍ以上に設定したが、これに
限られるものではなく、無電解Ｎｉ−Ｐめっき層の厚み
寸法を、ヒートシンク（金属体）と無電解Ｎｉ−Ｐめっ
き層との界面に、Ｐリッチ層が到達しないようにする厚
み寸法を実験や試作等によって求め、この求めた厚み寸
法に設定するように構成すれば良い。
き層６の厚み寸法を約５μｍ以上に設定したが、これに
限られるものではなく、無電解Ｎｉ−Ｐめっき層の厚み
寸法を、ヒートシンク（金属体）と無電解Ｎｉ−Ｐめっ
き層との界面に、Ｐリッチ層が到達しないようにする厚
み寸法を実験や試作等によって求め、この求めた厚み寸
法に設定するように構成すれば良い。
【００３０】また、上記実施例においては、半導体チッ
プ２を１対のヒートシンク３、４で挟む構成の半導体装
置１に適用したが、半導体チップを１つのヒートシンク
の上面に載せて半田付けする構成の半導体装置に適用し
ても良い。
プ２を１対のヒートシンク３、４で挟む構成の半導体装
置１に適用したが、半導体チップを１つのヒートシンク
の上面に載せて半田付けする構成の半導体装置に適用し
ても良い。
【図１】本発明の一実施例を示す半導体装置の縦断面図
【図２】半導体装置の要部の拡大縦断面図
【図３】無電解Ｎｉ−Ｐめっき層の厚み寸法と剥離発生
率との関係を示すグラフ
率との関係を示すグラフ
【図４】無電解Ｎｉ−Ｐめっき層の厚み寸法を十分厚く
した場合のヒートシンクと半田との界面における金属元
素のデプスプロファイルを示す図
した場合のヒートシンクと半田との界面における金属元
素のデプスプロファイルを示す図
【図５】無電解Ｎｉ−Ｐめっき層の厚み寸法を薄くした
場合のヒートシンクと半田との界面における金属元素の
デプスプロファイルを示す図
場合のヒートシンクと半田との界面における金属元素の
デプスプロファイルを示す図
１は半導体装置、２は半導体チップ（半導体素子）、３
は下側ヒートシンク（金属体）、４は上側ヒートシンク
（金属体）、５はヒートシンクブロック（金属体）、６
は無電解Ｎｉ−Ｐめっき層、７は半田（Ｓｎリッチ半
田）、１０は樹脂を示す。
は下側ヒートシンク（金属体）、４は上側ヒートシンク
（金属体）、５はヒートシンクブロック（金属体）、６
は無電解Ｎｉ−Ｐめっき層、７は半田（Ｓｎリッチ半
田）、１０は樹脂を示す。
Claims (2)
- 【請求項１】 表面に無電解Ｎｉ−Ｐめっき層がめっき
された金属体の上面に半導体素子をＳｎリッチ半田を介
して接合してなる半導体装置において、 前記無電解Ｎｉ−Ｐめっき層の厚み寸法を、前記金属体
と前記無電解Ｎｉ−Ｐめっき層との界面に、Ｐリッチ層
が到達しないようにする厚み寸法に構成したことを特徴
とする半導体装置。 - 【請求項２】 前記無電解Ｎｉ−Ｐめっき層の厚み寸法
を、約５μｍ以上に設定したことを特徴とする請求項１
記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001368562A JP3826776B2 (ja) | 2001-12-03 | 2001-12-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001368562A JP3826776B2 (ja) | 2001-12-03 | 2001-12-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003168771A true JP2003168771A (ja) | 2003-06-13 |
| JP3826776B2 JP3826776B2 (ja) | 2006-09-27 |
Family
ID=19178136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001368562A Expired - Lifetime JP3826776B2 (ja) | 2001-12-03 | 2001-12-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3826776B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013015158A1 (ja) * | 2011-07-28 | 2013-01-31 | 電気化学工業株式会社 | 半導体素子用放熱部品 |
-
2001
- 2001-12-03 JP JP2001368562A patent/JP3826776B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013015158A1 (ja) * | 2011-07-28 | 2013-01-31 | 電気化学工業株式会社 | 半導体素子用放熱部品 |
| CN103733331A (zh) * | 2011-07-28 | 2014-04-16 | 电气化学工业株式会社 | 半导体元件用散热器件 |
| US9524918B2 (en) | 2011-07-28 | 2016-12-20 | Denka Company Limited | Heat dissipating component for semiconductor element |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3826776B2 (ja) | 2006-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6992385B2 (en) | Semiconductor device, a method of manufacturing the same and an electronic device | |
| KR100720607B1 (ko) | 반도체장치 | |
| JP2001230360A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR20000057810A (ko) | 반도체 장치 | |
| CN103035601A (zh) | 在烧结银层上包括扩散焊接层的半导体器件 | |
| JP2006093255A (ja) | パワー半導体モジュールおよびその製造方法 | |
| JP2014007363A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2008227131A (ja) | 半導体装置及びその製造方法 | |
| JPH11340409A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| JPH11260985A (ja) | リードフレーム，樹脂封止型半導体装置及びその製造方法 | |
| JP2000223634A (ja) | 半導体装置 | |
| JP2010171181A (ja) | 半導体装置 | |
| JP3664045B2 (ja) | 半導体装置の製造方法 | |
| JP2009054690A (ja) | リードフレーム構造体 | |
| JP2023030046A (ja) | 半導体装置およびその製造方法 | |
| US20150262965A1 (en) | Wire bonding method and structure | |
| JP2024029106A (ja) | ＳｉＣ半導体装置 | |
| CN107527827B (zh) | 通过无焊剂焊接制造的半导体器件 | |
| US10651109B2 (en) | Selective plating of semiconductor package leads | |
| CN111433910B (zh) | 半导体装置以及半导体装置的制造方法 | |
| JP2000082721A (ja) | 半導体装置の製造方法 | |
| JP2004146577A (ja) | 半導体装置およびその製造方法 | |
| KR20100050640A (ko) | 반도체 패키지 제조용 리드프레임 및 이의 도금 방법 | |
| JP3826776B2 (ja) | 半導体装置 | |
| KR102684854B1 (ko) | 반도체 패키지 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040109 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060626 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3826776 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |