JP4609172B2 - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置 Download PDF

Info

Publication number
JP4609172B2
JP4609172B2 JP2005123391A JP2005123391A JP4609172B2 JP 4609172 B2 JP4609172 B2 JP 4609172B2 JP 2005123391 A JP2005123391 A JP 2005123391A JP 2005123391 A JP2005123391 A JP 2005123391A JP 4609172 B2 JP4609172 B2 JP 4609172B2
Authority
JP
Japan
Prior art keywords
solder
lead frame
chip
resin
plating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005123391A
Other languages
English (en)
Other versions
JP2006303216A (ja
Inventor
宣正 半田
典久 今泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005123391A priority Critical patent/JP4609172B2/ja
Publication of JP2006303216A publication Critical patent/JP2006303216A/ja
Application granted granted Critical
Publication of JP4609172B2 publication Critical patent/JP4609172B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175Flow barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27011Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051Forming additional members, e.g. dam structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399Material
    • H01L2224/834Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83444Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、リードフレームのチップ搭載面にはんだを介して半導体チップを搭載し、これらをモールド樹脂にて封止してなる樹脂封止型半導体装置に関する。
一般に、この種の樹脂封止型半導体装置は、半導体チップと、半導体チップが搭載固定されるチップ搭載面を有するとリードフレームと、半導体チップおよびリードフレームを封止するモールド樹脂とを備えて構成されている。
近年、組み付け工程の簡略化およびコストダウンのために、あらかじめリードフレーム表面に、はんだとの濡れ性を高めるような仕様のメッキ(たとえばNi/Pd/Au)を施しているリードフレーム(Pre Plated Frame、以下PPFと略記する)が採用されはじめている(たとえば、特許文献1参照)。つまり、リードフレームとしては、表面にはんだ接合用のメッキ膜が形成されたPPFが提案されている。
また、一方で、樹脂封止型半導体装置におけるリードフレームとモールド樹脂との密着性を高めるために、リードフレームのメッキ表面を粗化する技術が提案されている(たとえば、特許文献2、特許文献3参照)。
このメッキ表面を粗化する技術は、リードフレームのメッキ表面を粗化することによって、(1)リードフレームにおけるモールド樹脂との接着面積が大きくなる、(2)モールド樹脂が粗化されたメッキ膜の凹凸に食いつきやすくなる、などの効果(つまり、アンカー効果)を期待するものである。
そのことにより、リードフレームのモールド樹脂への密着性が向上し、リードフレームとモールド樹脂との間の剥離を防止することが可能となり、樹脂封止型半導体装置の信頼性が向上する。
また、近年、この種の樹脂封止型半導体装置においては、小型化による更なる放熱性の向上が要望され、また、カスタムパワーICパッケージへの適用が期待されてきている。この場合、モールド樹脂に内蔵される半導体チップは放熱性の向上を図るため、導電性接着剤ではなく、はんだを用いてチップ搭載面へ搭載されることが要求される。
特開平4−115558号公報 特開平6−29439号公報 特開平10−27873号公報
このような半導体チップのはんだを介した搭載による放熱性向上、および、リードフレームとモールド樹脂との密着性向上という点を考慮して、本発明者は、チップ搭載面を含む表面にはんだ接合用のメッキ膜が形成されたPPFを用いて、次のような樹脂封止型半導体装置を検討した。
すなわち、このPPFとしてのリードフレームのチップ搭載面に半導体チップがはんだ介して搭載固定され、半導体チップおよびリードフレームを封止するモールド樹脂と、を備える樹脂封止型半導体装置において、リードフレームのうちモールド樹脂内に位置する部位におけるメッキ膜の最表面を、モールド樹脂との密着性を向上させるために粗化された形状とした。
つまり、本発明者は、この種の樹脂封止型半導体装置において、粗化されたPPFとしてのリードフレームを用い、このリードフレームのチップ搭載面にはんだを介して半導体チップを搭載した構成を検討した。
このような樹脂封止型半導体装置は、粗化されたPPFのチップ搭載面にはんだを設置し、半導体チップを当該はんだ上に搭載した後、水素還元雰囲気などの雰囲気中にて、はんだをリフローし、固化させ、しかる後、モールド樹脂による封止を行うことで製造することができる。
しかし、このように粗化されたPPFにはんだ実装を採用した場合、はんだのリフロー工程では、リードフレームのメッキ膜表面が粗化されているため、毛細管現象によりはんだが濡れすぎてしまう。
その結果、はんだがチップ搭載面から必要以上に濡れ広がってしまい、そのはんだによりメッキ膜の表面が平坦化されてしまい、粗化メッキ膜の根本目的であるアンカー効果が得られず、モールド樹脂との密着性が低下するといった問題が生じる。また、はんだが濡れ広がることではんだ厚みのばらつきが生じやすくなり、半導体チップが傾くといった問題も生じる。
本発明は、上記問題に鑑みてなされたものであり、リードフレームのチップ搭載面にはんだを介して半導体チップを搭載してなる樹脂封止型半導体装置において、チップ搭載面におけるはんだの濡れ広がりを所望の範囲にとどめることを目的とする。
上記目的を達成するため、本発明者は鋭意検討を行った。単純には、チップ搭載面におけるはんだの濡れ広がりを防止するには、チップ搭載面におけるはんだの周囲に溝を形成すればよいと考えられる。
しかしながら、本発明者の検討によれば、上述したように、粗化されたPPFでは、リードフレームのメッキ膜表面が粗化されているため、毛細管現象によりはんだが濡れすぎてしまうことから、溝の表面をはんだが這っていき、溝の外側に広がってしまうことがわかった。
そこで、溝以外の構成にてはんだの濡れ広がりを防止できるようなリードフレーム構成について、検討を進めた。本発明は、そのような検討の結果に基づいて、創出されたものである。
すなわち、請求項1に記載の発明では、半導体チップ(10)と、半導体チップ(10)がはんだ(12)を介して搭載固定されるチップ搭載面(21a)を有するとともに、このチップ搭載面(21a)を含む表面にはんだ接合用のメッキ膜(23)が形成されたリードフレーム(20)と、半導体チップ(10)およびリードフレーム(20)を封止するモールド樹脂(40)と、を備える樹脂封止型半導体装置において、次のような点を特徴としている。
すなわち、本発明の樹脂封止型半導体装置は、リードフレーム(20)のうちモールド樹脂(40)内に位置する部位におけるメッキ膜(23)の最表面は、モールド樹脂(40)との密着性を向上させるために粗化された形状となっており、チップ搭載面(21a)のうち半導体チップ(10)の周囲部には、半導体チップ(10)の直下に位置するメッキ膜(23)よりも高く突出するダム部(24、27)が、はんだ(12)を取り囲むようにはんだ(12)の全周に設けられており、チップ配置面(21a)に対してプレス加工を行うことによって並列に配置された2本の溝(25)が形成されており、ダム部は、2本の溝(25)の間の部位を隆起させた隆起部(24)として構成されたものであり、隆起部(24)の頂部(24a)の表面は、メッキ膜(23)が存在せずリードフレーム(20)の母材(20a)が露出した面として構成されていることを特徴としている。
それによれば、リードフレーム(20)のうちモールド樹脂(40)内に位置する部位におけるメッキ膜(23)を、粗化されたメッキ膜(23)とできるため、リードフレーム(20)とモールド樹脂(40)との密着性を良好に確保できる。
そして、チップ搭載面(21a)のうち半導体チップ(10)の周囲にダム部(24、27)を設け、このダム部(24、27)は、半導体チップ(10)の直下に位置するメッキ膜(23)よりも高く突出したものとしているため、半導体チップ(10)の下に位置するはんだ(12)の濡れ広がりは、ダム部(24、27)にてせき止められダム部(24、27)を越えることはない。
そして、このようなダム部(24、27)が、はんだ(12)の全周囲を取り囲んでいるため、はんだ(12)の濡れ広がりを防止することができる。そして、はんだ(12)の濡れ広がりによるモールド樹脂(40)とリードフレーム(20)との密着性の低下も抑制することができる。
また、ダム部(24、27)にて取り囲まれる範囲内に、はんだ(12)をとどめることができ、必要以上に広がらないため、はんだ(12)の厚さを極力均一にすることができ、その結果、半導体チップ(10)の傾きを極力防止することができる。
このように、本発明によれば、ダム部(24、27)にて取り囲まれる範囲の外側へのはんだ(12)の濡れ広がりを防止できるため、リードフレーム(20)のチップ搭載面(21a)にはんだ(12)を介して半導体チップ(10)を搭載してなる樹脂封止型半導体装置において、チップ搭載面(21a)におけるはんだ(12)の濡れ広がりを所望の範囲にとどめることができる。
また、発明では、隆起部(24)の頂部(24a)の表面は、メッキ膜(23)が存在せずリードフレーム(20)の母材(20a)が露出した面として構成されているから、隆起部(24)の頂部(24a)の表面を、粗化されたメッキ膜(23)よりもはんだ(12)の濡れ性の悪いものとできるため、このダム部としての隆起部(24)を、はんだ(12)が毛細管現象にて越えようとするのを防止することができ、好ましい。
また、請求項に記載の発明では、請求項に記載の樹脂封止型半導体装置において、隆起部(24)の頂部(24a)を含む隆起部(24)および溝(25)の表面全体は、メッキ膜(23)が存在せずリードフレーム(20)の母材(20a)が露出した面として構成されていることを特徴としている。それによれば、隆起部(24)および溝(25)の表面全体を、粗化されたメッキ膜(23)よりもはんだ(12)の濡れ性の悪いものとできるため、隆起部(24)および溝(25)の外側へ、はんだ(12)が毛細管現象にて広がろうとするのを防止することができ、好ましい。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
(第1実施形態)
図1において、(a)は本発明の第1実施形態に係る樹脂封止型半導体装置100の概略断面構成を示す図であり、(b)は(a)中のリードフレーム20の断面構成を示す図である。
また、図2において、(a)は図1中の樹脂封止型半導体装置100における半導体チップ10近傍部の拡大図であり、(b)は(a)中の上方から見た概略平面図であり、(c)は(a)中の丸で囲んだA部拡大図である。なお、図2中、モールド樹脂40およびはんだ12は省略してある。
[構成等]
図1、図2に示されるように、本半導体装置100は、大きくは、半導体チップとしてのICチップ10と、このICチップ10がはんだ12を介して搭載固定されたリードフレーム20とを備え、ICチップ10とリードフレーム20とがボンディングワイヤ30を介して互いに電気的に接続され、これらICチップ10、リードフレーム20およびボンディングワイヤ30がモールド樹脂40で封止されてなる。
そして、図1(a)に示されるように、この半導体装置100は、ケース200上に搭載されて、リードフレーム20の一部にてネジ210によりケース200にネジ止めされ固定される。また、リードフレーム20のアウターリード22には、外部のターミナル220が抵抗溶接により接合されるようになっている。つまり、本半導体装置100はカスタムパッケージとして構成されている。
ここで、半導体チップとしてのICチップ10は、シリコン半導体基板に周知の半導体製造技術を用いてトランジスタ素子などを形成してなるものである。また、ボンディングワイヤ30は、ワイヤボンディングにより形成された金(Au)やアルミニウム(Al)などからなるワイヤである。
このICチップ10は、リードフレーム20におけるモールド樹脂40内の部位、すなわちインナーリード21上に搭載され、上記はんだ12を介して接合されている。はんだ12としては、半導体装置の分野で採用可能なはんだであれば何でもよく、たとえばSn−Ag−Cuなどの鉛フリーはんだでもよいし、Sn−Pbはんだなどでもよい。
ここで、インナーリード21は、ICチップ10の放熱のためにリードフレーム20における肉厚部分として構成されている。そして、インナーリード21のうちICチップ10が搭載される面21aが、リードフレーム20におけるチップ搭載面21aとして構成されている。
そして、これらICチップ10、ボンディングワイヤ30、およびリードフレーム20におけるインナーリード21はモールド樹脂40により包み込まれるようにモールドされ封止されている。
このモールド樹脂40は、通常の樹脂封止型半導体装置に用いられるエポキシ系樹脂などのモールド材料を採用して、金型を用いたトランスファーモールド法などにより形成されるものである。そして、このモールド樹脂40が、半導体装置100の本体すなわちパッケージボディを構成している。
ここで、リードフレーム20のうちアウターリード22は、モールド樹脂40から突出し、上述したように、ターミナル220と抵抗溶接され、電気的・機械的に接合されるようになっている。
また、図1、図2に示されるように、本実施形態の半導体装置100においては、リードフレーム20は、チップ搭載面21aを含む表面にはんだ接合用のメッキ膜23が形成されたものとなっている。
本実施形態では、メッキ膜23は、チップ搭載面21aを含むリードフレーム20の全体すなわちインナーリード21およびアウターリード22の表面に形成されている。そして、このメッキ膜23は、図1(b)に示されるように、メッキの下地である母材20a上に順に、Niメッキ膜23a、Pdメッキ膜23b、Auメッキ膜23cが設けられているものである。
これらメッキ膜23(23a〜23c)は、リードフレーム20の素材板すなわち母材20aをエッチングやスタンピングなどで、リードフレーム形状にパターニングした後、メッキ処理することで形成されるものである。
そして、本実施形態では、リードフレーム20のうちモールド樹脂40内に位置する部位であるインナーリード21において、Niメッキ膜23aの表面が粗化された形状となっている。
それにより、このNiメッキ膜23aの粗化形状を承継して、インナーリード21のメッキ膜23の最表面は、モールド樹脂40との密着性を向上させるために粗化された形状となっている。なお、本実施形態では、アウターリード22においても、インナーリード21と同様に、Niメッキ膜23aの最表面が粗化された形状となっている。つまり、本実施形態のリードフレーム20は粗化されたPPFとなっている。
ここで、リードフレーム20の母材20aは、Cu系もしくはFe系の材料であり、その板厚は0.1mm〜1mm程度である。この母材20a上に設けられる表面が粗化されたNiメッキ膜23a(以下、粗化Niメッキ膜23aという)は、電気メッキ法もしくは無電解メッキ法によって形成されるもので、その膜厚は0.5μm〜2.5μm程度である。
この粗化Niメッキ膜23aの粗化レベルは、モールド樹脂40との密着性を満足するために比表面積1.0〜2.0程度とする。この比表面積とは、原子間力顕微鏡(AFM、例:セイコーインスツルメンツ社製Nanopics1000)で測定した値である。測定面積10μm×10μmの表面積をスキャンし、測定面積で割った値であり、樹脂密着性を表すのに最も適した特性値である。
この粗化Niメッキ膜23aの形成は、通常はコスト面より電気メッキ法で行なわれることが多いが、カスタムパッケージ用のリードフレームは、図1(a)に示されるように部分的に厚さの異なる異形材のものが多く、メッキ厚のムラを防ぐためやメッキ設備の関係より無電解メッキで行われる場合も多い。
つまり、粗化Niメッキ膜23aの形成を行うにあたっては、リードフレーム20の形状やメッキ設備、ライン構成等の事情により電気メッキ法、無電解メッキ法を選択すればよい。
図1(b)に示されるように、粗化Niメッキ膜23aの表面は粗化されており、前述の比表面積の値を満足するように表面に凹凸を形成してある。この粗化メッキ膜23aの粗化方法は公知である。
たとえば、Niメッキのメッキ成膜時にメッキ条件や薬液成分を調整するなどにより粗化を行ってもよいし、メッキ前のリード母材またはメッキ後にサンドブラスト等による機械的粗化または薬品による化学的粗化により行ってもよい。
この粗化Niメッキ膜20cの上に設けられるPdメッキ膜23b、Auメッキ膜23cは、電気メッキ法もしくは無電解メッキ法によって形成されるもので、その膜厚はともに、0.002μm〜0.02μm程度である。
最終的に、リードフレーム20のメッキ膜23は、粗化Ni/Pd/Auの3層構造となるが、場合によっては最表層のAuメッキ膜23cの無い2層構造(粗化Ni/Pd)であってもよいし、Pdメッキ膜23b、Auメッキ膜23cの無い1層構造(粗化Ni)であってもよい。
具体的には、リードフレーム20がAuワイヤボンドを打つものである場合にはPd、Auは基本的に必要であるが、それ以外、たとえばAlワイヤボンドを打つものである場合にはPd、Auは無くてもよい、ということを意味する。
また、このようなメッキ膜23の最表面が粗化されたPPFとしてのリードフレーム20においては、メッキ膜23の最表面が粗化された形状であればよく、そのためには、Niメッキ膜23aを粗化する以外の方法を用いてもよい。
たとえば、リードフレーム20の母材20aの表面を、サンドブラストや研磨などの機械的粗化方法や、エッチングなどの化学的粗化方法により、粗化した後、その上に上記メッキ膜23を形成してもよい。その場合も、母材20a表面の粗化形状がメッキ膜23に承継されて、メッキ膜23の最表面が粗化された形状となる。
さらに、本実施形態の特徴的な構成としては、図2に示されるように、リードフレーム20においてチップ搭載面21aのうちICチップ10の周囲部に、はんだ12の濡れ広がりを防止するためのダム部24が設けられている。
このダム部24は、図2(c)中の寸法h1に示されるように、ICチップ10の直下に位置するメッキ膜23よりも高く突出するものである。ここで、ダム部24はメッキ膜23も含むものであり、上記寸法h1は、ダム部24の頂部24aのメッキ膜23の厚さも含むものである。
このようなダム部24は、ある程度突出高さが高い方が、はんだ12をせき止める効果が大きい。そのため、好ましくは、図2(c)中の寸法h2に示されるように、リードフレーム20の母材20aが、ICチップ10の直下に位置するメッキ膜23よりも高く突出することが望ましい。
そして、図2(a)、(b)に示されるように、このダム部24は、はんだ12を取り囲むように、はんだ12の全周に設けられている。図2(b)に示される例では、ダム部24は、矩形環状の平面配置パターンとなっている。
本実施形態では、図2に示されるように、チップ配置面21aにおいて並列に配置された2本の溝25が形成されており、ダム部24は、これら2本の溝25の間の部位を隆起させた隆起部24として構成されたものである。ここで、溝25は0.05〜0.5mm程度の深さで、プレス加工により形成される。溝25の幅は隆起部24の高さにもよるが、深さと同じくらいが望ましい。
[製法等]
本実施形態の隆起部24を有するリードフレーム20の形成方法について、図3を参照して述べる。図3は、隆起部24を形成するためのプレス加工の方法を示す概略断面図である。
まず、リードフレーム20の母材20aを、エッチングやプレス加工などにより、所望の形状パターンに加工する。次に、図3に示されるような形状を有するパンチK1を用いて、母材20aのうち隆起部24を形成すべき部位にプレス加工を行う。
このパンチK1は、溝25と溝25の間に対応する部分がより深く加工されており、プレス加工したときに、母材20aにおいて余った肉が溝25と溝25の間に集まりやすい構造となっている。また、このパンチK1は初めから2重の溝25を掘れる構造になっているが、一本ずつ加工してもよい。
ここでは2本の溝25を掘ることが重要で、溝25の加工時に逃げた肉が溝25と溝25の間へ集まり、この肉が集まる部分を隆起部24として、母材20aにおける他の平面よりも高く隆起させることができる。
また、溝25の形状はカタカナのレの字形状の溝(いわゆるレ溝)またはV溝とし、溝25と溝25の間を中心として、両サイドに角度の大きいβ角をとり、隆起部24とは反対側に角度の小さいα角をおくものとする。溝25の角度をα<βとすることで溝25と溝25の間へ、より効果的に肉を集めることができる。
そして、このようなパンチK1を用いて、母材20aのうち隆起部24を形成すべき部位にパンチK1をプレスすることにより、母材20aにおいて2本の溝25およびその間の隆起部24が形成される。
図4は、このパンチK1を用いたプレス加工の他の方法を示す概略断面図である。この図4(a)に示されるように、パンチK1でプレスする前に、あらかじめ母材20aの裏面からプレスを行い、表面側を隆起させてもよい。そして、図4(b)に示されるように、その後に行うパンチK1によるプレス加工によって、より高い隆起部24を形成することができ、効果的である。
このようにして、リードフレーム20の母材20aに対して隆起部24および溝25を形成した後、母材20aの表面に、粗化Niメッキ膜23aを上記した各手法を用いて形成する。その後、粗化Niメッキ膜20cの上にPdメッキ膜23b、Auメッキ膜23を形成すれば、本実施形態のリードフレーム20ができあがる。
そして、このリードフレーム20を用いて、上記樹脂封止型半導体装置100を形成する。すなわち、リードフレーム20のチップ搭載面21aにはんだ12を設置し、ICチップ10を当該はんだ12上に搭載した後、水素還元雰囲気などの雰囲気中にて、はんだ12をリフローし、固化させ、ワイヤボンディングを行ってワイヤ30による接続を行った後、モールド樹脂40による封止を行う。こうして、上記樹脂封止型半導体装置100ができあがる。
[効果等]
ところで、本実施形態の樹脂封止型半導体装置100は、ICチップ10と、ICチップ10がはんだ12を介して搭載固定されるチップ搭載面21aを有するとともに、このチップ搭載面21aを含む表面にはんだ接合用のメッキ膜23が形成されたリードフレーム20と、ICチップ10およびリードフレーム20を封止するモールド樹脂40と、を備えるという基本構成を有している。
そして、本実施形態では、このような基本構成を有する樹脂封止型半導体装置において、リードフレーム20のうちモールド樹脂40内に位置するインナーリード21におけるメッキ膜23の最表面は、モールド樹脂40との密着性を向上させるために粗化された形状となっており、チップ搭載面21aのうちICチップ10の周囲部には、ICチップ10の直下に位置するメッキ膜23よりも高く突出するダム部24が、はんだ12を取り囲むようにはんだ12の全周に設けられていることを特徴とする樹脂封止型半導体装置100が提供される。
それによれば、リードフレーム20のうちモールド樹脂40内に位置する部位すなわちインナーリード21におけるメッキ膜23を、粗化されたメッキ膜23とできるため、リードフレーム20とモールド樹脂40との密着性を良好に確保できる。
そして、チップ搭載面21aのうちICチップ10の周囲にダム部24を設け、このダム部24は、ICチップ10直下に位置するメッキ膜23よりも高く突出したものとしているため、ICチップ10の下に位置するはんだ12の濡れ広がりは、ダム部24にてせき止められダム部24を越えることはない。
そして、このようなダム部24が、はんだ12の全周囲を取り囲んでいるため、はんだ12の濡れ広がりを防止することができる。そして、はんだ12の濡れ広がりによるモールド樹脂40とリードフレーム20との密着性の低下も抑制することができる。
また、ダム部24にて取り囲まれる範囲内に、はんだ12をとどめることができ、必要以上に広がることはない。そのため、セルフアライメントによって、はんだ12の厚さを極力均一にすることができ、結果として、ICチップ10の傾きを極力防止することができる。
このように、本実施形態によれば、ダム部24にて取り囲まれる範囲の外側へのはんだ12の濡れ広がりを防止することができるため、リードフレーム20のチップ搭載面21aにはんだ12を介して半導体チップ10を搭載してなる樹脂封止型半導体装置100において、チップ搭載面21aにおけるはんだ12の濡れ広がりを所望の範囲にとどめることができる。
ここで、本実施形態の樹脂封止型半導体装置100においては、チップ配置面21aに対してプレス加工を行うことによって並列に配置された2本の溝25が形成されており、ダム部24は、これら2本の溝25の間の部位を隆起させた隆起部24として構成されたものであることも特徴のひとつである。
プレス加工によってチップ搭載部21aにおけるICチップ10の周辺部分では、溝25と溝25の間は母材20aの肉が盛り上がり隆起する(図3参照)。この盛り上がりの肉を利用することで、ダム部の役目を果たし、はんだ12の濡れ広がりを抑えることができる。
なお、1つの溝でもほんのわずかに溝周辺に隆起が発生するが、この状態ではダム部の効果は出ない。上述したように、溝25における上記角度をα<βとし、2重の溝25を掘ることでダム部の役目を果たす隆起部24を効果的に形成することができる。
(第2実施形態)
図5は、本発明の第2実施形態に係る樹脂封止型半導体装置におけるリードフレーム20の要部拡大断面図である。本実施形態では、上記実施形態においてダム部24を変形したところが相違するものであり、この相違点を中心に述べる。
図5に示されるように、本実施形態のダム部24も、図5に示されるように、チップ配置面21aに対してプレス加工を行うことによって並列に配置された2本の溝25が形成されており、ダム部24は、これら2本の溝25の間の部位を隆起させた隆起部24として構成されている。
ここで、本実施形態では、このダム部としての隆起部24の頂部24aの表面は、メッキ膜23が存在せずリードフレーム20の母材20aが露出した面として構成された独自の構成を有している。
それによれば、上記実施形態と同様の作用効果が発揮されることに加えて、隆起部24の頂部24aの表面を、粗化されたメッキ膜23よりもはんだ12の濡れ性の悪いものとできるため、このダム部としての隆起部24を、はんだ12が毛細管現象にて越えようとするのを防止することができ、好ましい。
このような構成は、上記実施形態と同様に、リードフレーム20の母材20aにプレス加工を行って、母材20aに対して2本の溝25および隆起部24の形状を形成し、その上に粗化されたメッキ膜23を形成した後、隆起部24の頂部24aのみメッキ膜23を剥がすことにより、実現できる。
この構造にすることで、隆起部24の頂部24aにおいて母材20aを構成するCuやFeの素地が露出したり、場合によっては酸化膜が形成されたりするため、隆起部24の頂部24aの表面を、粗化されたメッキ膜23よりもはんだ12の濡れ性の悪いものにできる。
そのため、はんだ12の濡れ広がりを抑える効果があり、たとえば、隆起部24に対してはんだ12の量が多い場合であっても、表面張力により、はんだ12の濡れ広がりを抑えることができる。
なお、隆起部24の頂部24aにて母材20aの表面を露出させる方法としては、メッキ膜23の形成後に、該当部分のメッキ膜23を削ればよいが、それ以外の方法でもよく、特に方法などは問わない。
図6は、本実施形態の変形例を示す概略断面図である。本実施形態では、さらに、図6に示されるように、はんだ12の濡れを抑える為に、隆起部24の頂部24aの表面にソルダーレジスト等の樹脂膜26を塗布形成してもよい。もちろん、この樹脂膜26の塗布方法は問わない。
こうして、図6に示される例では、隆起部24の頂部24aの表面は、メッキ膜23よりもはんだ濡れ性の悪い膜としての樹脂膜26により形成されている構成となる。ここで、メッキ膜23よりもはんだ濡れ性の悪い膜としては、樹脂膜26以外のものでもよい。また、隆起部24の頂部24aにおいてメッキ膜23が切削除去されているかどうかは問わない。
つまり、図6(a)に示されるように、隆起部24の頂部24aにおいて樹脂膜26の下地はメッキ膜23であってもよいし、または、図6(b)に示されるように、隆起部24の頂部24aにおいて樹脂膜26の下地は、メッキ膜23が除去された母材20aであってもよい。
そして、この図6に示される樹脂膜26を用いた場合も、上記実施形態と同様の作用効果が発揮されることに加えて、隆起部24の頂部24aの表面を、粗化されたメッキ膜23よりもはんだ12の濡れ性の悪いものとできるため、このダム部としての隆起部24を、はんだ12が毛細管現象にて越えようとするのを防止することができ、好ましい。
(第3実施形態)
図7は、本発明の第3実施形態に係る樹脂封止型半導体装置におけるリードフレーム20の要部拡大断面図である。本実施形態では、上記第2実施形態のダム部24をさらに変形したものである。
図7に示されるように、本実施形態においては、隆起部24の頂部24aの表面だけでなく、隆起部24の頂部24aを含む隆起部24および溝25の表面全体が、メッキ膜23が存在せずリードフレーム20の母材20aが露出した面として構成されている。
それによれば、上記実施形態と同様の作用効果が発揮されることに加えて、隆起部24および溝25の表面全体を、粗化されたメッキ膜23よりもはんだ12の濡れ性の悪いものとできるため、隆起部24および溝25の外側に、はんだ12が毛細管現象にて広がろうとするのを防止することができ、好ましい。
このような構成は、リードフレーム20の母材20aに粗化されたメッキ膜23を形成した後、上記したプレス加工を行うことにより形成することができる。プレス加工ではパンチK1によってメッキ膜23が剥がされる。
こうすることで、隆起部24および溝25の表面全体が母材20aとなるため、酸化膜の形成などによって、隆起部24および溝25全体にて、はんだ12をはじく効果が加わり、はんだ12の濡れ広がりをより防止することができる。ただし、はんだ12が埋まらない溝25については、メッキ膜23が無いため、モールド樹脂に対するアンカー効果がなくなる。
図8は、本実施形態の変形例を示す概略断面図である。本実施形態では、さらに、図8に示されるように、メッキ膜23が除去された隆起部24および溝25の表面に、上記ソルダーレジスト等の樹脂膜26を塗布形成してもよい。この樹脂膜26の形成方法は、上記同様、塗布などにより行える。
こうして、図8に示される例では、隆起部24の頂部24aを含む隆起部24および溝25の表面全体は、メッキ膜23よりもはんだ濡れ性の悪い膜26により形成されている構成となる。
そして、この図8に示される例によっても、上記実施形態と同様の作用効果が発揮されることに加えて、隆起部24および溝25の表面全体を、粗化されたメッキ膜23よりもはんだ12の濡れ性の悪いものとできるため、隆起部24および溝25の外側に、はんだ12が毛細管現象にて広がろうとするのを防止することができ、好ましい。
(第4実施形態)
図9は、本発明の第4実施形態に係る樹脂封止型半導体装置におけるリードフレーム20の要部拡大断面図である。
図9に示されるように、本実施形態では、隆起部24の頂部24aには、コイニング24bが形成されている。なお、図9では、上記メッキ膜23は省略してあるが、実際には隆起部24および溝25の表面に形成されている。
それによれば、上記実施形態と同様の作用効果が発揮されることに加えて、はんだ12側に位置する溝25に侵入したはんだ12が、毛細管現象で隆起部24を這い上がろうとするのを、コイニング24bで止める効果が発揮されるため、好ましい。また、このコイニング24bによって、モールド樹脂との密着力が向上し、好ましい。
本実施形態の構成は、リードフレーム20の母材20aに上記プレス加工をおこなって隆起部24および溝25の形状を形成した後、さらにプレスを行ってコイニング24bを形成し、その後、メッキ膜23の形成を行うことで、実現可能である。もちろん、プレス加工をおこなって隆起部24および溝25の形状を形成し、メッキ膜23を形成した後でコイニング24bを形成してもよい。
また、頂部24aにコイニング24bを形成する本実施形態においては、メッキ膜23が隆起部24および溝25の表面に形成されていてもよいし、隆起部24の頂部24aのみ、または、隆起部24および溝25の表面全体がリードフレーム20の母材20aが露出した面となっていてもよい。また、上記樹脂膜26が形成されていてもよい。つまり、本実施形態は、上記した各実施形態と組み合わせて適用できる。
(第5実施形態)
図10は、本発明の第5実施形態に係る樹脂封止型半導体装置におけるリードフレーム20の要部拡大断面図である。図10に示されるように、プレス加工により溝25を形成する場合において、パンチK1の形状を工夫することにより一片の壁をさらに盛り上げることができる。
ダム部の役目を果たす隆起部24において、ICチップ10側のみを外側よりも隆起させ、隆起部24を高くするときに有効である。図10においてICチップ10側の角度aを外側の角度bよりも小さくすることで、溝25を形成したときの肉がよりICチップ10側へ逃げ、隆起部24を高くすることができる。
(第6実施形態)
図11において、(a)は本発明の第6実施形態に係る樹脂封止型半導体装置における半導体チップ10近傍部の拡大図であり、(b)は(a)中の上方から見た概略平面図である。なお、図11中、モールド樹脂40は省略してある。上記実施形態との相違点を中心に述べる。
本実施形態の樹脂封止型半導体装置も、上記実施形態と同様に、半導体チップとしてのICチップ10と、ICチップ10がはんだ12を介して搭載固定されるチップ搭載面21aを有するとともに、このチップ搭載面21aを含む表面にはんだ接合用の粗化されたメッキ膜23が形成されたリードフレーム20と、ICチップ10およびリードフレーム20を封止するモールド樹脂40とを備え、チップ搭載面21aのうちICチップ10の周囲部に、ダム部27が、はんだ12を取り囲むようにはんだ12の全周に設けられている。
ここにおいて、本実施形態では、ダム部27は、メッキ膜23よりもはんだ濡れ性の悪い部材をチップ配置面21a上に配設したものとして構成されている。
そして、本実施形態のダム部27を有する樹脂封止型半導体装置によっても、ダム部24にて取り囲まれる範囲の外側へのはんだ12の濡れ広がりを防止することができるため、チップ搭載面21aにおけるはんだ12の濡れ広がりを所望の範囲にとどめることができる。
その結果、本実施形態においても、はんだ12の濡れ広がりによるモールド樹脂40とリードフレーム20との密着性の低下も抑制するとともに、ICチップ10の傾きを極力防止することができる。
このような構成は、リードフレーム20の母材20aに粗化されたメッキ膜23を形成した後、ICチップ10の搭載個所周辺に、モールド樹脂40の材料に近い、たとえばエポキシ系樹脂材料をあらかじめ塗布・固化してダム部27を形成し、その後でICチップ10をはんだ12を介して実装することにより、形成される。
このように、本実施形態では、プレスによる溝加工を行わずに、はんだ12の濡れ広がりを抑えるダム部27を形成したものである。ここで、ダム部27となるエポキシ系樹脂材料の塗布方法としては、たとえばインクジェットや印刷等を採用することができる。そして、本実施形態は、リードフレームのチップ搭載面が溝加工ができない構造となっているものに有効である。
(他の実施形態)
なお、チップ搭載面を構成するリードフレームの部分はインナーリードでなくてもよい。たとえば、かしめや溶接などでヒートシンクが一体化されたヒートシンク付きのリードフレームを用いてもよく、この場合、チップ搭載面はヒートシンクとなる。
また、半導体チップとしては、上記したICチップ10以外のものでもよく、抵抗チップ、コンデンサチップなどであってもよく、リードフレームのチップ搭載面上に半田を介して接合可能なものであればよい。
また、上記実施形態では、半導体チップとリードフレームとはボンディングワイヤ30により電気的に接続されていたが、これら両者を電気的に接続する手法は、これに限定されるものではない。
また、本発明は、上記したカスタムパッケージ以外にも、たとえば、QFP(クワッドフラットパッケージ)やSOP(スモールアウトラインパッケージ)などの各種のモールドパッケージに適用することができる。
要するに、本発明は、半導体チップと、半導体チップがはんだを介して搭載固定されるチップ搭載面を有するとともに、このチップ搭載面を含む表面にはんだ接合用のメッキ膜が形成されたリードフレームと、半導体チップおよびリードフレームを封止するモールド樹脂と、を備える樹脂封止型半導体装置ならば適用可能なものである。
(a)は本発明の第1実施形態に係る樹脂封止型半導体装置の概略断面図、(b)は(a)中のリードフレームの断面図である。 (a)は図1中の樹脂封止型半導体装置における半導体チップ近傍部の拡大図、(b)は(a)中の上視概略平面図、(c)は(a)中のA部拡大図である。 隆起部を形成するためのプレス加工の方法を示す概略断面図である。 プレス加工の他の方法を示す概略断面図である。 本発明の第2実施形態に係る樹脂封止型半導体装置におけるリードフレームの要部拡大断面図である。 第2実施形態の変形例を示す概略断面図である。 本発明の第3実施形態に係る樹脂封止型半導体装置におけるリードフレームの要部拡大断面図である。 第3実施形態の変形例を示す概略断面図である。 本発明の第4実施形態に係る樹脂封止型半導体装置におけるリードフレームの要部拡大断面図である。 本発明の第5実施形態に係る樹脂封止型半導体装置におけるリードフレームの要部拡大断面図である。 (a)は本発明の第6実施形態に係る樹脂封止型半導体装置における半導体チップ近傍部の拡大図であり、(b)は(a)中の上視概略平面図である。
符号の説明
10…半導体チップとしてのICチップ、12…はんだ、
20…リードフレーム、20a…リードフレームの母材、21a…チップ搭載面、
23…メッキ膜、24…ダム部としての隆起部、24a…隆起部の頂部、
24b…コイニング、25…溝、
26…メッキ膜よりもはんだ濡れ性の悪い膜としての樹脂膜、27…ダム部、
40…モールド樹脂。

Claims (2)

  1. 半導体チップ(10)と、
    前記半導体チップ(10)がはんだ(12)を介して搭載固定されるチップ搭載面(21a)を有するとともに、このチップ搭載面(21a)を含む表面にはんだ接合用のメッキ膜(23)が形成されたリードフレーム(20)と、
    前記半導体チップ(10)および前記リードフレーム(20)を封止するモールド樹脂(40)と、を備える樹脂封止型半導体装置において、
    前記リードフレーム(20)のうち前記モールド樹脂(40)内に位置する部位における前記メッキ膜(23)の最表面は、前記モールド樹脂(40)との密着性を向上させるために粗化された形状となっており、
    前記チップ搭載面(21a)のうち前記半導体チップ(10)の周囲部には、前記半導体チップ(10)の直下に位置する前記メッキ膜(23)よりも高く突出するダム部(24、27)が、前記はんだ(12)を取り囲むように前記はんだ(12)の全周に設けられており、
    前記チップ配置面(21a)に対してプレス加工を行うことによって並列に配置された2本の溝(25)が形成されており、
    前記ダム部は、前記2本の溝(25)の間の部位を隆起させた隆起部(24)として構成されたものであり、
    前記隆起部(24)の頂部(24a)の表面は、前記メッキ膜(23)が存在せず前記リードフレーム(20)の母材(20a)が露出した面として構成されていることを特徴とする樹脂封止型半導体装置。
  2. 前記隆起部(24)の頂部(24a)を含む前記隆起部(24)および前記溝(25)の表面全体は、前記メッキ膜(23)が存在せず前記リードフレーム(20)の母材(20a)が露出した面として構成されていることを特徴とする請求項1に記載の樹脂封止型半導体装置。
JP2005123391A 2005-04-21 2005-04-21 樹脂封止型半導体装置 Expired - Fee Related JP4609172B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005123391A JP4609172B2 (ja) 2005-04-21 2005-04-21 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005123391A JP4609172B2 (ja) 2005-04-21 2005-04-21 樹脂封止型半導体装置

Publications (2)

Publication Number Publication Date
JP2006303216A JP2006303216A (ja) 2006-11-02
JP4609172B2 true JP4609172B2 (ja) 2011-01-12

Family

ID=37471145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005123391A Expired - Fee Related JP4609172B2 (ja) 2005-04-21 2005-04-21 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JP4609172B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114368B2 (en) 2017-04-14 2021-09-07 Denso Corporation Base material, mold package, base material manufacturing method, and mold package manufacturing method

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5004601B2 (ja) * 2007-01-22 2012-08-22 パナソニック株式会社 パッケージ部品の製造方法および半導体装置の製造方法
JP2009054690A (ja) * 2007-08-24 2009-03-12 Denso Corp リードフレーム構造体
JP5526575B2 (ja) 2009-03-30 2014-06-18 凸版印刷株式会社 半導体素子用基板の製造方法および半導体装置
JP5627516B2 (ja) * 2011-03-15 2014-11-19 トヨタ自動車株式会社 半導体モジュール
JP2013232566A (ja) * 2012-04-28 2013-11-14 Shindengen Electric Mfg Co Ltd 電子回路パッケージ
WO2014132483A1 (ja) * 2013-03-01 2014-09-04 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6163836B2 (ja) * 2013-04-04 2017-07-19 株式会社デンソー 半導体装置
JP2014216459A (ja) * 2013-04-25 2014-11-17 三菱電機株式会社 半導体装置
JP2015032765A (ja) * 2013-08-06 2015-02-16 三菱電機株式会社 半導体装置
WO2015079834A1 (ja) * 2013-11-29 2015-06-04 シャープ株式会社 半導体装置
JP5983700B2 (ja) * 2013-12-09 2016-09-06 株式会社デンソー 半導体装置およびその製造方法、複合成形体
DE102014104819A1 (de) * 2014-03-26 2015-10-01 Heraeus Deutschland GmbH & Co. KG Träger und/oder Clip für Halbleiterelemente, Halbleiterbauelement und Verfahren zur Herstellung
JP6142380B2 (ja) * 2014-05-08 2017-06-07 Shマテリアル株式会社 リードフレーム及びその製造方法
JP6430843B2 (ja) 2015-01-30 2018-11-28 株式会社ジェイデバイス 半導体装置
WO2017179447A1 (ja) * 2016-04-12 2017-10-19 古河電気工業株式会社 リードフレーム材およびその製造方法
JP6776801B2 (ja) * 2016-10-18 2020-10-28 株式会社デンソー 電子装置及びその製造方法
CN109891575B (zh) * 2016-10-18 2023-07-14 株式会社电装 电子装置及其制造方法
JP6776800B2 (ja) * 2016-10-18 2020-10-28 株式会社デンソー 電子装置及びその製造方法
JP6857035B2 (ja) * 2017-01-12 2021-04-14 ローム株式会社 半導体装置
CN110476235B (zh) * 2017-03-27 2024-02-23 三菱电机株式会社 半导体装置、电力变换装置
US10586716B2 (en) * 2017-06-09 2020-03-10 Advanced Semiconductor Engineering, Inc. Semiconductor device package
JP6958259B2 (ja) * 2017-11-08 2021-11-02 株式会社デンソー 半導体装置
CN118610182A (zh) * 2019-03-26 2024-09-06 罗姆股份有限公司 电子装置以及电子装置的制造方法
JP7347047B2 (ja) * 2019-09-12 2023-09-20 富士電機株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6185159U (ja) * 1984-11-08 1986-06-04
JPS6379651U (ja) * 1986-11-12 1988-05-26
JPH03257854A (ja) * 1990-03-07 1991-11-18 Matsushita Electron Corp 半導体装置
JPH08204083A (ja) * 1995-01-23 1996-08-09 Tokin Corp 半導体装置用リードフレーム
JPH11145363A (ja) * 1997-11-06 1999-05-28 Hitachi Ltd 半導体装置
JP2001298033A (ja) * 2000-04-12 2001-10-26 Hitachi Ltd 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6185159U (ja) * 1984-11-08 1986-06-04
JPS6379651U (ja) * 1986-11-12 1988-05-26
JPH03257854A (ja) * 1990-03-07 1991-11-18 Matsushita Electron Corp 半導体装置
JPH08204083A (ja) * 1995-01-23 1996-08-09 Tokin Corp 半導体装置用リードフレーム
JPH11145363A (ja) * 1997-11-06 1999-05-28 Hitachi Ltd 半導体装置
JP2001298033A (ja) * 2000-04-12 2001-10-26 Hitachi Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114368B2 (en) 2017-04-14 2021-09-07 Denso Corporation Base material, mold package, base material manufacturing method, and mold package manufacturing method

Also Published As

Publication number Publication date
JP2006303216A (ja) 2006-11-02

Similar Documents

Publication Publication Date Title
JP4609172B2 (ja) 樹脂封止型半導体装置
JP3285815B2 (ja) リードフレーム,樹脂封止型半導体装置及びその製造方法
US7410834B2 (en) Method of manufacturing a semiconductor device
US7397114B2 (en) Semiconductor integrated circuit device and method of manufacturing the same
US11791289B2 (en) Semiconductor package substrate with a smooth groove about a perimeter of a semiconductor die
KR100299384B1 (ko) 볼 그리드 어레이 패키지
KR20040111395A (ko) 웨이퍼 레벨의 코팅된 구리 스터드 범프
JPH11307675A (ja) 樹脂封止型半導体装置及びその製造方法
JP4408475B2 (ja) ボンディングワイヤを採用しない半導体装置
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
KR100229520B1 (ko) 수지봉지형 반도체장치
JP2022103594A (ja) リードフレーム、リードフレームの製造方法及び半導体装置
JP3458057B2 (ja) 樹脂封止型半導体装置
JP3129169B2 (ja) 半導体装置及びその製造方法
JP3427492B2 (ja) 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法
JP2004228166A (ja) 半導体装置及びその製造方法
JP3445930B2 (ja) 樹脂封止型半導体装置
JP4400492B2 (ja) 電子装置
JP2956659B2 (ja) 半導体装置およびそのリードフレーム
JP3507819B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3424184B2 (ja) 樹脂封止型半導体装置
JP7312814B2 (ja) 電子装置および電子装置の製造方法
JP3007632B1 (ja) 樹脂封止型半導体装置およびその製造方法
JP2716355B2 (ja) 半導体装置の製造方法
US20240258210A1 (en) Semiconductor package substrate with a smooth groove straddling topside and sidewall

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100315

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100511

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100722

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100914

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees