JP2015032765A - 半導体装置 - Google Patents

Abstract

【課題】はんだの厚みを制御することが可能な構成を有する半導体装置を提供する。【解決手段】半導体装置は、はんだ３を介して半導体チップ２が接合対象とされる接合領域Ｒ２０を有するフレーム１を備える。フレーム１のうち接合領域Ｒ２０の外周部上には、接合領域Ｒ２０にはんだ３を介して半導体チップ２を接合する接合処理が行われる際の該はんだ３の流動を制御するめっき４が設けられる。【選択図】図１

Description

本発明は、パワー半導体モジュールとしての半導体装置のはんだ接合に関する。

近年、はんだを用いて、パワー半導体モジュールとしての半導体チップをフレームに接合するために、ワイヤはんだ供給方式がダイボンド装置に適用されている。この理由は、ダイボンド装置による高速接合化、及び、はんだ材料による材料表面の酸化を起因とするボイドの発生を抑制するためである。

しかしながら、ワイヤはんだ供給方式では、半導体チップの接合品質として重要な、当該半導体チップ下のはんだ濡れ広がり性、半導体チップの搭載位置の精度、はんだ厚等を制御することが困難であるという問題がある。

特許文献１には、このような問題を解決するために、半導体チップの接合品質を向上させる技術（以下、関連技術Ａともいう）が開示されている。具体的には、関連技術Ａでは、半導体チップの搭載前に、ワイヤはんだ供給方式にて供給されたはんだを、スパンカー（はんだ撹拌治具）により濡れ広がらせる。これにより、はんだが整形される。そして、整形されたはんだ上に半導体チップが搭載（接合）される。

特開２０１０−２３８８５７号公報

しかしながら、関連技術Ａでは、以下のような問題がある。具体的には、関連技術Ａでは、はんだを所定の形状に整形した後、整形されたはんだに、半導体チップを接合する。そのため、半導体チップを接合する際に、当該はんだに圧力が加わり、はんだの厚み等の制御ができない。はんだの厚みが薄すぎると、半導体チップの接合品質が十分に良いとはいえない。すなわち、半導体チップの接合品質をよくするためには、はんだの厚みを制御する必要がある。

本発明は、このような問題を解決するためになされたものであり、はんだの厚みを制御することが可能な構成を有する半導体装置を提供することを目的とする。

上記目的を達成するために、本発明の一態様に係る半導体装置は、はんだを介して半導体チップが接合対象とされる領域である接合領域を有するフレームを備え、前記フレームのうち前記接合領域の外周部上には、該接合領域に前記はんだを介して前記半導体チップを接合する接合処理が行われる際の該はんだの流動を制御するめっきが設けられる。

本発明によれば、前記フレームのうち前記接合領域の外周部上には、前記接合領域に前記はんだを介して前記半導体チップを接合する接合処理が行われる際の該はんだの流動を制御するめっきが設けられる。これにより、はんだの厚みを制御することが可能な構成を有する半導体装置を提供することができる。

本発明の実施の形態１に係る半導体装置を示す平面図である。 本発明の実施の形態１に係る半導体装置の断面図である。 本発明の実施の形態１の構成により生じる現象を説明するための図である。 本発明の実施の形態１の構成により生じる現象を説明するための図である。 本発明の実施の形態１の構成により生じる現象を説明するための図である。 本発明の実施の形態１の変形例１に係る半導体装置の断面図である。 本発明の実施の形態１の変形例２に係る半導体装置の断面図である。 本発明の実施の形態１の変形例３に係る半導体装置の平面図である。 本発明の実施の形態１の変形例４に係る半導体装置の平面図である。 本発明の実施の形態１の変形例５に係る半導体装置の断面図である。 比較構成を説明するための図である。 比較構成を説明するための図である。

以下、図面を参照しつつ、本発明の実施の形態について説明する。以下の説明では、同一の構成要素には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明を省略する場合がある。

なお、実施の形態において例示される各構成要素の寸法、材質、形状、それらの相対配置などは、本発明が適用される装置の構成や各種条件により適宜変更されるものであり、本発明はそれらの例示に限定されるものではない。また、各図における各構成要素の寸法は、実際の寸法と異なる場合がある。

＜実施の形態１＞
図１は、本発明の実施の形態１に係る半導体装置１００を示す平面図である。半導体装置１００は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）等の電圧駆動型の半導体スイッチ素子が搭載されたパワー半導体モジュールである。

図１において、Ｘ，Ｙ，Ｚ方向の各々は、互いに直交する。以下の図に示されるＸ，Ｙ，Ｚ方向の各々も、互いに直交する。以下においては、Ｘ方向と、当該Ｘ方向の反対の方向（−Ｘ方向）とを含む方向をＸ軸方向ともいう。また、以下においては、Ｙ方向と、当該Ｙ方向の反対の方向（−Ｙ方向）とを含む方向をＹ軸方向ともいう。また、以下においては、Ｚ方向と、当該Ｚ方向の反対の方向（−Ｚ方向）とを含む方向をＺ軸方向ともいう。

図２は、本発明の実施の形態１に係る半導体装置１００の断面図である。

図１および図２を参照して、半導体装置１００は、フレーム１と、半導体チップ２と、はんだ３と、めっき４とを備える。

フレーム１は、半導体チップ２がスイッチング動作する際に発生する熱等を放熱するために、熱伝導性の良い銅等の金属で構成される。フレーム１は、接合領域Ｒ２０を有する。

接合領域Ｒ２０は、はんだ３を介して半導体チップ２が接合対象とされる領域（ダイ）である。接合領域Ｒ２０のサイズは、半導体チップ２の外周のサイズと等しい。フレーム１は、半導体チップ２が接合される主面１ａを有する。

めっき４は、フレーム１の主面１ａ上に形成される。めっき４は、はんだ３の接合性を向上するための材料で構成される。また、めっき４は、はんだ３の流動を制御することが容易な材料で構成される。めっき４は、例えば、Ａｇ（銀）で構成される。

また、図１に示すように、めっき４の形状は、一例として、矩形状である。また、めっき４のサイズは、平面視で、半導体チップ２のサイズより大きい。めっき４のサイズは、平面視で、一例として、半導体チップ２のサイズの１．０１〜１．２０倍のサイズである。

以下においては、接合領域Ｒ２０の外周部を、領域外周部ともいう。領域外周部の形状は、平ループ状である。より詳細には、領域外周部の形状は、幅Ｌ１の領域を、平ループ状にした形状である。幅Ｌ１は、例えば、０．３〜０．５（ｍｍ）である。

具体的には、めっき４のサイズは、半導体チップ２の外周全体に対し、幅Ｌ１だけ大きい。すなわち、めっき４のサイズは、半導体チップ２の外周に対し、０．３〜０．５（ｍｍ）のクリアランス（間隔）分だけ大きい。つまり、めっき４は、フレーム１のうち接合領域Ｒ２０の外周部（領域外周部）上に設けられる。

以上の構成において、めっき４が設けられたフレーム１の接合領域Ｒ２０にはんだ３を介して半導体チップ２を接合する処理（以下、接合処理ともいう）が行われる。なお、Ａｇで構成されるめっき４は、接合処理が行われる際のはんだ３の流動を制御する。これにより、図１および図２に示す半導体装置１００が形成される。

以下においては、接合処理後におけるはんだ３の周縁の領域を、周縁領域Ｒ１１とも表記する。なお、周縁領域Ｒ１１の全体または一部の形状は、フィレット形状になっている場合もある。

以上説明したように、本実施の形態によれば、フレーム１のうち接合領域Ｒ２０の外周部上には、接合領域Ｒ２０にはんだ３を介して半導体チップ２を接合する接合処理が行われる際の該はんだ３の流動を制御するめっき４が設けられる。これにより、はんだの厚みを制御することが可能な構成を有する半導体装置１００を提供することができる。

また、本実施の形態では、領域外周部の幅Ｌ１を０．３〜０．５（ｍｍ）の範囲で変更することにより、はんだ濡れ広がり領域のサイズおよび周縁領域Ｒ１１のサイズを所望のサイズに変更（制御）することができる。はんだ濡れ広がり領域とは、前述の接合処理が終了した時点の、濡れ広がった後のはんだ３全体の領域である（図１参照）。

また、本実施の形態によれば、半導体チップ２をフレーム１に接合する際に、Ａｇで構成されるめっき４により、はんだ３の流動が容易となる。そのため、半導体チップ２とフレーム１との間のはんだ３を、接合処理の前に、従来のように、はんだをスパンカーを用いて撹拌しなくてよい。すなわち、本実施の形態によれば、従来のように、はんだ３を撹拌するプロセスを実施することなく、半導体チップ２をフレーム１に接合することができる。

以下においては、本実施の形態に対し、比較の対象となる構成を、比較構成Ｎともいう。比較構成Ｎは、前述の関連技術Ａのように、接合処理の前に、はんだをスパンカーを用いて撹拌する構成であるとする。また、比較構成Ｎでは、図１１のように、めっき４をフレーム１の主面１ａ全体に設ける構成であるとする。すなわち、比較構成Ｎでは、めっき４は、フレーム１のうち接合領域Ｒ２０の外周部（領域外周部）を含む、フレーム１の主面１ａ全体に設けられる。

比較構成Ｎにおいて、半導体チップ２をフレーム１に接合する場合、まず、図１１（ａ）のように、めっき４上にはんだ３が塗布される。

次に、図１１（ｂ）のように、スパンカーＳＫ１によりはんだ３が撹拌されることにより、はんだ３が整形される。

次に、図１１（ｃ）のように、整形されたはんだ３上に、半導体チップ２が接合される。以下においては、比較構成Ｎにおいて、接合処理後の半導体装置を、半導体装置Ｎ１ともいう。

この比較構成Ｎにおいて接合処理が行われた場合、はんだ３の厚みが所望の厚みとならない。これにより、はんだ３においてボイドＢ１が生じる可能性が高くなる（図１２参照）。

一方、本実施の形態では、前述したように、はんだ３を、接合処理の前に、従来のように、はんだをスパンカーを用いて撹拌しなくてよい。すなわち、本実施の形態によれば、従来のように、はんだ３を撹拌するプロセスを実施することなく、半導体チップ２をフレーム１に接合することができる。

また、図１２のように、比較構成Ｎにおける半導体装置Ｎ１を、モールド樹脂２０により封止した場合、はんだ３の周縁領域の上部に空隙ＳＰ１が生じる可能性が高い。空隙ＳＰ１があると、空隙ＳＰ１を起点として、はんだ３にクラックＫ１が生じる可能性が高くなる。

そこで、本実施の形態では、領域外周部の幅Ｌ１を０．３〜０．５（ｍｍ）の範囲で変更することにより、接合処理の後のはんだ３における周縁領域Ｒ１１のサイズを所望のサイズに選択的に変更（制御）することができる。

そのため、はんだ３の厚みを所望の厚みとすることができる。その結果、本実施の形態では、はんだ３におけるボイドの発生を抑制することができる。また、周縁領域Ｒ１１のサイズを所望のサイズに選択的に変更できるため、比較構成Ｎにおける空隙ＳＰ１の発生を減少させることができる。その結果、はんだ３において、空隙ＳＰ１を起点としたクラックの発生を抑制することができる。そのため、はんだ３による半導体チップ２の接合品質を向上させることができる。すなわち、ダイボンド品質を向上させることができる。

したがって、本実施の形態によれば、パワー半導体モジュールとしての半導体装置１００の高信頼性化を図ることができる。また、ＳｉＣに代表されるヤング率の高い半導体チップ２とフレーム１との接合において、はんだのクラック抑制の効果を従来より高くすることができる。

なお、本実施の形態の構成においても、はんだ３内に、ボイド５が発生する場合もある。本実施の形態では、前述したように、領域外周部の幅Ｌ１を、０．３〜０．５（ｍｍ）とし、めっき４は、フレーム１のうち接合領域Ｒ２０の領域外周部上に設けられる。そのため、仮に、はんだ３のうち接合領域Ｒ２０に対応する領域内に、ボイド５が発生していたとしても、図３のように半導体チップ２を、はんだ３にマウント（接合）する際のはんだ３の流動により、ボイド５を、周縁領域Ｒ１１へ移動させることができる。

そのため、はんだ３のうち半導体チップ２下の領域内のボイド５の減少により、半導体装置１００において、熱抵抗増加の抑制、高信頼性化を実現することが可能となる。また、このことにより、半導体チップ２をはんだ３にマウントする際に、ボイド５の減少を目的としたスクラブ動作が不要となる。

また、半導体チップ２の薄厚化に伴い、スクラブ動作の実施ができない半導体チップ２を半導体装置１００に用いたとする。この場合においても、本実施の形態によれば、上記のように、スクラブ動作を行わずに、ボイド５を減少させることが可能となる。これにより、薄厚の半導体チップ２を用いた半導体装置１００（パワー半導体モジュール）の高信頼性化を実現することができる。

また、本実施の形態では、前述したように、領域外周部の幅Ｌ１を、０．３〜０．５（ｍｍ）とし、めっき４は、フレーム１のうち接合領域Ｒ２０の領域外周部上に設けられる。そのため、はんだ濡れ広がり領域のサイズおよび周縁領域Ｒ１１のサイズを所望のサイズに変更（制御）することができる。

そのため、本実施の形態では、従来でははんだ３の周縁領域が拡大することにより、はんだ３の厚みを厚くすることが困難であった問題を解決することができる。また、接合処理の際に、はんだを供給する装置によりはんだ３の供給量を変動させることにより、図４のように、はんだ３の厚みを厚くすることが可能となる。

また、はんだ３の厚みを厚くすることにより、半導体チップ２とフレーム１とのヤング率の差、熱膨張係数の差によって発生する、はんだ３への応力を緩和することができる。そのため、はんだ３におけるクラックの発生を抑制することができる。したがって、半導体装置１００（パワー半導体モジュール）の高信頼性化を実現することができる。

また、本実施の形態では、前述したように、はんだ濡れ広がり領域のサイズおよび周縁領域Ｒ１１のサイズを所望のサイズに変更（制御）することができる。これにより、制限された領域以外へのはんだ３の流動を抑制し、図５のように、はんだ３による半導体チップ２のセンタリング機能を働かせることができる。そのため、従来のように、スパンカー等による機械的撹拌プロセスを実施することなく、半導体チップ２の搭載位置の精度の向上、半導体チップ２の回転の抑制等を実現することが可能となる。

なお、前述の関連技術Ａでは、はんだ濡れ広がり領域、及び、半導体チップに対して均一な濡れ広がりが制御できていない。そのため、関連技術Ａでは、半導体チップが接合されるはんだの周縁領域の拡大による、はんだとモールド樹脂との間の剥離を起点としたはんだクラック、はんだ層への応力緩和のためのはんだの厚み不足の問題等があった。

さらに、関連技術Ａでは、スパンカーがはんだへ直接接触することによるボイドの発生、不均一なはんだ濡れ広がりによる半導体チップの回転、位置ずれ等があり、ダイボンド品質、製品信頼性において問題があった。

そこで、本実施の形態では、上記のように構成される。そのため、上記関連技術Ａの上記問題を解決することができる。

＜実施の形態１の変形例１＞
なお、図６のように、フレーム１のうちめっき４が設けられている領域の端には、突起７が形成されてもよい。すなわち、実施の形態１の変形例１に係る半導体装置１００に含まれるフレーム１のうちめっき４が設けられている領域の端には、突起７が形成されている。突起７は、めっき４の厚みより大きい高さを有する。突起７は、接合処理が行われる際のはんだ３の少なくとも一部の流動を止めるように設けられる。

突起７は、例えば、フレーム１の下面からＺ方向に向かって、コイニングを実施することにより形成される。突起７により、接合処理の際におけるはんだ３の流動を確実にとめることができる。

以上のように、突起７を設けることにより、はんだ３の周縁領域のサイズの制御の精度を向上させることができる。また、前述の実施の形態１で得られる効果をさらに向上させることができる。

＜実施の形態１の変形例２＞
なお、図７のように、フレーム１の主面１ａ側には、凹部３０が形成されてもよい。凹部３０は、フレーム１において、前述のはんだ濡れ広がり領域全体に対し、主面１ａ側からコイニングを実施することにより形成される。凹部３０の形成に伴い、段差３１が形成される。

すなわち、実施の形態１の変形例２に係る半導体装置１００に含まれるフレーム１のうちめっき４が設けられている領域の端には、段差３１が形成されている。段差３１は、めっき４の厚みより大きい高さを有する。段差３１は、接合処理が行われる際のはんだ３の少なくとも一部の流動を止めるように設けられる。

以上のように、段差３１を設けることにより、はんだ３の周縁領域のサイズの制御の精度を向上させることができる。また、前述の実施の形態１で得られる効果をさらに向上させることができる。

＜実施の形態１の変形例３＞
なお、図８のように、フレーム１の主面１ａのうちめっき４が設けられている領域の外周部には、凹凸部９が形成されてもよい。凹凸部９は、凹凸を有する領域である。

すなわち、実施の形態１の変形例３に係る半導体装置１００に含まれるフレーム１のうちめっき４が設けられている領域の外周部には、凹凸部９が形成されている。

凹凸部９は、フレーム１のうちめっき４が設けられている領域の外周部に対し、主面１ａ側から梨地加工を実施することにより形成される。つまり、凹凸部９は、梨地加工により生成される。なお、凹凸部９は、フレーム１のうち、はんだ３の周縁領域の外周部に対応する領域に形成される。

凹凸部９により、接合処理が行われる際のはんだ３の流動を抑制することができる。その結果、はんだ３の周縁領域のサイズの制御の精度を向上させることができる。また、前述の実施の形態１で得られる効果をさらに向上させることができる。

＜実施の形態１の変形例４＞
なお、図９のように、フレーム１の主面１ａのうちめっき４が設けられている領域の外周部には、ソルダーレジスト１０が塗布されてもよい。ソルダーレジスト１０とは、はんだ３の流動を抑制する材料である。

すなわち、実施の形態１の変形例４に係る半導体装置１００に含まれるフレーム１のうちめっき４が設けられている領域の外周部には、ソルダーレジスト１０が塗布されている。ソルダーレジスト１０は、フレーム１のうちめっき４が設けられている領域の外周部に対し、主面１ａ側から塗布される。

ソルダーレジスト１０により、接合処理が行われる際のはんだ３の流動を抑制することができる。その結果、はんだ３の周縁領域のサイズの制御の精度を向上させることができる。また、前述の実施の形態１で得られる効果をさらに向上させることができる。

＜実施の形態１の変形例５＞
なお、図１０のように、フレーム１のうちめっき４が設けられている領域の端には、溝１１が形成されてもよい。

すなわち、実施の形態１の変形例５に係る半導体装置１００に含まれるフレーム１のうちめっき４が設けられている領域の端には、溝１１が形成されている。溝１１は、フレーム１に対し、主面１ａ側からコイニングを実施することにより形成される。溝１１は、接合処理が行われる際、はんだ３の一部を、当該溝１１内にいれるために設けられる。

溝１１により、接合処理が行われる際のはんだ３の流動を抑制することができる。その結果、はんだ３の周縁領域のサイズの制御の精度を向上させることができる。また、前述の実施の形態１で得られる効果をさらに向上させることができる。

なお、本発明は、その発明の範囲内において、実施の形態、実施の形態の各変形例を自由に組み合わせたり、実施の形態、実施の形態の各変形例を適宜、変形、省略することが可能である。

１ フレーム、２ 半導体チップ、３ はんだ、４ めっき、５，Ｂ１ ボイド、７ 突起、９ 凹凸部、１０ ソルダーレジスト、１１ 溝、３０ 凹部、３１ 段差、１００ 半導体装置、Ｒ１１ 周縁領域、Ｒ２０ 接合領域。

Claims (6)

1. はんだを介して半導体チップが接合対象とされる領域である接合領域を有するフレームを備え、
   前記フレームのうち前記接合領域の外周部上には、該接合領域に前記はんだを介して前記半導体チップを接合する接合処理が行われる際の該はんだの流動を制御するめっきが設けられる
   半導体装置。
2. 前記フレームのうち前記めっきが設けられている領域の端には、前記めっきの厚みより大きい高さを有する突起が形成されている
   請求項１に記載の半導体装置。
3. 前記フレームのうち前記めっきが設けられている領域の端には、前記めっきの厚みより大きい高さを有する段差が形成されている
   請求項１に記載の半導体装置。
4. 前記フレームのうち前記めっきが設けられている領域の外周部には、梨地加工により生成された凹凸部が形成されている
   請求項１に記載の半導体装置。
5. 前記フレームのうち前記めっきが設けられている領域の外周部には、ソルダーレジストが塗布されている
   請求項１に記載の半導体装置。
6. 前記フレームのうち前記めっきが設けられている領域の端には、溝が形成されている
   請求項１に記載の半導体装置。

Images