JP2015018946A - 基板回路の構造および製造方法 - Google Patents

基板回路の構造および製造方法 Download PDF

Info

Publication number
JP2015018946A
JP2015018946A JP2013145328A JP2013145328A JP2015018946A JP 2015018946 A JP2015018946 A JP 2015018946A JP 2013145328 A JP2013145328 A JP 2013145328A JP 2013145328 A JP2013145328 A JP 2013145328A JP 2015018946 A JP2015018946 A JP 2015018946A
Authority
JP
Japan
Prior art keywords
connection
substrate
chip
wire
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013145328A
Other languages
English (en)
Inventor
一夫 多田
Kazuo Tada
一夫 多田
勝美 栗田
Katsumi Kurita
勝美 栗田
敏晴 加治
Toshiharu Kaji
敏晴 加治
雅幸 伊東
Masayuki Ito
雅幸 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Marelli Corp
Original Assignee
Calsonic Kansei Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Calsonic Kansei Corp filed Critical Calsonic Kansei Corp
Priority to JP2013145328A priority Critical patent/JP2015018946A/ja
Publication of JP2015018946A publication Critical patent/JP2015018946A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】温度変化に強く、なおかつ、効率的に製造することができる、基板回路の構造および製造方法を提供する。【解決手段】セラミック基板２２内の複数のパターン（２２ａ，２２ｂ）同士を接続する導電性を有する板状のビームリード２８（接続部材）の接続部２８ｓと、セラミック基板２２（基板）上にはんだ付けされた複数のチップ素子（２６ａ，２６ｂ）の接続部（２６ａｓ，２６ｂｓ）と、をセラミック基板２２（基板）上で１列に配置して、複数の接続ワイヤ３０（３０ａ，３０ｂ，３０ｃ，３０ｄ）でボンディング接続する。【選択図】図３

Description

この発明は、インバータ装置等の大電流を制御する電子装置を構成する基板回路の構造および製造方法に関するものである。
近年、電子部品のはんだ付けを効率的に行う方法として、予め、はんだ付けを行う接合箇所にシート状のはんだ（はんだシート）を設置して、そのはんだシートの上に基板や実装部品を載置して、その後、加熱することによってはんだ付けを行う、所謂リフロー方式と呼ばれるはんだ付け方式が実用化されている。特に、電動車両用に用いられるインバータなどの半導体モジュールを構成する半導体と、冷却器や回路基板とのはんだ付けなどに、このはんだ付け方式が用いられている。
このとき、複数の半導体素子の間、または、基板と半導体素子の間に、導電性を有する板状の接続部材、所謂ビームリードやバスバー部材（以下、ビームリードと呼ぶ）を架け渡してはんだ付けすることによって接続する接続方法が採られている（例えば、特許文献１）。
特開２０１２−１９１６８２号公報
特許文献１に記載されたインバータ装置によると、トランジスタやダイオードからなる、半導体素子であるスイッチング素子の表面に、ビームリードをはんだ接合している。ここで、半導体素子が動作すると非常に大きな温度変化が発生するため、その温度ギャップによって、半導体素子とビームリードとを接合している、はんだに熱ひずみが発生して耐久性が低下し、最悪の場合、はんだにクラックが発生してスイッチング素子の接続不良を引き起こす恐れがあるという問題があった。
本発明は上記事情に鑑みなされたもので、温度変化に強く、なおかつ、効率的に製造することができる、基板回路の構造および製造方法を提供することを目的とする。
本発明に係る基板回路の構造は、基板内の複数のパターンとそれぞれはんだ付けされて、前記複数のパターン同士を接続する導電性を有する板状の接続部材の接続部と、前記基板上にそれぞれはんだ付けされた複数のチップ素子の接続部と、を前記基板上で１列に配置して、前記接続部材の接続部と前記複数のチップ素子の接続部とを、複数の接続ワイヤでワイヤボンディング接続することを特徴とする。
このように構成された基板回路の構造によれば、基板内の複数のパターン同士を接続する導電性を有する板状の接続部材の接続部と、基板上にはんだ付けされた複数のチップ素子の接続部と、が基板上で１列に配置されて、複数の接続ワイヤでワイヤボンディング接続されるため、チップ素子に温度変化が生じて、チップ素子と接続ワイヤとを接合している、はんだに熱ひずみが生じた場合であっても、チップ素子と接続ワイヤとは面接触していないため、ひずみによる影響が軽減されて、チップ素子の温度変化に強い基板回路を提供することができる。
さらに、板状の接続部材の接続部と、複数のチップ素子の接続部と、が基板上で１列に配置されるため、それらの接続部を接続ワイヤで接続する際に、接続ワイヤの切断や移動を行うことなく、接続ワイヤを直線上で連続的に接続できるため、接続ワイヤの接続作業を短時間で行うことができ、基板回路を効率的に製造することができる。
また、本発明に係るはんだ基板回路の構造は、前記複数のチップ素子の接続部を、前記接続部材の接続部を通り、前記接続部材の延伸方向と直交する方向に沿って、前記基板上で１列に配置することを特徴とする。
このように構成された基板回路の構造によれば、接続部材の延伸方向と直交する方向に沿って複数のチップ素子を配置することができるため、基板回路のレイアウトの自由度を向上させることができ、基板回路の小型化を図ることができる。
また、本発明に係る基板回路の構造は、前記複数のチップ素子の接続部を、前記接続部材の接続部を挟んで、前記基板上で１列に配置することを特徴とする。
このように構成された基板回路の構造によれば、複数のチップ素子の接続部を、接続部材の接続部を挟んで、基板上で１列に配置するため、接続部材とチップ素子の間に流れる電流を分散させることができる。そのため、接続ワイヤの発熱が抑制されるため、接続ワイヤの溶断を防止することができ、接続ワイヤの耐久性を向上させることができる。
また、本発明に係る基板回路の製造方法は、基板内の複数のパターンとそれぞれはんだ付けされて、前記複数のパターン同士を接続する導電性を有する板状の接続部材の接続部と、前記基板上にそれぞれはんだ付けされた複数のチップ素子の接続部とを、前記基板上で１列に配置する工程と、前記配置された接続部材の接続部と複数のチップ素子の接続部とを、複数の接続ワイヤでワイヤボンディング接続する工程と、からなることを特徴とする。
このように構成された基板回路の製造方法によれば、接続部材の接続部と複数のチップ素子の接続部とが１列に配置されて接続ワイヤでボンディング接続されるため、ワイヤボンディング接続を行う工程の途中で、接続ワイヤの移動を行う必要がなく、なおかつ、接続ワイヤを直線上で連続的に接続できるため、ワイヤボンディングの速度を上げることができ、そのため、接続ワイヤの接続作業を短時間で行うことができるようになって、基板回路を効率的に製造することができる。
また、本発明に係る基板回路の製造方法は、前記ワイヤボンディング接続する工程が、１列に配置された前記複数のチップ素子の接続部と前記接続部材の接続部とのうち、最も端にあるチップ素子の接続部または接続部材の接続部に接続ワイヤをワイヤボンディング接続する第１のボンディング工程と、前記第１のボンディング工程に続けて行われる、前記ワイヤボンディング接続されたチップ素子の接続部または接続部材の接続部に隣接して配置されたチップ素子の接続部または接続部材の接続部に前記接続ワイヤをステッチボンディング接続する第２のボンディング工程と、前記第２のボンディング工程に続けて行われる、前記ステッチボンディング接続されたチップ素子の接続部または接続部材の接続部に隣接して配置されたチップ素子の接続部または接続部材の接続部に前記接続ワイヤをワイヤボンディング接続する第３のボンディング工程と、前記第３のボンディング工程に続けて行われる、前記接続ワイヤを切断する切断工程と、からなることを特徴とする。
このように構成された基板回路の製造方法によれば、１列に配置された接続部材の接続部と複数のチップ素子の接続部とが、第１のボンディング工程と第２のボンディング工程と第３のボンディング工程と切断工程とを経て、端から順にワイヤボンディング接続されるため、ワイヤボンディング接続を行う工程の途中で接続ワイヤのカットを行う必要がなく、１本の接続ワイヤを接続する際に、接続ワイヤをカットする作業は最後に１回だけ行えばよい。したがって、接続ワイヤの接続作業を短時間で行うことができ、基板回路をより一層効率的に製造することができる。
本発明に係る基板回路の構造および製造方法によれば、チップ素子（半導体素子）の温度変化に強い基板回路を、効率的に製造することができるという効果が得られる。
（ａ）は従来の基板回路の構造の一例を示す図である。（ｂ）は（ａ）においてセラミック基板に実装されるチップ素子やビームリードの構成を示す図である。 （ａ）は冷却器に基板回路がはんだ付けされた様子を図１の切断線Ａ−Ａで切断した断面図である。（ｂ）は冷却器に基板回路がはんだ付けされた様子を図１の切断線Ｂ−Ｂで切断した断面図である。 （ａ）は本願発明に係る実施例１により構成された基板回路の外観を示す斜視図である。（ｂ）は（ａ）の上面図である。（ｃ）は（ｂ）を切断線Ｃ−Ｃで切断した断面図である。 （ａ）は本願発明に係る実施例２により構成された基板回路の外観を示す斜視図である。（ｂ）は（ａ）の上面図である。（ｃ）は（ｂ）を切断線Ｄ−Ｄで切断した断面図である。 本願発明における回路基板の製造の流れを説明するフローチャートである。
以下、本発明に係るはんだ基板回路の構造の実施例について、図面を参照して説明する。
以下、本発明の具体的な実施形態である第１の実施例を、図１から図３を用いて説明する。本発明に係る基板回路は、例えば、車載パワーデバイスのひとつであるインバータに用いられる。
図１（ａ）は、本実施例との比較のために、従来のインバータのドライブ回路やゲート回路を構成するパワーデバイスの外観を示したものである。冷却器１０の表面には、複数の基板ＡＳＳＹ２０（基板回路）が、それぞれ、はんだシート１２によってはんだ付けされることによって固定されている。
冷却器１０の裏面側（基板ＡＳＳＹ２０が接合されていない側）には多数の放熱フィン１０ａが設けられており、基板ＡＳＳＹ２０が発した熱を効率的に放熱するようになっている。
図１（ｂ）は、従来の基板ＡＳＳＹ２０（基板回路）の詳細な構造を示す。基板ＡＳＳＹ２０は、セラミック基板２２の表面に複数のはんだシート２４を介して、半導体スイッチング素子であるＩＧＢＴ（Insulated Gate Bipolar Transistor）やダイオード等の電子部品であるチップ素子２６がはんだ付けされている。そして、チップ素子２６の表面には、はんだシート２５を介して、異なるチップ素子２６同士を接続して導通させる、例えば銅板で構成された、導電性を有するビームリード２８（板状の導通部材）がはんだ付けされている。
[従来の問題点の詳細な説明]
次に、図２を用いて、従来の基板ＡＳＳＹ２０（基板回路）の構造について説明する。図２（ａ）は、図１（ａ）に示す基板ＡＳＳＹ２０を、基板ＡＳＳＹ２０の長手方向に沿う切断線Ａ−Ａで切断した断面図である。冷却器１０の表面には、はんだシート１２を介して、セラミック基板２２の裏面がはんだ付けされている。そして、セラミック基板２２の表面には、はんだシート２４を介して、複数のチップ素子２６がはんだ付けされている。
さらに、チップ素子２６の表面には、はんだシート２５を介して、ビームリード２８（接続部材）がはんだ付けされている。
図２（ｂ）は、図１（ａ）に示す基板ＡＳＳＹ２０を、切断線Ａ−Ａと直交する切断線Ｂ−Ｂで切断した断面図である。
ここで、基板ＡＳＳＹ２０によって構成されたインバータが作動すると、スイッチング素子である複数のチップ素子２６からは多量の熱が放出される。放出された熱のうち、チップ素子２６の裏面側に放出された熱は、冷却器１０によって冷却されるため、チップ素子２６の裏面側のはんだシート２４は、チップ素子２６が多量の熱の発生した場合であっても、チップ素子２６とセラミック基板２２とを安定して接合し続ける。
一方、チップ素子２６の表面側は、冷却器１０から遠方側になるため、冷却器１０の冷却効果が十分に働かず、チップ素子２６の表面側のはんだシート２５には、チップ素子２６から発生した熱の影響によって熱ひずみが発生して、はんだの耐久性が低下し、最悪の場合、はんだシート２５にクラックが発生してチップ素子２６とビームリード２８の接続不良を引き起こす恐れがある。
そのため、チップ素子２６から発生する熱による温度変化に対して、耐久性の高い構造を有する基板回路の実現が望まれていた。
[実施例１の構成の説明]
次に、図３を用いて、本発明の実施例１の具体的な構成について説明する。
図３（ａ）は、本発明に係る基板回路の一例である車載用インバータを構成する基板ＡＳＳＹ２０（基板回路）の概略構成を示す斜視図である。
基板ＡＳＳＹ２０（基板回路）は、図３（ａ）に示すように、冷却器１０の表面にはんだシート１２を介してはんだ付けされたセラミック基板２２と、セラミック基板２２の上にはんだシート２４を介してはんだ付けされて、セラミック基板２２の内部に形成された、車載用インバータを構成するために必要な複数のパターン（２２ａ，２２ｂ）同士を接続するビームリード２８（板状の導通部材）と、セラミック基板２２の上に、はんだシート２４を介してはんだ付けされた複数のチップ素子２６（２６ａ，２６ｂ）と、ビームリード２８と複数のチップ素子２６（２６ａ，２６ｂ）と、を接続する複数の接続ワイヤ３０（３０ａ，３０ｂ，３０ｃ，３０ｄ）とから構成されている。
前記チップ素子２６（２６ａ，２６ｂ）は、ＩＧＢＴやダイオードで構成された半導体スイッチング素子からなる。
前記ビームリード２８（板状の導通部材）は、例えば、銅で形成された導電性を有する部材からなる。
前記接続ワイヤ３０（３０ａ，３０ｂ，３０ｃ，３０ｄ）は、例えばアルミニウムで形成された、導電性を有する部材からなる。
図３（ｂ）は、図３（ａ）の上面図である。図３（ｂ）に示すように、チップ素子２６ａの表面の接続部２６ａｓとチップ素子２６ｂの表面の接続部２６ｂｓとビームリード２８の接続部２８ｓとは、セラミック基板２２上で１列に配置されている。
また、複数の接続ワイヤ３０（３０ａ，３０ｂ，３０ｃ，３０ｄ）は、互いに平行に配置されて、チップ素子２６ａの接続部２６ａｓとチップ素子２６ｂの接続部２６ｂｓとビームリード２８の接続部２８ｓとを互いに接続している。その接続構造については後述する。
図３（ｃ）は、図３（ｂ）を、基板ＡＳＳＹ２０の長手方向に沿い、接続ワイヤ３０ａを含む切断線Ｃ−Ｃで切断した断面図である。以下、図３（ｃ）を用いて、接続ワイヤ３０ａの接続構造について説明する。
接続ワイヤ３０ａは、その一方の端点である始端点３２ａが、チップ素子２６ａの表面の接続部２６ａｓにボンディング接続されている。
そして、接続ワイヤ３０ａの第１中間点３２ｂと第２中間点３２ｃとの間が、チップ素子２６ｂの表面の接続部２６ｂｓに、着地点で超音波溶着のみ行ってワイヤカット（切断）を行わない、所謂ステッチ接続されている。
さらに、接続ワイヤ３０ａの他方の端点である終端点３２ｄが、ビームリード２８がセラミック基板２２にはんだ付けされた面である接続部２８ｓに、ボンディング接続されている。
［実施例１の作用の説明］
以下、実施例１の作用を説明する。
基板ＡＳＳＹ２０によって構成されたインバータが作動すると、チップ素子２６ａ，２６ｂに内蔵されたスイッチング素子がそれぞれ所定の動作を行い、ビームリード２８を経て、パターン２２ａからバターン２２ｂへ必要な信号を伝達する。
このとき、チップ素子２６ａ，２６ｂからは多量の熱が発生するが、このうち、チップ素子２６ａ，２６ｂの裏面側に放出された熱は、チップ素子２６ａ，２６ｂがそれぞれはんだ付けされたセラミック基板２２の裏面側にある冷却器１０によって冷却されるため、チップ素子２６ａ，２６ｂとセラミック基板２２とのはんだ接合は、熱の影響を受けにくい。
一方、チップ素子２６ａ，２６ｂの表面側に放出される熱によって、チップ素子２６ａの接続部２６ａｓとボンディング接続された接続ワイヤ３０ａの始端点３２ａとはチップ素子２６ａの接続部２６ａｓと点接触して、チップ素子２６ｂの接続部２６ｂｓとボンディング接続された接続ワイヤ３０ａの第１中間点３２ｂと第２中間点３２ｃの間の接続ワイヤ中間部３４ｂとはチップ素子２６ｂの接続部２６ｂｓと線接触するため、チップ素子２６ａ，２６ｂの表面側に放出される熱によって、チップ素子２６ａ，２６ｂの表面側のはんだに熱ひずみが生じた場合であっても、そのひずみが接続ワイヤ３０ａに与える影響は、素子と接続部材がはんだシートを介して面接触している場合と比べて小さい。したがって、接続ワイヤ３０ａは安定してチップ素子２６ａ，２６ｂと接合される。なお、他の接続ワイヤ（３０ｂ，３０ｃ，３０ｄ）についても同様である。
なお、本実施例においては、チップ素子２６ａとビームリード２８との間、また、チップ素子２６ｂとビームリード２８との間には多くの電流が流れるため、複数の接続ワイヤ（３０ａ，３０ｂ，３０ｃ，３０ｄ）で接続することによって、チップ素子（２６ａ，２６ｂ）とビームリード２８間に流れる電流容量を確保できる構成としている。
[実施例２の構成の説明]
次に、図４を用いて、本発明の実施例２の具体的な構成について説明する。
図４（ａ）は、本発明に係る基板回路の一例である車載用インバータを構成する基板ＡＳＳＹ２１の概略構成を示す斜視図である。
基板ＡＳＳＹ２１は、図４（ａ）に示すように、冷却器１０の表面にはんだシート１２を介してはんだ付けされたセラミック基板２２と、セラミック基板２２の上にはんだシート２４を介してはんだ付けされて、セラミック基板２２の内部に形成された、車載用インバータを構成するために必要な複数のパターン（２２ａ，２２ｂ）同士を接続するビームリード２８（板状の導通部材）と、セラミック基板２２の上に、はんだシート２４を介してはんだ付けされた複数のチップ素子２６（２６ａ，２６ｂ）と、ビームリード２８と複数のチップ素子２６（２６ａ，２６ｂ）と、を接続する複数の接続ワイヤ３０（３０ａ，３０ｂ，３０ｃ，３０ｄ）とから構成されている。
なお、実施例１と異なり、複数のチップ素子２６（２６ａ，２６ｂ）は、ビームリード２８を挟んで両側に配置されている。
図４（ｂ）は、図４（ａ）の上面図である。図４（ｂ）に示すように、チップ素子２６ａの表面の接続部２６ａｓとチップ素子２６ｂの表面の接続部２６ｂｓとビームリード２８の接続部２８ｓとは、セラミック基板２２上で１列に配置されている。
また、複数の接続ワイヤ３０（３０ａ，３０ｂ，３０ｃ，３０ｄ）は、互いに平行に配置されて、チップ素子２６ａの接続部２６ａｓとチップ素子２６ｂの接続部２６ｂｓとビームリード２８の接続部２８ｓとを互いに接続している。その接続構造については後述する。
図４（ｃ）は、図４（ｂ）を、基板ＡＳＳＹ２１の長手方向に沿い、接続ワイヤ３０ａを含む切断線Ｄ−Ｄで切断した断面図である。以下、図４（ｃ）を用いて、接続ワイヤ３０ａの接続構造について説明する。
接続ワイヤ３０ａは、その一方の端点である始端点３２ａが、チップ素子２６ａの表面の接続部２６ａｓにボンディング接続されている。
そして、接続ワイヤ３０ａの第１中間点３２ｂと第２中間点３２ｃとの間の接続ワイヤ中間部３４ｂが、ビームリード２８がセラミック基板２２にはんだ付けされた面である接続部２８ｓに、ステッチ接続されている。
さらに、接続ワイヤ３０ａの他方の端点である終端点３２ｄが、チップ素子２６ｂの表面の接続部２６ｂｓにボンディング接続されている。
［実施例２の作用の説明］
以下、実施例２の作用を説明する。
基板ＡＳＳＹ２１によって構成されたインバータが作動すると、チップ素子２６ａ，２６ｂに内蔵されたスイッチング素子がそれぞれ所定の動作を行い、ビームリード２８を経て、パターン２２ａからバターン２２ｂへ必要な信号を伝達する。
このとき、実施例１で説明したのと同様の理由により、複数の接続ワイヤ（３０ａ，３０ｂ，３０ｃ，３０ｄ）は、チップ素子（２６ａ，２６ｂ）から発生する熱による影響を受けることなく、チップ素子（２６ａ，２６ｂ）との接合を保つ。
また、実施例２の構成にあっては、複数のチップ素子２６（２６ａ，２６ｂ）を、ビームリード２８を挟んで両側に配置したため、チップ素子２６（２６ａ，２６ｂ）とビームリード２８との間に流れる電流の量を平準化することができる。
すなわち、実施例１にあっては、接続ワイヤ中間部３４ｂと接続ワイヤ終端側部３４ｃに、チップ素子２６ａに流れる電流とチップ素子２６ｂに流れる電流の総和に相当する電流が流れるのに対して、実施例２にあっては、チップ素子２６ａの接続部２６ａｓとビームリード２８の接続部２８ｓは、接続ワイヤ始端側部３４ａで接続されているため、接続ワイヤ始端側部３４ａにはチップ素子２６ａに流れる電流のみが流れる。
また、チップ素子２６ｂの接続部２６ｂｓとビームリード２８の接続部２８ｓは、接続ワイヤ３０ａの接続ワイヤ終端側部３４ｃで接続されているため、接続ワイヤ終端側部３４ｃにはチップ素子２６ｂに流れる電流のみが流れる。
このように、チップ素子２６（２６ａ，２６ｂ）とビームリード２８との間に流れる電流の量を平準化することができるため、実施例２の構成は、実施例１の構成に対して、より一層、電流負荷を軽減することができる。したがって、接続ワイヤ３０の発熱が抑制されるため、接続ワイヤ３０の溶断を防止して、耐久性を向上させることができる。
［基板回路の製造方法の説明］
次に、実施例２で説明した基板ＡＳＳＹ２１（基板回路）を例にあげて、その製造方法について、図５のフローチャートを用いて説明する。
図５は、基板ＡＳＳＹ２１の製造方法を説明するフローチャートである。以下、その内容について順を追って説明する。
（ステップＳ１０）セラミック基板２２の表面上にはんだシート２４を載置する。
（ステップＳ２０）はんだシート２４の上に、複数のチップ素子（２６ａ，２６ｂ）を載置する。
（ステップＳ３０）はんだシート２４の上に、ビームリード２８を載置する。
（ステップＳ４０）複数のチップ素子（２６ａ，２６ｂ）とビームリード２８が載置されたセラミック基板２２を加熱し、はんだシート２４を溶かしてはんだ付けを行う（一般にリフロー方式と呼ばれる）。
（ステップＳ５０）チップ素子２６ａの接続部２６ａｓに、接続ワイヤ３０ａの始端点３２ａをボンディング接続する（１ｓｔボンディング）。
（ステップＳ６０）接続ワイヤ３０ａの第１中間点３２ｂと第２中間点３２ｃの間の接続ワイヤ中間部３４ｂを、チップ素子２６ｂの接続部２６ｂｓにステッチ接続する（ステッチボンディング）。
（ステップＳ７０）チップ素子２６ｂの接続部２６ｂｓに、接続ワイヤ３０ａの終端点３２ｄをボンディング接続する（２ｎｄボンディング）。
（ステップＳ８０）接続ワイヤ３０ａを終端点３２ｄでカットする。
（ステップＳ９０）全ての接続ワイヤ（３０ａ，３０ｂ，３０ｃ，３０ｄ）のボンディング接続が完了したか否かを判断する。完了していないときはステップＳ５０に戻り、次の接続ワイヤ（３０ｂ，３０ｃ，３０ｄのいずれか）のボンディング接続を行う。一方、ボンディング接続が完了したときは、基板ＡＳＳＹ２１（基板回路）が完成する。
なお、基板ＡＳＳＹ２１（基板回路）の製造方法について説明したが、実施例１で説明した基板ＡＳＳＹ２０（基板回路）も、同様に、図５のフローチャートに従って製造することができる。
以上、説明したように、実施例１に係る基板ＡＳＳＹ２０（基板回路）の構造によれば、セラミック基板２２（基板）内の複数のパターン（２２ａ，２２ｂ）同士を接続する導電性を有する板状のビームリード２８（接続部材）の接続部２８ｓと、セラミック基板２２（基板）上にはんだ付けされた複数のチップ素子（２６ａ，２６ｂ）の接続部（２６ａｓ，２６ｂｓ）と、がセラミック基板２２（基板）上で１列に配置されて、複数の接続ワイヤ３０（３０ａ，３０ｂ，３０ｃ，３０ｄ）でボンディング接続されるため、チップ素子（２６ａ，２６ｂ）に温度変化が生じ、チップ素子（２６ａ，２６ｂ）と接続ワイヤ３０（３０ａ，３０ｂ，３０ｃ，３０ｄ）とを接合している、はんだに熱ひずみが生じた場合であっても、チップ素子（２６ａ，２６ｂ）と接続ワイヤ３０（３０ａ，３０ｂ，３０ｃ，３０ｄ）とは面接触していないため、ひずみによる影響が軽減されて、チップ素子（２６ａ，２６ｂ）の温度変化に強い基板ＡＳＳＹ２０（基板回路）を提供することができる。
また、実施例１に係る基板ＡＳＳＹ２０（基板回路）の構造によれば、板状のビームリード２８（接続部材）の接続部２８ｓと、複数のチップ素子（２６ａ，２６ｂ）の接続部（２６ａｓ，２６ｂｓ）と、がセラミック基板２２（基板）上で１列に配置されるため、それらの接続部（２６ａｓ，２６ｂｓ，２８ｓ）を接続ワイヤ３０（３０ａ，３０ｂ，３０ｃ，３０ｄ）で接続する際に、接続ワイヤ３０（３０ａ，３０ｂ，３０ｃ，３０ｄ）を直線上で連続的に接続できるため、ボンディングを行うたびに接続ワイヤ３０（３０ａ，３０ｂ，３０ｃ，３０ｄ）の切断や移動を行う必要がなく、接続ワイヤ３０（３０ａ，３０ｂ，３０ｃ，３０ｄ）の接続作業を短時間で行うことができ、基板ＡＳＳＹ２０（基板回路）を効率的に製造することができる。
また、実施例１に係る基板ＡＳＳＹ２０（基板回路）の構造によれば、ビームリード２８（接続部材）の延伸方向と直交する方向に沿って複数のチップ素子（２６ａ，２６ｂ）を配置することができるため、基板ＡＳＳＹ２０（基板回路）のレイアウトの自由度を向上させることができ、基板ＡＳＳＹ２０（基板回路）の小型化を図ることができる。
また、実施例２に係る基板ＡＳＳＹ２１（基板回路）の構造によれば、複数のチップ素子（２６ａ，２６ｂ）の接続部（２６ａｓ，２６ｂｓ）を、ビームリード２８（接続部材）の接続部２８ｓを挟んで、セラミック基板２２（基板）上で１列に配置するため、ビームリード２８（接続部材）とチップ素子（２６ａ，２６ｂ）の間に流れる電流を分散させることができる。そのため、接続ワイヤ３０（３０ａ，３０ｂ，３０ｃ，３０ｄ）の発熱が抑制されるため、接続ワイヤ３０（３０ａ，３０ｂ，３０ｃ，３０ｄ）の溶断を防止することができ、接続ワイヤ３０（３０ａ，３０ｂ，３０ｃ，３０ｄ）の耐久性を向上させることができる。
また、実施例１に係る基板ＡＳＳＹ２０（基板回路）の製造方法、および、実施例２に係る基板ＡＳＳＹ２１（基板回路）の製造方法によれば、ビームリード２８（接続部材）の接続部２８ｓと複数のチップ素子（２６ａ，２６ｂ）の接続部（２６ａｓ，２６ｂｓ）とが１列に配置されて接続ワイヤ３０（３０ａ，３０ｂ，３０ｃ，３０ｄ）でボンディング接続されるため、ワイヤボンディング接続を行う工程の途中で、接続ワイヤ３０（３０ａ，３０ｂ，３０ｃ，３０ｄ）の移動を行う必要がなく、なおかつ、接続ワイヤ３０（３０ａ，３０ｂ，３０ｃ，３０ｄ）を直線上で連続的に接続できるため、ワイヤボンディングの速度を上げることができ、そのため、接続ワイヤ３０（３０ａ，３０ｂ，３０ｃ，３０ｄ）の接続作業を短時間で行うことができるようになって、基板ＡＳＳＹ２０またはＡＳＳＹ２１（基板回路）を効率的に製造することができる。
また、実施例１に係る基板ＡＳＳＹ２０（基板回路）の製造方法、および、実施例２に係る基板ＡＳＳＹ２１（基板回路）の製造方法によれば、１列に配置されたビームリード２８（接続部材）の接続部２８ｓと複数のチップ素子（２６ａ，２６ｂ）の接続部（２６ａｓ，２６ｂｓ）とが、第１のボンディング工程と第２のボンディング工程と第３のボンディング工程と切断工程とを経て、端から順にワイヤボンディング接続されるため、ワイヤボンディング接続を行う工程の途中で接続ワイヤ３０（３０ａ，３０ｂ，３０ｃ，３０ｄ）のカットを行う必要がなく、１本の接続ワイヤ（３０ａ，３０ｂ，３０ｃ，３０ｄのいずれか）を接続する際に、接続ワイヤをカットする作業は最後に１回だけ行えばよい。したがって、接続ワイヤ３０（３０ａ，３０ｂ，３０ｃ，３０ｄ）の接続作業を短時間で行うことができ、基板ＡＳＳＹ２０またはＡＳＳＹ２１（基板回路）をより一層効率的に製造することができる。
なお、実施例１，２においては、接続ワイヤ３０によって、チップ素子２６ａ，２６ｂが２個接続される基板ＡＳＳＹ２０，２１（基板回路）を例にあげて説明したが、接続されるチップ素子の数は２個に限定されるものではない。すなわち、チップ素子が３個以上接続される場合であっても、実施例１，実施例２と同様の構成を実現して、同様の効果を得ることができる。
また、実施例１，２においては、４本の接続ワイヤ３０（３０ａ，３０ｂ，３０ｃ，３０ｄ）を用いた構造を説明したが、使用する接続ワイヤ３０の本数は４本に限定されるものではない。すなわち、使用するチップ素子２６の仕様やチップ素子２６とビームリード２８の間に流れる電流の大きさ、使用する接続ワイヤ３０の太さ等に基づいて適宜決められる設計事項である。
以上、この発明の実施例を図面により詳述してきたが、実施例はこの発明の例示にしか過ぎないものであるため、この発明は実施例の構成にのみ限定されるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれることは勿論である。
１０ 冷却器
１０ａ 放熱フィン
１２，２４ はんだシート
２０ 基板ＡＳＳＹ（基板回路）
２２ セラミック基板（基板）
２２ａ，２２ｂ パターン
２６（２６ａ，２６ｂ） チップ素子
２６ａｓ，２６ｂｓ，２８ｓ 接続部
２８ ビームリード（接続部材）
３０（３０ａ，３０ｂ，３０ｃ，３０ｄ） 接続ワイヤ

Claims (5)

  1. 基板内の複数のパターンとそれぞれはんだ付けされて、前記複数のパターン同士を接続する導電性を有する板状の接続部材の接続部と、
    前記基板上にそれぞれはんだ付けされた複数のチップ素子の接続部と、を前記基板上で１列に配置して、前記接続部材の接続部と前記複数のチップ素子の接続部とを、複数の接続ワイヤでワイヤボンディング接続することを特徴とする基板回路の構造。
  2. 前記複数のチップ素子の接続部を、前記接続部材の接続部を通り、前記接続部材の延伸方向と直交する方向に沿って、前記基板上で１列に配置することを特徴とする請求項１に記載の基板回路の構造。
  3. 前記複数のチップ素子の接続部を、前記接続部材の接続部を挟んで、前記基板上で１列に配置することを特徴とする請求項１または請求項２に記載の基板回路の構造。
  4. 基板内の複数のパターンとそれぞれはんだ付けされて、前記複数のパターン同士を接続する導電性を有する板状の接続部材の接続部と、前記基板上にそれぞれはんだ付けされた複数のチップ素子の接続部とを、前記基板上で１列に配置する工程と、
    前記配置された接続部材の接続部と複数のチップ素子の接続部とを、複数の接続ワイヤでワイヤボンディング接続する工程と、からなることを特徴とする基板回路の製造方法。
  5. 前記ワイヤボンディング接続する工程は、１列に配置された前記複数のチップ素子の接続部と前記接続部材の接続部とのうち、最も端にあるチップ素子の接続部または接続部材の接続部に接続ワイヤをワイヤボンディング接続する第１のボンディング工程と、
    前記第１のボンディング工程に続けて行われる、前記ワイヤボンディング接続されたチップ素子の接続部または接続部材の接続部に隣接して配置されたチップ素子の接続部または接続部材の接続部に前記接続ワイヤをステッチボンディング接続する第２のボンディング工程と、
    前記第２のボンディング工程に続けて行われる、前記ステッチボンディング接続されたチップ素子の接続部または接続部材の接続部に隣接して配置されたチップ素子の接続部または接続部材の接続部に前記接続ワイヤをワイヤボンディング接続する第３のボンディング工程と、
    前記第３のボンディング工程に続けて行われる、前記接続ワイヤを切断する切断工程と、からなることを特徴とする請求項４に記載の基板回路の製造方法。
JP2013145328A 2013-07-11 2013-07-11 基板回路の構造および製造方法 Pending JP2015018946A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013145328A JP2015018946A (ja) 2013-07-11 2013-07-11 基板回路の構造および製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013145328A JP2015018946A (ja) 2013-07-11 2013-07-11 基板回路の構造および製造方法

Publications (1)

Publication Number Publication Date
JP2015018946A true JP2015018946A (ja) 2015-01-29

Family

ID=52439696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013145328A Pending JP2015018946A (ja) 2013-07-11 2013-07-11 基板回路の構造および製造方法

Country Status (1)

Country Link
JP (1) JP2015018946A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022526411A (ja) * 2019-04-05 2022-05-24 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 電子スイッチングユニット
US11631641B2 (en) 2018-10-05 2023-04-18 Fuji Electric Co., Ltd. Semiconductor device, semiconductor module, and vehicle
US11804465B2 (en) 2019-02-13 2023-10-31 Sumitomo Electric Industries, Ltd. Semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02303038A (ja) * 1989-05-17 1990-12-17 Seiko Epson Corp ワイヤボンディング方法
JP2001102519A (ja) * 1999-09-30 2001-04-13 Mitsubishi Electric Corp パワー半導体モジュール
JP2007234690A (ja) * 2006-02-28 2007-09-13 Hitachi Ltd パワー半導体モジュール

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02303038A (ja) * 1989-05-17 1990-12-17 Seiko Epson Corp ワイヤボンディング方法
JP2001102519A (ja) * 1999-09-30 2001-04-13 Mitsubishi Electric Corp パワー半導体モジュール
JP2007234690A (ja) * 2006-02-28 2007-09-13 Hitachi Ltd パワー半導体モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11631641B2 (en) 2018-10-05 2023-04-18 Fuji Electric Co., Ltd. Semiconductor device, semiconductor module, and vehicle
US11804465B2 (en) 2019-02-13 2023-10-31 Sumitomo Electric Industries, Ltd. Semiconductor device
JP2022526411A (ja) * 2019-04-05 2022-05-24 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 電子スイッチングユニット
JP7240526B2 (ja) 2019-04-05 2023-03-15 ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング 電子スイッチングユニット

Similar Documents

Publication Publication Date Title
JP4532303B2 (ja) 半導体モジュール
JP2015142059A (ja) パワー半導体モジュール
JP2009158787A (ja) 電力半導体装置
JP5733401B2 (ja) 半導体装置および半導体装置の製造方法
JP2019153752A (ja) 半導体装置
JP2015076562A (ja) パワーモジュール
JP5217015B2 (ja) 電力変換装置及びその製造方法
JP2015018946A (ja) 基板回路の構造および製造方法
JP7543969B2 (ja) 半導体装置
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
JP4471823B2 (ja) 電力半導体装置
JP6468984B2 (ja) 半導体装置
KR101216896B1 (ko) 파워 모듈
JP2011091152A (ja) パワーモジュール
JP2018046164A (ja) 半導体装置および半導体装置の製造方法
JP5987634B2 (ja) パワー半導体モジュール
JP7012453B2 (ja) ブリッジレッグ回路組立品およびフルブリッジ回路組立品
JP2019212809A (ja) 半導体装置
JP2015149363A (ja) 半導体モジュール
JP2005150596A (ja) 半導体装置及びその製造方法
JP2014175511A (ja) 半導体装置及び半導体装置の製造方法
WO2020195140A1 (ja) パワー半導体装置
JP2017199830A (ja) パワーモジュール
JP2006066464A (ja) 半導体装置
JP5217014B2 (ja) 電力変換装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160705

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170110