JP2001102519A - パワー半導体モジュール - Google Patents
パワー半導体モジュールInfo
- Publication number
- JP2001102519A JP2001102519A JP27848799A JP27848799A JP2001102519A JP 2001102519 A JP2001102519 A JP 2001102519A JP 27848799 A JP27848799 A JP 27848799A JP 27848799 A JP27848799 A JP 27848799A JP 2001102519 A JP2001102519 A JP 2001102519A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- wiring conductor
- power semiconductor
- pattern
- axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Abstract
(57)【要約】
【課題】 複数のパワー半導体素子を接続してモジュー
ルとするパワー半導体モジュールにおいて、パワー半導
体素子の数や配置に制限なく配線の寄生インダクタンス
を低減、均等化すること。 【解決手段】 パワー半導体素子の２つの電極、第１電
極と第２電極、が接続される基板上のパターン、すなわ
ち第１電極パターンと第２電極パターン、および第１電
極パターンと外部接続端子間に配線される第１電極配線
導体、第２電極パターンと外部接続端子間に配線される
第２電極配線導体を備え、第２電極配線導体と第２電極
パターンとが、あるいは第１電極配線導体と第１電極パ
ターンとが、相互インダクタンスを有するようにした。
ルとするパワー半導体モジュールにおいて、パワー半導
体素子の数や配置に制限なく配線の寄生インダクタンス
を低減、均等化すること。 【解決手段】 パワー半導体素子の２つの電極、第１電
極と第２電極、が接続される基板上のパターン、すなわ
ち第１電極パターンと第２電極パターン、および第１電
極パターンと外部接続端子間に配線される第１電極配線
導体、第２電極パターンと外部接続端子間に配線される
第２電極配線導体を備え、第２電極配線導体と第２電極
パターンとが、あるいは第１電極配線導体と第１電極パ
ターンとが、相互インダクタンスを有するようにした。
Description
【０００１】
【発明の属する技術分野】本発明はパワー半導体モジュ
ールに関するものである。
ールに関するものである。
【０００２】
【従来の技術】図１５に、例えば特開平7-297362号公報
に開示された、従来のパワー半導体モジュールの概略平
面図を示す。図において、1は金属製の基板で、その上
に絶縁層2を介して、電極パターン3、4、5が配置され
る。半導体装置6、7は対称軸線8に対して鏡面対称に配
置される。半導体装置6、7は例えばIGBT9と、およびIGB
T9と逆並列に接続されたダイオード10とからなる。各半
導体素子の一方の面は直接第１電極パターン3と接続さ
れ、他方の面は、ボンディングワイヤ11を介して第２電
極パターン4と接続される。第３電極パターン5は制御用
端子との接続に用いられる。第１および第２電極パター
ン3、4は互いに平行で帯状の接続用導体12、13と接続さ
れる。このようにして半導体装置6、7は並列に接続され
る。図１５では、一対の接続用導体に対して、IGBT9お
よびダイオード10が各2個接続されているが、各4個接続
された例を図１６に示す。
に開示された、従来のパワー半導体モジュールの概略平
面図を示す。図において、1は金属製の基板で、その上
に絶縁層2を介して、電極パターン3、4、5が配置され
る。半導体装置6、7は対称軸線8に対して鏡面対称に配
置される。半導体装置6、7は例えばIGBT9と、およびIGB
T9と逆並列に接続されたダイオード10とからなる。各半
導体素子の一方の面は直接第１電極パターン3と接続さ
れ、他方の面は、ボンディングワイヤ11を介して第２電
極パターン4と接続される。第３電極パターン5は制御用
端子との接続に用いられる。第１および第２電極パター
ン3、4は互いに平行で帯状の接続用導体12、13と接続さ
れる。このようにして半導体装置6、7は並列に接続され
る。図１５では、一対の接続用導体に対して、IGBT9お
よびダイオード10が各2個接続されているが、各4個接続
された例を図１６に示す。
【０００３】近年、IGBTのようなパワー半導体素子の高
性能化が進み、スイッチング速度が高速化、ON電圧の低
減が急速に進んでいる。回路インダクタンスの低減は、
スイッチング時のサージ電圧低減のために重要であり、
また、寄生インダクタンスの均等化は各半導体素子に流
れる電流を均等化するために重要である。上述のよう
に、従来のパワー半導体モジュールでは、接続用導体を
平行平板状に配置して、さらに各素子を対称に配置する
ことのより、回路の寄生インダクタンスを低減し、並列
接続される各パワー半導体素子の並列配線における寄生
インダクタンスを等しくしている。
性能化が進み、スイッチング速度が高速化、ON電圧の低
減が急速に進んでいる。回路インダクタンスの低減は、
スイッチング時のサージ電圧低減のために重要であり、
また、寄生インダクタンスの均等化は各半導体素子に流
れる電流を均等化するために重要である。上述のよう
に、従来のパワー半導体モジュールでは、接続用導体を
平行平板状に配置して、さらに各素子を対称に配置する
ことのより、回路の寄生インダクタンスを低減し、並列
接続される各パワー半導体素子の並列配線における寄生
インダクタンスを等しくしている。
【０００４】
【発明が解決しようとする課題】モジュールに搭載する
パワー半導体素子の定格電流とモジュール定格電流およ
びモジュールに内蔵するパワー半導体素子数、モジュー
ルサイズや外部端子数等の関係や、組立性等の制約か
ら、対称な配置ができない場合が多い。例えば、上述の
従来のモジュールでは一対の接続用導体に接続する半導
体素子の数が２個や４個の場合は対称配置が可能で、寄
生インダクタンスを均等化できるが、一対の接続用導体
に6つ以上の半導体素子を接続する場合を考えると、従
来のように、全ての半導体素子に対する寄生インダクタ
ンスを等しくするために、各半導体素子の配置、配線等
の構成を対称に配置するのは非常に難しい。
パワー半導体素子の定格電流とモジュール定格電流およ
びモジュールに内蔵するパワー半導体素子数、モジュー
ルサイズや外部端子数等の関係や、組立性等の制約か
ら、対称な配置ができない場合が多い。例えば、上述の
従来のモジュールでは一対の接続用導体に接続する半導
体素子の数が２個や４個の場合は対称配置が可能で、寄
生インダクタンスを均等化できるが、一対の接続用導体
に6つ以上の半導体素子を接続する場合を考えると、従
来のように、全ての半導体素子に対する寄生インダクタ
ンスを等しくするために、各半導体素子の配置、配線等
の構成を対称に配置するのは非常に難しい。
【０００５】通常、並列接続される各パワー半導体素子
の並列配線における寄生インダクタンスの均等化に注目
して配線設計を行うと、回路全体のインダクタンスが大
きくなったり、逆に、回路全体のインダクタンス低減に
注目して設計すると、並列接続される各パワー半導体素
子の並列配線における寄生インダクタンスが不均等にな
りやすい。
の並列配線における寄生インダクタンスの均等化に注目
して配線設計を行うと、回路全体のインダクタンスが大
きくなったり、逆に、回路全体のインダクタンス低減に
注目して設計すると、並列接続される各パワー半導体素
子の並列配線における寄生インダクタンスが不均等にな
りやすい。
【０００６】本発明はこのような従来のパワー半導体モ
ジュールの問題点に対してなされたものであり、半導体
素子数やモジュールサイズ、組立性等の制約から全ての
半導体素子が対称な配置にできない場合でも回路の寄生
インダクタンスを低減でき、かつ並列接続される各パワ
ー半導体素子の並列配線における寄生インダクタンスを
均等化できるパワー半導体モジュールを提供すること目
的としている。
ジュールの問題点に対してなされたものであり、半導体
素子数やモジュールサイズ、組立性等の制約から全ての
半導体素子が対称な配置にできない場合でも回路の寄生
インダクタンスを低減でき、かつ並列接続される各パワ
ー半導体素子の並列配線における寄生インダクタンスを
均等化できるパワー半導体モジュールを提供すること目
的としている。
【０００７】
【課題を解決するための手段】この発明に係るパワー半
導体モジュールにおいては、基板上に第１電極パターン
と、長手方向に軸線を有する第２電極パターンとを並べ
て設け、第１電極パターンの上に、下面に第１電極、上
面に第２電極を有するパワー半導体素子を、第１電極を
第１電極パターンと電気的に接続して、第２電極パター
ンの軸線とほぼ平行に複数個並べ、導線により上記第２
電極と上記第２電極パターンを接続したパワー半導体モ
ジュールにおいて、一端が上記第２電極パターンと接続
され他端が外部接続端子となる第２電極配線導体と、一
端が上記第１電極パターンと接続され他端が外部接続端
子となる第１電極配線導体とを備え、（１）上記第２電
極配線導体が上記第１電極パターンと相互インダクタン
スを形成する、あるいは（２）上記第１電極配線導体が
上記第２電極パターンと相互インダクタンスを形成す
る、ようにしたものである。
導体モジュールにおいては、基板上に第１電極パターン
と、長手方向に軸線を有する第２電極パターンとを並べ
て設け、第１電極パターンの上に、下面に第１電極、上
面に第２電極を有するパワー半導体素子を、第１電極を
第１電極パターンと電気的に接続して、第２電極パター
ンの軸線とほぼ平行に複数個並べ、導線により上記第２
電極と上記第２電極パターンを接続したパワー半導体モ
ジュールにおいて、一端が上記第２電極パターンと接続
され他端が外部接続端子となる第２電極配線導体と、一
端が上記第１電極パターンと接続され他端が外部接続端
子となる第１電極配線導体とを備え、（１）上記第２電
極配線導体が上記第１電極パターンと相互インダクタン
スを形成する、あるいは（２）上記第１電極配線導体が
上記第２電極パターンと相互インダクタンスを形成す
る、ようにしたものである。
【０００８】また、第２電極パターンの、第２電極から
の導線が接続された接続個所の配列の中間点から、軸線
方向の一方向に偏った点で第２電極配線導体を接続し、
第１電極パターンの複数のパワー半導体素子が接続され
た接続個所の配列の中間点から、軸線方向の一方向に偏
った点で第１電極配線導体を接続したものである。
の導線が接続された接続個所の配列の中間点から、軸線
方向の一方向に偏った点で第２電極配線導体を接続し、
第１電極パターンの複数のパワー半導体素子が接続され
た接続個所の配列の中間点から、軸線方向の一方向に偏
った点で第１電極配線導体を接続したものである。
【０００９】さらに、第２電極配線導体の、第２電極パ
ターンとの接続点の軸線方向の偏りの方向と、第１電極
配線導体の第１電極パターンとの接続点の軸線方向の偏
りの方向が逆方向になっているものである。
ターンとの接続点の軸線方向の偏りの方向と、第１電極
配線導体の第１電極パターンとの接続点の軸線方向の偏
りの方向が逆方向になっているものである。
【００１０】また、第２電極配線導体が、上記第２電極
パターンの軸線とほぼ平行な方向に伸びた第２電極アー
ムを有し、この平行な部分の長さをパワー半導体素子が
並んだ配列の長さの２分の１以上としたものである。
パターンの軸線とほぼ平行な方向に伸びた第２電極アー
ムを有し、この平行な部分の長さをパワー半導体素子が
並んだ配列の長さの２分の１以上としたものである。
【００１１】さらにまた、第２電極アームが第１電極パ
ターンの方向に張り出しているものである。
ターンの方向に張り出しているものである。
【００１２】また、第１電極配線導体が、第２電極パタ
ーンの軸線とほぼ平行な方向に伸びた第１電極アームを
有し、この平行な部分の長さをパワー半導体素子が並ん
だ配列の長さの２分の１以上としたものである。
ーンの軸線とほぼ平行な方向に伸びた第１電極アームを
有し、この平行な部分の長さをパワー半導体素子が並ん
だ配列の長さの２分の１以上としたものである。
【００１３】さらにまた、第１電極アームが第２電極パ
ターンの方向に張り出しているものである。
ターンの方向に張り出しているものである。
【００１４】また、第２電極アームが第１電極アームよ
り上記基板に近い側に位置したものである。
り上記基板に近い側に位置したものである。
【００１５】また、基板の中心軸線近傍に、この中心軸
線と軸線がほぼ平行になるよう第２電極パターンを配置
し、かつ第２電極パターンの両側にそれぞれ第１電極パ
ターンを配置して、それぞれの第１電極パターンの上に
パワー半導体素子を複数個並べたものである。
線と軸線がほぼ平行になるよう第２電極パターンを配置
し、かつ第２電極パターンの両側にそれぞれ第１電極パ
ターンを配置して、それぞれの第１電極パターンの上に
パワー半導体素子を複数個並べたものである。
【００１６】また、第１電極配線導体の外部接続端子近
傍および第２電極配線導体の外部接続端子近傍では、第
２電極パターンの軸線を含み基板に垂直な軸線面に直交
する電流成分を有するように、第１電極配線導体の外部
接続端子と上記第２電極配線導体の外部接続端子とが、
互いに上記軸線面をへだてて逆側に位置して設けられ、
かつ第１電極アームの第１電極パターンとの接続点近傍
で軸線面に直交した方向に電流成分を有するように構成
され、外部端子近傍で軸線面に垂直な電流成分となる位
置と、第１電極アームの第１電極パターンとの接続点近
傍で軸線面に直交した方向に電流成分を有する位置との
距離が、２つの外部端子間の距離の２分の１よりも大き
いものである。
傍および第２電極配線導体の外部接続端子近傍では、第
２電極パターンの軸線を含み基板に垂直な軸線面に直交
する電流成分を有するように、第１電極配線導体の外部
接続端子と上記第２電極配線導体の外部接続端子とが、
互いに上記軸線面をへだてて逆側に位置して設けられ、
かつ第１電極アームの第１電極パターンとの接続点近傍
で軸線面に直交した方向に電流成分を有するように構成
され、外部端子近傍で軸線面に垂直な電流成分となる位
置と、第１電極アームの第１電極パターンとの接続点近
傍で軸線面に直交した方向に電流成分を有する位置との
距離が、２つの外部端子間の距離の２分の１よりも大き
いものである。
【００１７】また、第１電極配線導体の外部接続端子近
傍および第２電極配線導体の外部接続端子近傍では、軸
線面に直交する電流成分を有するように、第１電極配線
導体の外部接続端子と第２電極配線導体の外部接続端子
とが、互いに軸線面をへだてて逆側に位置して設けら
れ、かつ上記第１電極アームは上記軸線と平行な部分を
有するとともに、上記第１電極パターンとの接続点近傍
で上記軸線面に直交した方向に電流成分を有するように
構成され、上記第１電極アームの上記軸線と平行な部分
の位置が上記軸線面から上記第２電極配線導体の外部端
子側に偏っているものである。
傍および第２電極配線導体の外部接続端子近傍では、軸
線面に直交する電流成分を有するように、第１電極配線
導体の外部接続端子と第２電極配線導体の外部接続端子
とが、互いに軸線面をへだてて逆側に位置して設けら
れ、かつ上記第１電極アームは上記軸線と平行な部分を
有するとともに、上記第１電極パターンとの接続点近傍
で上記軸線面に直交した方向に電流成分を有するように
構成され、上記第１電極アームの上記軸線と平行な部分
の位置が上記軸線面から上記第２電極配線導体の外部端
子側に偏っているものである。
【００１８】さらに、第２電極パターンが、それぞれの
第１電極パターンと対になるよう基板の中心軸線近傍で
別れており、第２電極パターンは、対応する第１電極パ
ターン上のパワー半導体素子の第２電極と接続されたも
のである。
第１電極パターンと対になるよう基板の中心軸線近傍で
別れており、第２電極パターンは、対応する第１電極パ
ターン上のパワー半導体素子の第２電極と接続されたも
のである。
【００１９】さらにまた、第１電極配線導体の外部接続
端子近傍および第２電極配線導体の外部接続端子近傍で
は、第２電極パターンの軸線を含み基板に垂直な軸線面
に直交する電流成分を有するように、第１電極配線導体
の外部接続端子と第２電極配線導体の外部接続端子と
が、互いに軸線面をへだてて逆側に位置して設けられ、
第１電極配線導体における外部接続端子近傍以外におい
ても軸線面に直交する電流成分Ｌを有するよう第１電極
配線導体を構成するとともに、第２電極配線導体におけ
る外部端子近傍以外においても軸線面に直交する電流成
分が、電流成分Ｌと相互インダクタンスを有する位置に
存在するよう第２配線導体を構成したものである。
端子近傍および第２電極配線導体の外部接続端子近傍で
は、第２電極パターンの軸線を含み基板に垂直な軸線面
に直交する電流成分を有するように、第１電極配線導体
の外部接続端子と第２電極配線導体の外部接続端子と
が、互いに軸線面をへだてて逆側に位置して設けられ、
第１電極配線導体における外部接続端子近傍以外におい
ても軸線面に直交する電流成分Ｌを有するよう第１電極
配線導体を構成するとともに、第２電極配線導体におけ
る外部端子近傍以外においても軸線面に直交する電流成
分が、電流成分Ｌと相互インダクタンスを有する位置に
存在するよう第２配線導体を構成したものである。
【００２０】また、上記したパワー半導体モジュールを
複数個並べたものである。
複数個並べたものである。
【００２１】
【発明の実施の形態】以下、この発明を各実施の形態に
したがって説明する。また、以下の例ではパワー半導体
素子として、IGBTを用いたパワー半導体モジュールにつ
いて説明するが、これに限定されるものではなく、例え
ばMOS-FETのような他のパワー半導体素子を内蔵するモ
ジュールであってもよい。また、通常、IGBTを内蔵する
パワー半導体モジュールには、IGBTと逆並列に接続され
たダイオードも内蔵する場合が多いが、ダイオードを内
蔵する場合でも、本発明の実施の形態に大きな差異はな
いので、説明は省略する。
したがって説明する。また、以下の例ではパワー半導体
素子として、IGBTを用いたパワー半導体モジュールにつ
いて説明するが、これに限定されるものではなく、例え
ばMOS-FETのような他のパワー半導体素子を内蔵するモ
ジュールであってもよい。また、通常、IGBTを内蔵する
パワー半導体モジュールには、IGBTと逆並列に接続され
たダイオードも内蔵する場合が多いが、ダイオードを内
蔵する場合でも、本発明の実施の形態に大きな差異はな
いので、説明は省略する。
【００２２】実施の形態１．図１に本発明の実施の形態
１のパワー半導体モジュールの主要部の概略斜視図を示
す。また、図２(a)にはその平面図、図２(b)には断面図
を示す。図２では、図１に示された構成要素のうちの、
さらに主要な構成要素のみが示されている。また、図２
には、説明のため、各IGBTには、番号が付してある。以
下、図１および図２を用いて説明する。図において、1
はモジュール底面に配置された基板で、モジュール外部
でヒートシンク等と接続される。3は第１電極パターン
（以下、コレクタパターンと称す）で、パワー半導体素
子（IGBT）9は、コレクタパターン3上に搭載される。図
では１つのコレクタパターン3上に３つのIGBT9が搭載さ
れていが、搭載されるIGBTの数は2つでもよいし、４つ
以上でもよい。また、図示していないが、IGBTモジュー
ルでは通常、IGBT9と逆並列に接続されたダイオードが
同じコレクタパターン3上に搭載される。
１のパワー半導体モジュールの主要部の概略斜視図を示
す。また、図２(a)にはその平面図、図２(b)には断面図
を示す。図２では、図１に示された構成要素のうちの、
さらに主要な構成要素のみが示されている。また、図２
には、説明のため、各IGBTには、番号が付してある。以
下、図１および図２を用いて説明する。図において、1
はモジュール底面に配置された基板で、モジュール外部
でヒートシンク等と接続される。3は第１電極パターン
（以下、コレクタパターンと称す）で、パワー半導体素
子（IGBT）9は、コレクタパターン3上に搭載される。図
では１つのコレクタパターン3上に３つのIGBT9が搭載さ
れていが、搭載されるIGBTの数は2つでもよいし、４つ
以上でもよい。また、図示していないが、IGBTモジュー
ルでは通常、IGBT9と逆並列に接続されたダイオードが
同じコレクタパターン3上に搭載される。
【００２３】IGBT9は下面が第１電極（コレクタ電極）
面となっており、コレクタパターン3とハンダ等で電気
的に接続される。4は第２電極パターン（以下、エミッ
タパターンと称す）で、IGBT9上面の第２電極（エミッ
タ電極）面と、11のボンディングワイヤ（導線）によっ
て接続される。IGBT9のコレクタパターン3との接続箇所
（図ではIGBT9下面のコレクタ電極と同一箇所）、およ
びエミッタパターン4上のボンディングワイヤ11との接
続箇所は、図中のモジュール底面と平行な軸線8に対し
てほぼ平行に配置されている。基板1とコレクタパター
ン3及びエミッタパターン4との間には、絶縁層2が介在
する。また、図示していないが、パワー半導体素子が、
IGBT等のトランジスタのような３端子素子の場合には、
ゲート等の制御信号用配線が設けられる。
面となっており、コレクタパターン3とハンダ等で電気
的に接続される。4は第２電極パターン（以下、エミッ
タパターンと称す）で、IGBT9上面の第２電極（エミッ
タ電極）面と、11のボンディングワイヤ（導線）によっ
て接続される。IGBT9のコレクタパターン3との接続箇所
（図ではIGBT9下面のコレクタ電極と同一箇所）、およ
びエミッタパターン4上のボンディングワイヤ11との接
続箇所は、図中のモジュール底面と平行な軸線8に対し
てほぼ平行に配置されている。基板1とコレクタパター
ン3及びエミッタパターン4との間には、絶縁層2が介在
する。また、図示していないが、パワー半導体素子が、
IGBT等のトランジスタのような３端子素子の場合には、
ゲート等の制御信号用配線が設けられる。
【００２４】コレクタパターン3およびエミッタパター
ン4は、それぞれ第１電極配線導体12（以下、コレクタ
配線導体と称す）および第２電極配線導体13（以下、エ
ミッタ配線導体と称す）とハンダ等で接続される。図で
は、一対のコレクタ配線導体12とエミッタ配線導体13
に、それぞれ2つのコレクタパターン3と、1つのエミッ
タパターン4が接続される構成となっている。コレクタ
配線導体12およびエミッタ配線導体13は互いに平行平板
状に対向しており、各配線導体の他方の端部は、モジュ
ール外部に露出して、図示していないが、それぞれコレ
クタ外部端子およびエミッタ外部端子を構成する。
ン4は、それぞれ第１電極配線導体12（以下、コレクタ
配線導体と称す）および第２電極配線導体13（以下、エ
ミッタ配線導体と称す）とハンダ等で接続される。図で
は、一対のコレクタ配線導体12とエミッタ配線導体13
に、それぞれ2つのコレクタパターン3と、1つのエミッ
タパターン4が接続される構成となっている。コレクタ
配線導体12およびエミッタ配線導体13は互いに平行平板
状に対向しており、各配線導体の他方の端部は、モジュ
ール外部に露出して、図示していないが、それぞれコレ
クタ外部端子およびエミッタ外部端子を構成する。
【００２５】エミッタ配線導体13は基板に対して平行で
かつエミッタパターン4およびIGBTの配列方向と平行な
軸線に対して平行なアーム部14（第２電極アーム、以下
エミッタアームと称す）を有している。エミッタ配線導
体13とエミッタパターン4との接続箇所15は、エミッタ
パターン4上に配置された、IGBTのエミッタ電極との接
続箇所（ボンディングワイヤ11との接続箇所）の配列の
中間点（図２中A）に対して、IGBT3およびIGBT6側に偏
った箇所に設けられ、エミッタ配線導体13の、軸線に平
行な部位すなわちエミッタアーム14の他端16は、配列の
中間点Aに対して、IGBT1およびIGBT4側に偏った箇所に
設けられている。また、IGBTと、エミッタパターン4と
の接続箇所の配列の長さを、図２に示すように、一端の
接続箇所の中心と、他端の接続箇所の中心を結ぶ距離
（図中a）と定義すると、エミッタ配線導体13の軸線に
平行な部位すなわちエミッタアーム14は、その距離の1/
2以上の長さになるように構成されている。そのため、
エミッタパターン4上の、ボンディングワイヤ11との3つ
の接続箇所のうち、2つはエミッタアーム14とエミッタ
パターン4が対向している領域に配置される構造となっ
ている。さらにエミッタアーム14は、エミッタパターン
4よりも幅が広く、エミッタパターン4と平行平板状に対
向するのみでなく、コレクタパターン3とエミッタパタ
ーン4間の上方にまで張り出しており、その側面はコレ
クタパターン3に接近している。また、コレクタ配線導
体12は、コレクタパターン3と接続されるコレクタアー
ム17を有しており、コレクタ配線導体12とコレクタパタ
ーン3との接続箇所18は、エミッタアーム14とエミッタ
パターン4との接続箇所15と、配列の中間点Aに対して反
対側のIGBT1およびIGBT4に偏った箇所に設けてある。
かつエミッタパターン4およびIGBTの配列方向と平行な
軸線に対して平行なアーム部14（第２電極アーム、以下
エミッタアームと称す）を有している。エミッタ配線導
体13とエミッタパターン4との接続箇所15は、エミッタ
パターン4上に配置された、IGBTのエミッタ電極との接
続箇所（ボンディングワイヤ11との接続箇所）の配列の
中間点（図２中A）に対して、IGBT3およびIGBT6側に偏
った箇所に設けられ、エミッタ配線導体13の、軸線に平
行な部位すなわちエミッタアーム14の他端16は、配列の
中間点Aに対して、IGBT1およびIGBT4側に偏った箇所に
設けられている。また、IGBTと、エミッタパターン4と
の接続箇所の配列の長さを、図２に示すように、一端の
接続箇所の中心と、他端の接続箇所の中心を結ぶ距離
（図中a）と定義すると、エミッタ配線導体13の軸線に
平行な部位すなわちエミッタアーム14は、その距離の1/
2以上の長さになるように構成されている。そのため、
エミッタパターン4上の、ボンディングワイヤ11との3つ
の接続箇所のうち、2つはエミッタアーム14とエミッタ
パターン4が対向している領域に配置される構造となっ
ている。さらにエミッタアーム14は、エミッタパターン
4よりも幅が広く、エミッタパターン4と平行平板状に対
向するのみでなく、コレクタパターン3とエミッタパタ
ーン4間の上方にまで張り出しており、その側面はコレ
クタパターン3に接近している。また、コレクタ配線導
体12は、コレクタパターン3と接続されるコレクタアー
ム17を有しており、コレクタ配線導体12とコレクタパタ
ーン3との接続箇所18は、エミッタアーム14とエミッタ
パターン4との接続箇所15と、配列の中間点Aに対して反
対側のIGBT1およびIGBT4に偏った箇所に設けてある。
【００２６】本発明の実施の形態１によるパワー半導体
モジュールは上述のような構成となっている。内部で複
数の半導体素子が並列に接続されるモジュールでは、各
並列素子に流れる電流を均一化するために、コレクタ配
線導体12からコレクタパターン3、パワー半導体素子（I
GBT）9、ボンディングワイヤ11、エミッタパターン4、
エミッタ配線導体13に至る主回路について、各半導体素
子（IGBT）に対する主回路インピーダンスを均等化する
必要がある。主回路インピーダンスの均等化が不十分で
あれば、ある特定の素子に電流が集中し、各素子温度に
アンバランスが発生して、熱サイクルに対する信頼性
や、短絡耐量等に悪影響を及ぼしたり、極端な場合で
は、熱暴走による素子破壊に至る場合がある。このよう
に主回路インピーダンスのアンバランスは、モジュール
の性能に大きな影響を与える重要な要因である。特に最
近では、半導体素子の性能向上により、スイッチング速
度が速くなり、主回路配線に寄生するインダクタンスの
均等化がより重要になってきている。
モジュールは上述のような構成となっている。内部で複
数の半導体素子が並列に接続されるモジュールでは、各
並列素子に流れる電流を均一化するために、コレクタ配
線導体12からコレクタパターン3、パワー半導体素子（I
GBT）9、ボンディングワイヤ11、エミッタパターン4、
エミッタ配線導体13に至る主回路について、各半導体素
子（IGBT）に対する主回路インピーダンスを均等化する
必要がある。主回路インピーダンスの均等化が不十分で
あれば、ある特定の素子に電流が集中し、各素子温度に
アンバランスが発生して、熱サイクルに対する信頼性
や、短絡耐量等に悪影響を及ぼしたり、極端な場合で
は、熱暴走による素子破壊に至る場合がある。このよう
に主回路インピーダンスのアンバランスは、モジュール
の性能に大きな影響を与える重要な要因である。特に最
近では、半導体素子の性能向上により、スイッチング速
度が速くなり、主回路配線に寄生するインダクタンスの
均等化がより重要になってきている。
【００２７】本発明の効果について、図２を用いて説明
する。図のコレクタアーム接続箇所18より流入する電流
は、コレクタパターン3中を各IGBTに向かって流れる。
各IGBTのコレクタ電極を抜けてエミッタ電極へ流れ出し
た電流は、ボンディングワイヤ11を介して、エミッタパ
ターン4中を流れ、接続箇所15からエミッタアーム14を
経てエミッタ外部端子に到達する。図にはそのような主
な電流経路を太い矢印で示している。図に示すように、
コレクタパターン3中を流れる電流方向には、軸線に垂
直な成分（ボンディングワイヤ11に平行）と、軸線と平
行な成分がある。また、エミッタパターン4中を流れる
電流成分は、ほとんどが軸線に平行な成分であり、コレ
クタパターン3およびエミッタパターン4を流れる電流
の、軸線方向成分の電流方向は、エミッタアーム14中を
流れる電流と逆方向となっている。実施の形態１による
パワー半導体モジュールでは、エミッタアーム14は、軸
線と平行で、その長さがエミッタパターン4上の、IGBT
との接続箇所の配列の長さの1/2以上になっている。こ
のことによって、コレクタパターン3とエミッタアーム1
4間の相互インダクタンスが大きくなり、両導体中を流
れる電流が互いの磁束を相殺するように作用するので、
IGBT3およびIGBT6に対する寄生インダクタンスが小さく
なる。さらにエミッタアーム14の幅が広く、その側面
が、コレクタパターン3に接近するよう張り出してい
る。このことによってさらにコレクタパターン3とエミ
ッタアーム14間の相互インダクタンスが有効に作用す
る。
する。図のコレクタアーム接続箇所18より流入する電流
は、コレクタパターン3中を各IGBTに向かって流れる。
各IGBTのコレクタ電極を抜けてエミッタ電極へ流れ出し
た電流は、ボンディングワイヤ11を介して、エミッタパ
ターン4中を流れ、接続箇所15からエミッタアーム14を
経てエミッタ外部端子に到達する。図にはそのような主
な電流経路を太い矢印で示している。図に示すように、
コレクタパターン3中を流れる電流方向には、軸線に垂
直な成分（ボンディングワイヤ11に平行）と、軸線と平
行な成分がある。また、エミッタパターン4中を流れる
電流成分は、ほとんどが軸線に平行な成分であり、コレ
クタパターン3およびエミッタパターン4を流れる電流
の、軸線方向成分の電流方向は、エミッタアーム14中を
流れる電流と逆方向となっている。実施の形態１による
パワー半導体モジュールでは、エミッタアーム14は、軸
線と平行で、その長さがエミッタパターン4上の、IGBT
との接続箇所の配列の長さの1/2以上になっている。こ
のことによって、コレクタパターン3とエミッタアーム1
4間の相互インダクタンスが大きくなり、両導体中を流
れる電流が互いの磁束を相殺するように作用するので、
IGBT3およびIGBT6に対する寄生インダクタンスが小さく
なる。さらにエミッタアーム14の幅が広く、その側面
が、コレクタパターン3に接近するよう張り出してい
る。このことによってさらにコレクタパターン3とエミ
ッタアーム14間の相互インダクタンスが有効に作用す
る。
【００２８】また、IGBT1およびIGBT4からボンディング
ワイヤ11を通って、エミッタパターン4中を流れる電流
に対しては、エミッタアーム14がエミッタパターン4と
対向してかつ逆方向に電流が流れるので、コレクタパタ
ーン3とエミッタアーム14の場合と同様に、相互インダ
クタンスにより、寄生インダクタンスが低減される。エ
ミッタアーム14の最適幅、最適位置は、半導体素子の配
置、エミッタパターン4、コレクタパターン3等の他の各
部材との位置関係等により決定される。このように、本
発明のパワー半導体モジュールによれば、エミッタアー
ムとコレクタパターンおよびエミッタパターン間の相互
インダクタンスを利用して、回路の寄生インダクタンス
を低減し、かつ並列接続される各パワー半導体素子の並
列配線における寄生インダクタンスを均等化できる。
ワイヤ11を通って、エミッタパターン4中を流れる電流
に対しては、エミッタアーム14がエミッタパターン4と
対向してかつ逆方向に電流が流れるので、コレクタパタ
ーン3とエミッタアーム14の場合と同様に、相互インダ
クタンスにより、寄生インダクタンスが低減される。エ
ミッタアーム14の最適幅、最適位置は、半導体素子の配
置、エミッタパターン4、コレクタパターン3等の他の各
部材との位置関係等により決定される。このように、本
発明のパワー半導体モジュールによれば、エミッタアー
ムとコレクタパターンおよびエミッタパターン間の相互
インダクタンスを利用して、回路の寄生インダクタンス
を低減し、かつ並列接続される各パワー半導体素子の並
列配線における寄生インダクタンスを均等化できる。
【００２９】実施の形態２．図３は本発明の実施の形態
２によるパワー半導体モジュールを示す斜視図である。
図において、２枚の絶縁層2を軸線8を隔てて並べて設
け、同一の絶縁層2上に１つのコレクタパターン3及び１
つエミッタパターン4が配置されてある。すなわち、図
１におけるエミッタパターン４が軸線8を中央にして分
かれて２つのエミッタパターン4になっており、軸線8を
中心にして左右それぞれの部材が対称となるよう配置さ
れている。２つのエミッタパターン4にそれぞれ接続さ
れるようにエミッタ配線導体13は軸線8に平行な部位で
あるエミッタアーム14を２つ有しており、それぞれがコ
レクタパターン3側に張り出している。またそれぞれの
エミッタアーム14の長さは、IGBTと、エミッタパターン
4との接続箇所の配列の長さの1/2以上になっている。図
では、コレクタ配線導体およびコレクタアームは図１と
同様であるため省略している。図のような構成にするこ
とにより、図１のものと同様な効果が得られる。
２によるパワー半導体モジュールを示す斜視図である。
図において、２枚の絶縁層2を軸線8を隔てて並べて設
け、同一の絶縁層2上に１つのコレクタパターン3及び１
つエミッタパターン4が配置されてある。すなわち、図
１におけるエミッタパターン４が軸線8を中央にして分
かれて２つのエミッタパターン4になっており、軸線8を
中心にして左右それぞれの部材が対称となるよう配置さ
れている。２つのエミッタパターン4にそれぞれ接続さ
れるようにエミッタ配線導体13は軸線8に平行な部位で
あるエミッタアーム14を２つ有しており、それぞれがコ
レクタパターン3側に張り出している。またそれぞれの
エミッタアーム14の長さは、IGBTと、エミッタパターン
4との接続箇所の配列の長さの1/2以上になっている。図
では、コレクタ配線導体およびコレクタアームは図１と
同様であるため省略している。図のような構成にするこ
とにより、図１のものと同様な効果が得られる。
【００３０】実施の形態３．図４は本発明の実施の形態
３のパワー半導体モジュールを示す図である。図４(a)
は、パワー半導体素子の配列に平行な軸線方向から見た
側面図であり、図４(b)は軸線を含む面での断面図であ
る。図のように、エミッタアーム14の幅をさらに広く
し、コレクタパターン3と対向させることにより、エミ
ッタアーム14とコレクタパターン3間の相互インダクタ
ンスをさらに大きくすることができる。
３のパワー半導体モジュールを示す図である。図４(a)
は、パワー半導体素子の配列に平行な軸線方向から見た
側面図であり、図４(b)は軸線を含む面での断面図であ
る。図のように、エミッタアーム14の幅をさらに広く
し、コレクタパターン3と対向させることにより、エミ
ッタアーム14とコレクタパターン3間の相互インダクタ
ンスをさらに大きくすることができる。
【００３１】実施の形態４．図５は、本発明の実施の形
態４のパワー半導体モジュールを示す平面図および側面
図である。また、本実施の形態４は実施の形態３の変形
例であり、エミッタアーム14がコレクタパターン3側に
張り出しているが、コレクタパターン3とエミッタパタ
ーン4間にのみに配置されている。エミッタアーム14の
最適幅、最適位置は、半導体素子の配置、エミッタパタ
ーン4、コレクタパターン3等の他の各部材との位置関係
等により決定される。このように、本発明のパワー半導
体モジュールによれば、エミッタアーム14とコレクタパ
ターン3およびエミッタパターン4間の相互インダクタン
スを利用して、回路の寄生インダクタンスを低減し、か
つ並列接続される各パワー半導体素子の並列配線におけ
る寄生インダクタンスを均等化できる。
態４のパワー半導体モジュールを示す平面図および側面
図である。また、本実施の形態４は実施の形態３の変形
例であり、エミッタアーム14がコレクタパターン3側に
張り出しているが、コレクタパターン3とエミッタパタ
ーン4間にのみに配置されている。エミッタアーム14の
最適幅、最適位置は、半導体素子の配置、エミッタパタ
ーン4、コレクタパターン3等の他の各部材との位置関係
等により決定される。このように、本発明のパワー半導
体モジュールによれば、エミッタアーム14とコレクタパ
ターン3およびエミッタパターン4間の相互インダクタン
スを利用して、回路の寄生インダクタンスを低減し、か
つ並列接続される各パワー半導体素子の並列配線におけ
る寄生インダクタンスを均等化できる。
【００３２】実施の形態５．図６に、本発明の実施の形
態５のパワー半導体モジュールを示す。これまでの実施
の形態で述べたように、本発明によるパワー半導体モジ
ュールでは、主配線導体のアームとコレクタパターンお
よびエミッタパターン間の相互インダクタンスの作用を
利用して、回路の寄生インダクタンスを低減し、かつ並
列接続される各パワー半導体素子の並列配線における寄
生インダクタンスを均等化している。この目的のために
は、アームと各電極パターン間の距離はできるだけ近い
ほどよい。アームと電極パターン間の高さ方向の距離を
制限するものは、ボンディングワイヤであり、コレクタ
アームとボンディングワイヤ間の距離としては、モジュ
ールの定格電圧に応じた絶縁距離を確保する必要があ
る。したがって、ボンディングワイヤにできるだけ近づ
けて、各電極パターンとの相互インダクタンスを大きく
するには、電位が等しい、エミッタアームの方が好適で
ある。これまでの実施の形態では、そのような視点に基
づき、電極パターンとエミッタアーム間の相互インダク
タンスを利用する構成になっている。また、これまでの
実施の形態では、コレクタアームとエミッタアームの高
さ方向の配置としては、電極パターンとの相互インダク
タンスが大きくなるように、エミッタアームの方が低
く、電極パターンに近くなるように配置されている。
態５のパワー半導体モジュールを示す。これまでの実施
の形態で述べたように、本発明によるパワー半導体モジ
ュールでは、主配線導体のアームとコレクタパターンお
よびエミッタパターン間の相互インダクタンスの作用を
利用して、回路の寄生インダクタンスを低減し、かつ並
列接続される各パワー半導体素子の並列配線における寄
生インダクタンスを均等化している。この目的のために
は、アームと各電極パターン間の距離はできるだけ近い
ほどよい。アームと電極パターン間の高さ方向の距離を
制限するものは、ボンディングワイヤであり、コレクタ
アームとボンディングワイヤ間の距離としては、モジュ
ールの定格電圧に応じた絶縁距離を確保する必要があ
る。したがって、ボンディングワイヤにできるだけ近づ
けて、各電極パターンとの相互インダクタンスを大きく
するには、電位が等しい、エミッタアームの方が好適で
ある。これまでの実施の形態では、そのような視点に基
づき、電極パターンとエミッタアーム間の相互インダク
タンスを利用する構成になっている。また、これまでの
実施の形態では、コレクタアームとエミッタアームの高
さ方向の配置としては、電極パターンとの相互インダク
タンスが大きくなるように、エミッタアームの方が低
く、電極パターンに近くなるように配置されている。
【００３３】しかし、このような構成でなければ、効果
が得られないわけではなく、モジュールの組立性や、そ
の他の部品との相関から、上述ような構成ができない場
合には、図６のように、エミッタアーム14よりもコレク
タアーム17の方が電極パターン側に配置され、両アーム
が全体に両電極パターンから離れていても、アームの幅
を広くする等、相互インダクタンスを確保する構成にす
れば、相互インダクタンスによる回路の寄生インダクタ
ンスを低減、および並列接続される各パワー半導体素子
の並列配線における寄生インダクタンスを均等化する効
果が得られる。
が得られないわけではなく、モジュールの組立性や、そ
の他の部品との相関から、上述ような構成ができない場
合には、図６のように、エミッタアーム14よりもコレク
タアーム17の方が電極パターン側に配置され、両アーム
が全体に両電極パターンから離れていても、アームの幅
を広くする等、相互インダクタンスを確保する構成にす
れば、相互インダクタンスによる回路の寄生インダクタ
ンスを低減、および並列接続される各パワー半導体素子
の並列配線における寄生インダクタンスを均等化する効
果が得られる。
【００３４】実施の形態６．図７は本発明の実施の形態
６によるパワー半導体モジュールを示す平面図および側
面図である。図７に示すように、コレクタアーム17の一
部をコレクタパターン3とエミッタパターン4間に配置
し、コレクタ配線導体12とコレクタパターンとの接続個
所をコレクタパターン3上のIGBTとの接続箇所（IGBT下
面と同一箇所）の配列の中間点（図中A）よりも一端側
に偏った箇所に設け、軸線に平行な部位すなわちコレク
タアーム17の他端19が、配列の中間点Aの反対側に偏っ
た箇所に設ける構成であっても、実施の形態５と同様に
相互インダクタンスによる回路の寄生インダクタンスを
低減、および並列接続される各パワー半導体素子の並列
配線における寄生インダクタンスを均等化する効果が得
られる。
６によるパワー半導体モジュールを示す平面図および側
面図である。図７に示すように、コレクタアーム17の一
部をコレクタパターン3とエミッタパターン4間に配置
し、コレクタ配線導体12とコレクタパターンとの接続個
所をコレクタパターン3上のIGBTとの接続箇所（IGBT下
面と同一箇所）の配列の中間点（図中A）よりも一端側
に偏った箇所に設け、軸線に平行な部位すなわちコレク
タアーム17の他端19が、配列の中間点Aの反対側に偏っ
た箇所に設ける構成であっても、実施の形態５と同様に
相互インダクタンスによる回路の寄生インダクタンスを
低減、および並列接続される各パワー半導体素子の並列
配線における寄生インダクタンスを均等化する効果が得
られる。
【００３５】実施の形態７．図８に本発明の実施の形態
７によるパワー半導体モジュールの主要部の斜視図を示
す。図において、20はコレクタ（第１電極）外部端子、
21はエミッタ（第２電極）外部端子であり、軸線8を含
み基板1に垂直な面（軸線面と定義する）に対して鏡面
対称な位置に配置されている。また、コレクタアーム17
には、軸線8と平行な部位22と、軸線面に対して垂直な
部位23が設けてある。コレクタアームの軸線と平行な部
位の長さ（図中B）は、コレクタ外部端子20とエミッタ
外部端子21間の距離（図中C）の1/2よりも長くなってい
る。エミッタアーム14、コレクタパターン3およびエミ
ッタパターン4、IGBT、ボンディングワイヤ11等は図１
と同様なので説明は省略する。
７によるパワー半導体モジュールの主要部の斜視図を示
す。図において、20はコレクタ（第１電極）外部端子、
21はエミッタ（第２電極）外部端子であり、軸線8を含
み基板1に垂直な面（軸線面と定義する）に対して鏡面
対称な位置に配置されている。また、コレクタアーム17
には、軸線8と平行な部位22と、軸線面に対して垂直な
部位23が設けてある。コレクタアームの軸線と平行な部
位の長さ（図中B）は、コレクタ外部端子20とエミッタ
外部端子21間の距離（図中C）の1/2よりも長くなってい
る。エミッタアーム14、コレクタパターン3およびエミ
ッタパターン4、IGBT、ボンディングワイヤ11等は図１
と同様なので説明は省略する。
【００３６】並列接続される各IGBTの回路配線上の寄生
インダクタンスは、外部端子配置の影響も受ける。例え
ば、図８のように、コレクタ外部端子20とエミッタ外部
端子21を結ぶ直線が軸線面に対して垂直方向に配置され
る場合がその例である。外部端子と各素子への配線との
干渉について、図９を用いて説明する。図９は図８の平
面図である。図９では、図８に示された構成要素のうち
の、さらに主要な構成要素のみが示されている。図には
電流経路も太い矢印で示している。
インダクタンスは、外部端子配置の影響も受ける。例え
ば、図８のように、コレクタ外部端子20とエミッタ外部
端子21を結ぶ直線が軸線面に対して垂直方向に配置され
る場合がその例である。外部端子と各素子への配線との
干渉について、図９を用いて説明する。図９は図８の平
面図である。図９では、図８に示された構成要素のうち
の、さらに主要な構成要素のみが示されている。図には
電流経路も太い矢印で示している。
【００３７】コレクタ外部端子20およびエミッタ外部端
子21は、端子間の絶縁距離確保のために、一定の空間距
離および沿面距離を確保する必要がある。このような配
置では、モジュール内部で必然的に図で示すような、コ
レクタ外部端子20からエミッタ外部端子21へ向かう電流
成分が発生する（ダイオード内蔵モジュールでは、ダイ
オードに電流が流れる時は、その方向が逆になる）。一
方、各パワー半導体素子は、軸線に対して鏡面対称に配
置されており、図のようにコレクタアーム17が左右のコ
レクタパターン3に接続される場合、軸線面に対して垂
直な部位を設ける必要がある。この部位は、先に述べ
た、コレクタ外部端子20からエミッタ外部端子21へ向か
う電流成分と平行であり、相互インダクタンスが存在す
る。図９の場合、左側のコレクタパターン3と接続され
るコレクタアーム17には、コレクタ外部端子20からエミ
ッタ外部端子21へ向かう電流成分と、逆方向の電流が流
れ、右側のコレクタパターン3と接続されるコレクタア
ーム17には、同方向の電流が流れる。したがって、コレ
クタ外部端子20から左側のコレクタパターン3を経由し
てエミッタパターン4からエミッタ外部端子21へ至る回
路の寄生インダクタンスの方が、右側のコレクタパター
ン3を経由してエミッタパターン4からエミッタ外部端子
21へ至る回路寄生インダクタンスよりも小さくなる。こ
の結果、左側のコレクタパターン3に搭載された半導体
素子に電流が集中しやすくなる。本実施の形態７による
パワー半導体モジュールは、このようなコレクタアーム
17を含むコレクタ配線導体12の形状に起因する寄生イン
ダクタンスのアンバランスを解消するためになされたも
のであり、上記実施例で述べてきた、各半導体素子への
寄生インダクタンスを均等化するために構成されたエミ
ッタアーム4による、回路の寄生インダクタンスの低
減、並列接続される各半導体素子の並列配線の均等化と
いう効果を損なうことない、モジュール内の主回路配線
構造を得るものである。
子21は、端子間の絶縁距離確保のために、一定の空間距
離および沿面距離を確保する必要がある。このような配
置では、モジュール内部で必然的に図で示すような、コ
レクタ外部端子20からエミッタ外部端子21へ向かう電流
成分が発生する（ダイオード内蔵モジュールでは、ダイ
オードに電流が流れる時は、その方向が逆になる）。一
方、各パワー半導体素子は、軸線に対して鏡面対称に配
置されており、図のようにコレクタアーム17が左右のコ
レクタパターン3に接続される場合、軸線面に対して垂
直な部位を設ける必要がある。この部位は、先に述べ
た、コレクタ外部端子20からエミッタ外部端子21へ向か
う電流成分と平行であり、相互インダクタンスが存在す
る。図９の場合、左側のコレクタパターン3と接続され
るコレクタアーム17には、コレクタ外部端子20からエミ
ッタ外部端子21へ向かう電流成分と、逆方向の電流が流
れ、右側のコレクタパターン3と接続されるコレクタア
ーム17には、同方向の電流が流れる。したがって、コレ
クタ外部端子20から左側のコレクタパターン3を経由し
てエミッタパターン4からエミッタ外部端子21へ至る回
路の寄生インダクタンスの方が、右側のコレクタパター
ン3を経由してエミッタパターン4からエミッタ外部端子
21へ至る回路寄生インダクタンスよりも小さくなる。こ
の結果、左側のコレクタパターン3に搭載された半導体
素子に電流が集中しやすくなる。本実施の形態７による
パワー半導体モジュールは、このようなコレクタアーム
17を含むコレクタ配線導体12の形状に起因する寄生イン
ダクタンスのアンバランスを解消するためになされたも
のであり、上記実施例で述べてきた、各半導体素子への
寄生インダクタンスを均等化するために構成されたエミ
ッタアーム4による、回路の寄生インダクタンスの低
減、並列接続される各半導体素子の並列配線の均等化と
いう効果を損なうことない、モジュール内の主回路配線
構造を得るものである。
【００３８】本実施の形態７によるパワー半導体モジュ
ールでは、コレクタアーム17に設けられた、軸線面に対
して垂直な部位の位置を、コレクタ外部端子20からエミ
ッタ外部端子21へ向かう電流成分が含まれる導体位置か
ら、Ｂで示すように一定距離離して配置している。コレ
クタアーム17の軸線面に垂直な部位とコレクタ配線導体
12本体とは、軸線に平行な部位が介在し、導通状態を確
保している。この距離は、Ｃで示す外部端子間距離の1/
2以上確保することで寄生インダクタンス不均等を十分
抑制できることを、筆者らは３次元の電磁界解析等で確
認した。さらにエミッタアーム14と平行に対向する、コ
レクタアーム17の部位の幅は、エミッタアームよりも狭
くなっている。これは、エミッタアーム14は、コレクタ
パターン3との相互インダクタンスを大きくするため
に、幅が広く、その側面がコレクタパターン3と接近す
る構造になっているが、同様にコレクタアーム17の前記
部位の幅を広くすると、その幅に応じて右側のコレクタ
パターン3を経由する電流経路と、左側のコレクタパタ
ーン3を経由する電流経路の差が大きくなって、インダ
クタンスおよび抵抗成分により、図の右側のコレクタパ
ターン3上に配置された各IGBTに対する寄生インピーダ
ンスが大きくなる。したがって、コレクタアーム17の、
エミッタアーム14と平行な部位の幅は、許容電流容量を
考慮した上で、できる限り狭い方がよい。以上のよう
な、コレクタ配線導体12、コレクタアーム17の形状は、
これまでの実施の形態で述べた、エミッタアーム14とコ
レクタパターン3およびエミッタパターン4間の相互イン
ダクタンスによる、低インダクタンス化および、並列接
続された各パワー半導体素子に対する各並列回路配線上
の寄生インダクタンスの均等化の効果を損ねるものでは
ない。このように実施の形態７によれば、図８、９のよ
うな外部端子、半導体素子配置でも、寄生インダクタン
スを均等化できる構造が可能である。
ールでは、コレクタアーム17に設けられた、軸線面に対
して垂直な部位の位置を、コレクタ外部端子20からエミ
ッタ外部端子21へ向かう電流成分が含まれる導体位置か
ら、Ｂで示すように一定距離離して配置している。コレ
クタアーム17の軸線面に垂直な部位とコレクタ配線導体
12本体とは、軸線に平行な部位が介在し、導通状態を確
保している。この距離は、Ｃで示す外部端子間距離の1/
2以上確保することで寄生インダクタンス不均等を十分
抑制できることを、筆者らは３次元の電磁界解析等で確
認した。さらにエミッタアーム14と平行に対向する、コ
レクタアーム17の部位の幅は、エミッタアームよりも狭
くなっている。これは、エミッタアーム14は、コレクタ
パターン3との相互インダクタンスを大きくするため
に、幅が広く、その側面がコレクタパターン3と接近す
る構造になっているが、同様にコレクタアーム17の前記
部位の幅を広くすると、その幅に応じて右側のコレクタ
パターン3を経由する電流経路と、左側のコレクタパタ
ーン3を経由する電流経路の差が大きくなって、インダ
クタンスおよび抵抗成分により、図の右側のコレクタパ
ターン3上に配置された各IGBTに対する寄生インピーダ
ンスが大きくなる。したがって、コレクタアーム17の、
エミッタアーム14と平行な部位の幅は、許容電流容量を
考慮した上で、できる限り狭い方がよい。以上のよう
な、コレクタ配線導体12、コレクタアーム17の形状は、
これまでの実施の形態で述べた、エミッタアーム14とコ
レクタパターン3およびエミッタパターン4間の相互イン
ダクタンスによる、低インダクタンス化および、並列接
続された各パワー半導体素子に対する各並列回路配線上
の寄生インダクタンスの均等化の効果を損ねるものでは
ない。このように実施の形態７によれば、図８、９のよ
うな外部端子、半導体素子配置でも、寄生インダクタン
スを均等化できる構造が可能である。
【００３９】実施の形態８．図１０は実施の形態８によ
るパワー半導体モジュールを示す斜視図である。コレク
タアーム17の、軸線に平行な部位の配置を、図１０のよ
うにエミッタ外部端子21側に片寄って配置することによ
っても、左右のコレクタパターン3に対する寄生インダ
クタンスを均等化することができる。この場合、実施の
形態７（図９）のパワー半導体モジュールのように、コ
レクタアーム17の、軸線に平行な部位22の長さを、コレ
クタ外部端子20とエミッタ外部端子21間の距離の1/2以
上に設定する必要はない。
るパワー半導体モジュールを示す斜視図である。コレク
タアーム17の、軸線に平行な部位の配置を、図１０のよ
うにエミッタ外部端子21側に片寄って配置することによ
っても、左右のコレクタパターン3に対する寄生インダ
クタンスを均等化することができる。この場合、実施の
形態７（図９）のパワー半導体モジュールのように、コ
レクタアーム17の、軸線に平行な部位22の長さを、コレ
クタ外部端子20とエミッタ外部端子21間の距離の1/2以
上に設定する必要はない。
【００４０】実施の形態９．図１１は、本発明の実施の
形態９によるパワー半導体モジュールを示す斜視図であ
る。コレクタアームを含むコレクタ配線導体形状に起因
する左右のコレクタパターンを経由する回路上の寄生イ
ンダクタンスのアンバランスを、エミッタアームを含む
エミッタ配線導体形状に起因する左右のコレクタパター
ンを経由する回路上の寄生インダクタンスのアンバラン
スを利用して、互いに相殺させることによってバランス
させることができる。図１１において、図３と同様、二
組みのコレクタパターン3とエミッタパターン4の対が、
軸線8に対して、対称に配置されており、軸線8と平行な
エミッタアーム14は、軸線8に対して対称に配置されて
いる左右それぞれのエミッタパターン4上に配置され、
同一のコレクタパターン3上で並列に接続される各半導
体素子に対する並列配線の寄生インダクタンスが均等化
される。また、エミッタアーム14は軸線面に対して垂直
な部分24を有しており、この部分はコレクタアーム17の
軸線面に垂直な部位23と平行に対向している。エミッタ
アーム14の軸線面に対して垂直な部分と、軸線面に対し
て左右に配置される軸線に対して平行な２つの部分が、
並列に接続されるような構成になっている。
形態９によるパワー半導体モジュールを示す斜視図であ
る。コレクタアームを含むコレクタ配線導体形状に起因
する左右のコレクタパターンを経由する回路上の寄生イ
ンダクタンスのアンバランスを、エミッタアームを含む
エミッタ配線導体形状に起因する左右のコレクタパター
ンを経由する回路上の寄生インダクタンスのアンバラン
スを利用して、互いに相殺させることによってバランス
させることができる。図１１において、図３と同様、二
組みのコレクタパターン3とエミッタパターン4の対が、
軸線8に対して、対称に配置されており、軸線8と平行な
エミッタアーム14は、軸線8に対して対称に配置されて
いる左右それぞれのエミッタパターン4上に配置され、
同一のコレクタパターン3上で並列に接続される各半導
体素子に対する並列配線の寄生インダクタンスが均等化
される。また、エミッタアーム14は軸線面に対して垂直
な部分24を有しており、この部分はコレクタアーム17の
軸線面に垂直な部位23と平行に対向している。エミッタ
アーム14の軸線面に対して垂直な部分と、軸線面に対し
て左右に配置される軸線に対して平行な２つの部分が、
並列に接続されるような構成になっている。
【００４１】本実施の形態９のパワー半導体モジュール
は以上のような構成になっている。コレクタ外部端子20
から、コレクタパターン3までの主回路配線上の寄生イ
ンダクタンスを考えると、図９で述べたように、コレク
タ配線導体12およびエミッタ配線導体13中の、コレクタ
外部端子20から、エミッタ外部端子21へ向かう電流成分
と、コレクタアーム17の軸線面に垂直な部位23との相互
インダクタンスにより、左側のコレクタパターン3を通
って、エミッタパターン4、エミッタ外部端子21へ至る
主回路上の寄生インダクタンスの方が、右側のコレクタ
パターン3を通る主回路上の寄生インダクタンスより小
さくなる。一方、エミッタパターン4からエミッタ外部
端子21までの主回路配線上の寄生インダクタンスを考え
ると、コレクタアーム17の場合とは逆で、左側のエミッ
タパターン4と接続されるエミッタアーム14の、軸線面
と垂直な部位を流れる電流と、コレクタ配線導体12およ
びエミッタ配線導体13中の、コレクタ外部端子20からエ
ミッタ外部端子21へ向かう電流成分とは同方向であり、
右側のエミッタパターン4と接続されるエミッタアーム1
4の、軸線面と垂直な部位を流れる電流は逆方向となっ
ている。したがって、エミッタパターン4からエミッタ
外部端子21へ至る主回路上の寄生インダクタンスは、右
側のエミッタパターン4を経由する電流経路の方が小さ
くなる。このように、コレクタ外部端子20から、コレク
タパターン3へ至る主回路上の寄生インダクタンスのア
ンバランスと、エミッタパターン4からエミッタ外部端
子21へ至る主回路上のアンバランスとを相殺させること
により、軸線に対して、左右に配置された、各半導体素
子に対する並列回路上の寄生インダクタンスを均等化す
ることができる。
は以上のような構成になっている。コレクタ外部端子20
から、コレクタパターン3までの主回路配線上の寄生イ
ンダクタンスを考えると、図９で述べたように、コレク
タ配線導体12およびエミッタ配線導体13中の、コレクタ
外部端子20から、エミッタ外部端子21へ向かう電流成分
と、コレクタアーム17の軸線面に垂直な部位23との相互
インダクタンスにより、左側のコレクタパターン3を通
って、エミッタパターン4、エミッタ外部端子21へ至る
主回路上の寄生インダクタンスの方が、右側のコレクタ
パターン3を通る主回路上の寄生インダクタンスより小
さくなる。一方、エミッタパターン4からエミッタ外部
端子21までの主回路配線上の寄生インダクタンスを考え
ると、コレクタアーム17の場合とは逆で、左側のエミッ
タパターン4と接続されるエミッタアーム14の、軸線面
と垂直な部位を流れる電流と、コレクタ配線導体12およ
びエミッタ配線導体13中の、コレクタ外部端子20からエ
ミッタ外部端子21へ向かう電流成分とは同方向であり、
右側のエミッタパターン4と接続されるエミッタアーム1
4の、軸線面と垂直な部位を流れる電流は逆方向となっ
ている。したがって、エミッタパターン4からエミッタ
外部端子21へ至る主回路上の寄生インダクタンスは、右
側のエミッタパターン4を経由する電流経路の方が小さ
くなる。このように、コレクタ外部端子20から、コレク
タパターン3へ至る主回路上の寄生インダクタンスのア
ンバランスと、エミッタパターン4からエミッタ外部端
子21へ至る主回路上のアンバランスとを相殺させること
により、軸線に対して、左右に配置された、各半導体素
子に対する並列回路上の寄生インダクタンスを均等化す
ることができる。
【００４２】実施の形態.１０．図１２は、本発明の実
施の形態１０のパワー半導体モジュールを示す平面図お
よび側面図である。これまで述べてきた実施の形態で
は、エミッタアーム接続点と、コレクタアーム接続点
が、パワー半導体素子の配列の中間点に対して、互いに
反対側に配置されていた。しかし、モジュールの組立性
や他の部品配置との関係上、このような配置ができず、
コレクタアームおよびエミッタアームの接続点を同じ側
に設ける必要がある場合は、例えば、図１２のような構
成にすることにより、回路インダクタンスの低減と、各
半導体素子に対する寄生インダクタンスの均等化が可能
である。図において、コレクタパターン3、コレクタパ
ターン3上のIGBT1〜6、エミッタパターン4、エミッタ配
線導体12等については図１と同様なので、説明は省略す
る。
施の形態１０のパワー半導体モジュールを示す平面図お
よび側面図である。これまで述べてきた実施の形態で
は、エミッタアーム接続点と、コレクタアーム接続点
が、パワー半導体素子の配列の中間点に対して、互いに
反対側に配置されていた。しかし、モジュールの組立性
や他の部品配置との関係上、このような配置ができず、
コレクタアームおよびエミッタアームの接続点を同じ側
に設ける必要がある場合は、例えば、図１２のような構
成にすることにより、回路インダクタンスの低減と、各
半導体素子に対する寄生インダクタンスの均等化が可能
である。図において、コレクタパターン3、コレクタパ
ターン3上のIGBT1〜6、エミッタパターン4、エミッタ配
線導体12等については図１と同様なので、説明は省略す
る。
【００４３】図１２では、コレクタアーム17が、コレク
タパターン3上で、軸線8と平行な部分を有するととも
に、コレクタアーム17とコレクタパターン3の接続点18
が半導体素子配列の中間点Aに対して、エミッタアーム
接続点15と同じ側に配置されている。また、軸線8と平
行でコレクタパターン3上に配置されるコレクタアーム1
7の他端19は、コレクタアーム接続点18の反対側に配置
されている。
タパターン3上で、軸線8と平行な部分を有するととも
に、コレクタアーム17とコレクタパターン3の接続点18
が半導体素子配列の中間点Aに対して、エミッタアーム
接続点15と同じ側に配置されている。また、軸線8と平
行でコレクタパターン3上に配置されるコレクタアーム1
7の他端19は、コレクタアーム接続点18の反対側に配置
されている。
【００４４】このような構成での効果について説明す
る。図１２には各導体中の主な電流経路を示している。
また、各IGBTには図２と同様に、番号がつけてある。こ
のように図１２に示す構造では、コレクタアーム17とコ
レクタパターン3、およびエミッタアーム14とエミッタ
パターン4中の電流方向は互いに逆で、相互インダクタ
ンスにより、寄生インダクタンスが低減される。コレク
タアーム17の、軸線8と平行な部分が、コレクタパター
ン3上ではなく、例えばエミッタアーム14上に配置され
ると、コレクタパターン3中の電流による磁束と相殺す
る磁束を発生できる電流成分がなくなり、IGBT1およびI
GBT4に対する寄生インダクタンスが大きくなる。この構
造では、コレクタ配線導体12から、各IGBTを通って、エ
ミッタ配線導体まで至る電流経路長は、例えば、図１の
場合に比べ、長くなっている。しかし、エミッタアーム
14がコレクタパターン3とエミッタパターン4間に有っ
て、その側面がコレクタアーム17に接近しているので、
アーム間の相互インダクタンスにより、寄生インダクタ
ンスが低減されるので、このように電流経路長が長くな
っても、回路のインダクタンスをそれほど大きくするこ
となく、各IGBTに対する寄生インダクタンスを均等化で
きる。また、エミッタパターン4とコレクタパターン3間
に配置されるアームは、必ずしもエミッタアーム14であ
る必要はなく、コレクタアーム17であってもよい。
る。図１２には各導体中の主な電流経路を示している。
また、各IGBTには図２と同様に、番号がつけてある。こ
のように図１２に示す構造では、コレクタアーム17とコ
レクタパターン3、およびエミッタアーム14とエミッタ
パターン4中の電流方向は互いに逆で、相互インダクタ
ンスにより、寄生インダクタンスが低減される。コレク
タアーム17の、軸線8と平行な部分が、コレクタパター
ン3上ではなく、例えばエミッタアーム14上に配置され
ると、コレクタパターン3中の電流による磁束と相殺す
る磁束を発生できる電流成分がなくなり、IGBT1およびI
GBT4に対する寄生インダクタンスが大きくなる。この構
造では、コレクタ配線導体12から、各IGBTを通って、エ
ミッタ配線導体まで至る電流経路長は、例えば、図１の
場合に比べ、長くなっている。しかし、エミッタアーム
14がコレクタパターン3とエミッタパターン4間に有っ
て、その側面がコレクタアーム17に接近しているので、
アーム間の相互インダクタンスにより、寄生インダクタ
ンスが低減されるので、このように電流経路長が長くな
っても、回路のインダクタンスをそれほど大きくするこ
となく、各IGBTに対する寄生インダクタンスを均等化で
きる。また、エミッタパターン4とコレクタパターン3間
に配置されるアームは、必ずしもエミッタアーム14であ
る必要はなく、コレクタアーム17であってもよい。
【００４５】実施の形態１１．図１３は本発明による実
施の形態１１のパワー半導体モジュールを示す平面図お
よび断面図である。これまでの実施の形態では、一対の
コレクタおよびエミッタ配線導体に対して、２つのコレ
クタパターンと1つのエミッタパターンが接続される例
について説明したが、本発明によるパワー半導体モジュ
ールの構成はこれに限定されるものではない。図１３に
示す例では、コレクタ配線導体12と、3つのIGBT9を搭載
する１つのコレクタパターン3が接続され、エミッタ配
線導体13と、IGBTのエミッタ電極とボンディングワイヤ
によって接続される１つのエミッタパターン4が接続さ
れる構成となっている。実施の形態１と同様、エミッタ
アーム14がエミッタパターン4の軸線８と平行な部分を
有し、しかもコレクタパターン3に張り出している。ま
た、エミッタ配線導体13とエミッタパターン4との接続
点は、エミッタパターン4上の、エミッタ電極から配線
が接続されている接続点の配列の中間点から偏った点と
なっており、コレクタ配線導体12とコレクタパターン3
の接続点も、３つのIGBT9の配列の中央から軸線８と平
行な方向の一方の方向に偏った点になっている。このよ
うな構成であっても、他の実施の形態と同様にエミッタ
アーム14とコレクタパターン3およびエミッタパターン4
間の相互インダクタンスの効果が得られ、回路の寄生イ
ンダクタンスの低減および、並列接続される各パワー半
導体素子の並列配線における寄生インダクタンスの均等
化が可能である。
施の形態１１のパワー半導体モジュールを示す平面図お
よび断面図である。これまでの実施の形態では、一対の
コレクタおよびエミッタ配線導体に対して、２つのコレ
クタパターンと1つのエミッタパターンが接続される例
について説明したが、本発明によるパワー半導体モジュ
ールの構成はこれに限定されるものではない。図１３に
示す例では、コレクタ配線導体12と、3つのIGBT9を搭載
する１つのコレクタパターン3が接続され、エミッタ配
線導体13と、IGBTのエミッタ電極とボンディングワイヤ
によって接続される１つのエミッタパターン4が接続さ
れる構成となっている。実施の形態１と同様、エミッタ
アーム14がエミッタパターン4の軸線８と平行な部分を
有し、しかもコレクタパターン3に張り出している。ま
た、エミッタ配線導体13とエミッタパターン4との接続
点は、エミッタパターン4上の、エミッタ電極から配線
が接続されている接続点の配列の中間点から偏った点と
なっており、コレクタ配線導体12とコレクタパターン3
の接続点も、３つのIGBT9の配列の中央から軸線８と平
行な方向の一方の方向に偏った点になっている。このよ
うな構成であっても、他の実施の形態と同様にエミッタ
アーム14とコレクタパターン3およびエミッタパターン4
間の相互インダクタンスの効果が得られ、回路の寄生イ
ンダクタンスの低減および、並列接続される各パワー半
導体素子の並列配線における寄生インダクタンスの均等
化が可能である。
【００４６】また、コレクタ配線導体とコレクタパター
ンとの接続構造については、コレクタパターンをコレク
タ配線導体が接続される部分で分離して第２のコレクタ
パターンを設けて、コレクタ配線導体と第２のコレクタ
パターンが直接接続され、第２のコレクタパターンとパ
ワー半導体素子IGBTを搭載する第１のコレクタパターン
とが、ボンディングワイヤ等で接続されてもよい。ま
た、コレクタ配線導体とパワー半導体素子を搭載するコ
レクタパターンとが、ボンディングワイヤで接続される
構造でもよい。この時、パワー半導体素子を搭載するコ
レクタパターン上のコレクタ配線導体と接続される導体
との接続点が、実施の形態１で述べたように、パワー半
導体素子の配列の中間点に対して、エミッタアームの接
続点と反対側に配置されれば、回路の寄生インダクタン
スの低減および、並列接続される各パワー半導体素子の
並列配線における寄生インダクタンスの均等化が可能で
ある。
ンとの接続構造については、コレクタパターンをコレク
タ配線導体が接続される部分で分離して第２のコレクタ
パターンを設けて、コレクタ配線導体と第２のコレクタ
パターンが直接接続され、第２のコレクタパターンとパ
ワー半導体素子IGBTを搭載する第１のコレクタパターン
とが、ボンディングワイヤ等で接続されてもよい。ま
た、コレクタ配線導体とパワー半導体素子を搭載するコ
レクタパターンとが、ボンディングワイヤで接続される
構造でもよい。この時、パワー半導体素子を搭載するコ
レクタパターン上のコレクタ配線導体と接続される導体
との接続点が、実施の形態１で述べたように、パワー半
導体素子の配列の中間点に対して、エミッタアームの接
続点と反対側に配置されれば、回路の寄生インダクタン
スの低減および、並列接続される各パワー半導体素子の
並列配線における寄生インダクタンスの均等化が可能で
ある。
【００４７】実施の形態１２．図１４は本発明による実
施の形態１２のパワー半導体モジュールを示す平面図で
ある。これまでの実施の形態では、一対のコレクタ配線
導体およびエミッタ配線導体と接続される各構成要素の
構造について述べた。モジュール定格電流が大きく、複
数の外部接続端子対が必要な場合は、これまでの実施の
形態で述べた構成からなるユニットをモジュール内に複
数個配置すればよい。そのような実施の形態によるパワ
ー半導体モジュールの平面図を図１４に示す。図では、
基板1上に図８に示した構成からなるユニット25、26が
配置されているが、他の実施の形態で述べた構成による
ユニットであってもよい。また、図では２つのユニット
が設けられているが、さらに電流容量が大きくなる場合
には、３つ以上設けられていてもよい。このようにする
ことによって、大容量のモジュールであっても、回路の
インダクタンスが低く、かつ並列接続される各パワー半
導体素子に対する並列回路配線上の寄生インダクタンス
が均等化された、パワー半導体モジュールが得られる。
施の形態１２のパワー半導体モジュールを示す平面図で
ある。これまでの実施の形態では、一対のコレクタ配線
導体およびエミッタ配線導体と接続される各構成要素の
構造について述べた。モジュール定格電流が大きく、複
数の外部接続端子対が必要な場合は、これまでの実施の
形態で述べた構成からなるユニットをモジュール内に複
数個配置すればよい。そのような実施の形態によるパワ
ー半導体モジュールの平面図を図１４に示す。図では、
基板1上に図８に示した構成からなるユニット25、26が
配置されているが、他の実施の形態で述べた構成による
ユニットであってもよい。また、図では２つのユニット
が設けられているが、さらに電流容量が大きくなる場合
には、３つ以上設けられていてもよい。このようにする
ことによって、大容量のモジュールであっても、回路の
インダクタンスが低く、かつ並列接続される各パワー半
導体素子に対する並列回路配線上の寄生インダクタンス
が均等化された、パワー半導体モジュールが得られる。
【００４８】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。
れているので、以下に示すような効果を奏する。
【００４９】基板上に第１電極パターンと、長手方向に
軸線を有する第２電極パターンとを並べて設け、上記第
１電極パターンの上に、下面に第１電極、上面に第２電
極を有するパワー半導体素子を、上記第１電極を上記第
１電極パターンと電気的に接続して、上記第２電極パタ
ーンの軸線とほぼ平行に複数個並べ、上記第２電極と上
記第２電極パターンを導線により接続したパワー半導体
モジュールにおいて、一端が上記第２電極パターンと接
続され他端が外部接続端子となる第２電極配線導体と、
一端が上記第１電極パターンと接続され他端が外部接続
端子となる第１電極配線導体とを備え、（１）上記第２
電極配線導体が上記第１電極パターンと相互インダクタ
ンスを形成する、あるいは（２）上記第１電極配線導体
が上記第２電極パターンと相互インダクタンスを形成す
る、ようにしたので、寄生インダクタンスを低減できる
とともに、パワー半導体素子の数やモジュールサイズ、
組立性等の制約から全ての半導体素子が対象な配置にで
きない場合でも、並列接続される各パワー半導体素子の
並列配線における寄生インダクタンスを低減、均等化で
き、信頼性の高いパワー半導体モジュールが得られる。
軸線を有する第２電極パターンとを並べて設け、上記第
１電極パターンの上に、下面に第１電極、上面に第２電
極を有するパワー半導体素子を、上記第１電極を上記第
１電極パターンと電気的に接続して、上記第２電極パタ
ーンの軸線とほぼ平行に複数個並べ、上記第２電極と上
記第２電極パターンを導線により接続したパワー半導体
モジュールにおいて、一端が上記第２電極パターンと接
続され他端が外部接続端子となる第２電極配線導体と、
一端が上記第１電極パターンと接続され他端が外部接続
端子となる第１電極配線導体とを備え、（１）上記第２
電極配線導体が上記第１電極パターンと相互インダクタ
ンスを形成する、あるいは（２）上記第１電極配線導体
が上記第２電極パターンと相互インダクタンスを形成す
る、ようにしたので、寄生インダクタンスを低減できる
とともに、パワー半導体素子の数やモジュールサイズ、
組立性等の制約から全ての半導体素子が対象な配置にで
きない場合でも、並列接続される各パワー半導体素子の
並列配線における寄生インダクタンスを低減、均等化で
き、信頼性の高いパワー半導体モジュールが得られる。
【００５０】また、第２電極パターンの、第２電極から
の導線が接続された領域の、軸線方向の中央から、軸線
方向の一方向に偏った点で第２電極配線導体を接続し、
第１電極パターンのパワー半導体素子が接続された領域
の、軸線方向の中央から、軸線方向の一方向に偏った点
で第１電極配線導体を接続したので、さらにより有効に
寄生インダクタンスを低減、均等化できる。。
の導線が接続された領域の、軸線方向の中央から、軸線
方向の一方向に偏った点で第２電極配線導体を接続し、
第１電極パターンのパワー半導体素子が接続された領域
の、軸線方向の中央から、軸線方向の一方向に偏った点
で第１電極配線導体を接続したので、さらにより有効に
寄生インダクタンスを低減、均等化できる。。
【００５１】さらに、第２電極配線導体の、第２電極パ
ターンとの接続点の軸線方向の偏りと、第１電極配線導
体の上記第１電極パターンとの接続点の軸線方向の偏り
を逆方向にしたので、より有効に寄生インダクタンスを
低減、均等化できる。
ターンとの接続点の軸線方向の偏りと、第１電極配線導
体の上記第１電極パターンとの接続点の軸線方向の偏り
を逆方向にしたので、より有効に寄生インダクタンスを
低減、均等化できる。
【００５２】また、第２電極配線導体が、第２電極パタ
ーンの軸線とほぼ平行な方向に伸びた第２電極アームを
有し、この平行な部分の長さが上記パワー半導体素子が
並んだ配列の長さの２分の１以上としたので、さらによ
り有効に寄生インダクタンスを低減、均等化できる。
ーンの軸線とほぼ平行な方向に伸びた第２電極アームを
有し、この平行な部分の長さが上記パワー半導体素子が
並んだ配列の長さの２分の１以上としたので、さらによ
り有効に寄生インダクタンスを低減、均等化できる。
【００５３】また、、第２電極アームを第１電極パター
ンの方向に張り出させたので、第２電極アームと第１電
極パターンの間の相互インダクタンスを容易に確保で
き、寄生インダクタンスを簡単に低減できる。
ンの方向に張り出させたので、第２電極アームと第１電
極パターンの間の相互インダクタンスを容易に確保で
き、寄生インダクタンスを簡単に低減できる。
【００５４】また、第１電極配線導体が、上記第２電極
パターンの軸線とほぼ平行な方向に伸びた第１電極アー
ムを有し、この平行な部分の長さが上記パワー半導体素
子が並んだ配列の長さの２分の１以上としたので、さら
により有効に寄生インダクタンスを低減、均等化でき
る。
パターンの軸線とほぼ平行な方向に伸びた第１電極アー
ムを有し、この平行な部分の長さが上記パワー半導体素
子が並んだ配列の長さの２分の１以上としたので、さら
により有効に寄生インダクタンスを低減、均等化でき
る。
【００５５】さらにまた、第１電極アームを第２電極パ
ターンの方向に張り出させたので、第１電極アームと第
２電極パターンの間の相互インダクタンスを容易に確保
でき、寄生インダクタンスを簡単に低減できる。
ターンの方向に張り出させたので、第１電極アームと第
２電極パターンの間の相互インダクタンスを容易に確保
でき、寄生インダクタンスを簡単に低減できる。
【００５６】また、基板の中心軸線近傍に、この中心軸
線と軸線がほぼ平行になるよう上記第２電極パターンを
配置し、かつ上記第２電極パターンの両側にそれぞれ第
１電極パターンを配置して、それぞれの第１電極パター
ンの上にパワー半導体素子を複数個並べたので、より多
くのパワー半導体素子を並べたものにおいても、寄生イ
ンダクタンスを低減、均等化できる。
線と軸線がほぼ平行になるよう上記第２電極パターンを
配置し、かつ上記第２電極パターンの両側にそれぞれ第
１電極パターンを配置して、それぞれの第１電極パター
ンの上にパワー半導体素子を複数個並べたので、より多
くのパワー半導体素子を並べたものにおいても、寄生イ
ンダクタンスを低減、均等化できる。
【００５７】さらに、第１電極配線導体の外部接続端子
近傍および第２電極配線導体の外部接続端子近傍では、
第２電極パターンの軸線を含み基板に垂直な軸線面に直
交する電流成分を有するように、第１電極配線導体の外
部接続端子と第２電極配線導体の外部接続端子は、互い
に軸線面をへだてて逆側に位置して設けられ、かつ第１
電極アームの第１電極パターンとの接続点近傍で軸線面
に直交した方向に電流成分を有するように構成され、外
部端子近傍で軸線面に垂直な電流成分となる位置と、第
１電極アームの第１電極パターンとの接続点近傍で軸線
面に直交した方向に電流成分を有する位置との距離を、
２つの外部端子間の距離の２分の１よりも大きくしたの
で、２つの外部接続端子間の距離が離れているもので
も、寄生インダクタンスを低減、均等化できる。
近傍および第２電極配線導体の外部接続端子近傍では、
第２電極パターンの軸線を含み基板に垂直な軸線面に直
交する電流成分を有するように、第１電極配線導体の外
部接続端子と第２電極配線導体の外部接続端子は、互い
に軸線面をへだてて逆側に位置して設けられ、かつ第１
電極アームの第１電極パターンとの接続点近傍で軸線面
に直交した方向に電流成分を有するように構成され、外
部端子近傍で軸線面に垂直な電流成分となる位置と、第
１電極アームの第１電極パターンとの接続点近傍で軸線
面に直交した方向に電流成分を有する位置との距離を、
２つの外部端子間の距離の２分の１よりも大きくしたの
で、２つの外部接続端子間の距離が離れているもので
も、寄生インダクタンスを低減、均等化できる。
【００５８】また、第１電極配線導体の外部接続端子近
傍および第２電極配線導体の外部接続端子近傍では、第
２電極パターンの軸線を含み基板に垂直な軸線面に直交
する電流成分を有するように、第１電極配線導体の外部
接続端子と第２電極配線導体の外部接続端子とが、互い
に軸線面をへだてて逆側に位置して設けられ、かつ上記
第１電極アームは上記軸線と平行な部分を有するととも
に、上記第１電極パターンとの接続点近傍で上記軸線面
に直交した方向に電流成分を有するように構成され、上
記第１電極アームの上記軸線と平行な部分の位置を上記
軸線面から上記第２電極配線導体の外部端子側に偏らせ
たので、２つの外部接続端子間の距離が離れているもの
で、上記２つの直交した電流成分の距離を離さなくて
も、有効に寄生インダクタンスを低減、均等化できる。
傍および第２電極配線導体の外部接続端子近傍では、第
２電極パターンの軸線を含み基板に垂直な軸線面に直交
する電流成分を有するように、第１電極配線導体の外部
接続端子と第２電極配線導体の外部接続端子とが、互い
に軸線面をへだてて逆側に位置して設けられ、かつ上記
第１電極アームは上記軸線と平行な部分を有するととも
に、上記第１電極パターンとの接続点近傍で上記軸線面
に直交した方向に電流成分を有するように構成され、上
記第１電極アームの上記軸線と平行な部分の位置を上記
軸線面から上記第２電極配線導体の外部端子側に偏らせ
たので、２つの外部接続端子間の距離が離れているもの
で、上記２つの直交した電流成分の距離を離さなくて
も、有効に寄生インダクタンスを低減、均等化できる。
【００５９】また、第２電極パターンが、上記それぞれ
の第１電極パターンと対になるよう基板の中心軸線近傍
で別れており、第２電極パターンは、対応する第１電極
パターン上のパワー半導体素子の第２電極と接続したの
で、より多くのパワー半導体素子を並べたものにおいて
も、より有効に寄生インダクタンスを低減、均等化でき
る。
の第１電極パターンと対になるよう基板の中心軸線近傍
で別れており、第２電極パターンは、対応する第１電極
パターン上のパワー半導体素子の第２電極と接続したの
で、より多くのパワー半導体素子を並べたものにおいて
も、より有効に寄生インダクタンスを低減、均等化でき
る。
【００６０】さらにまた、第１電極配線導体の外部接続
端子近傍および第２電極配線導体の外部接続端子近傍で
は、第２電極パターンの軸線を含み基板に垂直な軸線面
に直交する電流成分を有するように、第１電極配線導体
の外部接続端子と第２電極配線導体の外部接続端子と
が、互いに軸線面をへだてて逆側に位置して設けられ、
第１電極配線導体における外部接続端子近傍以外におい
ても軸線面に直交する電流成分Ｌを有するよう第１電極
配線導体を構成するとともに、第２電極配線導体におけ
る外部端子近傍以外においても軸線面に直交する電流成
分が、電流成分Ｌと相互インダクタンスを有する位置に
存在するよう第２配線導体を構成したので、２つの外部
接続端子間距離が離れているものでも、より確実に寄生
インダクタンスを低減、均等化できる。
端子近傍および第２電極配線導体の外部接続端子近傍で
は、第２電極パターンの軸線を含み基板に垂直な軸線面
に直交する電流成分を有するように、第１電極配線導体
の外部接続端子と第２電極配線導体の外部接続端子と
が、互いに軸線面をへだてて逆側に位置して設けられ、
第１電極配線導体における外部接続端子近傍以外におい
ても軸線面に直交する電流成分Ｌを有するよう第１電極
配線導体を構成するとともに、第２電極配線導体におけ
る外部端子近傍以外においても軸線面に直交する電流成
分が、電流成分Ｌと相互インダクタンスを有する位置に
存在するよう第２配線導体を構成したので、２つの外部
接続端子間距離が離れているものでも、より確実に寄生
インダクタンスを低減、均等化できる。
【００６１】さらに、上記のパワー半導体モジュールを
ユニットとして、複数のユニットを並べたので、より多
くのパワー半導体素子を１個のモジュールとすること
で、大容量のパワー半導体モジュールが、全てのパワー
半導体素子について均等に動作し、信頼性の高いものが
得られる。
ユニットとして、複数のユニットを並べたので、より多
くのパワー半導体素子を１個のモジュールとすること
で、大容量のパワー半導体モジュールが、全てのパワー
半導体素子について均等に動作し、信頼性の高いものが
得られる。
【図１】この発明の実施の形態１によるパワー半導体モ
ジュールの斜視図である。
ジュールの斜視図である。
【図２】この発明の実施の形態１によるパワー半導体モ
ジュールの平面図および断面図である。
ジュールの平面図および断面図である。
【図３】この発明の実施の形態２によるパワー半導体モ
ジュールを示す斜視図である。
ジュールを示す斜視図である。
【図４】この発明の実施の形態３によるパワー半導体モ
ジュールを示す側面図および断面図である。
ジュールを示す側面図および断面図である。
【図５】この発明の実施の形態４によるパワー半導体モ
ジュールを示す平面図および側面図である。
ジュールを示す平面図および側面図である。
【図６】この発明の実施の形態５によるパワー半導体モ
ジュールを示す側面図および断面図である。
ジュールを示す側面図および断面図である。
【図７】この発明の実施の形態６によるパワー半導体モ
ジュールを示す平面図および側面図である。
ジュールを示す平面図および側面図である。
【図８】この発明の実施の形態７によるパワー半導体モ
ジュールを示す斜視図である。
ジュールを示す斜視図である。
【図９】この発明の実施の形態７によるパワー半導体モ
ジュールを示す平面図である。
ジュールを示す平面図である。
【図１０】この発明の実施の形態８によるパワー半導体
モジュールを示す斜視図である。
モジュールを示す斜視図である。
【図１１】この発明の実施の形態９によるパワー半導体
モジュールを示す斜視図である。
モジュールを示す斜視図である。
【図１２】この発明の実施の形態１０によるパワー半導
体モジュールを示す平面図および側面図である。
体モジュールを示す平面図および側面図である。
【図１３】この発明の実施の形態１１によるパワー半導
体モジュールを示す平面図および断面図である。
体モジュールを示す平面図および断面図である。
【図１４】この発明の実施の形態１２によるパワー半導
体モジュールを示す平面図である。
体モジュールを示す平面図である。
【図１５】従来のパワー半導体モジュールを示す平面図
である。
である。
【図１６】従来のパワー半導体モジュールの別の構成を
示す平面図である。
示す平面図である。
１：基板 ３：第１電極パタ
ーン ４：第２電極パターン ８：軸線 ９：パワー半導体素子（IGBT） １１：導線 １２：第１電極配線導体 １３：第２電極配
線導体 １４：第２電極（エミッタ）アーム １５：第２電極（エミッタ）配線接続箇所 １７：第１電極（コレクタ）アーム １８：第１電極（コレクタ）配線接続箇所 ２０：第１電極（コレクタ）外部端子 ２１：第２電極（エミッタ）外部端子 ２５、２６：ユニット
ーン ４：第２電極パターン ８：軸線 ９：パワー半導体素子（IGBT） １１：導線 １２：第１電極配線導体 １３：第２電極配
線導体 １４：第２電極（エミッタ）アーム １５：第２電極（エミッタ）配線接続箇所 １７：第１電極（コレクタ）アーム １８：第１電極（コレクタ）配線接続箇所 ２０：第１電極（コレクタ）外部端子 ２１：第２電極（エミッタ）外部端子 ２５、２６：ユニット
Claims (13)
- 【請求項１】 基板上に第１電極パターンと、長手方向
に軸線を有する第２電極パターンとを並べて設け、上記
第１電極パターンの上に、下面に第１電極、上面に第２
電極を有するパワー半導体素子を、上記第１電極を上記
第１電極パターンと電気的に接続して、上記第２電極パ
ターンの軸線とほぼ平行に複数個並べ、上記第２電極と
上記第２電極パターンを導線により接続したパワー半導
体モジュールにおいて、一端が上記第２電極パターンと
接続され他端が外部接続端子となる第２電極配線導体
と、一端が上記第１電極パターンと接続され他端が外部
接続端子となる第１電極配線導体とを備え、（１）上記
第２電極配線導体が上記第１電極パターンと相互インダ
クタンスを形成する、あるいは（２）上記第１電極配線
導体が上記第２電極パターンと相互インダクタンスを形
成する、ことを特徴とするパワー半導体モジュール。 - 【請求項２】 上記第２電極パターンの、上記第２電極
からの上記導線が接続された接続個所の配列の中間点か
ら、上記軸線方向の一方向に偏った点で上記第２電極配
線導体を接続し、上記第１電極パターンの上記パワー半
導体素子が接続された接続個所の配列の中間点から、上
記軸線方向の一方向に偏った点で上記第１電極配線導体
を接続したことを特徴とする請求項１記載のパワー半導
体モジュール。 - 【請求項３】 上記第２電極配線導体の、上記第２電極
パターンとの接続点の上記軸線方向の偏りの方向と、上
記第１電極配線導体の上記第１電極パターンとの接続点
の上記軸線方向の偏りの方向が逆方向になっていること
を特徴とする請求項２記載のパワー半導体モジュール。 - 【請求項４】 上記第２電極配線導体が、上記第２電極
パターンの軸線とほぼ平行な方向に伸びた第２電極アー
ムを有し、この第２電極アームの上記軸線と平行な部分
の長さが上記パワー半導体素子が並んだ配列の長さの２
分の１以上であることを特徴とする請求項２記載のパワ
ー半導体モジュール。 - 【請求項５】 上記第２電極アームが上記第１電極パタ
ーンの方向に張り出していることを特徴とする請求項４
記載のパワー半導体モジュール。 - 【請求項６】 上記第１電極配線導体が、上記第２電極
パターンの軸線とほぼ平行な方向に伸びた第１電極アー
ムを有し、この第１電極アームの上記軸線と平行な部分
の長さが上記パワー半導体素子が並んだ配列の長さの２
分の１以上であることを特徴とする請求項２記載のパワ
ー半導体モジュール。 - 【請求項７】 上記第１電極アームが上記第２電極パタ
ーンの方向に張り出していることを特徴とする請求項６
記載のパワー半導体モジュール。 - 【請求項８】 基板の中心軸線近傍に、この中心軸線と
軸線がほぼ平行になるよう上記第２電極パターンを配置
し、かつ上記第２電極パターンの両側にそれぞれ第１電
極パターンを配置して、それぞれの第１電極パターンの
上にパワー半導体素子を複数個並べたことを特徴とする
請求項１記載のパワー半導体モジュール。 - 【請求項９】 上記第１電極配線導体の外部接続端子近
傍および上記第２電極配線導体の外部接続端子近傍で
は、上記第２電極パターンの軸線を含み基板に垂直な軸
線面に直交する電流成分を有するように、上記第１電極
配線導体の外部接続端子と上記第２電極配線導体の外部
接続端子とが、互いに上記軸線面をへだてて逆側に位置
して設けられ、かつ上記第１電極配線導体の上記第１電
極パターンとの接続点近傍で上記軸線面に直交した方向
に電流成分を有するように構成され、上記外部端子近傍
で軸線面に垂直な電流成分となる位置と、上記第１電極
配線導体の上記第１電極パターンとの接続点近傍で上記
軸線面に直交した方向に電流成分を有する位置との距離
が、上記２つの外部端子間の距離の２分の１よりも大き
いことをを特徴とする請求項８記載のパワー半導体モジ
ュール。 - 【請求項１０】 上記第１電極配線導体の外部接続端子
近傍および上記第２電極配線導体の外部接続端子近傍で
は、上記第２電極パターンの軸線を含み基板に垂直な軸
線面に直交する電流成分を有するように、上記第１電極
配線導体の外部接続端子と上記第２電極配線導体の外部
接続端子とが、互いに上記軸線面をへだてて逆側に位置
して設けられ、かつ上記第１電極配線導体は上記軸線と
平行な部分を有するとともに、上記第１電極パターンと
の接続点近傍で上記軸線面に直交した方向に電流成分を
有するように構成され、上記第１電極配線導体の上記軸
線と平行な部分の位置が上記軸線面から上記第２電極配
線導体の外部端子側に偏っていることを特徴とする請求
項８記載のパワー半導体モジュール。 - 【請求項１１】 上記第２電極パターンが、上記それぞ
れの第１電極パターンと対になるよう基板の中心軸線近
傍で別れており、上記第２電極パターンは、対応する第
１電極パターン上のパワー半導体素子の第２電極と接続
されることを特徴とする請求項８記載のパワー半導体モ
ジュール。 - 【請求項１２】 上記第１電極配線導体の外部接続端
子近傍および上記第２電極配線導体の外部接続端子近傍
では、上記第２電極パターンの軸線を含み基板に垂直な
軸線面に直交する電流成分を有するように、上記第１電
極配線導体の外部接続端子と上記第２電極配線導体の外
部接続端子とが、互いに上記軸線面をへだてて逆側に位
置して設けられ、上記第１電極配線導体における外部接
続端子近傍以外においても上記軸線面に直交する電流成
分Ｌを有するよう上記第１電極配線導体を構成するとと
もに、上記第２電極配線導体における外部端子近傍以外
においても上記軸線面に直交する電流成分が、上記電流
成分Ｌと相互インダクタンスを有する位置に存在するよ
う上記第２配線導体を構成したことを特徴とする請求項
１１記載のパワー半導体モジュール。 - 【請求項１３】 請求項１乃至１２いずれかに記載のパ
ワー半導体モジュールをユニットとして、複数のユニッ
トを並べたことを特徴とするパワー半導体モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27848799A JP4292652B2 (ja) | 1999-09-30 | 1999-09-30 | パワー半導体モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27848799A JP4292652B2 (ja) | 1999-09-30 | 1999-09-30 | パワー半導体モジュール |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009028418A Division JP4826845B2 (ja) | 2009-02-10 | 2009-02-10 | パワー半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001102519A true JP2001102519A (ja) | 2001-04-13 |
| JP4292652B2 JP4292652B2 (ja) | 2009-07-08 |
Family
ID=17598022
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27848799A Expired - Lifetime JP4292652B2 (ja) | 1999-09-30 | 1999-09-30 | パワー半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4292652B2 (ja) |
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353407A (ja) * | 2001-05-30 | 2002-12-06 | Fuji Electric Co Ltd | 半導体素子の並列接続用導体 |
| JP2006319095A (ja) * | 2005-05-12 | 2006-11-24 | Kyosan Electric Mfg Co Ltd | パワーモジュール |
| US7161235B2 (en) | 2001-11-26 | 2007-01-09 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor apparatus of a plurality of semiconductor devices enclosed in case and wiring method therefore |
| JP2008041851A (ja) * | 2006-08-04 | 2008-02-21 | Hitachi Ltd | パワー半導体装置 |
| JP2008091809A (ja) * | 2006-10-05 | 2008-04-17 | Mitsubishi Electric Corp | 半導体モジュール |
| KR20130123328A (ko) * | 2012-05-02 | 2013-11-12 | 에이비비 테크놀로지 아게 | 전력 반도체 모듈 |
| JP2014011227A (ja) * | 2012-06-28 | 2014-01-20 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JP2015018946A (ja) * | 2013-07-11 | 2015-01-29 | カルソニックカンセイ株式会社 | 基板回路の構造および製造方法 |
| WO2015121899A1 (ja) * | 2014-02-11 | 2015-08-20 | 三菱電機株式会社 | 電力用半導体モジュール |
| WO2016002385A1 (ja) * | 2014-07-03 | 2016-01-07 | 日産自動車株式会社 | ハーフブリッジパワー半導体モジュール及びその製造方法 |
| JP2016042562A (ja) * | 2014-08-19 | 2016-03-31 | 株式会社東芝 | 半導体モジュール |
| CN109429530A (zh) * | 2017-06-19 | 2019-03-05 | 新电元工业株式会社 | 半导体装置 |
| CN109673166A (zh) * | 2017-02-06 | 2019-04-23 | 富士电机株式会社 | 半导体模块、电动汽车和动力控制单元 |
| JP2019134006A (ja) * | 2018-01-30 | 2019-08-08 | 京セラ株式会社 | パワー半導体モジュール |
| US10756057B2 (en) | 2014-11-28 | 2020-08-25 | Nissan Motor Co., Ltd. | Half-bridge power semiconductor module and method of manufacturing same |
| CN111630401A (zh) * | 2018-01-26 | 2020-09-04 | 三菱电机株式会社 | 半导体装置以及电力变换装置 |
| CN111725189A (zh) * | 2019-03-18 | 2020-09-29 | 株式会社东芝 | 半导体装置 |
| CN111801795A (zh) * | 2018-09-14 | 2020-10-20 | 富士电机株式会社 | 半导体装置 |
| JP2022526411A (ja) * | 2019-04-05 | 2022-05-24 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 電子スイッチングユニット |
| CN116130469A (zh) * | 2023-04-19 | 2023-05-16 | 烟台台芯电子科技有限公司 | 一种功率半导体器件 |
| EP4220704A1 (en) * | 2022-01-27 | 2023-08-02 | Infineon Technologies AG | Printed circuit board, power semiconductor module arrangement comprising a printed circuit board, and method for assembling the same |
| WO2023232597A1 (de) * | 2022-05-31 | 2023-12-07 | Vitesco Technologies GmbH | Leistungsmodul, inverter mit einem leistungsmodul |
-
1999
- 1999-09-30 JP JP27848799A patent/JP4292652B2/ja not_active Expired - Lifetime
Cited By (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353407A (ja) * | 2001-05-30 | 2002-12-06 | Fuji Electric Co Ltd | 半導体素子の並列接続用導体 |
| JP4491992B2 (ja) * | 2001-05-30 | 2010-06-30 | 富士電機システムズ株式会社 | 半導体素子の並列接続用導体 |
| US7161235B2 (en) | 2001-11-26 | 2007-01-09 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor apparatus of a plurality of semiconductor devices enclosed in case and wiring method therefore |
| JP2006319095A (ja) * | 2005-05-12 | 2006-11-24 | Kyosan Electric Mfg Co Ltd | パワーモジュール |
| JP4695918B2 (ja) * | 2005-05-12 | 2011-06-08 | 株式会社京三製作所 | パワーモジュール |
| JP2008041851A (ja) * | 2006-08-04 | 2008-02-21 | Hitachi Ltd | パワー半導体装置 |
| JP2008091809A (ja) * | 2006-10-05 | 2008-04-17 | Mitsubishi Electric Corp | 半導体モジュール |
| KR20130123328A (ko) * | 2012-05-02 | 2013-11-12 | 에이비비 테크놀로지 아게 | 전력 반도체 모듈 |
| JP2013243356A (ja) * | 2012-05-02 | 2013-12-05 | Abb Technology Ag | パワー半導体モジュール |
| KR102076869B1 (ko) * | 2012-05-02 | 2020-02-12 | 에이비비 슈바이쯔 아게 | 전력 반도체 모듈 |
| JP2014011227A (ja) * | 2012-06-28 | 2014-01-20 | Sumitomo Electric Ind Ltd | 半導体装置 |
| JP2015018946A (ja) * | 2013-07-11 | 2015-01-29 | カルソニックカンセイ株式会社 | 基板回路の構造および製造方法 |
| US9899328B2 (en) | 2014-02-11 | 2018-02-20 | Mitsubishi Electric Corporation | Power semiconductor module |
| CN105981274B (zh) * | 2014-02-11 | 2018-11-06 | 三菱电机株式会社 | 电力用半导体模块 |
| US20160351505A1 (en) * | 2014-02-11 | 2016-12-01 | Mitsubishi Electric Corporation | Power semiconductor module |
| WO2015121899A1 (ja) * | 2014-02-11 | 2015-08-20 | 三菱電機株式会社 | 電力用半導体モジュール |
| CN106489203B (zh) * | 2014-07-03 | 2018-09-18 | 日产自动车株式会社 | 半桥式功率半导体模块及其制造方法 |
| WO2016002385A1 (ja) * | 2014-07-03 | 2016-01-07 | 日産自動車株式会社 | ハーフブリッジパワー半導体モジュール及びその製造方法 |
| JPWO2016002385A1 (ja) * | 2014-07-03 | 2017-06-08 | 日産自動車株式会社 | ハーフブリッジパワー半導体モジュール及びその製造方法 |
| US10522517B2 (en) | 2014-07-03 | 2019-12-31 | Nissan Motor Co., Ltd. | Half-bridge power semiconductor module and manufacturing method therefor |
| CN106489203A (zh) * | 2014-07-03 | 2017-03-08 | 日产自动车株式会社 | 半桥式功率半导体模块及其制造方法 |
| US9881906B2 (en) | 2014-08-19 | 2018-01-30 | Kabushiki Kaisha Toshiba | Semiconductor module |
| JP2016042562A (ja) * | 2014-08-19 | 2016-03-31 | 株式会社東芝 | 半導体モジュール |
| US10756057B2 (en) | 2014-11-28 | 2020-08-25 | Nissan Motor Co., Ltd. | Half-bridge power semiconductor module and method of manufacturing same |
| CN109673166A (zh) * | 2017-02-06 | 2019-04-23 | 富士电机株式会社 | 半导体模块、电动汽车和动力控制单元 |
| CN109673166B (zh) * | 2017-02-06 | 2023-01-20 | 富士电机株式会社 | 半导体模块、电动汽车和动力控制单元 |
| CN109429530A (zh) * | 2017-06-19 | 2019-03-05 | 新电元工业株式会社 | 半导体装置 |
| CN111630401A (zh) * | 2018-01-26 | 2020-09-04 | 三菱电机株式会社 | 半导体装置以及电力变换装置 |
| CN111630401B (zh) * | 2018-01-26 | 2022-09-16 | 三菱电机株式会社 | 半导体装置以及电力变换装置 |
| JP7050504B2 (ja) | 2018-01-30 | 2022-04-08 | 京セラ株式会社 | パワー半導体モジュール |
| JP2019134006A (ja) * | 2018-01-30 | 2019-08-08 | 京セラ株式会社 | パワー半導体モジュール |
| CN111801795A (zh) * | 2018-09-14 | 2020-10-20 | 富士电机株式会社 | 半导体装置 |
| CN111725189A (zh) * | 2019-03-18 | 2020-09-29 | 株式会社东芝 | 半导体装置 |
| CN111725189B (zh) * | 2019-03-18 | 2024-02-02 | 株式会社东芝 | 半导体装置 |
| JP2022526411A (ja) * | 2019-04-05 | 2022-05-24 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 電子スイッチングユニット |
| JP7240526B2 (ja) | 2019-04-05 | 2023-03-15 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 電子スイッチングユニット |
| EP4220704A1 (en) * | 2022-01-27 | 2023-08-02 | Infineon Technologies AG | Printed circuit board, power semiconductor module arrangement comprising a printed circuit board, and method for assembling the same |
| WO2023232597A1 (de) * | 2022-05-31 | 2023-12-07 | Vitesco Technologies GmbH | Leistungsmodul, inverter mit einem leistungsmodul |
| CN116130469A (zh) * | 2023-04-19 | 2023-05-16 | 烟台台芯电子科技有限公司 | 一种功率半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4292652B2 (ja) | 2009-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4292652B2 (ja) | パワー半導体モジュール | |
| JP4826845B2 (ja) | パワー半導体モジュール | |
| EP0578108B1 (en) | Semiconductor power module | |
| JP7153649B2 (ja) | ゲートパスインダクタンスが低いパワー半導体モジュール | |
| JP4490041B2 (ja) | 電力用半導体装置 | |
| JP7036221B2 (ja) | 半導体装置 | |
| JP6623283B2 (ja) | パワー半導体モジュール | |
| JP4532303B2 (ja) | 半導体モジュール | |
| KR102156867B1 (ko) | 반도체 장치 | |
| JPH0362934A (ja) | 集積回路パツケージ | |
| EP1191635B1 (en) | Interconnect structure | |
| JP4220731B2 (ja) | 電力用半導体装置 | |
| KR20190110937A (ko) | 회로 레이아웃, 재분배 보드, 모듈 및 하프-브리지 회로를 제조하는 방법 | |
| US20230225044A1 (en) | Stray inductance reduction in power semiconductor device modules | |
| JP2020013987A (ja) | パワーモジュール構造 | |
| JP2005252305A (ja) | 電力用半導体装置 | |
| US10536090B2 (en) | Bus bar structure and power conversion device using same | |
| US6717258B2 (en) | Power semiconductor device | |
| JP2004134460A (ja) | 半導体装置 | |
| JP2010118699A (ja) | 電力用半導体装置 | |
| US20220238493A1 (en) | Power Semiconductor Module with Low Inductance Gate Crossing | |
| JP2005012053A (ja) | 電力用半導体装置 | |
| JPH05235258A (ja) | トランジスタモジュール | |
| JP2000216331A (ja) | パワ―半導体モジュ―ルおよびそれを用いた電力変換装置 | |
| JP7192235B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040630 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051004 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081121 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090210 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090330 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4292652 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |