CN111801795A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111801795A
CN111801795A CN201980016517.0A CN201980016517A CN111801795A CN 111801795 A CN111801795 A CN 111801795A CN 201980016517 A CN201980016517 A CN 201980016517A CN 111801795 A CN111801795 A CN 111801795A
Authority
CN
China
Prior art keywords
conductive pattern
switching elements
semiconductor device
wiring member
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980016517.0A
Other languages
English (en)
Inventor
堀江峻太
岩本进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN111801795A publication Critical patent/CN111801795A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

即使是开关元件被配置在不同的导电图案上且并联连接的结构，也抑制开关动作时的振荡现象。该半导体装置(1)具备：具有主表面的基板(3～6)；配设在主表面上的多个导电图案(7～10)；多个开关元件(11～18)，所述多个开关元件(11～18)被配置为集电极电极连接在多个导电图案上；以及1个或多个布线构件(19、20)，所述1个或多个布线构件(19、20)将多个开关元件中的、被配置在不同的导电图案上且并联连接的开关元件的发射极电极之间直接连接。

Description

半导体装置
技术领域
本发明涉及一种具有多个开关元件的半导体装置。
背景技术
在被应用于风力/太阳能发电等新能源领域和车辆用领域的电力变换装置中，存在一种使用功率半导体元件来作为开关元件的半导体装置。例如，在电力变换用的半导体装置中，使用高电压、大电流、高速开关动作优异的IGBT(Insulated Gate BipolarTransistor：绝缘栅双极晶体管)来作为开关元件。
以使用IGBT元件作为开关元件的半导体装置为例来进行说明。例如，在电力变换用的半导体装置中，在高电源电位(P)与低电源电位(N)之间设置由上臂和下臂构成的功率模块。在功率模块中，在使用IGBT元件作为开关元件的情况下，上臂和下臂分别由IGBT元件和续流二极管(FWD：Free Wheeling Diode)构成。构成上臂的IGBT元件与构成下臂的IGBT元件串联连接。而且，在上臂和下臂中，分别将作为一组的IGBT元件和FWD并联连接，由此实现作为模块的电流容量的扩大。
另外，在将IGBT元件并联连接的结构中，由于IGBT元件的栅极电容、并联连接的IGBT元件之间的电感、IGBT栅极之间的电感等条件，有可能会在开关动作时发生振荡。当在功率模块中发生振荡时，IGBT的栅极端子有可能被施加超过耐压的电压，因此采取了各种对策。例如，在电力变换用的功率模块中，利用导体线将被配置在同一绝缘基板(导电图案)上且并联连接的2个IGBT元件的发射极电极之间电连接(参照专利文献1的FIG1、专利文献2的图24)。通过上述对策，实现了被并联连接的多个IGBT元件的发射极电极的电位的均匀化。
另一方面，提出了如下一种电力变换用的功率模块：属于同一臂的多个IGBT元件被配置在不同的基板(导电图案)上，这些IGBT元件经由导电图案等来并联连接(例如，参照专利文献3)。在专利文献3所记载的功率模块中，沿着配置了IGBT元件的不同的基板(导电图案)，以彼此接近的方式配设有导体图案。而且，将IGBT元件的发射极电极分别连接于所接近的导体图案，并且将导体图案之间连接起来。
现有技术文献
专利文献
专利文献1：德国专利申请公开第DE19549011A1号说明书
专利文献2：日本特开2002-153079号公报
专利文献3：日本特开2016-58515号公报
发明内容
发明要解决的问题
然而，已判明的是，在属于同一臂的IGBT元件被配置在不同的基板(导电图案)上且并联连接的情况下，由将发射极电极之间连接起来的导电图案等所引起的电感增大，无法充分地抑制振荡现象。该振荡现象是在除IGBT元件以外的开关元件(例如MOSFET元件、反向导通型IGBT元件等)中也同样会发生的问题。
本发明是鉴于上述问题点而完成的，其目的之一在于提供如下一种半导体装置：即使是开关元件被配置在不同的导电图案上且并联连接的结构，也能够抑制开关动作时的振荡现象。
用于解决问题的方案
本实施方式的半导体装置具备：具有主表面的基板；配设在所述主表面上的多个导电图案；多个开关元件，所述多个开关元件被配置为集电极电极连接在所述多个导电图案上；以及1个或多个布线构件，所述1个或多个布线构件将所述多个开关元件中的、被配置在不同的导电图案上且并联连接的开关元件的发射极电极之间直接连接。
发明的效果
根据本发明，即使是开关元件被配置在不同的导电图案上且并联连接的结构，也能够利用将开关元件的发射极电极之间直接连接的1个或多个布线构件来抑制开关动作时的振荡现象。
附图说明
图1是将本实施方式所涉及的半导体装置应用于功率模块的情况下的俯视图。
图2是表示上臂的开关元件排列与将输出端子之间连起来的引线框的相对关系的俯视图。
图3是表示下臂的开关元件排列与将输出端子之间连起来的引线框的相对关系的俯视图。
图4A是表示引线框的结构例的图，图4B是表示引线框的其它结构例的图，图4C是表示引线框的其它结构例的图。
图5是将本实施方式所涉及的半导体装置应用于功率模块的情况下的电路图。
图6是将未采取振荡对策的半导体装置应用于功率模块的情况下的电路图。
图7A是没有采取IGBT元件的发射极间线连接对策的情况下的波形图，图7B是采取了IGBT元件的发射极间线连接对策的本实施方式的波形图。
图8是第二实施方式所涉及的半导体装置的俯视图。
图9是第二实施方式的变形例所涉及的半导体装置的俯视图。
具体实施方式
下面，说明将本实施方式所涉及的半导体装置应用于逆变器电路的功率模块的例子，但是半导体装置不限定于逆变器电路。只要是具有将被配置在不同导电图案上的功率开关元件并联连接的结构的功率模块即可，本实施方式的半导体装置也能够应用于除逆变器电路以外的电路。另外，在本实施方式中，说明使用IGBT元件作为开关元件的例子，但是能够使用除IGBT元件以外的功率开关元件作为开关元件。例如，也可以是MOSFET(MetalOxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)元件来代替IGBT元件。在MOSFET元件的情况下，将发射极电极替换为源极电极来读，将集电极电极替换为漏极电极来读。另外，在本实施方式中，说明IGBT和续流二极管分别设置为不同的半导体芯片的例子，但是不限于此，也可以应用将IGBT部和FWD部组合而成的单一元件即反向导通型IGBT(RC-IGBT)。开关元件和二极管能够使用硅(Si)半导体或碳化硅(SiC)半导体。
图1是将本实施方式所涉及的半导体装置应用于功率模块的情况下的俯视图。本实施方式所涉及的半导体装置1被配置在收纳功率模块的封装的基底板2(日语：ベース板)上。半导体装置1具备被分割为4个的绝缘板3～6、配设于绝缘板3～6的主表面的导电图案7～10、以及配置在导电图案7～10上的作为开关元件的IGBT元件11～18。相对于上臂中被配置并联连接的多个IGBT元件11～14的导电图案7、8，连接了IGBT元件11～14的发射极电极的导电图案9、10为其它导电图案。
在本实施方式中，属于上臂的开关元件11～14中的配置于不同的导电图案7、8的IGBT元件12、13的发射极电极之间通过作为布线构件的导体线19直接连接。另外，属于下臂的开关元件15～18中的配置于不同的导电图案9、10的IGBT元件16、17的发射极电极之间通过作为布线构件的导体线20直接连接。并且，配置于同一导电图案(7～10)的IGBT元件(11、12)、(13、14)、(15、16)、(17、18)的发射极电极之间分别通过作为其它的布线构件的导体线21～24直接连接。此外，在本实施方式中，将导体线作为布线构件(19、20)和其它的布线构件(21～24)来使用。可以将直径10um～600um的导体线作为布线构件来使用。关于导体线的材质，能够使用金、铜、铝、金合金、铜合金、铝合金中的任一个或它们的组合。能够将除导体线以外的构件作为布线构件来使用。例如，能够将带状线缆(ribbon)(厚度10um～300um、宽度0.1mm～2.0mm)作为布线构件来使用。
此外，在本实施方式中，使用被分割为4个的绝缘板3～6，但是绝缘板的分割数不限定于此，另外，也能够使用1张绝缘板。另外，在各导电图案7～10上分别配置有2个IGBT元件(11、12)～(17、18)，但是在1个导电图案上只要配置至少1个IGBT元件即可。另外，使用焊料等接合材料来进行IGBT元件11～18在各导电图案7～10上的连接。
在绝缘板3的主表面呈岛状(相互电绝缘的状态)地配设有包括导电图案7在内的多个导电图案。导电图案7配设于绝缘板3主表面的中央部的主要区域。在切掉导电图案7的靠绝缘板5侧(下臂侧)的一部分而形成的空间配设有另一导电图案31。在绝缘板3主表面的周缘部，以包围导电图案7及31的方式配设有多个导电图案32～35。在导电图案7设置有与功率模块的高电位侧的输入端子(P)连接的第一端子区36。配置在导电图案7上的2个IGBT元件11、12被配置为将集电极电极连接于导电图案7。另外，在导电图案7上，与2个IGBT元件11、12相邻地配置有2个续流二极管37、38。续流二极管37、38被配置为将阴极电极连接于导电图案7。由此，成为以下状态：续流二极管37、38与2个IGBT元件11、12反向并联地连接，并且IGBT元件11、12的集电极电极以及续流二极管37、38的阴极电极与第一端子区36(高电位侧的输入端子(P))电连接。
如上所述，在另一方的绝缘板4的主表面配置有与上述IGBT元件11、12并联连接的IGBT元件13、14。在绝缘板4的主表面，以与配置于上述绝缘板3的主表面的第一端子区36及多个导电图案7、31～35相同的配置设置有第一端子区39及多个导电图案8等。配置在导电图案8上的2个IGBT元件13、14被配置为将集电极电极连接于导电图案8，导续流二极管40、41被配置为将阴极电极连接于导电图案8。由此，成为以下状态：续流二极管40、41与2个IGBT元件13、14反向并联地连接，并且IGBT元件13、14的集电极电极以及续流二极管40、41的阴极电极与第一端子区39(输入端子(P))电连接。
另外，在基底板2上，与绝缘板3及4接近地配置有绝缘板51、52。在一方的绝缘板51的上表面配设有导电图案53、54。在导电图案53中，在下臂(IGBT元件15～18)的栅极端子连接位置设置有连接端子57。在导电图案54中，在下臂(IGBT元件15～18)的感测发射极端子的连接位置设置有连接端子58。另外，在另一方的绝缘板52的上表面配设有导电图案55、56。在导电图案55中，在上臂(IGBT元件11～14)的栅极端子连接位置设置有连接端子59。在导电图案56中，在上臂(IGBT元件11～14)的感测发射极端子的连接位置设置有连接端子60。
另一方面，在基底板2上，与绝缘板3相邻地配置有另一绝缘板5，与绝缘板4相邻地配置有另一绝缘板6。在绝缘板5的主表面配设有导电图案9。在导电图案9设置有与功率模块的输出端子(O)连接的第二端子区61。另外，在与绝缘板4相邻地配置的绝缘板6的主表面配设有导电图案10，在导电图案10设置有与功率模块的输出端子(O)连接的第二端子区62。
配置在上臂的一方的导电图案7上的2个IGBT元件11、12各自的发射极电极经由导体线W11来与相邻的续流二极管37、38的阳极电极连接，再经由导体线W12来与导电图案31连接。导电图案31经由导体线W13来与相邻的绝缘板5上的导电图案9连接。在导电图案9连接有第二端子区61，因此2个IGBT元件11、12的发射极电极与相同的第二端子区61电连接。
配置在上臂的另一方的导电图案8上的2个IGBT元件13、14与上述IGBT元件11、12同样，各自的发射极电极经由导体线来与相邻的续流二极管40、41的阳极电极连接，再经由导体线及导电图案来与相邻的绝缘板6上的导电图案10连接。在导电图案10连接有第二端子区62，因此2个IGBT元件13、14的发射极电极与相同的第二端子区62电连接。
下臂的绝缘板5同绝缘板3在与上臂的4个IGBT元件11～14的排列方向正交的方向上相邻地配置。在绝缘板5的主表面，在与配置于上述绝缘板3的主表面的多个导电图案7、31～35、续流二极管37、38呈线对称的位置配置有IGBT元件15、16、多个导电图案9、71～75、续流二极管76、77。另外，在IGBT元件15、16的发射极电极所共同连接的导电图案71设置有与功率模块的低电位侧的输入端子(N)连接的第三端子区81。
配置于导电图案9的2个IGBT元件15、16各自的发射极电极经由导体线W21来与相邻的续流二极管76、77的阳极电极连接，再经由导体线W22来与导电图案71连接。导电图案71同与低电位侧的输入端子(N)连接的第三端子区81连接。
另一方面，在绝缘板6的主表面配置有与上述IGBT元件15、16并联连接的另外的IGBT元件17、18。在绝缘板6的主表面，以与配置于上述绝缘板5的主表面的多个导电图案9、71～75及第二端子区61相同的配置设置有多个导电图案10等及第二端子区62。配置在导电图案10上的2个IGBT元件17、18被配置为将集电极电极连接于导电图案10，导续流二极管78、79被配置为将阴极电极连接于导电图案10。由此，成为以下状态：续流二极管78、79与2个IGBT元件17、18反向并联地连接，并且IGBT元件17、18的集电极电极以及续流二极管78、79的阴极电极与第二端子区62(输出端子(O))电连接。
配置在导电图案10上的2个IGBT元件17、18与上述IGBT元件15、16同样，各自的发射极电极经由导体线来与相邻的续流二极管78、79的阳极电极连接，再经由导体线及导电图案来与作为低电位侧的输入端子(N)的第三端子区82电连接。
接着，参照图2、图3及图4来说明关于上臂中被配置在不同导电图案上的第一端子区36、39以及下臂中被配置在不同导电图案上的第二端子区61、62及第三端子区81、82的端子区之间的连接构造。图2示出了上臂中的第一端子区36、39之间的连接构造。在上臂，在设置于一方的导电图案7的第一端子区36与设置于另一方的导电图案8的第一端子区39之间设置有第一引线框91。图4A至图4C示出了引线框的结构例。此外，由于具有与后述的第二引线框及第三引线框相同的结构，因此对于第二引线框和第三引线框也借用图4A至图4C来进行说明。如图4A所示，第一引线框91具有与第一端子区36、39分别连接的2个第一腿部101-1、与外部连接的第一连接部102-1、将第一腿部101-1与第一连接部102-1之间连接起来的第一布线部103-1。在图4A所示的结构例中，第一连接部102-1从第一布线部103-1向上方突起，但是如图4B所例示的那样、无需一定从第一布线部103-1突起。另外，第一布线部103-1不限定于门型，第一布线部103-1也可以如图4C所例示的那样、呈分支为L字型的分支部104-1的形状，在分支部104-1的前端部附近设置第一连接部102-1。第一引线框91不限定于图4A至图4C的结构，能够适当地实施变形。第一引线框91与上臂中将IGBT元件11～14的发射极电极之间连接起来的导体线19、21、22平行地配置。第一引线框91具有将第一端子区36、39之间电连接的电导率，并且具有支承外部的汇流条等的机械强度。作为电导率和机械强度优异的引线框材料，能够使用铜材料、铜合金系材料、铝合金系材料、铁合金系材料等金属材料。
在本实施方式中，被连接属于上臂的IGBT元件11～14的发射极电极的第二端子区61、62(输出端子O)设置于下臂侧的导电图案9、10。而且，在下臂，在设置于一方的导电图案9的第二端子区61与设置于另一方的导电图案10的第二端子区62之间设置有第二引线框92。第二引线框92具有图4A至图4C中的任一个所示的结构。即，第二引线框92具有分别与第二端子区61、62连接的2个第一腿部101-2、与外部连接的第二连接部102-2、将第二腿部101-2与第二连接部102-2之间连接起来的第二布线部103-2。如果是图4C所示的结构，则具有分支部104-2。第二引线框92与上臂中将IGBT元件11～14的发射极电极之间连接起来的导体线19、21、22平行地配置。第二引线框92具有将第二端子区61、62之间电连接的电导率，并且具有规定的机械强度。另外，在基板上，第一引线框91与第二引线框92平行地配置。
图3示出了下臂中的第二端子区61、62之间以及第三端子区81、82之间的连接构造。第二端子区61、62之间如上述那样通过第二框架92连接。在一方的第三端子区81与另一方的第三端子区81之间设置有第三引线框93。第三引线框93具有图4A至图4C中的任一个所示的结构。即，第三引线框93具有分别与第三端子区81、82连接的2个第三腿部101-3、与外部连接的第三连接部102-3、将第三腿部101-3与第三连接部102-3之间连接起来的第三布线部103-3。如果是图4C所示的结构，则具有分支部104-3。第三引线框93具有将第三端子区81、82之间电连接的电导率，并且具有规定的机械强度。
如以上那样，在本实施方式中，属于上臂的开关元件11～14的排列方向与作为布线构件的导体线19的布线方向为同一方向。另外，作为布线构件的导体线19的布线方向与作为其它的布线构件的导体线21、22的布线方向为同一方向。并且，开关元件11～14的排列方向、作为布线构件的导体线19的布线方向、第一端子区36、39的排列方向、第二端子区61、62的排列方向为同一方向。而且，按照距开关元件11～14的排列由近到远的顺序配置有作为布线构件的导体线19的布线、第一端子区36、39的排列、第二端子区61、62的排列。
图5示出了图1～图3所示的半导体装置1的电路结构图。
半导体装置1由上臂和下臂构成。4个IGBT元件11～14属于上臂，这些IGBT元件11～14相互并联连接。在上臂，配置于一方的基板(绝缘板3)的IGBT元件11、12在同一导电图案7上并联连接，与IGBT元件11、12反向并联地连接有导续流二极管37、38。同样，配置于另一方的基板(绝缘板4)的IGBT元件13、14在同一导电图案8上并联连接，与IGBT元件13、14反向并联地连接有续流二极管40、41。对一方的导电图案7上的IGBT元件11、12的集电极电极公共连接点(第一端子区36)以及另一方的导电图案8上的IGBT元件13、14的集电极电极公共连接点(第一端子区39)连接有高电位侧的输入端子(P)。输入端子(P)经由第一引线框91进行分支来与第一端子区36、39连接(参照图2)。对一方的导电图案7上的IGBT元件11、12的发射极电极公共连接点(第二端子区61)以及另一方的基板(导电图案8)上的IGBT元件13、14的发射极电极公共连接点(第二端子区62)连接有输出端子(O)。输出端子(O)经由第二引线框92进行分支来与第二端子区61、62连接(参照图2)。
并且，在本实施方式中，作为振荡对策，配置于一方的导电图案7的IGBT元件12的发射极电极与配置于另一方的导电图案8的IGBT元件13的发射极电极之间通过导体线19直接连接。一方的IGBT元件12被配置在配置于导电图案7的IGBT元件(11、12)中距另一方的导电图案8最近的位置。另一方的IGBT元件13被配置在配置于导电图案8的IGBT元件(13、14)中距导电图案7最近的位置。因而，能够说由导体线19连接的1组开关元件是配置于不同的导电图案的多个开关元件中的、导体线19的距离最短的开关元件的组合。另外，在本实施方式中，作为振荡对策，被配置在同一导电图案7上且并联连接的IGBT元件11、12的发射极电极之间也通过导体线21直接连接。另外，被配置在另1个导电图案8上且并联连接的IGBT元件13、14的发射极电极之间也通过导体线22直接连接(参照图3)。
4个IGBT元件15～18属于下臂，下臂基本上具有与上述上臂相同的电路结构。与上臂的电路结构的主要不同点在于，IGBT元件15～18的集电极电极公共连接点(第二端子区61、62)与输出端子(O)连接，IGBT元件15～18的发射极电极公共连接点(第三端子区81、82)与低电位侧的输入端子(N)连接。输入端子(N)经由第三引线框93进行分支来与第三端子区81、82连接。
在下臂中采取了与上臂相同的振荡对策。配置于一方的导电图案9的IGBT元件16的发射极电极与配置于另一方的导电图案10的IGBT元件17的发射极电极之间通过导体线20直接连接。另外，被配置在同一导电图案9上且并联连接的IGBT元件15、16的发射极电极之间也通过导体线23直接连接。另外，被配置在另1个导电图案10上且并联连接的IGBT元件17、18的发射极电极之间也通过导体线24直接连接。
如上所述，属于上臂的IGBT元件11、12的发射极电极之间在设置于下臂的导电图案9(第二端子区61)处连接。在图5所示的电路图中，将IGBT元件11、12的发射极电极之间的电感表示为L1。同样，将属于上臂的IGBT元件13、14的发射极电极之间的电感表示为L2。另外，将属于下臂的IGBT元件15、16的发射极电极之间的电感表示为L3，将IGBT元件17、18的发射极电极之间的电感表示为L4。
在如以上那样构成的半导体装置1中，从输入端子(P)经由第一引线框91分支到第一端子区36、39来施加高电位电压，从输入端子(N)经由第三引线框93分支到第三端子区81、82来施加低电位电压。而且，经由连接端子59对属于上臂的IGBT元件11～14的栅极端子施加控制电压，使属于上臂的IGBT元件11～14同时进行接通断开动作。另一方面，从连接端子57对属于下臂的IGBT元件15～18的栅极端子施加控制电压，使属于下臂的IGBT元件15～18同时进行接通断开动作。控制上臂和下臂的接通断开动作定时来进行运转，以在第二端子区61、62表现出规定的电力波形。
具体地说明本实施方式的振荡对策。
首先，对未设置将属于上臂的IGBT元件11～14的发射极电极之间连在一起的导体线19和导体线21、22的结构(未采取对策的案例)进行验证。图6是与未采取对策的案例对应的电路结构图。在该电路图中，针对各结构要素的标记与对图5所示的电路结构所示的标记对应。在该案例的情况下，配置于同一导电图案7的2个IGBT元件11、12的发射极电极经由导体线W11、导续流二极管37、38的阳极电极、导体线W12、导电图案31、导体线W13、另一基板上的导电图案9、第一端子区81来相互连接。因而，认为2个IGBT元件11、12的发射极电极之间的电感L1为由从发射极电极至第一端子区81为止所途经的路径的电感成分构成的大的电感值。关于配置于另1个导电图案8的2个IGBT元件13、14，也同样地认为它们的发射极电极之间的电感L2为与电感L1同样的大的电感值。
图7A示出未采取振荡对策的案例中的动作波形的实测结果。具体地说，示出在图1所示的模块结构中未设置导体线19、21、22的模型电路中、将电源电压设定为100V的结果。如图7A所示，可以确认的是，在关断时，IGBT元件11～14的栅极-发射极间的电位VGE和集电极-发射极间的电位VCE瞬间发生大的振荡。
在此，讨论以下案例：将被配置在同一导电图案7(8)上且并联连接的IGBT元件11、12(13、14)的发射极电极之间通过导体线21(22)连接，另一方面，不将被配置在不同的导电图案7、8上的IGBT元件12和IGBT元件13的发射极电极之间通过导体线19连接。被配置在同一导电图案7(8)上且并联连接的IGBT元件11、12(13、14)的发射极电极之间通过导体线21(22)连接，由此在同一导电图案7(8)上并联连接的IGBT元件11、12(13、14)的发射极电极之间的电位均匀化。由此，如果着眼于被配置在同一导电图案7(8)上且并联连接的IGBT元件11、12(13、14)，则可期待某种程度的振荡抑制效果。
另一方面，上臂中被配置在不同的导电图案7、8上的IGBT元件11、12与IGBT元件13、14之间也被并联连接。在未设置导体线19的案例中，被配置在不同的导电图案7、8上的IGBT元件11、12和IGBT元件13、14的发射极电极之间、通过距离远的用于将下臂的第二端子区61、62之间连接起来的第二引线框92(参照图2)来电连接。因此，被配置在不同的导电图案7、8上的IGBT元件11、12和IGBT元件13、14的发射极电极之间会经由大的电感来连接。
因此，在本实施方式中，在上臂，将被配置在不同的导电图案7、8上且配置为短距离的IGBT元件12和IGBT元件13的发射极电极之间通过导体线19电连接。由此，被配置在不同的导电图案7、8上的IGBT元件12和IGBT元件13的发射极电极之间的电位均匀化，从而能够期待振荡抑制效果的大幅改善。另外，在下臂，将被配置在不同的导电图案9、10上且配置为短距离的IGBT元件16和IGBT元件17的发射极电极之间通过导体线20电连接。在下臂，被配置在不同的导电图案9、10上的IGBT元件15、16和IGBT元件17、18的发射极电极通过配置于同一臂内的第三引线框93连接。因此，相比于上臂，被配置在不同的导电图案9、10上的IGBT元件15、16和IGBT元件17、18的发射极电极之间的电感变小。但是，通过将IGBT元件16和IGBT元件17的发射极电极之间通过导体线20直接连接，能够与上臂同样，期待大的振荡抑制效果。
图7B示出本实施方式(图1)的动作波形的实测结果。对于除作为振荡对策的导体线19、21、22以外的要素，使用与图7A的模型电路相同的要素。如图7B所示，可以确认的是，IGBT元件11～14的栅极-发射极间的电位和集电极-发射极间的电位没有振荡。
此外，本发明不限定于上述各实施方式，能够进行各种变更来实施。在上述实施方式中，附图中图示的大小和形状、方向等不限定于此，能够在发挥本发明的效果的范围内适当地变更。除此以外，只要不脱离本发明的目的的范围，就能够适当地变更来实施。
在上述实施方式中，将被分割为4个的基板(绝缘板3～6、导电图案7～10)上下左右地配置，但是也可以设为沿一个方向配置的构造。另外，对被配置在同一导电图案7～10上的开关元件的数量没有特别限定。另外，在上述实施方式中，将被配置在不同的导电图案7、8上且配置为最短距离的IGBT元件12和IGBT元件13的发射极电极之间通过导体线19电连接，但是不限定于此。被配置在不同的导电图案7、8上的IGBT元件的发射极电极只要通过导体线来直接连接即可。例如，也可以将IGBT元件11和IGBT元件13的发射极电极之间通过导体线来连接，还可以将IGBT元件12和IGBT元件14的发射极电极之间通过导体线来连接。在下臂也是，也可以将IGBT元件15和IGBT元件17的发射极电极之间通过导体线来连接，还可以将IGBT元件16和IGBT元件18的发射极电极之间通过导体线来连接。
接着，参照图8和图9来说明第二实施方式。图8是第二实施方式所涉及的半导体装置的俯视图。图9是第二实施方式的变形例所涉及的半导体装置的俯视图。在第二实施方式中，一部分导电图案的形状及布局、开关元件的布局、一部分布线构造与上述的实施方式不同。因此，主要说明不同点，对共通的结构和对应的结构标注相同的标记并适当地省略说明。另外，在图8和图9中，虽然在上下臂均各配置有2个绝缘板，但是由于各绝缘板上的各种结构构件的布局是共通的，因此适当地省略标记和说明。
在上述的实施方式中，将多个开关元件中的被配置在不同的导电图案上且并联连接的开关元件的发射极电极之间通过布线构件(导体线19、20)直接连接、或将被配置在同一导电图案上的多个开关元件的发射极电极之间通过其它布线构件(导体线21～24)直接连接，由此能够减少电感从而抑制开关动作时的振荡现象。即，发现了：在多个芯片多层(在上述的例子中为2层×2个基板)地排列的布局中，通过将发射极电极之间直接布线，可有效应对振荡。
另外，在上述的实施方式中，需要从分上下2层排列在上臂侧且同一导电图案7上的开关元件(IGBT元件11、12)通过布线构件W12来线布线到导电图案31，并从导电图案13通过布线构件W13线布线到下臂的导电图案9的右端部的排列为上下2层的部分。因此，线长度变长，产生因布线电阻引起的接通电阻的上升。另外，由于在P端子(第一端子区36)与N端子(第三端子区81)之间存在导电图案31，因此P端子与N端子的接近距离受到限制。其结果，阻碍了电感的减少。即，电感的减少存在进一步改善的余地。
因此，本案发明人等除了着眼于上述的布线构造以外，还着眼于导电图案的布局，从而想到了本发明。在第二实施方式中，设为使上臂侧的P布线图案(与集电极或漏极导电图案相当的导电图案7)为横向的T字形状，将M布线图案(与发射极或源极导电图案相当的导电图案31)配置为上下2层(一对长条部31a)，详情在后面叙述。
在该情况下，有可能在上下2层的M布线图案中发生电流不均匀(不平衡)，从而容易发生振荡现象。因此，本案发明人等设为进一步将上下2层的M布线图案通过后述的第三布线构件(长条部31b)进行连接的结构。由此，实现了振荡现象的抑制。另外，通过将M布线图案设为U字形状以包围T字形状的P布线图案的一部分，能够将P端子(第一端子区36)与N端子(第三端子区81)靠近地配置，从而能够更有效地抑制振荡现象。
下面，说明第二实施方式所涉及的半导体装置1的具体的布局。如图8所示，半导体装置1被配置在收纳功率模块的封装的基底板2上。半导体装置1具备：以俯视时纵横2×2的方式分割为4个的绝缘板3～6；配设于绝缘板3～6的主表面的导电图案7～10；配置在导电图案7～10上的作为开关元件的IGBT元件11、13、15、17；以及与IGBT元件11、13、15、17成对地配置在导电图案7～10上的续流二极管37、40、76、78。
位于图8的纸面右侧的绝缘板3、4侧构成上臂，位于图8的纸面左侧的绝缘板5、6侧构成下臂。即，上臂和下臂在图8的纸面左右方向上排列地配置。另外，构成上臂的绝缘板3、4在与上下臂的排列方向(左右方向)正交的方向(图8的上下方向)上排列地配置。同样地，构成下臂的绝缘板5、6在与上下臂的排列方向正交的方向上排列地配置。
此外，IGBT元件和续流二极管在各绝缘板上分别各配置有3个，为了便于说明，按每个绝缘板以相同的标记表示。另外，在各绝缘板中，IGBT元件和与IGBT元件成对的续流二极管沿着上下臂的排列方向(左右方向)排列地配置。并且，多个(3个)IGBT元件沿着绝缘板7、8的排列方向(上下方向)排列地配置。同样地，多个(3个)续流二极管也沿着绝缘板7、8的排列方向(上下方向)排列地配置。在下臂中也为同样的布局，因此省略说明。
在绝缘板3的主表面，呈岛状(相互电绝缘的状态)地配设有包括导电图案7(第一导电图案)在内的多个导电图案(7、31、33)。导电图案7配设于绝缘板3主表面的中央部的主要区域。导电图案7具有在俯视时呈T字的形状，如图8所示，导电图案7被配置为T字横向倾倒。具体地说，导电图案7是将沿图8的上下方向延伸的长条部7a(第一长条部)与从长条部7a的上下方向大致中央起向左方延伸的长条部7b(第二长条部)连结来构成的。上述的多个IGBT元件11和多个续流二极管37被配置在长条部7a上。另外，在长条部7b上设置有与功率模块的高电位侧的输入端子(P)连接的第一端子区36。此外，第一端子区36也可以仅称为P端子。
导电图案31(第二导电图案)形成为包围导电图案7的一部分。导电图案31具有在俯视时呈U字的形状以包围导电图案7的左端侧，导电图案31的开放端朝向导电图案7侧。具体地说，导电图案31包括以将长条部7b上下地夹在中间的方式配置的一对长条部31a(第三长条部)以及将一对长条部31a的一个端部之间在长条部7b的左端侧连结的长条部31b(第四长条部)。长条部31a沿左右方向延伸，长条部31b沿上下方向延伸。长条部31b的左右方向上的宽度被设定为与长条部31a的上下方向上的宽度相比足够小。长条部31b构成第三布线构件。此外，在图8中，设为利用导电图案形成第三布线构件的结构，但是不限定于该结构。第三布线构件也可以由导体线、金属布线板(引线框)构成。另外，第三布线构件连接到一对长条部31a的连接部位也能够适当地变更。第三布线构件例如还可以由跨过长条部7b的上方那样的门型或拱状的金属布线板或导体线形成。导电图案33处于长条部7a的右方，由沿着该长条部7a上下延伸的长条体构成。另外，导电图案31构成与中间电位连接的第二导电图案。
在与绝缘板3的下侧相邻地配置的绝缘板4的主表面，呈岛状(相互电绝缘的状态)地配设有包括导电图案8(第一导电图案)在内的多个导电图案(8、31、33)。导电图案8配设于绝缘板4主表面的中央部的主要区域。导电图案8具有在俯视时呈T字的形状，如图8所示，导电图案8被配置为T字横向倾倒。具体地说，导电图案8是将沿图8的上下方向延伸的长条部8a(第一长条部)与从长条部8a的上下方向大致中央起向左方延伸的长条部8b(第二长条部)连结来构成的。上述的多个IGBT元件13和多个续流二极管40被配置在长条部8a上。另外，在长条部8b上设置有与功率模块的高电位侧的输入端子(P)连接的第一端子区39。此外，第一端子区39也可以仅称为P端子。
绝缘板4上的导电图案31(第二导电图案)形成为包围导电图案8的一部分。导电图案31具有在俯视时呈U字的形状以包围导电图案8的左端侧，导电图案31的开放端朝向导电图案8侧。具体地说，导电图案31包括以将长条部8b上下地夹在中间的方式配置的一对长条部31a(第三长条部)以及将一对长条部31a的一个端部之间在长条部8b的左端侧连结的长条部31b(第四长条部)。如上所述，长条部31b构成第三布线构件。
在与绝缘板3的左侧相邻地配置的绝缘板5的主表面，呈岛状(相互电绝缘的状态)地配设有包括导电图案9(第三导电图案)在内的多个导电图案(9、71、73)。导电图案9配设于绝缘板5主表面的中央部的主要区域。导电图案9具有右端侧开放的在俯视时呈U字的形状。具体地说，导电图案9是将位于绝缘板5的中央区的主部9a与从主部9a的上下端部起朝向绝缘板5的右端部向右方延伸的一对长条部9b(第五长条部)连结来构成的。在主部9a的中央配置有上述的多个IGBT元件15和多个续流二极管76。IGBT元件15配置于左侧，续流二极管76配置于右侧。主部9a的左侧朝向左方呈台阶状突出。在突出的主部9a的上表面设置有与功率模块的中间电位的输出端子(O)连接的第二端子区61。第二端子区61配置于IGBT元件15的左方。此外，第二端子区61也可以仅称为与中间电位连接的中间端子(M端子)。
导电图案71(第四导电图案)设置于隔着长条部31b在导电图案7的相反侧与导电图案7相向的位置。导电图案71具有在俯视时呈横向的T字的形状。导电图案71配置于主部9a的右方，被一对长条部9b在上下方向上夹在中间。在导电图案71上设置有与功率模块的低电位侧的输入端子(N)连接的第三端子区81。第三端子区81与第一端子区36相向配置。此外，第三端子区81也可以仅称为N端子。在主部9a的左方配置有沿着该主部9a上下地延伸的导电图案73。
在与绝缘板5的下侧相邻且与绝缘板4的左侧相邻地配置的绝缘板6的主表面，呈岛状(相互电绝缘的状态)地配设有包括导电图案10(第三导电图案)的多个导电图案(10、71、73)。导电图案10配设于绝缘板6主表面的中央部的主要区域。导电图案10具有右端侧被开放的在俯视时呈U字的形状。具体地说，导电图案10是将位于绝缘板6的中央区的主部10a与从主部10a的上下端部起朝向绝缘板6的右端部向右方延伸的一对长条部10b(第五长条部)连结来构成的。在主部10a的中央配置有上述的多个IGBT元件17和多个续流二极管78。IGBT元件17配置于左侧，续流二极管78配置于右侧。主部10a的左侧朝向左方呈台阶状突出。在突出的主部10a的上表面设置有与功率模块的中间电位的输出端子(O)连接的第二端子区62。第二端子区62配置于IGBT元件17的左方。此外，第二端子区62也可以仅称为与中间电位连接的中间端子(M端子)。
绝缘板6上的导电图案71(第四导电图案)设置于隔着绝缘板4的长条部31b在导电图案8的相反侧与导电图案8相向的位置。导电图案71具有在俯视时呈横向的T字的形状。导电图案71配置于主部10a的右方，被一对长条部10b在上下方向上夹在中间。在导电图案71上设置有与功率模块的低电位侧的输入端子(N)连接的第三端子区82。第三端子区82与第一端子区39相向配置。此外，第三端子区82也可以仅称为N端子。在主部10a的左方配置有沿着该主部10a上下地延伸的导电图案73。
在上臂，在绝缘板3中，成对地配置的IGBT元件11和续流二极管37通过导体线W11(第一主电流布线构件)电连接。另外，各续流二极管37经由导体线W12(第一主电流布线构件)来与导电图案31连接。具体地说，各导体线W12与长条部31a的右端部(另一端部)连接。在绝缘板4中也同样，成对地配置的IGBT元件13和续流二极管39通过导体线W11电连接。另外，各续流二极管39经由导体线W12来与导电图案31连接。具体地说，各导体线W12与长条部31a的右端部连接。
在下臂，在绝缘板5中，成对地配置的IGBT元件15和续流二极管76通过导体线W21(第一主电流布线构件)电连接。另外，各续流二极管76经由导体线W22(第一主电流布线构件)来与导电图案71的左端部连接。在绝缘板6中也同样，成对地配置的IGBT元件17和续流二极管78通过导体线W21电连接。另外，各续流二极管78经由导体线W22来与导电图案71的左端部连接。
另外，在第二实施方式中，属于上臂的多个开关元件11、13中的配置于不同的导电图案7、8的IGBT元件11、13的发射极电极之间通过作为布线构件的导体线19(第一布线构件)直接连接。另外，属于下臂的多个IGBT元件15、17中的配置于不同的导电图案9、10的IGBT元件15、17的发射极电极之间通过作为布线构件的导体线20(第一布线构件)直接连接。另外，如上所述，配置于同一导电图案(7～10)的IGBT元件(11)、(13)、(15)、(17)的发射极电极之间分别通过作为其它的布线构件的导体线21～24(第二布线构件)直接连接。此外，如上所述，作为布线构件的导体线19、20构成第一布线构件，作为其它的布线构件的导体线21～24构成第二布线构件。
并且，构成上臂的绝缘板3上的导电图案31经由导体线W13(第二主电流布线构件)来与构成下臂的绝缘板5上的导电图案9连接。具体地说，导体线W13的一端与长条部31a的基端部(长条部31a与长条部31b的连接部分)连接，另一端与长条部9b的右端部连接。同样地，构成上臂的绝缘板4上的导电图案31经由导体线W13来与构成下臂的绝缘板6上的导电图案10连接。具体地说，导体线W13的一端与长条部31a的基端部(长条部31a与长条部31b的连接部分)连接，另一端与长条部10b的右端部连接。
在图9所示的变形例中，在上臂中，通过第四布线构件(导体线25)将被配置在不同的基板3、4上的第二导电图案31之间连接起来、来取代通过布线构件将开关元件的发射极电极之间连接起来这一点上与图8的结构不同。通过如上所述那样、使第二导电图案为在俯视时呈U字的形状，能够将被配置在相邻的不同的基板3、4上的第二导电图案31之间以最短距离连结。此外，也可以构成为将图8的特征与图9的特征组合。即，也可以为，通过第四布线构件(导体线25)将图8中被配置在不同的基板3、4上的第二导电图案31之间连接起来。
像这样，在第二实施方式中也是，将多个开关元件中的被配置在不同的导电图案上且并联连接的开关元件的发射极电极之间通过布线构件(导体线19、20)直接连接、或将被配置在同一导电图案上的多个开关元件的发射极电极之间通过其它的布线构件(导体线21～24)直接连接，由此能够减少电感，从而抑制开关动作时的振荡现象。
在第二实施方式中，在上臂中以如下方式进行配置：使第一导电图案(导电图案7、8)为在俯视时呈T字的形状，由一对长条部31a将第一导电图案的一部分(长条部7b、8b)夹在中间。并且，通过作为第三布线构件的长条部31b将一对长条部31a之间连接起来。由此，能够进一步提高振荡现象的抑制效果。另外，使第二导电图案(导电图案31)为在俯视时呈U字的形状以包围T字形状的第一导电图案的根端部分，通过由第二导电图案包围第一导电图案，能够通过第一布线构件(导体线W12)以最短距离将第一导电图案上的开关元件(长条部7a上的续流二极管37和长条部8a上的续流二极管40)与第二导电图案(长条部31a)连接起来。由此，导体线W12的压降变小，从而能够减小接通电阻。另外，通过利用与长条部31b不同的第二布线构件(导电图案31c)将一对长条部31a之间连接起来，能够将一对长条部31a以更短的导通路径连结。
另外，在下臂中，使第三导电图案(导电图案9、10)为在俯视时呈U字的形状以包围第四导电图案(导电图案71)，由此能够配置为使第三导电图案的一部分靠近上臂侧，并且使第四导电图案靠近上臂侧。另外，使第三导电图案的一部分(长条部9b、10b)的前端与第二导电图案(长条部31a)的基端相向配置，由此能够通过第三布线构件(导体线W13)以最短距离将长条部9b、10b与长条部31a连接起来。并且，使长条部7b(8b)与第四导电图案相向配置，由此第一端子区36(39)与第三端子区81(82)相向配置。其结果，能够将P端子与N端子更靠近地配置，能够进一步减小电感从而抑制浪涌电压的产生，从而能够进一步提高振荡抑制效果。如以上那样，根据第二实施方式，能够以低接通电阻来实现应对上下臂的大电流的功率模块，并且能够抑制开关元件间的振荡。
下面，对上述的实施方式中的特征点进行整理。
上述实施方式中记载的半导体装置具备：具有主表面的基板；配设在所述主表面上的多个导电图案；多个开关元件，所述多个开关元件被配置为集电极电极连接在所述多个导电图案上；以及1个或多个布线构件，所述1个或多个布线构件将所述多个开关元件中的、被配置在不同的导电图案上且并联连接的开关元件的发射极电极之间直接连接。通过该结构，将配置在不同的导电图案上且并联连接的开关元件的发射极电极之间直接连接，因此能够防止并联连接的IGBT元件的栅极-发射极间的电位以及集电极-发射极间的电位发生振荡的现象。
在上述半导体装置中，发射极电极之间被所述第一布线构件直接连接的2个开关元件是配置在一方的所述导电图案上的多个开关元件与配置在另一方的所述导电图案上的多个开关元件之间距离最短的2个开关元件。通过该结构，距离最短的2个开关元件的发射极电极之间被直接连接，因此能够使布线构件中包含的电感成分最小化，从而能够改善振荡抑制效果。
在上述半导体装置中，具有将配置在同一导电图案上的多个开关元件的发射极电极之间直接连接的其它布线构件。通过该结构，被配置在同一导电图案上的多个开关元件及被配置在不同的导电图案上的多个开关元件的发射极电极之间通过其它布线构件连接，因此能够进一步改善振荡抑制效果。
在上述半导体装置中，具备：第一引线框，其具有多个第一腿部、与外部连接的第一连接部、以及将各所述第一腿部与所述第一连接部之间连接起来的第一布线部，其中，所述多个第一腿部与被配置为所述多个开关元件将集电极电极连接在其上的各所述导电图案中设置的多个第一端子区连接；多个其它导电图案，所述多个其它导电图案与所述多个导电图案对应地配设在所述主表面上，所述多个其它导电图案连接了配置在各自对应的所述导电图案上的所述开关元件的发射极电极；以及第二引线框，其具有与设置在各所述其它导电图案的多个第二端子区连接的多个第二腿部、与外部连接的第二连接部、以及将各所述第二腿部与所述第二连接部之间连接起来的第二布线部。
在上述半导体装置中构成为：所述多个开关元件的排列方向与所述多个第二端子区的排列方向为同一方向。在上述半导体装置中构成为：所述多个开关元件的排列方向与所述布线构件的布线方向为同一方向。另外，在上述半导体装置中构成为：所述布线构件的布线方向与所述其它布线构件的布线方向为同一方向。另外，在上述半导体装置中也可以构成为：所述多个开关元件的排列方向、所述布线构件的布线方向、所述第一端子区的排列方向、以及所述第二端子区的排列方向为同一方向。另外，在上述半导体装置中，也可以是，按照距所述多个开关元件的排列由近到远的顺序配置有所述布线构件的布线、所述第一端子区的排列、所述第二端子区的排列。
在上述半导体装置中，利用所述多个开关元件中的同时进行接通断开动作的开关元件来构成臂，同一臂中配置在不同的导电图案上的开关元件的发射极电极之间通过所述布线构件连接。
在上述半导体装置中，所述布线构件构成第一布线构件或第二布线构件，利用所述多个开关元件中的同时进行接通断开动作的开关元件来构成上臂和下臂，所述基板针对配置有所述开关元件的每个所述导电图案分别设置而设置有多个，属于所述上臂的所述基板具有：第一导电图案，其用于配置所述开关元件，所述第一导电图案与高电位侧的输入端子连接；以及第二导电图案，其与中间电位连接，形成为包围所述第一导电图案，所述第一导电图案具有在俯视时呈T字的形状，所述第一导电图案具有：第一长条部，其沿所述开关元件的排列方向延伸；以及第二长条部，其从所述第一长条部的延伸方向中间部分起沿与所述开关元件的排列方向正交的方向延伸，所述第二导电图案具有一对第三长条部，该一对第三长条部被设置为沿着所述第二长条部延伸，并将该第二长条部夹在中间，所述一对第三长条部之间通过第三布线构件连接。
在上述半导体装置中，所述第二导电图案还具有将所述一对第三长条部的一个端部之间连结的第四长条部，所述第二导电图案形成为在俯视时呈U字的形状，以由所述第三长条部和所述第四长条部包围所述第二长条部，所述第四长条部构成所述第三布线构件。
在上述半导体装置中，所述开关元件配置在所述第一长条部上，配置在所述第一长条部上的所述开关元件与所述第三长条部的另一端部通过第一主电流布线构件连接。
在上述半导体装置中，属于所述下臂的所述基板具有：第三导电图案，其用于配置所述开关元件，与中间电位的输出端子连接；以及第四导电图案，其与低电位侧的输入端子连接，所述第三导电图案具有在俯视时呈U字的形状，以包围所述第四导电图案，所述第三导电图案具有：用于配置所述开关元件的主部；以及一对第五长条部，该一对第五长条部被设置为从所述主部朝向所述上臂侧延伸，并将所述第四导电图案夹在中间。
在上述半导体装置中，所述第五长条部的前端与所述第三长条部的基端相向配置，所述第五长条部的前端与所述第三长条部的基端通过第二主电流布线构件连接。
在上述半导体装置中，在所述第二长条部设置有与所述高电位侧的输入端子连接的第一端子区，在所述第四导电图案设置有与所述低电位侧的输入端子连接的第三端子区，所述第一端子区与所述第三端子区相向配置。
在上述半导体装置中，在所述上臂，配置在不同的所述基板上的所述第二导电图案之间通过第四布线构件连接。
上述实施方式中记载的其它半导体装置具备：具有主表面的基板；配设在所述主表面上的多个导电图案；以及多个开关元件，所述多个开关元件被配置为集电极电极连接在所述多个导电图案上，利用所述多个开关元件中的同时进行接通断开动作的开关元件来构成上臂和下臂，所述基板针对配置有所述开关元件的每个所述导电图案分别设置而设置有多个，属于所述上臂的所述基板具有：第一导电图案，其用于配置所述开关元件，所述第一导电图案与高电位侧的输入端子连接；以及第二导电图案，其与中间电位连接，形成为包围所述第一导电图案，所述第一导电图案具有在俯视时呈T字的形状，所述第一导电图案具有：第一长条部，其沿所述开关元件的排列方向延伸；以及第二长条部，其从所述第一长条部的延伸方向中间部分起沿与所述开关元件的排列方向正交的方向延伸，所述第二导电图案具有一对第三长条部，该一对第三长条部被设置为沿着所述第二长条部延伸，并将该第二长条部夹在中间，所述一对第三长条部之间通过第三布线构件连接，在所述上臂，配置在不同的所述基板上的所述第二导电图案的所述第三长条部之间通过第四布线构件连接。
在上述其它半导体装置中，所述第二导电图案还具有将所述一对第三长条部的一个端部之间连结的第四长条部，所述第二导电图案形成为在俯视时呈U字的形状，以由所述第三长条部和所述第四长条部包围所述第二长条部，所述第四长条部构成所述第三布线构件。
产业上的可利用性
本发明的半导体装置适于多个开关元件并联连接的功率模块。
本申请基于2018年9月14日申请的日本特愿2018-172440。在此包含其全部内容。

Claims (19)

1.一种半导体装置，具备：
具有主表面的基板；
配设在所述主表面上的多个导电图案；
多个开关元件，所述多个开关元件被配置为集电极电极连接在所述多个导电图案上；以及
1个或多个布线构件，所述1个或多个布线构件将所述多个开关元件中的、被配置在不同的导电图案上且并联连接的开关元件的发射极电极之间直接连接。
2.根据权利要求1所述的半导体装置，其特征在于，
发射极电极之间被所述布线构件直接连接的2个开关元件是配置在一方的所述导电图案上的多个开关元件与配置在另一方的所述导电图案上的多个开关元件之间距离最短的2个开关元件。
3.根据权利要求1或2所述的半导体装置，其特征在于，
具有将配置在同一导电图案上的多个开关元件的发射极电极之间直接连接的其它布线构件。
4.根据权利要求1～3中的任一项所述的半导体装置，其特征在于，还具备：
第一引线框，其具有多个第一腿部、与外部连接的第一连接部、以及将各所述第一腿部与所述第一连接部之间连接起来的第一布线部，其中，所述多个第一腿部与被配置为所述多个开关元件将集电极电极连接在其上的各所述导电图案中设置的多个第一端子区连接；
多个其它导电图案，所述多个其它导电图案与所述多个导电图案对应地配设在所述主表面上，所述多个其它导电图案连接了配置在各自对应的所述导电图案上的所述开关元件的发射极电极；以及
第二引线框，其具有与设置在各所述其它导电图案的多个第二端子区连接的多个第二腿部、与外部连接的第二连接部、以及将各所述第二腿部与所述第二连接部之间连接起来的第二布线部。
5.根据权利要求4所述的半导体装置，其特征在于，
所述多个开关元件的排列方向与所述多个第二端子区的排列方向为同一方向。
6.根据权利要求1～5中的任一项所述的半导体装置，其特征在于，
所述多个开关元件的排列方向与所述布线构件的布线方向为同一方向。
7.根据权利要求1～6中的任一项所述的半导体装置，其特征在于，
所述布线构件的布线方向与所述其它布线构件的布线方向为同一方向。
8.根据权利要求4～7中的任一项所述的半导体装置，其特征在于，
所述多个开关元件的排列方向、所述布线构件的布线方向、所述第一端子区的排列方向、以及所述第二端子区的排列方向为同一方向。
9.根据权利要求4～8中的任一项所述的半导体装置，其特征在于，
按照距所述多个开关元件的排列由近到远的顺序配置有所述布线构件的布线、所述第一端子区的排列、所述第二端子区的排列。
10.根据权利要求1～9中的任一项所述的半导体装置，其特征在于，
利用所述多个开关元件中的同时进行接通断开动作的开关元件来构成臂，同一臂中配置在不同的导电图案上的开关元件的发射极电极之间通过所述布线构件连接。
11.根据权利要求1～3中的任一项所述的半导体装置，其特征在于，
所述布线构件构成第一布线构件或第二布线构件，
利用所述多个开关元件中的同时进行接通断开动作的开关元件来构成上臂和下臂，
所述基板针对配置有所述开关元件的每个所述导电图案分别设置而设置有多个，
属于所述上臂的所述基板具有：
第一导电图案，其用于配置所述开关元件，所述第一导电图案与高电位侧的输入端子连接；以及
第二导电图案，其与中间电位连接，形成为包围所述第一导电图案，
所述第一导电图案具有在俯视时呈T字的形状，
所述第一导电图案具有：
第一长条部，其沿所述开关元件的排列方向延伸；以及
第二长条部，其从所述第一长条部的延伸方向中间部分起沿与所述开关元件的排列方向正交的方向延伸，
所述第二导电图案具有一对第三长条部，该一对第三长条部被设置为沿着所述第二长条部延伸，并将该第二长条部夹在中间，
所述一对第三长条部之间通过第三布线构件连接。
12.根据权利要求11所述的半导体装置，其特征在于，
所述第二导电图案还具有将所述一对第三长条部的一个端部之间连结的第四长条部，所述第二导电图案形成为在俯视时呈U字的形状，以由所述第三长条部和所述第四长条部包围所述第二长条部，
所述第四长条部构成所述第三布线构件。
13.根据权利要求12所述的半导体装置，其特征在于，
所述开关元件配置在所述第一长条部上，
配置在所述第一长条部上的所述开关元件与所述第三长条部的另一端部通过第一主电流布线构件连接。
14.根据权利要求11～13中的任一项所述的半导体装置，其特征在于，
属于所述下臂的所述基板具有：
第三导电图案，其用于配置所述开关元件，与中间电位的输出端子连接；以及
第四导电图案，其与低电位侧的输入端子连接，
所述第三导电图案具有在俯视时呈U字的形状，以包围所述第四导电图案，
所述第三导电图案具有：
用于配置所述开关元件的主部；以及
一对第五长条部，该一对第五长条部被设置为从所述主部朝向所述上臂侧延伸，并将所述第四导电图案夹在中间。
15.根据权利要求14所述的半导体装置，其特征在于，
所述第五长条部的前端与所述第三长条部的基端相向配置，
所述第五长条部的前端与所述第三长条部的基端通过第二主电流布线构件连接。
16.根据权利要求14或15所述的半导体装置，其特征在于，
在所述第二长条部设置有与所述高电位侧的输入端子连接的第一端子区，
在所述第四导电图案设置有与所述低电位侧的输入端子连接的第三端子区，
所述第一端子区与所述第三端子区相向配置。
17.根据权利要求11～16中的任一项所述的半导体装置，其特征在于，
在所述上臂，配置在不同的所述基板上的所述第二导电图案之间通过第四布线构件连接。
18.一种半导体装置，具备：
具有主表面的基板；
配设在所述主表面上的多个导电图案；以及
多个开关元件，所述多个开关元件被配置为集电极电极连接在所述多个导电图案上，
利用所述多个开关元件中的同时进行接通断开动作的开关元件来构成上臂和下臂，
所述基板针对配置有所述开关元件的每个所述导电图案分别设置而设置有多个，
属于所述上臂的所述基板具有：
第一导电图案，其用于配置所述开关元件，所述第一导电图案与高电位侧的输入端子连接；以及
第二导电图案，其与中间电位连接，形成为包围所述第一导电图案，
所述第一导电图案具有在俯视时呈T字的形状，
所述第一导电图案具有：
第一长条部，其沿所述开关元件的排列方向延伸；以及
第二长条部，其从所述第一长条部的延伸方向中间部分起沿与所述开关元件的排列方向正交的方向延伸，
所述第二导电图案具有一对第三长条部，该一对第三长条部被设置为沿着所述第二长条部延伸，并将该第二长条部夹在中间，
所述一对第三长条部之间通过第三布线构件连接，
在所述上臂，配置在不同的所述基板上的所述第二导电图案的所述第三长条部之间通过第四布线构件连接。
19.根据权利要求18所述的半导体装置，其特征在于，
所述第二导电图案还具有将所述一对第三长条部的一个端部之间连结的第四长条部，所述第二导电图案形成为在俯视时呈U字的形状，以由所述第三长条部和所述第四长条部包围所述第二长条部，
所述第四长条部构成所述第三布线构件。
CN201980016517.0A 2018-09-14 2019-09-12 半导体装置 Pending CN111801795A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-172440 2018-09-14
JP2018172440 2018-09-14
PCT/JP2019/035919 WO2020054806A1 (ja) 2018-09-14 2019-09-12 半導体装置

Publications (1)

Publication Number Publication Date
CN111801795A true CN111801795A (zh) 2020-10-20

Family

ID=69777871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980016517.0A Pending CN111801795A (zh) 2018-09-14 2019-09-12 半导体装置

Country Status (5)

Country Link
US (1) US11171122B2 (zh)
JP (1) JP7036221B2 (zh)
CN (1) CN111801795A (zh)
DE (1) DE112019000660T5 (zh)
WO (1) WO2020054806A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115917741A (zh) 2020-12-17 2023-04-04 富士电机株式会社 半导体模块
EP4030604A1 (de) * 2021-01-18 2022-07-20 Siemens Aktiengesellschaft Stromrichter mit mindestens zwei leistungshalbleitermodulen
WO2022158322A1 (ja) * 2021-01-19 2022-07-28 ローム株式会社 半導体装置
DE112021007336T5 (de) * 2021-03-19 2023-12-28 Mitsubishi Electric Corporation Gleichstromversorgung, Kältekreislaufvorrichtung, Klimatisierungsvorrichtung und Kühlvorrichtung
JPWO2022264851A1 (zh) * 2021-06-17 2022-12-22
JP2023000131A (ja) * 2021-06-17 2023-01-04 株式会社 日立パワーデバイス パワー半導体モジュールおよび電力変換装置
EP4120341A1 (de) * 2021-07-13 2023-01-18 Siemens Aktiengesellschaft Halbleiteranordnung mit einem halbleiterelement, einem substrat und bondverbindungsmitteln
WO2023199639A1 (ja) * 2022-04-13 2023-10-19 富士電機株式会社 半導体装置
EP4312263A1 (de) 2022-07-29 2024-01-31 Siemens Aktiengesellschaft Halbleiteranordnung mit einem halbleiterelement, einem substrat und zumindest einem verdrahtungselement

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5038194A (en) * 1984-05-11 1991-08-06 Shinobu Takahama Semiconductor device
JP2001102519A (ja) * 1999-09-30 2001-04-13 Mitsubishi Electric Corp パワー半導体モジュール
JP2005101256A (ja) * 2003-09-25 2005-04-14 Mitsubishi Electric Corp 電力用半導体装置
JP2007234690A (ja) * 2006-02-28 2007-09-13 Hitachi Ltd パワー半導体モジュール
CN102856308A (zh) * 2011-06-29 2013-01-02 株式会社日立制作所 功率半导体模块
CN104040714A (zh) * 2012-01-13 2014-09-10 住友电木株式会社 电路基板以及电子器件
JP2014209812A (ja) * 2013-04-16 2014-11-06 株式会社日立製作所 半導体素子及び電力変換装置の配線構造

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19549011C2 (de) 1995-12-28 1998-12-03 Eupec Gmbh & Co Kg Leistungshalbleiter-Modul mit parallelgeschalteten IGBT-Chips und zusätzlicher Verbindung der Emitterkontakte
JP4484400B2 (ja) * 2000-08-28 2010-06-16 三菱電機株式会社 半導体装置
US6552429B2 (en) 2000-08-28 2003-04-22 Mitsubishi Denki Kabushiki Kaisha Power switching semiconductor device with suppressed oscillation
WO2015121899A1 (ja) 2014-02-11 2015-08-20 三菱電機株式会社 電力用半導体モジュール
JP6413523B2 (ja) 2014-09-09 2018-10-31 富士電機株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5038194A (en) * 1984-05-11 1991-08-06 Shinobu Takahama Semiconductor device
JP2001102519A (ja) * 1999-09-30 2001-04-13 Mitsubishi Electric Corp パワー半導体モジュール
JP2005101256A (ja) * 2003-09-25 2005-04-14 Mitsubishi Electric Corp 電力用半導体装置
JP2007234690A (ja) * 2006-02-28 2007-09-13 Hitachi Ltd パワー半導体モジュール
CN102856308A (zh) * 2011-06-29 2013-01-02 株式会社日立制作所 功率半导体模块
CN104040714A (zh) * 2012-01-13 2014-09-10 住友电木株式会社 电路基板以及电子器件
JP2014209812A (ja) * 2013-04-16 2014-11-06 株式会社日立製作所 半導体素子及び電力変換装置の配線構造

Also Published As

Publication number Publication date
JP7036221B2 (ja) 2022-03-15
DE112019000660T5 (de) 2020-10-22
JPWO2020054806A1 (ja) 2021-03-11
WO2020054806A1 (ja) 2020-03-19
US11171122B2 (en) 2021-11-09
US20200395344A1 (en) 2020-12-17

Similar Documents

Publication Publication Date Title
CN111801795A (zh) 半导体装置
JP7153649B2 (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
US9899328B2 (en) Power semiconductor module
JP6245365B2 (ja) ハーフブリッジパワー半導体モジュール及びその製造方法
US9659912B2 (en) Low-inductance circuit arrangement comprising load current collecting conductor track
US11909327B2 (en) Half-bridge module for an inverter of an electric drive of an electric vehicle or a hybrid vehicle and an inverter for an electric drive of an electric vehicle or a hybrid vehicle
CN108140640B (zh) 半导体装置及具备该半导体装置的半导体模块
JP6400201B2 (ja) パワー半導体モジュール
EP2881988B1 (en) Semiconductor device
US20200066620A1 (en) Semiconductor device
US10276552B2 (en) Semiconductor module
JP2018186302A (ja) 半導体装置およびそれを備える半導体モジュール
US20230282622A1 (en) Semiconductor device
US20220189930A1 (en) Module
US20220173078A1 (en) Semiconductor arrangements
US20210366813A1 (en) Power semiconductor module
JP2021100082A (ja) 電子回路、半導体モジュール及び半導体装置
JP2020038885A (ja) 半導体装置
JP2019140175A (ja) 半導体モジュール
JP7113936B1 (ja) 電力用半導体モジュール
US20230170292A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination