CN115917741A - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN115917741A
CN115917741A CN202180037162.0A CN202180037162A CN115917741A CN 115917741 A CN115917741 A CN 115917741A CN 202180037162 A CN202180037162 A CN 202180037162A CN 115917741 A CN115917741 A CN 115917741A
Authority
CN
China
Prior art keywords
gate
adjustment
wiring
semiconductor
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180037162.0A
Other languages
English (en)
Inventor
中沢将刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN115917741A publication Critical patent/CN115917741A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1206—Inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

本发明提供一种半导体模块，所述半导体模块具备：多个第一半导体芯片；树脂壳体，其被设置为围住收容多个第一半导体芯片的收容空间；第一栅极端子，其与多个第一半导体芯片的栅极焊盘连接；多个第一主栅极布线，其设置于收容空间，并且分别与多个第一半导体芯片的栅极焊盘连接；以及第一调整栅极布线，其配置在多个第一主栅极布线中的至少一个第一主栅极布线与第一栅极端子之间，对多个第一半导体芯片与第一栅极端子之间的布线长度的差异进行调整。

Description

半导体模块
技术领域
本发明涉及一种半导体模块。
背景技术
以往，已知有搭载了IGBT(Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管)和/或SiCMOSFET等半导体芯片的半导体模块。在这样的半导体模块中，半导体芯片与栅极端子经由布线而连接(例如，参照专利文献1-5)。
专利文献1：日本特开2000-82773号公报
专利文献2：日本特开2000-323647号公报
专利文献3：日本特开2002-141463号公报
专利文献4：日本特开2003-60157号公报
专利文献5：日本特开2013-229383号公报
发明内容
技术问题
在半导体模块中，优选抑制开关时的半导体芯片的电流集中。
技术方案
为了解决上述问题，在本发明的一个方式中，提供一种半导体模块。半导体模块可以具备多个第一半导体芯片。半导体模块可以具备树脂壳体。树脂壳体可以被设置为围住收容多个第一半导体芯片的收容空间。半导体模块可以具备多个第一主栅极布线。多个第一主栅极布线可以设置于收容空间。多个第一主栅极布线可以分别与多个第一半导体芯片的栅极焊盘连接。半导体模块可以具备第一调整栅极布线。第一调整栅极布线可以配置在多个第一主栅极布线中的至少一个第一主栅极布线与第一栅极端子之间，对多个第一半导体芯片与第一栅极端子之间的布线长度的差异进行调整。
第一调整栅极布线的至少一部分可以埋入树脂壳体。
半导体模块可以具备一个以上的绝缘基板，每个绝缘基板分别配置有多个第一半导体芯片之中的一个以上的第一半导体芯片。多个第一主栅极布线可以是设置于绝缘基板的布线图案。
半导体模块可以具备与多个第一半导体芯片的主电极连接的第一感测发射极端子。半导体模块可以具备设置于收容空间并且分别与多个第一半导体芯片的主电极连接的多个第一主感测布线。半导体模块可以具备配置在多个第一主感测布线中的至少一个第一主感测布线与第一感测发射极端子之间，对多个第一半导体芯片与第一感测发射极端子之间的布线长度的差异进行调整的第一调整感测布线。
第一调整感测布线的至少一部分可以埋入树脂壳体。多个第一主感测布线可以是设置于绝缘基板的布线图案。
半导体模块可以具备多个第二半导体芯片。半导体模块可以具备与多个第二半导体芯片的栅极焊盘连接的第二栅极端子。半导体模块可以具备设置于收容空间并且分别与多个第二半导体芯片的栅极焊盘连接的多个第二主栅极布线。半导体模块可以具备配置在多个第二主栅极布线中的至少一个第二主栅极布线与第二栅极端子之间，对多个第二半导体芯片与第二栅极端子之间的布线长度的差异进行调整的第二调整栅极布线。
半导体模块可以具备基底板，该基底板具有第一端边、以及与第一端边对置的第二端边。第一调整栅极布线可以设置在基底板的靠第一端边侧的位置。第二调整栅极布线可以设置在基底板的靠第二端边侧的位置。
半导体模块可以具备与多个第二半导体芯片的主电极连接的第二感测发射极端子。半导体模块可以具备设置于收容空间，并且分别与多个第二半导体芯片的主电极连接的多个第二主感测布线。半导体模块可以具备配置在多个第二主感测布线中的至少一个第二主感测布线与第二感测发射极端子之间，对多个第二半导体芯片与第二感测发射极端子之间的布线长度的差异进行调整的第二调整感测布线。
半导体模块可以具备多个第一调整栅极布线。多个第一调整栅极布线可以分别与多个第一半导体芯片连接。
第一调整栅极布线可以具有针对多个第一半导体芯片中的每一个第一半导体芯片而设置的多个独立栅极调整布线。第一调整栅极布线可以具有与多个独立栅极调整布线连接的共同栅极调整布线。
多个第一半导体芯片之中的一个第一半导体芯片与第一栅极端子的距离越近，与该第一半导体芯片连接的独立栅极调整布线可以越长。
俯视下的第一调整栅极布线的延伸方向与俯视下的第一调整感测布线的延伸方向可以平行。
应予说明，上述发明内容并没有列举本发明的全部特征。另外，这些特征组的子组合也能够另外成为发明。
附图说明
图1是示出本发明的一个实施方式的半导体模块100的一例的图。
图2是示出俯视下的半导体模块100的内部的一例的图。
图3是示出俯视下的绝缘基板21-1的一例的图。
图4是示出半导体模块100的第一调整栅极布线86的一例的图。
图5是示出半导体模块100的第一调整感测布线88的一例的图。
图6是示意性地示出侧视下的半导体模块100的内部的图。
图7是示出半导体模块100的半导体芯片40的电路结构的一例的图。
图8是示出半导体模块100的温度传感器84的电路结构的一例的图。
图9是示出本发明的其他实施方式的半导体模块200的一例的图。
图10是示出本发明的其他实施方式的半导体模块300的一例的图。
图11是示出半导体模块300的第一调整栅极布线86的一例的图。
图12是示出半导体模块300的第一调整感测布线88的一例的图。
图13是示意性地示出侧视下的半导体模块400的内部的图。
图14是示出半导体模块400的第一调整栅极布线86-1的一例的图。
图15是示出半导体模块400的第一调整栅极布线86-2的一例的图。
图16是示出半导体模块400的第一调整栅极布线86-3的一例的图。
图17是示出半导体模块400的第一调整栅极布线86-4的一例的图。
图18是示出半导体模块400的第一调整栅极布线86-5的一例的图。
图19是示出半导体模块400的第一调整栅极布线86-6的一例的图。
图20是示出比较例的半导体模块500的一例的图。
图21是示出半导体模块500中的半导体芯片40与施加电压之间的关系的图。
图22是示出半导体模块100中的半导体芯片40与施加电压之间的关系的图。
符号说明
10··树脂壳体、12··盖部、13··贯通孔、14··贯通孔、15··基底板、16··金属板、21··绝缘基板、26··电路图案、27··引线、40··半导体芯片、50··第一栅极端子、51··第二栅极端子、52··栅极连接部、60··第一感测发射极端子、61··第二感测发射极端子、62··第三感测发射极端子、64··感测发射极连接部、70··主端子、72··主连接部、80··温度感测端子、82··温度感测连接部、84··温度传感器、86··第一调整栅极布线、87··第二调整栅极布线、88··第一调整感测布线、89··第二调整感测布线、90··主端子连接布线、92··独立栅极调整布线、93··独立感测调整布线、94··共同栅极调整布线、95··共同感测调整布线、96··栅极端子连接部、97··感测发射极端子连接部、100··半导体模块、101··端边、102··端边、194··收容空间、200··半导体模块、300··半导体模块、400··半导体模块、500··半导体模块
具体实施方式
以下，虽然通过发明的实施方式对本发明进行说明，但是以下的实施方式并不限定权利要求所涉及的发明。另外，实施方式中所说明的特征的全部组合未必是发明的技术方案所必须的。应予说明，在本说明书和附图中，针对实质上具有同一功能、结构的要素，通过标注相同的符号而省略重复说明，另外，与本发明没有直接关系的要素省略图示。另外，在一个附图中，针对具有同一功能、结构的要素，代表性地标注符号，针对其他要素有时省略附图标记。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。在基板、层或其他部件的两个主表面之中，将一个表面称为上表面，将另一个表面称为下表面。“上”、“下”的方向不限于重力方向或半导体装置实际安装时的方向。
在本说明书中，有时使用X轴、Y轴以及Z轴的直角坐标轴来说明技术事项。直角坐标轴只不过确定构成要素的相对位置，并不限定特定的方向。例如，Z轴并不限定表示相对于地面的高度方向。应予说明，+Z轴方向与-Z轴方向是彼此相反的方向。在不记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。在本说明书中，将与半导体基板的上表面和下表面平行的正交轴设为X轴和Y轴。另外，将与半导体基板的上表面和下表面垂直的轴设为Z轴。在本说明书中，有时将Z轴的方向称为深度方向。另外，在本说明书中，有时将包括X轴和Y轴而与半导体基板的上表面和下表面平行的方向称为水平方向。
在本说明书中，在称为“相同”或者“相等”的情况下，也可以包括具有因制造偏差等而引起的误差的情况。该误差例如在10％以内。
图1是示出本发明的一个实施方式的半导体模块100的一例的图。半导体模块100可以作为逆变器或转换器等电力转换装置而起作用。半导体模块100在内部收容半导体芯片等电子电路。本例的半导体模块100具备树脂壳体10和盖部12。
树脂壳体10在内部收容半导体芯片等电子电路。在本例中，树脂壳体10被设置为围住收容多个半导体芯片的收容空间194(参照图6)。作为一例，树脂壳体10与具有配置有电子电路的基板的基底板15(参照图2)连接。盖部12通过粘接等固定于基底板15，并覆盖基底板15的至少一部分。在由盖部12覆盖的基底板15配置有电子电路。在树脂壳体10的角部设置有用于在外部固定半导体模块100的螺纹孔等贯通孔13。
在盖部12设置有多个主端子70。在本例中，在盖部12设置有主端子70-1、主端子70-2以及主端子70-3。多个主端子70与被盖部12覆盖的电子电路电连接。主端子70由导电材料形成。例如，各个主端子70成为流过IGBT等功率设备的大电流的电流路径。主端子70的主面的至少一部分在盖部12的正面露出。本例的主端子70具有板形形状。
在树脂壳体10设置有栅极端子、感测发射极端子以及温度感测端子80。在本例中，在树脂壳体10设置有第一栅极端子50、第二栅极端子51、第一感测发射极端子60、第二感测发射极端子61、第三感测发射极端子62、温度感测端子80-1以及温度感测端子80-2。栅极端子、感测发射极端子以及温度感测端子80的面积在俯视下可以比主端子70的面积小。栅极端子、感测发射极端子以及温度感测端子80与配置于基底板15的电子电路电连接。通过对栅极端子施加栅极电压，从而在各半导体芯片的栅极焊盘施加有栅极电压。因此，通过控制栅极电压就能够控制各半导体芯片。另外，通过感测发射极端子就能够测定感测电流。通过温度感测端子80就能够测定半导体模块100的温度。
在本例中，树脂壳体10和盖部12由能够通过注塑成型而形成的热固化型树脂、或者能够通过UV成型而形成的紫外线固化型树脂等树脂而成型。该树脂可以包含例如从聚苯硫醚(PPS)树脂、聚对苯二甲酸丁二醇酯(PBT)树脂、聚酰胺(PA)树脂、丙烯腈-丁二烯-苯乙烯(ABS)树脂以及丙烯酸树脂等中选择的一个或多个高分子材料。
图2是示出俯视下的半导体模块100的内部的一例的图。在图2中，省略了树脂壳体10和盖部12。在图2中，半导体模块100具备基底板15、多个绝缘基板21、第一调整栅极布线86以及第一调整感测布线88。
在基底板15上配置有一个以上的绝缘基板21。在本例中，在基底板15上，沿X轴方向并列地配置有绝缘基板21-1、绝缘基板21-2、绝缘基板21-3、绝缘基板21-4、绝缘基板21-5以及绝缘基板21-6。在绝缘基板21上配置有多个半导体芯片和电路图案。在本例中，虽然在基底板15上配置有多个绝缘基板21，但是也可以在基底板15上配置一个绝缘基板21。应予说明，绝缘基板21经由金属板16(参照图4)而配置在基底板15。基底板15具有彼此对置的第一端边101和第二端边102。在基底板15的角部设置有用于在外部固定半导体模块100的螺纹孔等贯通孔14。至少一个贯通孔14的俯视下的位置可以与树脂壳体10的贯通孔13的俯视下的位置一致。
在基底板15上设置有栅极连接部52、感测发射极连接部64以及温度感测连接部82。栅极连接部52、感测发射极连接部64以及温度感测连接部82与各端子连接。栅极连接部52、感测发射极连接部64以及温度感测连接部82可以是设置在基底板15上的电路图案。在本例中，栅极连接部52-1与第二栅极端子51连接。另外，感测发射极连接部64-1与第二感测发射极端子61连接。感测发射极连接部64-2与第三感测发射极端子62连接。温度感测连接部82-1与温度感测端子80-1连接。温度感测连接部82-2与温度感测端子80-2连接。
温度感测连接部82-1和温度感测连接部82-2与温度传感器84连接。作为一例，温度传感器84是热敏电阻。
在基底板15上配置有第一调整栅极布线86和第一调整感测布线88。第一调整栅极布线86与第一栅极端子50连接。第一调整感测布线88与第一感测发射极端子60连接。
图3是示出俯视时的绝缘基板21-1的一例的图。绝缘基板21-1具备半导体芯片40、电路图案26以及引线27。半导体芯片40、电路图案26以及引线27设置于收容空间194。应予说明，在图3中还示出绝缘基板21-1上的第一调整栅极布线86和第一调整感测布线88的配置。
在绝缘基板21-1配置有至少一个半导体芯片40。在本例中，配置有半导体芯片40-1、半导体芯片40-2、半导体芯片40-3、半导体芯片40-4、半导体芯片40-5以及半导体芯片40-6。在本例中，半导体芯片40-1、半导体芯片40-2以及半导体芯片40-3配置在绝缘基板21上的电路图案26-2的上表面。另外，半导体芯片40-4、半导体芯片40-5以及半导体芯片40-6配置在绝缘基板21上的电路图案26-3的上表面。
在本例中，半导体芯片40-1、半导体芯片40-2、半导体芯片40-4以及半导体芯片40-5是IGBT，半导体芯片40-3和半导体芯片40-6是FWD(Free Wheel Diode：续流二极管)。在绝缘基板21上，也可以配置将IGBT、FWD等组合而成的RC(Reverse Conducting：反向导通)-IGBT来代替IGBT、FWD。在半导体芯片40-1、半导体芯片40-2、半导体芯片40-4以及半导体芯片40-5的正面设置有主电极和栅极焊盘。作为一例，主电极是发射极。另外，在半导体芯片40-1、半导体芯片40-2、半导体芯片40-4以及半导体芯片40-5的背面设置有背面电极。作为一例，背面电极是集电极。在半导体芯片40-3和半导体芯片40-6的正面设置有阳极。在半导体芯片40-3和半导体芯片40-6的背面设置有阴极。半导体芯片40-1、半导体芯片40-2以及半导体芯片40-3是第一半导体芯片的一例。第一半导体芯片可以构成半导体模块100的下臂。另外，半导体芯片40-4、半导体芯片40-5以及半导体芯片40-6是第二半导体芯片的一例。第二半导体芯片可以构成半导体模块100的上臂。
如图2所示，在基底板15上配置有一个以上的绝缘基板21。在一个以上的绝缘基板21分别配置有至少一个半导体芯片40。即，半导体模块100具备多个半导体芯片40。在本例中，在多个绝缘基板21分别配置有至少一个半导体芯片40。
在绝缘基板21的上表面配置有电路图案26。电路图案26是设置于绝缘基板21的布线图案。在本例中，在绝缘基板21的上表面配置有电路图案26-1、电路图案26-2、电路图案26-3、电路图案26-4、电路图案26-5、电路图案26-6以及电路图案26-7。电路图案26可以通过将铜板或铝板、或者对这些材料实施了镀覆的板与氧化铝陶瓷、氮化硅陶瓷、氮化铝陶瓷等绝缘基板21直接接合或者经由钎料层接合而构成。绝缘基板21也可以在陶瓷中添加氧化锆、氧化钇等。另外，电路图案26也可以是包含铜或铝中的至少任一者的合金。应予说明，绝缘基板21与电路图案26也可以是在铜板和/或铝板等导电部件粘贴绝缘片而成的。即，绝缘基板21与电路图案26可以是使导电部件与绝缘部件成为一体的板状部件。
在电路图案26-1上配置有主连接部72-2。主连接部72-2与主端子70-3连接。另外，电路图案26-1经由引线27而与配置在电路图案26-3上的半导体芯片40-4、半导体芯片40-5以及半导体芯片40-6的正面连接。即，半导体芯片40-4、半导体芯片40-5以及半导体芯片40-6的正面经由电路图案26-1而与主端子70-3连接。
在电路图案26-3上配置有主连接部72-3。主连接部72-3与主端子70-1连接。因此，半导体芯片40-4、半导体芯片40-5以及半导体芯片40-6的背面经由电路图案26-3而与主端子70-1连接。
在电路图案26-2上配置有主连接部72-1。主连接部72-1与主端子70-2连接。因此，半导体芯片40-1、半导体芯片40-2以及半导体芯片40-3的背面经由电路图案26-2而与主端子70-2连接。另外，半导体芯片40-1、半导体芯片40-2以及半导体芯片40-3的正面经由引线27和电路图案26-3而与半导体芯片40-4、半导体芯片40-5以及半导体芯片40-6的背面连接。
电路图案26-4经由引线27而与半导体芯片40-1和半导体芯片40-2的栅极焊盘(未图示)连接。半导体芯片40-1和半导体芯片40-2的栅极焊盘经由第一调整栅极布线86与第一栅极端子50连接。电路图案26-4是第一主栅极布线的一例。
电路图案26-5经由引线27与半导体芯片40-1的主电极连接。半导体芯片40-1的主电极经由第一调整感测布线88与第一感测发射极端子60连接。电路图案26-5是第一主感测布线的一例。
电路图案26-6经由引线27与半导体芯片40-4和半导体芯片40-5的栅极焊盘(未图示)连接。半导体芯片40-4和半导体芯片40-5的栅极焊盘经由栅极连接部52-1与第二栅极端子51连接。电路图案26-6是第二主栅极布线的一例。
电路图案26-7经由引线27与半导体芯片40-4的主电极连接。半导体芯片40-4的主电极经由感测发射极连接部64-1与第二感测发射极端子61连接。电路图案26-7是第二主感测布线的一例。
在其他绝缘基板21，也可以具有与绝缘基板21-1相同的结构。即，半导体模块100可以具备多个半导体芯片40、多个电路图案26以及多个引线27。多个电路图案26-4分别与多个第一半导体芯片40的栅极焊盘连接。多个电路图案26-5分别与多个第一半导体芯片40的主电极连接。多个电路图案26-6分别与多个第二半导体芯片40的栅极焊盘连接。多个电路图案26-7分别与多个第三半导体芯片40的主电极连接。
感测发射极连接部64-2可以与电路图案26-2连接。在图2的例子中，感测发射极连接部64-2与绝缘基板21-2上的电路图案26-2连接。
在图2中，在使各半导体芯片40动作时，对栅极焊盘施加栅极电压。即，对第一栅极端子50和第二栅极端子51分别施加栅极电压。通过对第一栅极端子50和第二栅极端子51分别施加栅极电压，从而使配置在绝缘基板21-1、绝缘基板21-2、绝缘基板21-3、绝缘基板21-4、绝缘基板21-5以及绝缘基板21-6上的各半导体芯片40同时开关。此时，在栅极端子与配置于各绝缘基板21的半导体芯片40的布线长度不同的情况下，在开关速度上产生差。向栅极端子与布线长度短的半导体芯片40通电大电流。电流集中在特定的半导体芯片40的结果是，导致半导体芯片40被破坏。另外，导致开关损耗增加。
在本例中，半导体模块100具备第一调整栅极布线86。第一调整栅极布线86对多个第一半导体芯片40与第一栅极端子50之间的布线长度的差异进行调整。在本例中，第一调整栅极布线86对配置在绝缘基板21-1、绝缘基板21-2、绝缘基板21-3、绝缘基板21-4、绝缘基板21-5以及绝缘基板21-6上的各半导体芯片40-1、半导体芯片40-2的栅极焊盘与第一栅极端子50之间的布线长度的差异进行调整。通过具备第一调整栅极布线86，从而能够防止电流集中在特定的半导体芯片40，并能够抑制半导体芯片40的破坏。另外，能够防止开关损耗的增加。第一调整栅极布线86是铜、铝、铜合金以及铝合金等导电体。在本例中，第一调整栅极布线86是引线框架。例如，第一调整栅极布线86是平板形状，并且在与绝缘基板21的主面(X-Y面)垂直且与多个绝缘基板21-1～21-6的排列方向(X轴方向)平行的面(X-Z面)具有主面。第一调整栅极布线86并不限定于引线框架，也可以是设置于柔性基板等的布线。例如，柔性基板是平板形状，并且在与绝缘基板21的主面(X-Y面)垂直且与多个绝缘基板21-1～21-6的排列方向(X轴方向)平行的面(X-Z面)具有主面。如此，通过由引线框架和柔性基板形成并配置第一调整栅极布线86，从而能够使半导体模块100小型化。
另外，在本例中，半导体模块100具备第一调整感测布线88。第一调整感测布线88对多个第一半导体芯片40与第一感测发射极端子60之间的布线长度的差异进行调整。在本例中，第一调整感测布线88对配置在绝缘基板21-1、绝缘基板21-2、绝缘基板21-3、绝缘基板21-4、绝缘基板21-5以及绝缘基板21-6上的各半导体芯片40-1与第一感测发射极端子60之间的布线长度的差异进行调整。通过具备第一调整感测布线88而能够更准确地测定感测电流。第一调整感测布线88是铜、铝、铜合金以及铝合金等导电体。在本例中，第一调整感测布线88是引线框架。例如，第一调整感测布线88是平板形状，并且在与绝缘基板21的主面(X-Y面)垂直且与多个绝缘基板21-1～21-6的排列方向(X轴方向)平行的面(X-Z面)具有主面。第一调整感测布线88并不限定于引线框架，也可以是设置于柔性基板等的布线。例如，柔性基板是平板形状，在与绝缘基板21的主面(X-Y面)垂直且与多个绝缘基板21-1～21-6的排列方向(X轴方向)平行的面(X-Z面)具有主面。如此，通过由引线框架和柔性基板形成并配置第一调整感测布线88，从而能够使半导体模块100小型化。
俯视下的第一调整栅极布线86的延伸方向可以与俯视下的第一调整感测布线88的延伸方向平行。在本例中，第一调整栅极布线86的延伸方向与第一调整感测布线88的延伸方向均为X轴方向。通过使第一调整栅极布线86的延伸方向与第一调整感测布线88的延伸方向平行而能够使半导体模块100小型化。
图4是示出半导体模块100的第一调整栅极布线86的一例的图。在图4中示意性地示出半导体模块100。在图4中，以配置于绝缘基板21-1的电路图案26-4(第一主栅极布线)为基准。
第一调整栅极布线86配置在多个第一主栅极布线的至少一个第一主栅极布线与第一栅极端子50之间。在本例中，第一调整栅极布线86配置在电路图案26与第一栅极端子50之间，该电路图案26配置于各绝缘基板21。即，第一栅极端子50经由第一调整栅极布线86而与多个半导体芯片40的栅极焊盘连接。另外，第一栅极端子50经由多个第一主栅极布线而与多个半导体芯片40的栅极焊盘连接。在本例中，第一栅极端子50经由设置于各绝缘基板21的第一主栅极布线而与设置于各绝缘基板21的半导体芯片40的栅极焊盘连接。
第一调整栅极布线86具有多个独立栅极调整布线92、共同栅极调整布线94、以及栅极端子连接部96。在本例中，第一调整栅极布线86具有独立栅极调整布线92-1、独立栅极调整布线92-2、独立栅极调整布线92-3、独立栅极调整布线92-4、独立栅极调整布线92-5以及独立栅极调整布线92-6。独立栅极调整布线92针对多个第一半导体芯片40中的每一个第一半导体芯片40而设置。独立栅极调整布线92与配置于各绝缘基板21的电路图案26-4连接。共同栅极调整布线94将各独立栅极调整布线92与第一栅极端子50连接。共同栅极调整布线94可以配置在比独立栅极调整布线92更靠上方(+Z轴方向)的位置。另外，共同栅极调整布线94沿多个绝缘基板21排列的方向(X轴方向)延伸，并且遍及多个绝缘基板21的上方而配置。另外，在栅极端子连接部96，第一调整栅极布线86与第一栅极端子50连接。
在本例中，距第一栅极端子50的距离越近，与第一半导体芯片40连接的独立栅极调整布线92的布线越长。在图4中，越是与配置在X轴方向上距栅极端子连接部96的距离近的绝缘基板21的半导体芯片40连接的独立栅极调整布线92，布线就越长。在本例中，布线按照独立栅极调整布线92-6、独立栅极调整布线92-5、独立栅极调整布线92-4、独立栅极调整布线92-3、独立栅极调整布线92-2、独立栅极调整布线92-1的顺序变长。布线越长，布线的电感就能够越大。通过设为这样的结构，从而能够调整各半导体芯片40与第一栅极端子50之间的布线长度的差异。
在图4中，在最近的绝缘基板21-1和独立栅极调整布线92-1的连接位置(图4的位置0)与最远的绝缘基板21-6和独立栅极调整布线92-6的连接位置(图4的位置5)之间的大致中央(图4的位置2与位置3之间)，独立栅极调整布线92-1与共同栅极调整布线94连接，该独立栅极调整布线92-1与在X轴方向上距栅极端子连接部96的距离最近的绝缘基板21-1连接。即，与最近的绝缘基板21-1连接的布线成为如下布线：在共同栅极调整布线94中，从最近的绝缘基板21-1的位置(位置0)起行进至最近的绝缘基板21-1与最远的绝缘基板21-6距离的大致一半(位置2与位置3之间)而折返回最近的绝缘基板21-1的位置(位置0)为止。另外，独立栅极调整布线92-6在连接位置(图4的位置5)的上方与共同栅极调整布线94连接，该独立栅极调整布线92-6与在X轴方向上距栅极端子连接部96的距离最远的绝缘基板21-6连接。而且，在独立栅极调整布线92-1与独立栅极调整布线92-6之间，独立栅极调整布线92-2～92-5以均等的间隔而与共同栅极调整布线94连接，该独立栅极调整布线92-2～92-5与绝缘基板21-1和绝缘基板21-6之间的绝缘基板21-2～21-5连接。即，与绝缘基板21-1和绝缘基板21-6之间的绝缘基板21-2～21-5连接的布线成为如下布线：在共同栅极调整布线94中，从最近的绝缘基板21-1的位置(位置0)起行进至比最近的绝缘基板21-1和最远的绝缘基板21-6距离的大致一半(位置2和位置3之间)长且比距最远的绝缘基板21-6的位置(位置5)短的位置而折返回各绝缘基板21-2～21-5的位置(位置0)为止。
图5是示出半导体模块100的第一调整感测布线88的一例的图。在图5中示意性地示出半导体模块100。在图5中，以配置于绝缘基板21-1的电路图案26-5(第一主感测布线)为基准。
第一调整感测布线88配置在多个第一主感测布线中的至少一个第一主感测布线与第一感测发射极端子60之间。在本例中，第一调整感测布线88配置在电路图案26与第一感测发射极端子60之间，该电路图案26配置于各绝缘基板21。即，第一感测发射极端子60经由第一调整感测布线88而与多个半导体芯片40的主电极连接。另外，第一感测发射极端子60经由多个第一主感测布线而与多个半导体芯片40的主电极连接。在本例中，第一感测发射极端子60经由设置于各绝缘基板21的第一主感测布线而与设置于各绝缘基板21的半导体芯片40的主电极连接。
第一调整感测布线88具有多个独立感测调整布线93、共同感测调整布线95、以及感测发射极端子连接部97。在本例中，第一调整感测布线88具有独立感测调整布线93-1、独立感测调整布线93-2、独立感测调整布线93-3、独立感测调整布线93-4、独立感测调整布线93-5以及独立感测调整布线93-6。独立感测调整布线93针对多个第一半导体芯片40中的每一个第一半导体芯片40而设置。独立感测调整布线93与配置于各绝缘基板21的电路图案26-5连接。共同感测调整布线95将各独立感测调整布线93与第一感测发射极端子60连接。另外，在感测发射极端子连接部97，第一调整感测布线88与第一感测发射极端子60连接。
在本例中，距第一感测发射极端子60的距离越近，与第一半导体芯片40连接的独立感测调整布线93的布线越长。在图4中，越是与配置于在X轴方向上距感测发射极端子连接部97的距离近的绝缘基板21的半导体芯片40连接的独立感测调整布线93，布线就越长。在本例中，布线按照独立感测调整布线93-6、独立感测调整布线93-5、独立感测调整布线93-4、独立感测调整布线93-3、独立感测调整布线93-2、独立感测调整布线93-1的顺序变长。布线越长，布线的电感就能够越大。通过设为这样的结构，从而能够调整各半导体芯片40与第一感测发射极端子60之间的布线长度的差异。
在图5中，在最近的绝缘基板21-1和独立感测调整布线93-1的连接位置(图5的位置0)与最远的绝缘基板21-6和独立感测调整布线93-6的连接位置(图5的位置5)之间的大致中央(图5的位置2与位置3之间)，独立感测调整布线93-1与共同感测调整布线95连接，该独立感测调整布线93-1与在X轴方向上距感测发射极端子连接部97的距离最近的绝缘基板21-1连接。即，与最近的绝缘基板21-1连接的布线成为如下布线：在共同感测调整布线95中，从最近的绝缘基板21-1的位置(位置0)起行进至最近的绝缘基板21-1与最远的绝缘基板21-6距离的大致一半(位置2与位置3之间)而折返回至最近的绝缘基板21-1的位置(位置0)为止。另外，独立感测调整布线93-6在连接位置(图5的位置5)的上方与共同感测调整布线95连接，该独立感测调整布线93-6与在X轴方向上距感测发射极端子连接部97的距离最远的绝缘基板21-6连接。而且，在独立感测调整布线93-1和独立感测调整布线93-6之间，独立感测调整布线93-2～93-5以均等的间隔与共同感测调整布线95连接，该独立感测调整布线93-2～93-5与绝缘基板21-1和绝缘基板21-6之间的绝缘基板21-2～21-5连接。即，与绝缘基板21-1和绝缘基板21-6之间的绝缘基板21-2～21-5连接的布线成为如下布线：在共同感测调整布线95中，从最近的绝缘基板21-1的位置(位置0)起进行至比最近的绝缘基板21-1和最远的绝缘基板21-6距离的大致一半(位置2与位置3之间)长且比距最远的绝缘基板21-6的位置(位置5)短的位置而折返回至各绝缘基板21-2～21-5的位置(位置0)为止。
图6是示意性地示出侧视下的半导体模块100的内部的图。在图6中，半导体模块100具备树脂壳体10、基底板15、金属板16、绝缘基板21、电路图案26、第一调整栅极布线86、第一调整感测布线88、以及多个主端子连接布线90。主端子连接布线90将主端子70与主连接部72连接。应予说明，在本例中，省略主端子70等各端子。
在本例中，第一调整栅极布线86的至少一部分埋入树脂壳体10。第一调整栅极布线86之中整体的50％以上可以埋入树脂壳体10。第一调整栅极布线86之中整体的80％以上也可以埋入树脂壳体10。通过将第一调整栅极布线86的至少一部分埋入树脂壳体10而能够使半导体模块100小型化。
另外，在本例中，第一调整感测布线88的至少一部分埋入树脂壳体10。第一调整感测布线88之中整体的50％以上可以埋入树脂壳体10。第一调整感测布线88之中整体的80％以上也可以埋入树脂壳体10。通过将第一调整感测布线88的至少一部分埋入树脂壳体10而能够使半导体模块100小型化。
在本例中，第一调整栅极布线86与第一调整感测布线88彼此的主面对置，并且可以以预定的间隔而接近地配置。例如，共同栅极调整布线94与共同感测调整布线95配置在距绝缘基板21相同的高度(Z轴方向)，并且彼此的主面对置地配置。另外，在独立栅极调整布线92-1与独立感测调整布线93-1中沿X轴方向延伸的部分被配置在相同的高度(Z轴方向)，并且彼此的主面对置地配置。同样地，对于独立栅极调整布线92-2与独立感测调整布线93-2、独立栅极调整布线92-3与独立感测调整布线93-3、独立栅极调整布线92-4与独立感测调整布线93-4、独立栅极调整布线92-5与独立感测调整布线93-5、独立栅极调整布线92-6与独立感测调整布线93-6而言，各自沿X轴方向延伸的部分被配置在相同的高度(Z轴方向)，彼此的主面对置地配置。通过如此地操作，从而能够进一步减小整体的布线电感。
图7是示出半导体模块100的半导体芯片40的电路结构的一例的图。半导体芯片40-1、半导体芯片40-2以及半导体芯片40-3与主端子70-2连接。半导体芯片40-4、半导体芯片40-5以及半导体芯片40-6与主端子70-3连接。半导体芯片40-1的栅极焊盘、半导体芯片40-2的栅极焊盘与第一栅极端子50连接。半导体芯片40-4的栅极焊盘、半导体芯片40-5的栅极焊盘与第二栅极端子51连接。在本例中，虽然仅各示出一个半导体芯片40-1、半导体芯片40-2、半导体芯片40-3、半导体芯片40-4、半导体芯片40-5以及半导体芯片40-6，但是各绝缘基板21的半导体芯片40也可以并联地连接。
图8是示出半导体模块100的温度传感器84的电路结构的一例的图。温度传感器84与温度感测端子80-1和温度感测端子80-2连接。
图9是示出本发明的其他实施方式的半导体模块200的一例的图。半导体模块200与半导体模块100的不同点在于，具备第二调整栅极布线87和第二调整感测布线89来代替栅极连接部52-1和感测发射极连接部64-1。半导体模块200的除此以外的结构可以与半导体模块100相同。
第二调整栅极布线87调整多个第二半导体芯片40与第二栅极端子51之间的布线长度的差异。在本例中，第二调整栅极布线87对配置在绝缘基板21-1、绝缘基板21-2、绝缘基板21-3、绝缘基板21-4、绝缘基板21-5以及绝缘基板21-6上的各半导体芯片40-4、半导体芯片40-5的栅极焊盘与第二栅极端子51之间的布线长度的差异进行调整。通过具备第二调整栅极布线87，从而能够防止电流集中于特定的半导体芯片40，并能够抑制半导体芯片40的破坏。另外，能够防止开关损耗的增加。
第二调整栅极布线87的结构可以与图4所示的第一调整栅极布线86相同。即，第二调整栅极布线87配置在多个第二主栅极布线中的至少一个第二主栅极布线与第二栅极端子51之间。在本例中，第二调整栅极布线87配置在电路图案26与第二栅极端子51之间，该电路图案26配置于各绝缘基板21。即，第二栅极端子51经由第二调整栅极布线87而与多个半导体芯片40的栅极焊盘连接。另外，第二栅极端子51经由多个第二主栅极布线而与多个半导体芯片40的栅极焊盘连接。在本例中，第二栅极端子51经由设置于各绝缘基板21的第二主栅极布线而与设置于各绝缘基板21的半导体芯片40的栅极焊盘连接。
第二调整感测布线89调整多个第二半导体芯片40与第二感测发射极端子61之间的布线长度的差异。在本例中，第二调整感测布线89对配置在绝缘基板21-1、绝缘基板21-2、绝缘基板21-3、绝缘基板21-4、绝缘基板21-5以及绝缘基板21-6上的各半导体芯片40-4与第二感测发射极端子61之间的布线长度的差异进行调整。通过具备第一调整感测布线88，能够更准确地测定感测电流。
第二调整感测布线89的结构可以与图5所示的第一调整感测布线88相同。即，第二调整感测布线89配置在多个第二主感测布线中的至少一个第二主感测布线与第二感测发射极端子61之间。在本例中，第二调整感测布线89配置在电路图案26与第二感测发射极端子61之间，该电路图案26配置于各绝缘基板21。即，第二感测发射极端子61经由第二调整感测布线89而与多个半导体芯片40的主电极连接。另外，第二感测发射极端子61经由多个第二主感测布线而与多个半导体芯片40的主电极连接。在本例中，第二感测发射极端子61经由设置于各绝缘基板21的第二主感测布线而与设置于各绝缘基板21的半导体芯片40的主电极连接。
在本例中，第一调整栅极布线86可以设置在基底板15的靠第一端边101侧的位置。设置在基底板15的靠第一端边101侧的位置是指，与基底板15的第二端边102相比，在Y轴方向上配置在基底板15的接近第一端边101的部位。另外，第二调整栅极布线87可以设置在基底板15的靠第二端边102侧的位置。设置在基底板15的靠第二端边102侧的位置是指，与基底板15的第一端边101相比，在Y轴方向上配置在基底板15的接近第二端边102的部位。通过使第一调整栅极布线86和第二调整栅极布线87分别设置于不同的端边侧，从而能够以绝缘基板21的中心为基准大致点对称地配置半导体模块100的半导体芯片40，并能够使半导体模块100小型化。
第一调整感测布线88可以设置在基底板15的靠第一端边101侧的位置。另外，第二调整感测布线89可以设置于基底板15的靠第二端边102侧的位置。通过使第一调整感测布线88和第二调整感测布线89分别设置于不同的端侧，从而能够以绝缘基板21的中心为基准大致点对称地配置半导体模块100的半导体芯片40，并能够使半导体模块100小型化。
俯视下的第二调整栅极布线87的延伸方向可以与俯视下的第二调整感测布线89的延伸方向平行。在本例中，第二调整栅极布线87的延伸方向与第二调整感测布线89均为X轴方向。通过使第二调整栅极布线87的延伸方向与第二调整感测布线89的延伸方向平行，从而能够使半导体模块100小型化。另外，俯视下的第二调整栅极布线87的延伸方向可以与俯视下的第一调整栅极布线86的延伸方向平行。俯视下的第二调整感测布线89的延伸方向可以与俯视下的第一调整感测布线88的延伸方向平行。
图10是示出本发明的其他实施方式的半导体模块300的一例的图。半导体模块300的第一调整栅极布线86和第一调整感测布线88的结构与半导体模块100不同。半导体模块200的除此以外的结构可以与半导体模块100相同。
图11是示出半导体模块300的第一调整栅极布线86的一例的图。在图11中示意性地示出半导体模块300。在图11中示出以栅极焊盘连接点为基准而配置于各绝缘基板21的栅极焊盘连接点之间的距离，该栅极焊盘连接点是配置于绝缘基板21-1的电路图案26-4之中与半导体芯片40的栅极焊盘连接的部分。
在本例中，第一调整栅极布线86与绝缘基板21-3上的电路图案26-4连接。各电路图案26-4经由引线27而与配置在基底板15上的相邻的绝缘基板21上的电路图案26-4连接。在图11中，在各栅极焊盘连接点的平均位置，第一调整栅极布线86与绝缘基板21-3上的电路图案26-4连接。因此，在本例中，通过在绝缘基板21-3上配置第一调整栅极布线86，从而能够调整配置在绝缘基板21-1和绝缘基板21-6上的各半导体芯片40-1、半导体芯片40-2的栅极焊盘与第一栅极端子50之间的布线长度的差异。另外，能够调整配置在绝缘基板21-2和绝缘基板21-5上的各半导体芯片40-1、半导体芯片40-2的栅极焊盘与第一栅极端子50之间的布线长度的差异。能够调整配置在绝缘基板21-3和绝缘基板21-4上的各半导体芯片40-1、半导体芯片40-2的栅极焊盘与第一栅极端子50之间的布线长度的差异。在半导体模块300中，与半导体模块100相比，能够以简单的结构来调整各半导体芯片40与第一栅极端子50之间的布线长度的差异。
图12是示出半导体模块300的第一调整感测布线88的一例的图。在图12中示意性地示出半导体模块300。在图12中示出以主电极连接点为基准而配置于各绝缘基板21的主电极连接点之间的距离，该主电极连接点是配置于绝缘基板21-1的电路图案26-5之中与半导体芯片40的主电极连接的部分。
在本例中，第一调整感测布线88与绝缘基板21-3上的电路图案26-5连接。各电路图案26-5经由引线27而与配置在基底板15上的相邻的绝缘基板21上的电路图案26-5连接。在图12中，在各栅极焊盘连接点的平均位置，第一调整感测布线88与绝缘基板21-3上的电路图案26-5连接。因此，在本例中，通过在绝缘基板21-3上配置第一调整感测布线88，从而能够调整配置在绝缘基板21-1和绝缘基板21-6上的半导体芯片40-1与第一感测发射极端子60之间的布线长度的差异。另外，能够调整配置在绝缘基板21-2和绝缘基板21-5上的半导体芯片40-1与第一感测发射极端子60之间的布线长度的差异。能够调整配置在绝缘基板21-3和绝缘基板21-4上的半导体芯片40-1与第一感测发射极端子60之间的布线长度的差异。在半导体模块300中，与半导体模块100相比，能够以简单的结构来调整各半导体芯片40与第一感测发射极端子60之间的布线长度的差异。
图13是示意性地示出侧视下的半导体模块400的内部的图。半导体模块400与半导体模块100的不同点在于，具备多个第一调整栅极布线86。半导体模块400的除此以外的结构可以与半导体模块100相同。应予说明，在本例中，省略了第一调整感测布线88。
半导体模块400可以具备多个第一调整栅极布线86。在本例中，半导体模块400具备第一调整栅极布线86-1、第一调整栅极布线86-2、第一调整栅极布线86-3、第一调整栅极布线86-4、第一调整栅极布线86-5以及第一调整栅极布线86-6。多个第一调整栅极布线86可以沿Y轴方向并列地配置。通过具备多个第一调整栅极布线86，从而能够简化各半导体芯片40的栅极焊盘与第一栅极端子50之间的电流路径。
应予说明，半导体模块400可以具备多个第一调整感测布线88。多个第一调整感测布线88可以与第一调整栅极布线86同样地沿Y轴方向并列地配置。多个第一调整感测布线88可以如图6那样以在Y轴方向上不与第一调整栅极布线86重叠的方式配置。另外，多个第一调整感测布线88也可以以在Y轴方向上与第一调整栅极布线86重叠的方式配置。
图14、图15、图16、图17、图18以及图19是示出半导体模块400的第一调整栅极布线86的一例的图。如图14、图15、图16、图17、图18以及图19所示，半导体模块400将第一调整栅极布线86-1、第一调整栅极布线86-2、第一调整栅极布线86-3、第一调整栅极布线86-4、第一调整栅极布线86-5以及第一调整栅极布线86-6的布线长度设为相同。多个第一调整栅极布线86可以分别与多个半导体芯片40连接。在本例中，多个第一调整栅极布线86与配置于各绝缘基板21的各半导体芯片40连接。另外，多个第一调整感测布线88也可以具有与图14、图15、图16、图17、图18以及图19所示的第一调整栅极布线86相同的结构。
图20是示出比较例的半导体模块500的一例的图。半导体模块500与半导体模块100的不同点在于，具备栅极连接部52-2和感测发射极连接部64-3来代替第一调整栅极布线86和第一调整感测布线88。半导体模块500的除此以外的结构可以与半导体模块100相同。在本例中，第一栅极端子50与配置于各绝缘基板21的半导体芯片40的布线长度不同。
图21是示出半导体模块500中的半导体芯片40与施加电压之间的关系的图。图22是示出半导体模块100中的半导体芯片40与施加电压之间的关系的图。图21、图22中的施加电压是指对作为IGBT的半导体芯片40施加的集电极-发射极间电压。即，图21、图22中的施加电压是指半导体芯片40的背面电极与主电极之间的电压。
在图21中，随着作为IGBT的半导体芯片40导通，施加电压突增。此时，流过绝缘基板21-1上半导体芯片的电流的突增量比流过绝缘基板21-6上的半导体芯片的电流的突增量小。另一方面，在图22中，流过绝缘基板21-1上半导体芯片的电流的突增量与流过绝缘基板21-6上的半导体芯片的电流的突增量大致相同。这是因为，利用第一调整栅极布线86和第一调整感测布线88而使与各绝缘基板21上的各半导体芯片40连接的布线的布线长度一致，从而使电感一致，并且使各绝缘基板21上的各半导体芯片40的栅极-发射极间电压的瞬态变化成为大致相同。因此，与图21相比，图22能够使流过绝缘基板21-6上的半导体芯片40的电流与流过绝缘基板21-1上的半导体芯片40的电流的过渡性的通电电流一致。因此，能够防止半导体芯片40的破坏、以及开关损耗的增加。
以上，虽然利用实施方式对本发明进行了说明，但是本发明的技术范围不限于上述实施方式所记载的范围。对本领域技术人员来说，能够对上述实施方式施加各种变更或改良是显而易见的。根据权利要求书的记载可知，施加了这样的变更或改良的方式也能够包括在本发明的技术范围内。

Claims (13)

1.一种半导体模块，其特征在于，具备：
多个第一半导体芯片；
树脂壳体，其被设置为围住收容所述多个第一半导体芯片的收容空间；
第一栅极端子，其与所述多个第一半导体芯片的栅极焊盘连接；
多个第一主栅极布线，其设置于所述收容空间，并且分别与所述多个第一半导体芯片的所述栅极焊盘连接；以及
第一调整栅极布线，其配置在所述多个第一主栅极布线中的至少一个第一主栅极布线与所述第一栅极端子之间，对所述多个第一半导体芯片与所述第一栅极端子之间的布线长度的差异进行调整。
2.根据权利要求1所述的半导体模块，其特征在于，
所述第一调整栅极布线的至少一部分埋入所述树脂壳体。
3.根据权利要求1或2所述的半导体模块，其特征在于，
所述半导体模块还具备一个以上的绝缘基板，每个绝缘基板分别配置有所述多个第一半导体芯片之中的一个以上的第一半导体芯片，
所述多个第一主栅极布线是设置于所述绝缘基板的布线图案。
4.根据权利要求1至3中任一项所述的半导体模块，其特征在于，所述半导体模块还具备：
第一感测发射极端子，其与所述多个第一半导体芯片的主电极连接；
多个第一主感测布线，其设置于所述收容空间，并且分别与所述多个第一半导体芯片的所述主电极连接；以及
第一调整感测布线，其配置在所述多个第一主感测布线中的至少一个第一主感测布线与所述第一感测发射极端子之间，对所述多个第一半导体芯片与所述第一感测发射极端子之间的布线长度的差异进行调整。
5.根据权利要求4所述的半导体模块，其特征在于，
所述第一调整感测布线的至少一部分埋入所述树脂壳体。
6.根据权利要求4或5所述的半导体模块，其特征在于，
所述半导体模块还具备一个以上的绝缘基板，每个绝缘基板分别配置有所述多个第一半导体芯片之中的一个以上的第一半导体芯片，
所述多个第一主感测布线是设置于所述绝缘基板的布线图案。
7.根据权利要求1至6中任一项所述的半导体模块，其特征在于，所述半导体模块还具备：
多个第二半导体芯片；
第二栅极端子，其与所述多个第二半导体芯片的栅极焊盘连接；
多个第二主栅极布线，其设置于所述收容空间，并且分别与所述多个第二半导体芯片的所述栅极焊盘连接；以及
第二调整栅极布线，其配置在所述多个第二主栅极布线中的至少一个第二主栅极布线与所述第二栅极端子之间，对所述多个第二半导体芯片与所述第二栅极端子之间的布线长度的差异进行调整。
8.根据权利要求7所述的半导体模块，其特征在于，
所述半导体模块还具备基底板，该基底板具有第一端边、以及与所述第一端边对置的第二端边，
所述第一调整栅极布线设置在所述基底板的靠所述第一端边侧的位置，
所述第二调整栅极布线设置在所述基底板的靠所述第二端边侧的位置。
9.根据权利要求7或8所述的半导体模块，其特征在于，所述半导体模块还具备：
第二感测发射极端子，其与所述多个第二半导体芯片的主电极连接；
多个第二主感测布线，其设置于所述收容空间，并且分别与所述多个第二半导体芯片的所述主电极连接；以及
第二调整感测布线，其配置在所述多个第二主感测布线中的至少一个第二主感测布线与所述第二感测发射极端子之间，对所述多个第二半导体芯片与所述第二感测发射极端子之间的布线长度的差异进行调整。
10.根据权利要求1至9中任一项所述的半导体模块，其特征在于，
所述半导体模块还具备多个所述第一调整栅极布线，
多个所述第一调整栅极布线分别与所述多个第一半导体芯片连接。
11.根据权利要求1至9中任一项所述的半导体模块，其特征在于，所述第一调整栅极布线具有：
多个独立栅极调整布线，其针对所述多个第一半导体芯片中的每一个第一半导体芯片而设置；以及
共同栅极调整布线，其与所述多个独立栅极调整布线连接。
12.根据权利要求10所述的半导体模块，其特征在于，
所述多个第一半导体芯片之中的一个第一半导体芯片与所述第一栅极端子的距离越近，则与该所述第一半导体芯片连接的独立栅极调整布线越长。
13.根据权利要求4至6中任一项所述的半导体模块，其特征在于，
俯视下的所述第一调整栅极布线的延伸方向与俯视下的所述第一调整感测布线的延伸方向平行。
CN202180037162.0A 2020-12-17 2021-11-29 半导体模块 Pending CN115917741A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-209604 2020-12-17
JP2020209604 2020-12-17
PCT/JP2021/043612 WO2022130951A1 (ja) 2020-12-17 2021-11-29 半導体モジュール

Publications (1)

Publication Number Publication Date
CN115917741A true CN115917741A (zh) 2023-04-04

Family

ID=82059082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180037162.0A Pending CN115917741A (zh) 2020-12-17 2021-11-29 半导体模块

Country Status (5)

Country Link
US (1) US20230084150A1 (zh)
JP (1) JP7367882B2 (zh)
CN (1) CN115917741A (zh)
DE (1) DE112021002087T5 (zh)
WO (1) WO2022130951A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082773A (ja) 1998-09-07 2000-03-21 Toshiba Corp 半導体スイッチ
JP2000323647A (ja) 1999-05-12 2000-11-24 Toshiba Corp モジュール型半導体装置及びその製造方法
JP2002141463A (ja) * 2000-10-31 2002-05-17 Mitsubishi Electric Corp 半導体モジュール
JP2003060157A (ja) 2001-08-08 2003-02-28 Mitsubishi Electric Corp パワーモジュール
JP5683525B2 (ja) 2012-04-24 2015-03-11 三菱電機株式会社 パワー半導体モジュールの設計方法
JP6604183B2 (ja) * 2015-12-16 2019-11-13 富士電機株式会社 半導体モジュール
JP6770456B2 (ja) * 2017-02-17 2020-10-14 ルネサスエレクトロニクス株式会社 電子装置
CN111801795A (zh) * 2018-09-14 2020-10-20 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
US20230084150A1 (en) 2023-03-16
JPWO2022130951A1 (zh) 2022-06-23
WO2022130951A1 (ja) 2022-06-23
JP7367882B2 (ja) 2023-10-24
DE112021002087T5 (de) 2023-02-16

Similar Documents

Publication Publication Date Title
JP7153649B2 (ja) ゲートパスインダクタンスが低いパワー半導体モジュール
US20090096081A1 (en) Semiconductor device
US10319671B2 (en) Semiconductor package with leadframe
KR20150022742A (ko) 반도체 장치
CN111164875B (zh) 半导体装置
WO2007026945A1 (ja) 回路装置およびその製造方法
EP0987762B1 (en) Semiconductor module
US10699978B2 (en) SMD package with top side cooling
US20230352453A1 (en) Semiconductor module
US10699987B2 (en) SMD package with flat contacts to prevent bottleneck
CN111066145B (zh) 半导体装置
JP7367882B2 (ja) 半導体モジュール
US20230146272A1 (en) Semiconductor apparatus
JP7409526B2 (ja) 半導体モジュール
US20220293481A1 (en) Semiconductor module and manufacturing method of semiconductor module
EP4310907A1 (en) Semiconductor package and method for fabricating a semiconductor package for upright mounting
CN216871961U (zh) 半导体装置
EP4113605A1 (en) Power semiconductor module arrangement
WO2022113508A1 (ja) 半導体モジュール
US20230197577A1 (en) Semiconductor Devices Including a Premolded Leadframe and a Semiconductor Package
EP3944309A1 (en) Packaged high voltage mosfet device with a dbc interconnection substrate and manufacturing process thereof
CN117438412A (zh) 半导体模块
CN112420683A (zh) 功率半导体模块以及用于制造功率半导体模块的方法
WO2023208324A1 (en) Power module and method for manufacturing a power module
CN103229297B (zh) 电路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination