DE112019000660T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112019000660T5
DE112019000660T5 DE112019000660.6T DE112019000660T DE112019000660T5 DE 112019000660 T5 DE112019000660 T5 DE 112019000660T5 DE 112019000660 T DE112019000660 T DE 112019000660T DE 112019000660 T5 DE112019000660 T5 DE 112019000660T5
Authority
DE
Germany
Prior art keywords
switching elements
long
conductor pattern
wiring
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019000660.6T
Other languages
English (en)
Inventor
Shunta HORIE
Susumu Iwamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112019000660T5 publication Critical patent/DE112019000660T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

Um das Schwingungsphänomen zum Zeitpunkt der Schaltoperationen selbst mit einer Konfiguration, in der Schaltelemente auf verschiedenen Leitermustern angeordnet und parallelgeschaltet sind, zu unterdrücken, enthält eine Halbleitervorrichtung (1) Folgendes: Substrate (3 bis 6), die eine Hauptoberfläche besitzen; mehrere Leitermuster (7 bis 10), die auf der Hauptoberfläche vorgesehen sind; mehrere Schaltelemente (11 bis 18), die auf den mehreren Leitermustern angeordnet sind, um Kollektor-Elektroden zu verbinden; und ein einzelnes oder mehrere Verdrahtungselemente (19, 20), die Emitter-Elektroden der Verdrahtungselemente, die auf verschiedenen Leitermustern angeordnet und zwischen den mehreren Schaltelementen parallelgeschaltet sind, direkt verbinden.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, die mehrere Schaltelemente enthält.
  • Technischer Hintergrund
  • Es gibt Halbleitervorrichtungen, die Leistungshalbleiterelemente als Schaltelemente nutzen, zur Verwendung als Leistungsumsetzvorrichtungen, die im Gebiet neuer Energien wie z. B. der Windstrom-/Solarstromerzeugung und im Gebiet von Fahrzeugen eingesetzt werden. Als Halbleitervorrichtung zur Leistungsumsetzung werden z. B. IGBTs (Bipolartransistoren mit isoliertem Gate), die für Hochspannungs-, Hochstrom- und Hochgeschwindigkeitsoperationen exzellent sind, verwendet.
  • Es wird ein Beispiel einer Halbleitervorrichtung, die IGBT-Elemente als Schaltelemente verwendet, beschrieben. In einer Halbleitervorrichtung zur Leistungsumsetzung ist z. B. ein Leistungsmodul, das mit einem oberen Zweig und einem unteren Zweig konfiguriert ist, zwischen einem Hochspannungsversorgungspotential (P) und einem Niederspannungsversorgungspotential (N) eingesetzt. Wenn die IGBT-Elemente als die Schaltelemente im Leistungsmodul verwendet werden, sind der obere Zweig und der untere Zweigjeweils mit den IGBT-Elementen und Freilaufdioden (FWD) konfiguriert. Die IGBT-Elemente, die den oberen Zweig konfigurieren, und die IGBT-Elemente, die den unteren Zweig konfigurieren, sind in Reihe geschaltet. Ferner sind im oberen Zweig und im unteren Zweigjeweils Sätze aus dem IGBT-Element und der FWD parallelgeschaltet, um die Strombelastbarkeit als Modul zu erhöhen.
  • Im Übrigen besteht in der Konfiguration, in der die IGBT-Elemente parallelgeschaltet sind, die Möglichkeit, dass zur Zeit von Schaltoperationen abhängig von den Bedingungen wie z. B. der Gate-Kapazität der IGBT-Elemente, der Induktivität zwischen den IGBT-Elementen, die parallelgeschaltet sind, der Induktivität zwischen den IGBT-Gates und dergleichen eine Schwingung vorliegt. Wenn eine Schwingung im Leistungsmodul auftritt, kann eine Spannung, die die Druckbeständigkeit überschreitet, an die Gate-Anschlüsse der IGBTs angelegt werden, so dass verschiedene Arten von Maßnahmen ergriffen werden. Zum Beispiel werden im Leistungsmodul zur Leistungsumsetzung Emitter-Elektroden der zwei IGBT-Elemente, die parallelgeschaltet und auf demselben Isolationssubstrat (Leitermuster) angeordnet sind, über einen Leiterdraht elektrisch verbunden (siehe 1 von Patentliteratur 1, 24 von Patentliteratur 2). Durch Ergreifen derartiger Maßnahmen werden die Potentiale der Emitter-Elektroden von mehreren IGBT-Elementen, die parallelgeschaltet sind, vereinheitlicht.
  • Unterdessen wurde ein Leistungsmodul zur Leistungsumsetzung vorgeschlagen, bei dem mehrere IGBT-Elemente, die demselben Zweig angehören, auf verschiedenen Substraten (Leitermustern) angeordnet sind und diese IGBT-Elemente über die Leitermuster parallelgeschaltet sind (siehe z. B. Patentliteratur 3). Im Leistungsmodul, das in Patentliteratur 3 offenbart wird, sind Leitermuster derart vorgesehen, dass sie entlang der verschiedenen Substrate (Leitermuster), auf denen die IGBT-Elemente angeordnet sind, einander benachbart sind. Ferner sind die Emitterelektroden der IGBT-Elemente jeweils mit den benachbarten Leitermustern verbunden, außerdem sind die Leitermuster verbunden.
  • Entgegenha ltungsliste
  • Patentliteratur
    • Patentliteratur 1: DE 19549011 A1
    • Patentliteratur 2: Japanische Patentoffenlegungsschrift Nr. 2002-153079
    • Patentliteratur 3: Japanische Patentoffenlegungsschrift Nr. 2016-58515
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Wenn die IGBT-Elemente, die demselben Zweig angehören, auf verschiedenen Substraten (Leitermustern) angeordnet und parallelgeschaltet sind, wird allerdings festgestellt, dass die Induktivität, die durch die Leitermuster und dergleichen, die eine Verbindung zwischen den Emitter-Elektroden herstellen, bewirkt wird, erhöht ist und ein Schwingungsphänomen nicht hinreichend unterdrückt werden kann. Das Schwingungsphänomen ist auch mit Schaltelementen außer den IGBT-Elementen (z. B. MOSFET-Elemente, rückwärts leitende IGBT-Elemente und dergleichen) problematisch.
  • Die vorliegende Erfindung wurde im Hinblick auf die vorgenannten Probleme gemacht und es ist ihre Aufgabe, eine Halbleitervorrichtung zu schaffen, die das Schwingungsphänomen zum Zeitpunkt der Schaltoperationen selbst mit einer Konfiguration, in der Schaltelemente auf verschiedenen Leitermustern angeordnet und parallelgeschaltet sind, unterdrücken kann.
  • Lösung des Problems
  • Die Halbleitervorrichtung gemäß einer Ausführungsform enthält Folgendes: ein Substrat, das eine Hauptoberfläche besitzt; mehrere Leitermuster, die auf der Hauptoberfläche vorgesehen sind; mehrere Schaltelemente, die auf den mehreren Leitermustern angeordnet sind, um Kollektor-Elektroden zu verbinden; und ein einzelnes oder mehrere Verdrahtungselemente, die Emitter-Elektroden der Verdrahtungselemente, die auf verschiedenen Leitermustern angeordnet und zwischen den mehreren Schaltelementen parallelgeschaltet sind, direkt verbinden.
  • Vorteilhafte Wirkung der Erfindung
  • Gemäß der vorliegenden Erfindung ist es möglich, selbst mit der Konfiguration, in der die Schaltelemente auf den verschiedenen Leitermustern angeordnet und parallelgeschaltet sind, das Schwingungsphänomen zum Zeitpunkt der Schaltoperationen durch ein einzelnes oder mehre Verdrahtungselemente, die Emitterelektroden der Schaltelemente direkt miteinander verbinden, zu unterdrücken.
  • Figurenliste
    • [1] 1 ist eine Draufsicht, die einen Fall zeigt, in dem eine Halbleitervorrichtung gemäß einer Ausführungsform auf ein Leistungsmodul angewendet wird.
    • [2] 2 ist eine Draufsicht, die eine relative Beziehung von Leiterrahmen, die eine Verbindung zwischen einer Schaltelementanordnung und einem Ausgangsanschluss in einem oberen Zweig herstellen, zeigt.
    • [3] 3 ist eine Draufsicht, die eine relative Beziehung von Leiterrahmen, die eine Verbindung zwischen einer Schaltelementanordnung und einem Ausgangsanschluss in einem unteren Zweig herstellen, zeigt.
    • [4] 4A ist ein Diagramm, das ein Strukturbeispiel des Leiterrahmens zeigt, 4B ist ein Diagramm, das ein weiteres Strukturbeispiel des Leiterrahmens zeigt, und 4C ist ein Diagramm, das noch ein weiteres Strukturbeispiel des Leiterrahmens zeigt.
    • [5] 5 ist ein Schaltplan, der einen Fall zeigt, in dem die Halbleitervorrichtung gemäß der Ausführungsform auf ein Leistungsmodul angewendet wird.
    • [6] 6 ist ein Schaltplan, der einen Fall zeigt, in dem eine Halbleitervorrichtung ohne ergriffene Maßnahmen für eine Schwingung auf ein Leistungsmodul angewendet wird.
    • [7] 7A ist ein Wellenformdiagramm eines Falls, in dem keine Maßnahme zur Drahtverbindung zwischen Emittern von IGBT-Elementen ergriffen wurde, und 7B ist ein Wellenformdiagramm der Ausführungsform, in der Maßnahmen zur Drahtverbindung zwischen den Emittern der IGBT-Elemente ergriffen wurden.
    • [8] 8 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform.
    • [9] 9 ist eine Draufsicht einer Halbleitervorrichtung gemäß einem Änderungsbeispiel der zweiten Ausführungsform.
  • Beschreibung von Ausführungsformen
  • Obwohl im Folgenden ein Fall beschrieben wird, in dem eine Halbleitervorrichtung gemäß einer Ausführungsform auf ein Leistungsmodul einer Wechselrichterschaltung angewendet wird, ist die Halbleitervorrichtung nicht auf die Wechselrichterschaltung beschränkt. Die Halbleitervorrichtung der Ausführungsform kann auf beliebige Leistungsmodule außer der Wechselrichterschaltung angewendet werden, wenn das Leistungsmodul eine Konfiguration besitzt, in der Leistungsschaltelemente, die in verschiedenen Leitermustern angeordnet sind, parallelgeschaltet sind. Während ein Fall des Verwendens von IGBT-Elementen für die Schaltelemente in der Ausführungsform beschrieben wird, ist es ferner auch möglich, Leistungsschaltelemente außer den IGBT-Elementen zu verwenden. Zum Beispiel können statt der IGBT-Elemente MOSFET-Elemente (Metalloxidhalbleiter-Feldeffekttransistor-Elemente) verwendet werden. Im Fall der MOSFET-Elemente kann eine Emitter-Elektrode als eine Source-Elektrode bezeichnet werden und eine Kollektor-Elektrode kann stattdessen als eine Drain-Elektrode bezeichnet werden. Nicht beschränkt auf einen Fall, der in der Ausführungsform beschrieben wird, in dem ein IGBT und eine Freilaufdiode auf voneinander verschiedenen Halbleiterchips vorgesehen sind, ist es ferner auch möglich, einen rückwärts leitenden IGBT (RC-IGBT) anzuwenden, der ein einzelnes Element ist, in dem ein IGBT-Abschnitt und ein FWD-Abschnitt kombiniert sind. Für die Schaltelemente und die Dioden können Silizium-Halbleiter (Si-Halbleiter) oder Siliziumkarbid-Halbleiter (SiC-Halbleiter) verwendet werden.
  • 1 ist eine Draufsicht, die einen Fall zeigt, in dem eine Halbleitervorrichtung gemäß der Ausführungsform auf ein Leistungsmodul angewendet wird. Eine Halbleitervorrichtung 1 gemäß der Ausführungsform ist auf einer Grundplatte 2 einer Baugruppe, in der ein Leistungsmodul untergebracht ist, angeordnet. Die Halbleitervorrichtung 1 enthält vier abgeteilte Isolationsplatten 3 bis 6, Leitermuster 7 bis 10, die auf Hauptoberflächen der Isolationsplatten 3 bis 6 vorgesehen sind, und IGBT-Elemente 11 bis 18 als Schaltelemente, die in den Leitermustern 7 bis 10 angeordnet sind. In Bezug auf die Leitermuster 7, 8, in denen mehrere IGBT-Elemente 11 bis 14 in einem oberen Zweig parallelgeschaltet sind, sind die Leitermuster 9, 10, mit denen Emitter-Elektroden der IGBT-Elemente 11 bis 14 verbunden sind, die weiteren Leitermuster.
  • In der Ausführungsform sind unter den Schaltelementen 11 bis 14, die dem oberen Zweig angehören, die Emitter-Elektroden der IGBT-Elemente 12, 13, die in den verschiedenen Leitermustern 7, 8 angeordnet sind, über einen Leiterdraht 19 als ein Verdrahtungselement direkt miteinander verbunden. Ferner sind unter den Schaltelementen 15 bis 18, die dem unteren Zweig angehören, die Emitter-Elektroden der IGBT-Elemente 16, 17, die in den verschiedenen Leitermustern 9, 10 angeordnet sind, über einen Leiterdraht 20 als ein Verdrahtungselement direkt miteinander verbunden. Ferner sind die Emitter-Elektroden der IGBT-Elemente (11, 12), (13, 14), (15, 16) und (17, 18), die in denselben Leitermustern (7 bis 10) angeordnet sind, über Leiterdrähte 21 bis 24 als weitere Verdrahtungselemente jeweils direkt miteinander verbunden. In der Ausführungsform werden Leiterdrähte als die Verdrahtungselemente (19, 20) und die weiteren Verdrahtungselemente (21 bis 24) verwendet. Die Leiterdrähte mit einem Durchmesser im Bereich von 10 µm bis 600 µm können als die Verdrahtungselemente verwendet werden. Es ist möglich, Gold und/oder Kupfer und/oder Aluminium und/oder eine Goldlegierung und/oder eine Kupferlegierung und/oder eine Aluminiumlegierung als das Material des Leiterdrahts zu verwenden. Ferner ist es auch möglich, ein Element außer dem Leiterdraht als das Verdrahtungselement zu verwenden. Zum Beispiel kann ein Band (mit einer Dicke im Bereich von 100 bis 300 µm und einer Breite im Bereich von 0,1 bis 2,0 mm) als das Verdrahtungselement verwendet werden.
  • Während in der Ausführungsform die vier abgeteilten Isolationsplatten 3 bis 6 verwendet werden, ist die Unterteilungsanzahl der Isolationsplatten nicht darauf beschränkt und es ist auch möglich, eine einzelne Isolationsplatte zu verwenden. Während jeweils zwei der IGBT-Elemente (11, 12) bis (17, 18) in jedem der Leitermuster 7 bis 10 angeordnet sind, kann ferner mindestens ein IGBT-Element in einem einzelnen Leitermuster angeordnet sein. Ferner sind die IGBT-Elemente 11 bis 18 unter Verwendung eines Bindematerials wie z. B. Lot in den entsprechenden Leitermustern 7 bis 10 verbunden.
  • Auf der Hauptoberfläche der Isolationsplatte 3 sind mehrere Leitermuster, die das Leitermuster 7 enthalten, inselförmig (voneinander elektrisch isoliert) vorgesehen. Das Leitermuster 7 ist in einem Hauptbereich im Mittelabschnitt der Hauptoberfläche der Isolationsplatte 3 vorgesehen. Ein weiteres Leitermuster 31 ist in einem Raum vorgesehen, der durch Ausschneiden eines Abschnitts des Leitermusters 7 auf der Seite der Isolationsplatte 5 (der Seite des unteren Zweigs) gebildet ist. In der Umfangskante der Hauptoberfläche der Isolationsplatte 3 sind mehrere Leitermuster 32 bis 35 derart vorgesehen, dass sie die Leitermuster 7 bis 31 umgeben. Im Leitermuster 7 ist ein erster Anschlussbereich 36 vorgesehen, der mit einem Eingangsanschluss (P) auf einer Hochpotentialseite des Leistungsmoduls verbunden ist. Die zwei IGBT-Elemente 11, 12, die im Leitermuster 7 angeordnet sind, sind derart angeordnet, dass sie die Kollektor-Elektroden mit dem Leitermuster 7 verbinden. Ferner sind zwei Freilaufdioden 37, 38 den zwei IGBT-Elementen 11, 12 benachbart im Leitermuster 7 angeordnet. Die zwei Freilaufdioden 37, 38 sind derart angeordnet, dass sie Kathodenelektroden mit dem Leitermuster 7 verbinden. Dadurch sind die Freilaufdioden 37, 38 zu den zwei IGBT-Elementen 11, 12 antiparallel geschaltet und die Kollektor-Elektroden der IGBT-Elemente 11, 12 und die Kathoden-Elektroden der Freilaufdioden 37, 38 sind mit dem ersten Anschlussbereich 36 (dem Eingangsanschluss (P) auf der Hochpotentialseite) elektrisch verbunden.
  • Wie oben beschrieben wird, sind auf der Hauptoberfläche der weiteren Isolationsplatte 4 die IGBT-Elemente 13, 14, die zu den IGBT-Elementen 11, 12 parallelgeschaltet sind, angeordnet. Auf der Hauptoberfläche der Isolationsplatte 4 sind mehrere Leitermuster 8 und dergleichen sowie ein erster Anschlussbereich 39 in derselben Anordnung wie die mehreren Leitermuster 7, 31 bis 35 und der erste Anschlussbereich 36, der auf der Hauptoberfläche der Isolationsplatte 3 angeordnet ist, vorgesehen. Die zwei IGBT-Elemente 13, 14, die im Leitermuster 8 angeordnet sind, sind angeordnet, um Kollektor-Elektroden mit dem Leitermuster 8 zu verbinden, und Freilaufdioden 40, 41 sind angeordnet, um Kathoden-Elektroden mit dem Leitermuster 8 zu verbinden. Dadurch sind die Freilaufdioden 40, 41 zu den IGBT-Elementen 13, 14 antiparallel geschaltet und die Kollektor-Elektroden der IGBT-Elemente 13, 14 und die Kathoden-Elektroden der Freilaufdioden 40, 41 sind mit dem ersten Anschlussbereich 39 (dem Eingangsanschluss (P)) elektrisch verbunden.
  • Ferner sind Isolationsplatten 51, 52 auf der Grundplatte 2 an die Isolationsplatten 3, 4 angrenzend angeordnet. Auf der Oberfläche der Isolationsplatte 51 sind Leitermuster 53, 54 vorgesehen. Im Leitermuster 53 ist ein Verbindungsanschluss 57 bei einer Verbindungsposition von Gate-Anschlüssen des unteren Zweigs (der IGBT-Elemente 15 bis 18) vorgesehen. Im Leitermuster 54 ist ein Verbindungsanschluss 58 bei einer Verbindungsposition von Erfassungs-Emitter-Anschlüssen des unteren Zweigs (der IGBT-Elemente 15 bis 18) vorgesehen. Ferner sind Leitermuster 55, 56 auf der Oberfläche der weiteren Isolationsplatte 52 vorgesehen. Im Leitermuster 55 ist ein Verbindungsanschluss 59 bei einer Verbindungsposition von Gate-Anschlüssen des oberen Zweigs (der IGBT-Elemente 11 bis 14) vorgesehen. Im Leitermuster 56 ist ein Verbindungsanschluss 60 bei einer Verbindungsposition von Erfassungs-Emitter-Anschlüssen des oberen Zweigs (der IGBT-Elemente 11 bis 14) vorgesehen.
  • Währenddessen ist eine weitere Isolationsplatte 5 auf der Grundplatte 2 zur Isolationsplatte 3 benachbart angeordnet und ist eine weitere Isolationsplatte 6 zur Isolationsplatte 4 benachbart angeordnet. Das Leitermuster 9 ist auf der Hauptoberfläche der Isolationsplatte 5 vorgesehen. Im Leitermuster 9 ist ein zweiter Anschlussbereich 61, der mit einem Ausgangsanschluss (O) des Leistungsmoduls verbunden ist, vorgesehen. Ferner ist das Leitermuster 10 auf der Hauptoberfläche der Isolationsplatte 6, die zur Isolationsplatte 4 benachbart angeordnet ist, vorgesehen und ein zweiter Anschlussbereich 62, der mit dem Ausgangsanschluss (O) des Leistungsmoduls verbunden ist, ist im Leitermuster 10 vorgesehen.
  • Die Emitterelektroden der zwei IGBT-Elemente 11, 12, die im Leitermuster 7 des oberen Zweigs vorgesehen sind, sind über Leiterdrähte W11 mit den entsprechenden Anodenelektroden der benachbarten Freilaufdioden 37, 38 verbunden und ferner über Leiterdrähte W12 mit den Leitermustern 31 verbunden. Das Leitermuster 31 ist über Leiterdrähte W13 mit dem Leitermuster 9 auf der benachbarten Isolationsplatte 5 verbunden. Der zweite Anschlussbereich 61 ist mit dem Leitermuster 9 derart verbunden, dass die Emitter-Elektroden der zwei IGBT-Elemente 11, 12 mit dem zweiten Anschlussbereich 61 elektrisch verbunden sind.
  • Wie im Fall der IGBT-Elemente 11, 12 sind die Emitter-Elektroden der zwei IGBT-Elemente 13, 14, die im weiteren Leitermuster 8 des oberen Zweigs vorgesehen sind, über Leiterdrähte mit den entsprechenden Anoden-Elektroden der benachbarten Freilaufdioden 40, 41 verbunden und ferner über Leiterdrähte und Leitermuster mit den Leitermustern auf der benachbarten Isolationsplatte 6 verbunden. Der zweite Anschlussbereich 62 ist mit dem Leitermuster 10 derart verbunden, dass die Emitter-Elektroden der IGBT-Elemente 13, 14 mit dem zweiten Anschlussbereich 62 elektrisch verbunden sind.
  • Die Isolationsplatte 5 des unteren Zweigs ist der Isolationsplatte 3 in einer Richtung senkrecht zur Anordnungsrichtung der vier IGBT-Elemente 11 bis 14 des oberen Zweigs benachbart angeordnet. Auf der Hauptoberfläche der Isolationsplatte 5 sind die IGBT-Elemente 15, 16, mehrere Leitermuster 9, 71 bis 75 und die Freilaufdioden 76, 77 bei achsensymmetrischen Positionen der mehreren Leitermuster 7, 31 bis 35 angeordnet und die Freilaufdioden 37, 38 auf der Hauptoberfläche der Isolationsplatte 3 angeordnet. Ferner ist im Leitermuster 71, mit dem die Emitter-Elektroden der IGBT-Elemente 15, 16 gemeinsam verbunden sind, ein dritter Anschlussbereich 81, der mit einem Eingangsanschluss (N) auf einer Niederpotentialseite des Leistungsmoduls verbunden ist, vorgesehen.
  • Die Emitter-Elektroden der zwei IGBT-Elemente 15, 16, die im Leitermuster 9 angeordnet sind, sind über Leiterdrähte W21 mit den entsprechenden Anodenelektroden der benachbarten Freilaufdioden 76, 77 verbunden und ferner über Leiterdrähte W22 mit dem Leitermuster 71 verbunden. Das Leitermuster 71 ist mit einem dritten Anschlussbereich 81 verbunden, der mit einem Eingangsanschluss (N) auf einer Niederpotentialseite verbunden ist.
  • Währenddessen sind auf der Hauptoberfläche der Isolationsplatte 6 die IGBT-Elemente 17, 18 angeordnet, die mit den IGBT-Elementen 15, 16 parallelgeschaltet sind. Auf der Hauptoberfläche der Isolationsplatte 6 sind mehrere Leitermuster 10 und dergleichen sowie der zweite Anschlussbereich 62 in derselben Anordnung wie die mehreren Leitermuster 9, 71 bis 75 und der zweite Anschlussbereich 61, die auf der Hauptoberfläche der Isolationsplatte 5 angeordnet sind, vorgesehen. Die zwei IGBT-Elemente 17, 18, die auf dem Leitermuster 10 angeordnet sind, sind derart angeordnet, dass sie die Kollektorelektroden mit dem Leitermuster 10 verbinden, und Freilaufdioden 78, 79 sind derart angeordnet, dass sie Kathodenelektroden mit dem Leitermuster 10 verbinden. Deshalb sind die Freilaufdioden 78, 79 zu den zwei IGBT-Elementen 17, 18 antiparallel geschaltet und die Kollektor-Elektroden der IGBT-Elemente 17, 18 und die Kathoden-Elektroden der Freilaufdioden 78, 79 sind mit dem zweiten Anschlussbereich 62 (dem Ausgangsanschluss (O)) elektrisch verbunden.
  • Wie im Fall der IGBT-Elemente 15, 16 sind die Emitter-Elektroden der zwei IGBT-Elemente 17, 18, die in den Leitermustern 10 vorgesehen sind, über Leiterdrähte mit den entsprechenden Anoden-Elektroden der benachbarten Freilaufdioden 78, 79 verbunden und ferner über Leiterdrähte und Leitermuster mit einem dritten Anschlussbereich 82 als ein Eingangsanschluss (N) auf einer Niederpotentialseite elektrisch verbunden.
  • Dann werden unter Bezugnahme auf 2, 3 und 4 Verbindungsstrukturen zwischen den Anschlussbereichen hinsichtlich der ersten Anschlussbereiche 36, 39, die in den verschiedenen Leitermustern im oberen Zweig angeordnet sind, sowie den zweiten Anschlussbereichen 61, 62 und den dritten Anschlussbereichen 81, 82, die in den verschiedenen Leitermuster im unteren Zweig angeordnet sind, beschrieben. 2 zeigt die Verbindungsstruktur zwischen den ersten Anschlussbereichen 36 und 39 im oberen Zweig. Im oberen Zweig ist ein erster Leiterrahmen 91 zwischen dem ersten Anschlussbereich 36, der im Leitermuster 7 vorgesehen ist, und dem ersten Anschlussbereich 39, der im weiteren Leitermuster 8 vorgesehen ist, angeordnet. 4A bis 4C zeigen Strukturbeispiele des Leiterrahmens. Es ist festzuhalten, dass ein zweiter Leiterrahmen und ein dritter Leiterrahmen ähnliche Strukturen aufweisen, so dass der zweite Leiterrahmen und der dritte Leiterrahmen auch unter Verwendung von 4A bis 4C beschrieben werden. Wie in 4A gezeigt ist, enthält der erste Leiterrahmen 91 zwei erste Schenkelabschnitte 101-1, die entsprechend mit den ersten Anschlussbereichen 36, 39, einem ersten Verbindungsabschnitt 102-1, der mit der Außenseite verbunden ist, und einem ersten Verdrahtungsabschnitt 103-1, der die ersten Schenkelabschnitte 101-1 und den ersten Verbindungsabschnitt 102-1 verbindet, verbunden sind. Während der erste Verbindungsabschnitt 102-1 im Strukturbeispiel, das in
    4A gezeigt ist, vom ersten Verdrahtungsabschnitt 103-1 nach oben vorsteht, ist es nicht wesentlich, dass er vom ersten Verdrahtungsabschnitt 103-1 vorsteht, wie in 4B dargestellt ist. Ferner ist der erste Verdrahtungsabschnitt 103-1 nicht darauf beschränkt, in einer Portalform vorzuliegen, jedoch kann, wie in 4C dargestellt ist, ein Verzweigungsabschnitt 104-1, der in Form des Buchstabens L verzweigt ist, gebildet sein und der erste Verbindungsabschnitt 102-1 kann in der Nähe der Spitze des Verzweigungsabschnitts 104-1 vorgesehen sein. Der erste Leiterrahmen 91 ist nicht auf die Strukturen von 4A bis 4C beschränkt, sondern Änderungen sind möglich, wie jeweils anwendbar ist. Der erste Leiterrahmen 91 ist zu den Leiterdrähten 19, 21 und 22, die die Emitter-Elektroden der IGBT-Elemente 11 bis 14 im oberen Zweig verbinden, parallel angeordnet. Der erste Leiterrahmen 91 besitzt eine elektrische Leitfähigkeit, um eine elektrische Verbindung zwischen den ersten Anschlussbereichen 36 und 39 herzustellen, und besitzt auch eine mechanische Festigkeit, um externe Sammelschienen und dergleichen zu tragen. Es ist möglich, ein Metallmaterial wie z. B. ein Kupfermaterial, ein Kupferlegierungsmaterial, ein Aluminiumlegierungsmaterial oder ein Eisenlegierungsmaterial als ein Leiterrahmenmaterial zu verwenden, das hinsichtlich der elektrischen Leitfähigkeit und der mechanischen Festigkeit exzellent ist.
  • In der Ausführungsform sind die zweiten Anschlussbereiche 61, 62 (die Ausgangsanschlüsse (O)), mit denen die Emitter-Elektroden der IGBT-Elemente 11 bis 14, die dem oberen Zweig angehören, verbunden sind, in den Leitermustern 9, 10 auf der Seite des unteren Zweigs vorgesehen. Ferner ist im unteren Zweig der zweite Leiterrahmen 92 zwischen dem zweiten Anschlussbereich 61, der im Leitermuster 9 vorgesehen ist, und dem zweiten Anschlussbereich 62, der im weiteren Leitermuster 10 vorgesehen ist, angeordnet. Der zweite Leiterrahmen 92 besitzt eine der Strukturen, die in 4A bis 4C gezeigt sind. Das heißt, der zweite Leiterrahmen 92 enthält zwei zweite Schenkelabschnitte 101-2, die jeweils mit den zweiten Anschlussbereichen 61, 62 verbunden sind, einen zweiten Verbindungsabschnitt 102-2, der mit der Außenseite verbunden ist, und einen zweiten Verdrahtungsabschnitt 103-2, der eine Verbindung zwischen den zweiten Schenkelabschnitten 101-2 und dem zweiten Verbindungsabschnitt 102-2 herstellt. Im Fall der Struktur, die in 4C gezeigt ist, ist ein Verzweigungsabschnitt 104-2 vorgesehen. Der zweite Leiterrahmen 92 ist zu den Leiterdrähten 19, 21 und 22, die die Emitter-Elektroden der IGBT-Elemente 11 bis 14 im oberen Zweig verbinden, parallel angeordnet. Der zweite Leiterrahmen 92 besitzt eine elektrische Leitfähigkeit zum Herstellen einer elektrischen Verbindung zwischen den zweiten Anschlussbereichen 61 und 62 und besitzt außerdem eine vorgegebene mechanische Festigkeit. Ferner sind auf dem Substrat der erste Leiterrahmen 91 und der zweite Leiterrahmen 92 parallel angeordnet.
  • 3 zeigt die Verbindungsstrukturen zwischen den zweiten Anschlussbereichen 61, 62 und zwischen den dritten Anschlussbereichen 81, 82 im unteren Zweig. Wie oben beschrieben wurde, sind die zweiten Anschlussbereiche 61 und 62 über den zweiten Leiterrahmen 92 verbunden. Der dritte Leiterrahmen 93 ist zwischen dem dritten Anschlussbereich 81 und den weiteren dritten Anschlussbereichen 82 angeordnet. Der dritte Leiterrahmen 93 besitzt eine der Strukturen, die in 4A bis 4C gezeigt sind. Das heißt, der dritte Leiterrahmen 93 enthält zwei dritte Schenkelabschnitte 101-3, die jeweils mit dritten Anschlussbereichen 81, 82, einem dritten Verbindungsabschnitt 102-3, der mit der Außenseite verbunden ist, und einem dritten Verdrahtungsabschnitt 103-3, der zwischen den dritten Schenkelabschnitten 101-3 und den dritten Verbindungsabschnitten 102-3 eine Verbindung herstellt, verbunden sind. Im Fall der Struktur, die in 4C gezeigt ist, ist ein Verzweigungsabschnitt 104-3 vorgesehen. Der dritte Leiterrahmen 93 besitzt eine elektrische Leitfähigkeit zum Herstellen einer elektrischen Verbindung zwischen den dritten Anschlussbereichen 81 und 82 und besitzt außerdem eine vorgegebene mechanische Festigkeit.
  • Wie oben beschrieben wird, sind in der Ausführungsform die Anordnungsrichtung der Schaltelemente 11 bis 14, die dem oberen Zweig angehören, und die Verdrahtungsrichtung des Leiterdrahts 19 als das Verdrahtungselement dieselbe Richtung. Ferner sind die Verdrahtungsrichtung des Leiterdrahts 19 als das Verdrahtungselement und die Verdrahtungsrichtung der Leiterdrähte 21, 22 als die weiteren Verdrahtungselemente dieselbe Richtung. Ferner sind die Anordnungsrichtung der Schaltelemente 11 bis 14, die Verdrahtungsrichtung des Leiterdrahts 19 als das Verdrahtungselement, die Anordnungsrichtung der ersten Anschlussbereiche 36, 39 und die Anordnungsrichtung der zweiten Anschlussbereiche 61, 62 dieselbe Richtung. Ferner sind die Verdrahtung des Leiterdrahts 19 als das Verdrahtungselement, die Anordnung der ersten Anschlussbereiche 36, 39 und die Anordnung der zweiten Anschlussbereiche 61, 62 von der Seite näher bei der Anordnung der Schaltelemente 11 bis 14 in dieser Reihenfolge angeordnet.
  • 5 zeigt einen Schaltplan der Halbleitervorrichtung 1, die in 1 bis 3 gezeigt ist.
  • Die Halbleitervorrichtung 1 ist mit dem oberen Zweig und dem unteren Zweig konfiguriert. Die vier IGBT-Elemente 11 bis 14 gehören dem oberen Zweig an und diese IGBT-Elemente 11 bis 14 sind zueinander parallelgeschaltet. Im oberen Zweig sind die IGBT-Elemente 11, 12, die auf einem (Isolationsplatte 3) der Substrate angeordnet sind, auf demselben Leitermuster 7 parallelgeschaltet und die Freilaufdioden 37, 38 sind zu den IGBT-Elementen 11, 12 antiparallel geschaltet. Entsprechend sind die IGBT-Elemente 13, 14, die auf einem (Isolationsplatte 4) der Substrate angeordnet sind, auf demselben Leitermuster 8 parallelgeschaltet und die Freilaufdioden 40, 41 sind zu den IGBT-Elementen 13, 14 antiparallel geschaltet. Mit dem gemeinsamen Verbindungspunkt (dem ersten Anschlussbereich 36) der Kollektor-Elektroden der IGBT-Elemente 11, 12 im Leitermuster 7 und dem gemeinsamen Verbindungspunkt (dem ersten Anschlussbereich 39) der Kollektor-Elektroden der IGBT-Elemente 13, 14 im weiteren Leitermuster 8 ist der Eingangsanschluss (P) auf der Hochpotentialseite verbunden. Der Eingangsanschluss (P) ist verzweigt und über den ersten Leiterrahmen 91 mit den ersten Anschlussbereichen 36, 39 verbunden (siehe 2). Der Ausgangsanschluss (O) ist mit dem gemeinsamen Verbindungspunkt (dem zweiten Anschlussbereich 61) der Emitter-Elektroden der IGBT-Elemente 11, 12 im Leitermuster 7 und dem gemeinsamen Verbindungspunkt (dem zweiten Anschlussbereich 62) der Emitter-Elektroden der IGBT-Elemente 13, 14 auf dem weiteren Substrat (dem Leitermuster 8) verbunden. Der Ausgangsanschluss (O) ist verzweigt und über den zweiten Leiterrahmen 92 mit den zweiten Anschlussbereichen 61, 62 verbunden (siehe 2).
  • Ferner sind in der Ausführungsform als Schwingungsmaßnahmen die Emitterelektroden des IGBT-Elements 12, das im Leitermuster 7 angeordnet ist, und des IGBT-Elements 13, das im weiteren Leitermuster 8 angeordnet ist, über den Leiterdraht 19 direkt miteinander verbunden. Das IGBT-Element 12 aus den IGBT-Elementen (11, 12), die im Leitermuster 7 angeordnet sind, ist bei einer Position am nächsten zum weiteren Leitermuster 8 angeordnet. Das weitere IGBT-Element 13 aus den IGBT-Elementen (13, 14), die im Leitermuster 8 angeordnet sind, ist bei einer Position am nächsten zum weiteren Leitermuster 7 angeordnet. Deshalb ist es möglich zu sagen, dass ein Satz Schaltelemente, die über den Leiterdraht 19 verbunden sind, eine Kombination der Schaltelemente ist, mit der die Länge des Leiterdrahts 19 unter den mehreren Schaltelementen, die in den verschiedenen Leitermustern angeordnet sind, am kürzesten wird. Ferner sind in der Ausführungsform als die Schwingungsmaßnahmen die Emitter-Elektroden der IGBT-Elemente 11 und 12, die im selben Leitermuster 7 angeordnet sind und parallelgeschaltet sind, außerdem über den Leiterdraht 21 direkt verbunden. Ferner sind die Emitter-Elektroden der IGBT-Elemente 13 und 14, die im weiteren Leitermuster 8 angeordnet sind und parallelgeschaltet sind, außerdem über den Leiterdraht 22 direkt verbunden (siehe 3).
  • Dem unteren Zweig gehören die vier IGBT-Elemente 15 bis 18 an und er besitzt im Wesentlichen eine ähnliche Schaltungskonfiguration wie der obere Zweig. Der Hauptunterschiedspunkt von der Schaltungskonfiguration des oberen Zweigs ist, dass die gemeinsamen Verbindungspunkte (die zweiten Anschlussbereiche 61, 62) der Kollektor-Elektroden der IGBT-Elemente 15 bis 18 mit dem Ausgangsanschluss (O) verbunden sind und der Eingangsanschluss (N) auf einer Niederpotentialseite mit den gemeinsamen Verbindungspunkten (den dritten Anschlussbereichen 81, 82) der Emitter-Elektroden der IGBT-Elemente 15 bis 18 verbunden ist. Der Eingangsanschluss (N) ist verzweigt und über den dritten Leiterrahmen 93 mit den dritten Anschlussbereichen 81, 82 verbunden.
  • Im unteren Zweig wurden ähnliche Schwingungsmaßnahmen ergriffen wie im oberen Zweig. Die Emitter-Elektroden des IGBT-Elements 16, das im Leitermuster 9 angeordnet ist, und des IGBT-Elements 17, das im weiteren Leitermuster 10 angeordnet ist, sind über den Leiterdraht 20 direkt miteinander verbunden. Ferner sind die Emitter-Elektroden der IGBT-Elemente 15 und 16, die im selben Leitermuster 9 angeordnet sind und parallelgeschaltet sind, außerdem über den Leiterdraht 23 direkt verbunden. Ferner sind die Emitter-Elektroden der IGBT-Elemente 17 und 18, die im selben Leitermuster 10 angeordnet sind und parallelgeschaltet sind, außerdem über den Leiterdraht 24 direkt verbunden.
  • Wie oben beschrieben wurde, sind die Emitter-Elektroden der IGBT-Elemente 11 und 12, die dem oberen Zweig angehören, im Leitermuster 9 (im zweiten Anschlussbereich 61), das im unteren Zweig vorgesehen ist, verbunden. Im Schaltplan, der in 5 gezeigt ist, ist die Induktivität zwischen den Emitter-Elektroden der IGBT-Elemente 11 und 12 als L1 dargestellt. Entsprechend ist die Induktivität zwischen den Emitter-Elektroden der IGBT-Elemente 13 und 14, die dem oberen Zweig angehören, als L2 dargestellt. Ferner ist die Induktivität zwischen den Emitter-Elektroden der IGBT-Elemente 15, 16, die dem unteren Zweig angehören, als L3 dargestellt und die Induktivität zwischen den Emitter-Elektroden der IGBT-Elemente 17, 18 ist als L4 dargestellt.
  • In der Halbleitervorrichtung 1, die in der oben beschriebenen Weise konfiguriert ist, wird eine Hochpotentialspannung vom Eingangsanschluss (P) verzweigt und über den ersten Leiterrahmen 91 an die ersten Anschlussbereiche 36, 39 angelegt und wird eine Niederpotentialspannung vom Eingangsanschluss (N) verzweigt und über den dritten Leiterrahmen 93 an die dritten Anschlussbereiche 81, 82 angelegt. Dann wird eine Steuerspannung über den Verbindungsanschluss 59 an die Gate-Anschlüsse der IGBT-Elemente 11 bis 14, die dem oberen Zweig angehören, angelegt, um die IGBT-Elemente 11 bis 14, die dem oberen Zweig angehören, gleichzeitig ein-/auszuschalten. Währenddessen wird eine Steuerspannung vom Verbindungsanschluss 57 an die Gate-Anschlüsse der IGBT-Elemente 15 bis 18, die den IGBT-Elementen 15 bis 18 angehören, angelegt, um die IGBT-Elemente 15 bis 18, die dem unteren Zweig angehören, gleichzeitig ein-/auszuschalten. Die Zeitplanung der Ein-/Aus-Operationen des oberen Zweigs und des unteren Zweigs wird gesteuert, dass sie derart arbeitet, dass eine vorgegebene Leistungswellenform in den zweiten Anschlussbereichen 61, 62 erzeugt wird.
  • Die Schwingungsmaßnahmen gemäß der Ausführungsform werden in einer genauen Weise beschrieben.
  • Zunächst wird eine Konfiguration (der Fall ohne ergriffene Maßnahmen) untersucht, in der der Leiterdraht 19 und die Leiterdrähte 21, 22, die zwischen den Emitter-Elektroden der IGBT-Elemente 11 bis 14, die dem oberen Zweig angehören, eine Verbindung herstellen, nicht vorgesehen sind. 6 ist ein Schaltungsblockdiagramm, das dem Fall ohne ergriffene Maßnahmen entspricht. In diesem Schaltplan entsprechen Bezugszeichen, die für jede der Strukturkomponenten verwendet werden, den Bezugszeichen, die in der Schaltungskonfiguration, die in 5 gezeigt ist, verwendet werden. In diesem Fall sind die Emitter-Elektroden der zwei IGBT-Elemente 11, 12, die im selben Leitermuster 7 angeordnet sind, über die Leiterdrähte W11, die Anodenelektroden der Freilaufdioden 37, 38, die Leiterdrähte W12, das Leitermuster 31, die Leiterdrähte W13 und das Leitermuster 9 sowie den ersten Anschlussbereich 81 auf einem weiteren Substrat miteinander verbunden. Deshalb wird die Induktivität L1 zwischen den Emitter-Elektroden der IGBT-Elemente 11 und 12 derart betrachtet, dass sie einen großen Induktivitätswert besitzt, der mit den Induktivitätskomponenten der Pfade, die von den Emitter-Elektroden zum ersten Anschlussbereich 81 zwischengeschaltet sind, konfiguriert ist. Entsprechend wird die Induktivität L2 zwischen den Emitter-Elektroden der IGBT-Elemente 13 und 14, die im weiteren Leitermuster 8 angeordnet sind, auch derart betrachtet, dass sie einen ähnlich großen Induktivitätswert besitzt wie die Induktivität L1.
  • 7A zeigt ein Messergebnis von Betriebswellenformen in dem Fall, in dem keine Schwingungsmaßnahme ergriffen wird. Speziell ist das Ergebnis gezeigt, bei dem die Versorgungsspannung in einer Modellschaltung, in der die Leiterdrähte 19, 21 und 22 in der Modellstruktur, die in 1 gezeigt ist, nicht vorgesehen wurden, zu 100 V gesetzt wurde. Wie in 7A gezeigt ist, wurde geprüft, dass beim Ausschalten das Potential VGE zwischen den Gates und den Emittern und das Potential VCE zwischen den Kollektoren und den Emittern der IGBT-Elemente 11 bis 14 im Wesentlichen unmittelbar ansteigen.
  • Hier wird ein Fall untersucht, in dem die Emitter-Elektroden der IGBT-Elemente 11, 12 (13, 14), die im selben Leitermuster 7 (8) angeordnet und parallelgeschaltet sind, über den Leiterdraht 21 (22) miteinander verbunden sind, während die Emitter-Elektroden des IGBT-Elements 12 und des IGBT-Elements 13, die in den verschiedenen Leitermustern 7, 8 angeordnet sind, nicht über den Leiterdraht 19 verbunden sind. Da die Emitter-Elektroden der IGBT-Elemente 11, 12 (13, 14), die im selben Leitermuster 7 (8) angeordnet und parallelgeschaltet sind, über den Leiterdraht 21 (22) miteinander verbunden sind, werden die Potentiale zwischen den Emitter-Elektroden der IGBT-Elemente 11, 12 (13, 14), die im selben Leitermuster 7 (8) parallelgeschaltet sind, einheitlich gestaltet. Dadurch kann bezüglich der IGBT-Elemente 11, 12 (13, 14), die im selben Leitermuster 7 (8) angeordnet und parallelgeschaltet sind, in einem gewissen Umfang eine Schwingungsunterdrückungswirkung erwartet werden.
  • Währenddessen sind auch die IGBT-Elemente 11, 12 und die IGBT-Elemente 13, 14, die in den verschiedenen Leitermustern 7, 8 im oberen Zweig angeordnet sind, parallelgeschaltet. Im Fall, in dem der Leiterdraht 19 nicht vorgesehen ist, sind die Emitter-Elektroden zwischen den IGBT-Elementen 11, 12 und den IGBT-Elementen 13, 14, die in den verschiedenen Leitermustern 7, 8 angeordnet sind, über den zweiten Leiterrahmen 92 (siehe 2), der zwischen den zweiten Anschlussbereichen 61, 62 des unteren Zweigs, der sich in einem Abstand befindet, eine Verbindung herstellt, elektrisch verbunden. Deshalb sind die Emitter-Elektroden zwischen den IGBT-Elementen 11, 12 und den IGBT-Elementen 13, 14, die in den verschiedenen Leitermustern 7, 8 angeordnet sind, über eine große Induktivität elektrisch verbunden.
  • Somit sind in der Ausführungsform im oberen Zweig die Emitter-Elektroden des IGBT-Elements 12 und des IGBT-Elements 13, die in den verschiedenen Leitermustern 7, 8 in einem geringen Abstand angeordnet sind, über den Leiterdraht 19 elektrisch verbunden. Dadurch werden die Potentiale zwischen den Emitterelektroden des IGBT-Elements 12 und des IGBT-Elements 13, die in den verschiedenen Leitermustern 7, 8 angeordnet sind, derart gleich gestaltet, dass eine große Verbesserung der Schwingungsunterdrückungswirkung erwartet werden kann. Ferner sind im unteren Zweig die Emitter-Elektroden des IGBT-Elements 16 und des IGBT-Elements 17, die bei einer kurzen Entfernung in den verschiedenen Leitermustern 9, 10 angeordnet sind, über den Leiterdraht 20 elektrisch verbunden. Im unteren Zweig sind die Emitterelektroden der IGBT-Elemente 15, 16 und der IGBT-Elemente 17, 18, die in den verschiedenen Leitermustern 9, 10 angeordnet sind, über den dritten Leiterrahmen 93, der im selben Zweig angeordnet ist, verbunden. Deshalb wird im Vergleich zum oberen Zweig die Induktivität zwischen den Emitter-Elektroden der IGBT-Elemente 15, 16 und der IGBT-Elemente 17, 18, die in den verschiedenen Leitermustern 9, 10 angeordnet sind, kleiner. Allerdings kann durch direktes Verbinden zwischen den Elektroden der Emitter-Elektroden des IGBT-Elements 16 und des IGBT-Elements 17 über den Leiterdraht 20 eine große Schwingungsunterdrückungswirkung ähnlich der des oberen Zweigs erwartet werden.
  • 7B zeigt ein Messergebnis von Betriebswellenformen der Ausführungsform (1). Dieselben Komponenten wie die Modellschaltungen von 7A werden verwenden, mit Ausnahme der Leiterdrähte 19, 21 und 22 als die Schwingungsmaßnahmen. Wie in 7B gezeigt ist, wurde sichergestellt, dass keine Schwingung der Potentiale zwischen den Gates und den Emittern der IGBT-Elemente 11 bis 14 sowie der Potentiale zwischen den Kollektoren und den Emittern vorliegt.
  • Es ist festzuhalten, dass die vorliegende Erfindung nicht auf die Ausführungsform, die oben beschrieben wird, beschränkt ist, sondern durch Anwenden verschiedener Änderungen durchgeführt werden kann. Abmessungen, Formen, Richtungen und dergleichen, die in der Ausführungsform beschrieben werden, sind nicht auf die beschränkt, die in den begleitenden Zeichnungen dargestellt sind, sondern es ist möglich, verschiedene Änderungen anzuwenden, wie jeweils im Umfang, mit dem die Wirkungen der vorliegenden Erfindung erzielt werden können, anwendbar ist. Ferner ist es auch möglich, Änderungen anzuwenden, wie jeweils anwendbar ist, ohne vom Umfang der Aufgabe der vorliegenden Erfindung abzuweichen.
  • In den Ausführungsformen, die oben beschrieben werden, sind die vier abgeteilten Substrate (die Isolationsplatten 3 bis 6, die Leitermuster 7 bis 10) in Oben-/Untenrichtung und Links-/Rechtsrichtung angeordnet und es ist außerdem möglich, eine Konfiguration einzusetzen, in der jene in einer Richtung angeordnet sind. Ferner ist die Anzahl von Schaltelementen, die in denselben Leitermustern 7 bis 10 angeordnet werden, nicht speziell beschränkt. Ferner ist, während in der oben beschriebenen Ausführungsform die Emitter-Elektroden des IGBT-Elements 12 und des IGBT-Elements 13, die in den verschiedenen Leitermustern 7, 8 im geringsten Abstand angeordnet sind, über den Leiterdraht 19 elektrisch verbunden sind, die Verdrahtungsstruktur nicht darauf beschränkt. Die Emitter-Elektroden der IGBT-Elemente, die in den verschiedenen Leitermustern 7, 8 angeordnet sind, können lediglich über den Leiterdraht direkt verbunden sein müssen. Zum Beispiel können die Emitter-Elektroden des IGBT-Elements 11 und des IGBT-Elements 13 über den Leiterdraht verbunden sein oder können die Emitter-Elektroden des IGBT-Elements 12 und des IGBT-Elements 14 über den Leiterdraht verbunden sein. Im unteren Zweig können die Emitter-Elektroden des IGBT-Elements 15 und des IGBT-Elements 17 über den Leiterdraht verbunden sein oder können die Emitter-Elektroden des IGBT-Elements 16 und des IGBT-Elements 18 über den Leiterdraht verbunden sein.
  • Dann wird unter Bezugnahme auf 8 und 9 eine zweite Ausführungsform beschrieben. 8 ist eine Draufsicht einer Halbleitervorrichtung gemäß der zweiten Ausführungsform. 9 ist eine Draufsicht einer Halbleitervorrichtung gemäß einem Änderungsbeispiel der zweiten Ausführungsform. In der zweiten Ausführungsform sind die Formen und das Layout eines Abschnitts der Leitermuster, das Layout der Schaltelemente sowie ein Abschnitt der Verdrahtungsstruktur von denen der oben beschriebenen Ausführungsform verschieden. Deshalb werden hauptsächlich die verschiedenen Punkte beschrieben und dieselben Bezugszeichen werden für die gemeinsamen Komponenten sowie entsprechende Komponenten verwendet und ihre Erklärungen werden unterlassen, wie jeweils anwendbar ist. Ferner ist, während jeweils zwei der Isolationsplatten sowohl im oberen Zweig als auch im unteren Zweig in 8 und 9 angeordnet sind, das Layout der verschiedenen Strukturelemente in jeder der Isolationsplatten gemeinsam, derart, dass Bezugszeichen und Erläuterungen ausgelassen werden, wie jeweils anwendbar ist.
  • In der oben beschriebenen Ausführungsform sind die Emitter-Elektroden der Schaltelemente, die in den verschiedenen Leitermustern angeordnet sind und unter den mehreren Schaltelementen parallelgeschaltet sind, über die Verdrahtungselemente (die Leiterdrähte 19, 20) direkt miteinander verbunden und die Emitter-Elektroden der mehreren Schaltelemente, die im selben Leitermuster angeordnet sind, sind über weitere Verdrahtungselemente (die Leiterdrähte 21 bis 24) direkt miteinander verbunden, um zu ermöglichen, die Induktivität zu verringern, und um das Schwingungsphänomen zum Zeitpunkt von Schaltoperationen zu unterdrücken. Das heißt, es wird festgestellt, dass es als die Schwingungsmaßnahmen wirksam ist, in dem Layout, in dem mehrere Chips in mehreren Stufen (2 Stufen x 2 Substarte im oben beschriebenen Beispiel) angeordnet sind, die Emitterelektroden miteinander direkt zu verdrahten.
  • Im Übrigen ist es in der oben beschriebenen Ausführungsform nötig, die Schaltelemente (die IGBT-Elemente 11, 12), die in zwei Oben-/Untenstufen im selben Leitermuster 7 angeordnet sind, über die Verdrahtungselemente W12 auf der Seite des oberen Zweigs mit dem Leitermuster 31 zu verdrahten und die Leitermuster 13 mit dem Abschnitt, der in den zwei Oben-/Untenstufen im rechten Endabschnitt des Leitermusters 9 des unteren Zweigs angeordnet ist, über die Verdrahtungselemente W13 zu verdrahten. Somit wird die Drahtlänge groß, wodurch eine Zunahme des Einschaltwiderstands aufgrund des Verdrahtungswiderstands verursacht wird. Ferner ist, da das Leitermuster 31 zwischen dem P-Anschluss (dem ersten Anschlussbereich 36) und dem N-Anschluss (dem ersten Anschlussbereich 81) vorliegt, der Annäherungsabstand zwischen dem P-Anschluss und dem N-Anschluss beschränkt. Dies resultiert in einer Störungsverringerung in der Induktivität. Das heißt, es besteht Raum für eine weitere Verbesserung durch Verringern der Induktivität.
  • Daher beachteten die Erfinder der vorliegenden Erfindung das Layout der Leitermuster zusätzlich zu den oben beschriebenen Verdrahtungsstrukturen und erreichten den Entwurf der vorliegenden Erfindung. Während Details später beschrieben werden sollen, liegt in der zweiten Ausführungsform das P-Verdrahtungsmuster (das Leitermuster 7, das dem Kollektor- oder Drain-Leitermuster entspricht) auf der Seite des oberen Zweigs in der Form des seitlich gewandten Buchstabens T vor und ist das M-Verdrahtungsmuster (das Leitermuster 31, das dem Emitter- oder Source-Leitermuster entspricht) in zwei Oben-/Untenstufen (einem Paar langer Abschnitte 31a) angeordnet.
  • In diesem Fall tritt eine Stromuneinheitlichkeit (eine Unausgewogenheit) im M-Verdrahtungsmuster der zwei Oben-/Untenstufen auf und es ist beunruhigend, dass das Schwingungsphänomen wahrscheinlich auftreten wird. Deshalb haben die Erfinder der vorliegenden Erfindung entworfen, ferner zu das M-Verdrahtungsmuster der zwei Oben-/Untenstufen über ein drittes Verdrahtungselement (den langen Abschnitt 31b), der später beschrieben wird, zu verbinden. Dadurch wird das Schwingungsphänomen unterdrückt. Ferner können, da das M-Verdrahtungsmuster in Form des Buchstabens U gebildet ist, indem es einen Abschnitt des die Form des Buchstabens T aufweisenden P-Verdrahtungsmusters umgibt, der P-Anschluss (der erste Anschlussbereich 36) und der N-Anschluss (der dritte Anschlussbereich 81) benachbart angeordnet werden, wodurch ermöglicht wird, das Schwingungsphänomen wirksamer zu unterdrücken.
  • Im Folgenden wird ein bestimmtes Layout der Halbleitervorrichtung 1 gemäß der zweiten Ausführungsform beschrieben. Wie in 8 gezeigt ist, ist die Halbleitervorrichtung 1 auf der Grundplatte 2 einer Baugruppe, in der ein Leistungsmodul untergebracht ist, angeordnet. Die Halbleitervorrichtung 1 enthält die Isolationsplatten 3 bis 6, die mit zwei in der Längsrichtung und zwei in der der Breitenrichtung in einer Draufsicht in vier unterteilt sind, die Leitermuster 7 bis 10, die auf den Hauptoberflächen der Isolationsplatten 3 bis 6 vorgesehen sind, und die IGBT-Elemente 11 bis 18 als Schaltelemente, die in den Leitermustern 7 bis 10 angeordnet sind, wobei die IGBT-Elemente 11, 13, 15, 17 ausgelegt sind, die Schaltelemente zu sein, die in den Leitermustern 7 bis 10 angeordnet sind, und die Freilaufioden 37, 40, 76, 78, die paarweise mit den IGBT-Elementen 11, 13, 15, 17 vorliegen und in den Leitermustern 7 bis 10 angeordnet sind.
  • Die Seite der Isolationsplatten 3, 4, die sich beim Blick auf 8 auf der rechten Seite befindet, konfiguriert den oberen Zweig und die Seite der Isolationsplatten 5, 6, die sich beim Blick auf 8 auf der linken Seite befindet, konfiguriert den unteren Zweig. Das heißt, der obere Zweig und der untere Zweig sind nebeneinander beim Blick auf 8 in der Links-/Rechtsrichtung angeordnet. Ferner sind die Isolationsplatten 3, 4, die den oberen Zweig konfigurieren, nebeneinander in der Richtung (der Oben-/Untenrichtung in 8) senkrecht zur Anordnungsrichtung (der Links-/Rechtsrichtung) des oberen und des unteren Zweigs angeordnet. Entsprechend sind die Isolationsplatten 5, 6, die den unteren Zweig konfigurieren, nebeneinander in der Richtung senkrecht zur Anordnungsrichtung des oberen und des unteren Zweigs angeordnet.
  • Es ist festzuhalten, dass jeweils drei der IGBT-Elemente und der Freilaufdioden auf jeder Isolationsplatte angeordnet sind zur Erläuterung für jede Isolationsplatte dieselben Bezugszeichen darauf angewendet werden. Ferner sind in jeder Isolationsplatte das IGBT-Element und die Freilaufdiode paarweise nebeneinander in der Anordnungsrichtung (der Links-/Rechtsrichtung) des oberen und des untere Zweigs angeordnet. Ferner sind mehrere (drei) IGBT-Elemente nebeneinander in der Anordnungsrichtung (der Oben-/Untenrichtung) der Isolationsplatten 7, 8 angeordnet. Entsprechend sind auch mehrere (drei) Freilaufdioden nebeneinander in der Anordnungsrichtung (der Oben-/Untenrichtung) der Isolationsplatten 7, 8 angeordnet. Der untere Zweig liegt in einem ähnlichen Layout vor, so dass seine Erläuterung ausgelassen wird.
  • Auf der Hauptoberfläche der Isolationsplatte 3 sind mehrere Leitermuster (7, 31, 33), die das Leitermuster 7 (das erste Leitermuster) enthalten, inselförmig (voneinander elektrisch isoliert) vorgesehen. Das Leitermuster 7 ist in einem Hauptbereich im Mittelabschnitt der Hauptoberfläche der Isolationsplatte 3 vorgesehen. Das Leitermuster 7 besitzt in einer Draufsicht die Form des Buchstabens T und ist mit der T-Form auf die Seite gelegt angeordnet, wie in 8 gezeigt ist. Speziell ist das Leitermuster 7 durch Verbinden eines langen Abschnitts 7a (des ersten langen Abschnitts), der sich in der Oben-/Untenrichtung von 8 erstreckt, und eines langen Abschnitts 7b (des zweiten langen Abschnitts), der sich von im Wesentlichen dem Zentrum der Oben-/Untenrichtung des langen Abschnitts 7a in der Linksrichtung erstreckt, konfiguriert. Die mehreren IGBT-Elemente 11 und die mehreren Freilaufdioden 37, die oben beschrieben wurden, sind im langen Abschnitt 7a angeordnet. Ferner ist im langen Abschnitt 7b der erste Anschlussbereich 36, der mit dem Eingangsanschluss (P) auf der Hochpotentialseite des Leistungsmoduls verbunden ist, vorgesehen. Es ist festzuhalten, dass der erste Anschlussbereich 36 einfach als der P-Anschluss bezeichnet werden kann.
  • Das Leitermuster 31 (das zweite Leitermuster) ist derart gebildet, dass es einen Abschnitt des Leitermusters 7 umgibt. Das Leitermuster 31 besitzt in einer Draufsicht die Form des Buchstabens U, derart, dass es die linke Stirnseite des Leitermusters 7 umgibt, und sein offenes Ende ist der Seite des Leitermusters 7 zugewandt. Speziell ist das Leitermuster 31 mit einem Paar langer Abschnitte 31a (dritter langer Abschnitte), die derart angeordnet sind, dass sie den langen Abschnitt 7b von oben und unten einklemmen, und einem langen Abschnitt 31b (einem vierten langen Abschnitt), der Enden des Paars langer Abschnitte 31a auf der linken Stirnseite des langen Abschnitts 7b verbindet, konfiguriert. Der lange Abschnitt 31a verläuft in der Links-/Rechtsrichtung und der lange Abschnitt 31b verläuft in der Oben-/Untenrichtung. Die Breite des langen Abschnitts 31b in der Links-/Rechtsrichtung ist derart gesetzt, dass sie ausreichend kleiner als die Breite des langen Abschnitts 31a in der Oben-/Untenrichtung ist. Der lange Abschnitt 31b konfiguriert das dritte Verdrahtungselement. Während das dritte Verdrahtungselement mit dem Leitermuster in 8 gebildet ist, ist die Konfiguration nicht darauf beschränkt. Das dritte Verdrahtungselement kann mit einem Leiterdraht oder einer Metallleiterplatte (einem Leiterrahmen) gebildet sein. Ferner ist es auch möglich, die Verbindungspunkte des dritten Verdrahtungselements mit dem Paar langer Abschnitte 31a zu ändern, wie jeweils angemessen ist. Das dritte Verdrahtungselement kann z. B. mit einer portalartigen oder bogenartigen Metallleiterplatte oder einem portalartigen oder bogenartigen Leiterdraht, der über dem langen Abschnitt 7b angeordnet ist, gebildet sein. Das Leitermuster 33 ist in der rechten Seite des langen Abschnitts 7a mit einem langen Körper, der in der Oben-/Untenrichtung entlang des langen Abschnitts 7a verläuft, konfiguriert. Ferner konfiguriert das Leitermuster 31 das zweite Leitermuster, das mit dem Zwischenpotential verbunden ist.
  • Auf der Hauptoberfläche der Isolationsplatte 4 sind der Unterseite der Isolationsplatte 3 benachbart angeordnet mehrere Leitermuster (8, 31, 33), die das Leitermuster 8 (das erste Leitermuster) enthalten, inselförmig (voneinander elektrisch isoliert) vorgesehen. Das Leitermuster 8 ist in einem Hauptbereich im Mittelabschnitt der Hauptoberfläche der Isolationsplatte 4 vorgesehen. Das Leitermuster 8 besitzt in einer Draufsicht die Form des Buchstabens T und ist mit der T-Form auf die Seite gelegt angeordnet, wie in 8 gezeigt ist. Speziell ist das Leitermuster 8 durch Verbinden eines langen Abschnitts 8a (eines ersten langen Abschnitts), der sich in der Oben-/Untenrichtung von 8 erstreckt, und eines langen Abschnitts 8b (eines zweiten langen Abschnitts), der sich von im Wesentlichen dem Zentrum der Oben-/Untenrichtung des langen Abschnitts 7a in die Linksrichtung erstreckt, konfiguriert. Die mehreren IGBT-Elemente 13 und die mehreren Freilaufdioden 40, die oben beschrieben werden, sind im langen Abschnitt 8a angeordnet. Ferner ist im langen Abschnitt 8b der erste Anschlussbereich 39, der mit dem Eingangsanschluss (P) auf der Hochpotentialseite des Leistungsmoduls verbunden ist, vorgesehen. Es ist festzuhalten, dass der erste Anschlussbereich 39 einfach als der P-Anschluss bezeichnet werden kann.
  • Das Leitermuster 31 (das zweite Leitermuster) auf der Isolationsplatte 4 ist derart gebildet, dass es einen Abschnitt des Leitermusters 8 umgibt. Das Leitermuster 31 besitzt in einer Draufsicht die Form des Buchstabens U, derart, dass es die linke Stirnseite des Leitermusters 8 umgibt, und sein offenes Ende ist der Seite des Leitermusters 8 zugewandt. Speziell ist das Leitermuster 31 mit einem Paar langer Abschnitte 31a (dritter langer Abschnitte), die derart angeordnet sind, dass sie den langen Abschnitt 8b von oben und unten einklemmen, und einem langen Abschnitt 31b (einem vierten langen Abschnitt), der Enden des Paars langer Abschnitte 31a auf der linken Stirnseite des langen Abschnitts 8b verbindet, konfiguriert. Wie oben beschrieben wird, konfiguriert der lange Abschnitt 31b das dritte Verdrahtungselement.
  • Auf der Hauptoberfläche der Isolationsplatte 5 sind der linken Seite der Isolationsplatte 3 benachbart angeordnet die mehreren Leitermuster (9, 71, 73), die das Leitermuster 9 (das dritte Leitermuster) enthalten, inselförmig (voneinander elektrisch isoliert) vorgesehen. Das Leitermuster 9 ist in einem Hauptbereich im Mittelabschnitt der Hauptoberfläche der Isolationsplatte 5 vorgesehen. Das Leitermuster 9 besitzt in einer Draufsicht die Form des Buchstabens U, wobei die rechte Seite offen ist. Speziell ist das Leitermuster 9 durch Verbinden eines Hauptabschnitts 9a, der sich im Zentrumsbereich der Isolationsplatte 5 befindet, und eines Paars langer Abschnitte 9b (fünfter langer Abschnitte), das sich in der Rechtsrichtung von den Stirnabschnitten oben und unten im Hauptabschnitt 9a zum rechten Stirnabschnitt der Isolationsplatte 5 erstreckt, konfiguriert. Im Zentrum des Hauptabschnitts 9a sind die mehreren IGBT-Elemente 15 und die mehreren Freilaufdioden 76, die oben beschrieben werden, angeordnet. Die IGBT-Elemente 15 sind auf der linken Seite angeordnet und die Freilaufdioden 76 sind auf der rechten Seite angeordnet. Die linke Seite des Hauptabschnitts 9a steht in einer stufenartigen Form zur Linksrichtung vor. Auf der Oberseite des vorstehenden Hauptabschnitts 9a ist der zweite Anschlussbereich 61, der mit dem Ausgangsanschluss (O) des Zwischenpotentials des Leitungsmoduls verbunden ist, vorgesehen. Der zweite Anschlussbereich 61 ist in der Linksrichtung des IGBT-Elemente 15 angeordnet. Es ist festzuhalten, dass der zweite Anschlussbereich 61 einfach als der Zwischenanschluss (der M-Anschluss), der mit dem Zwischenpotential verbunden ist, bezeichnet werden kann.
  • Das Leitermuster 71 (das vierte Leitermuster) ist bei einer gegenüberliegenden Position auf der dem Leitermuster 7 gegenüberliegenden Seite vorgesehen, wobei der lange Abschnitt 31b dazwischen angeordnet ist. Das Leitermuster 71 besitzt in einer Draufsicht die Form des seitlich gelegten Buchstabens T. Das Leitermuster 71 ist in der Rechtsrichtung des Hauptabschnitts 9a angeordnet und durch das Paar langer Abschnitte 9b von oben und unten eingeklemmt. Im Leitermuster 71 ist der dritte Anschlussbereich 81, der mit dem Eingangsanschluss (N) auf der Niederpotentialseite des Leistungsmoduls verbunden ist, vorgesehen. Der dritte Anschlussbereich 81 ist in Bezug auf den ersten Anschlussbereich 36 gegenüberliegend angeordnet. Es ist festzuhalten, dass der dritte Anschlussbereich 81 einfach als der N-Anschluss bezeichnet werden kann. In der Linksrichtung des Hauptabschnitts 9a ist das Leitermuster 73, das sich in der Oben-/Untenrichtung entlang des Hauptabschnitts 9a erstreckt, angeordnet.
  • Auf der Hauptoberfläche der Isolationsplatte 6 sind der Unterseite der Isolationsplatte 5 benachbart und der linken Seite der Isolationsplatte 4 benachbart angeordnet mehrere Leitermuster (10, 71, 73), die das Leitermuster 10 (das dritte Leitermuster) enthalten, inselförmig (voneinander elektrisch isoliert) vorgesehen. Das Leitermuster 10 ist in einem Hauptbereich im Mittelabschnitt der Hauptoberfläche der Isolationsplatte 6 vorgesehen. Das Leitermuster 10 besitzt in einer Draufsicht die Form des Buchstabens U, wobei die rechte Stirnseite offen ist. Speziell ist das Leitermuster 10 durch Verbinden eines Hauptabschnitts 10a, der sich im Mittenbereich der Isolationsplatte 6 befindet, und eines Paars langer Abschnitte 10b (fünfter langer Abschnitte), das sich in der Rechtsrichtung von den Stirnabschnitten oben und unten am Hauptabschnitt 10a zum rechten Stirnabschnitt der Isolationsplatte 6 erstreckt, konfiguriert. Im Zentrum des Hauptabschnitts 10a sind die mehreren IGBT-Elemente 17 und die mehreren Freilaufdioden 78, die oben beschrieben werden, angeordnet. Die IGBT-Elemente 17 sind auf der linken Seite angeordnet und die Freilaufdioden 78 sind auf der rechten Seite angeordnet. Die linke Seite des Hauptabschnitts 10a steht in einer stufenartigen Form zur Linksrichtung vor. Auf der Oberseite des vorstehenden Hauptabschnitts 10a ist der zweite Anschlussbereich 62, der mit dem Ausgangsanschluss (O) des Zwischenpotentials des Leitungsmoduls verbunden ist, vorgesehen. Der zweite Anschlussbereich 62 ist in der Linksrichtung des IGBT-Elemente 17 angeordnet. Es ist festzuhalten, dass der zweite Anschlussbereich 62 einfach als der Zwischenanschluss (der M-Anschluss), der mit dem Zwischenpotential verbunden ist, bezeichnet werden kann.
  • Das Leitermuster 71 (das vierte Leitermuster) auf der Isolationsplatte 6 ist bei einer gegenüberliegenden Position auf der dem Leitermuster 8 gegenüberliegenden Seite vorgesehen, wobei der lange Abschnitt 31b der Isolationsplatte 4 dazwischen angeordnet ist. Das Leitermuster 71 besitzt in einer Draufsicht die Form des seitlich gelegten Buchstabens T. Das Leitermuster 71 ist in der Rechtsrichtung des Hauptabschnitts 10a angeordnet und durch das Paar langer Abschnitte 10b von oben und unten eingeklemmt. Im Leitermuster 71 ist der dritte Anschlussbereich 82, der mit dem Eingangsanschluss (N) auf der Niederpotentialseite des Leistungsmoduls verbunden ist, vorgesehen. Der dritte Anschlussbereich 82 ist in Bezug auf den ersten Anschlussbereich 39 gegenüberliegend angeordnet. Es ist festzuhalten, dass der dritte Anschlussbereich 82 einfach als der N-Anschluss bezeichnet werden kann. In der Linksrichtung des Hauptabschnitts 10a ist das Leitermuster 73, das sich in der Oben-/Untenrichtung entlang des Hauptabschnitts 10a erstreckt, angeordnet.
  • Im oberen Zweig sind die IGBT-Elemente 11 und die Freilaufdioden 37, die als Paare in der Isolationsplatte 3 angeordnet sind, über die Leiterdrähte W11 (das erste Hauptstromverdrahtungselement) elektrisch verbunden. Ferner ist jede der Freilaufdioden 37 über die Leiterdrähte W12 (das erste Hauptstromverdrahtungselement) mit dem Leitermuster 31 elektrisch verbunden. Speziell ist jeder der Leiterdrähte W12 mit dem rechten Stirnabschnitt (dem weiteren Stirnabschnitt) des langen Abschnitts 31a verbunden. Entsprechend sind in der Isolationsplatte 4 die IGBT-Elemente 13 und die Freilaufdioden 39, die als Paare angeordnet sind, über die Leiterdrähte W11 elektrisch verbunden. Ferner ist jede der Freilaufdioden 39 über die Leiterdrähte W12 mit dem Leitermuster 31 elektrisch verbunden. Speziell ist jeder der Leiterdrähte W12 mit dem rechten Stirnabschnitt des langen Abschnitts 31a verbunden.
  • Im unteren Zweig sind die IGBT-Elemente 15 und die Freilaufdioden 76, die als Paare in der Isolationsplatte 5 angeordnet sind, über die Leiterdrähte W21 (das erste Hauptstromverdrahtungselement) elektrisch verbunden. Ferner ist jede der Freilaufdioden 76 über die Leiterdrähte W12 (das erste Hauptstromverdrahtungselement) mit dem linken Stirnabschnitt des Leitermusters 71 elektrisch verbunden. Entsprechend sind in der Isolationsplatte 6 die IGBT-Elemente 17 und die Freilaufdioden 78, die als Paare angeordnet sind, über die Leiterdrähte W21 elektrisch verbunden. Ferner ist jede der Freilaufdioden 78 über die Leiterdrähte W22 mit dem linken Stirnabschnitt des Leitermusters 71 verbunden.
  • Ferner sind in der zweiten Ausführungsform unter den mehreren Schaltelementen 11, 13, die dem oberen Zweig angehören, Emitter-Elektroden der IGBT-Elemente 11, 13, die in den verschiedenen Leitermustern 7, 8 angeordnet sind, über den Leiterdraht 19 (das erste Verdrahtungselement) als das Verdrahtungselement direkt miteinander verbunden. Ferner sind unter den mehreren Schaltelementen 15, 17, die dem unteren Zweig angehören, Emitter-Elektroden der IGBT-Elemente 15, 17, die in den verschiedenen Leitermustern 9, 10 angeordnet sind, über den Leiterdraht 20 (das erste Verdrahtungselement) als das Verdrahtungselement direkt miteinander verbunden. Ferner sind, wie oben beschrieben wurde, Emitter-Elektroden der IGBT-Elemente (11), (13), (15) und (17), die in denselben Leitermustern (7 bis 10) angeordnet sind, über die Leiterdrähte 21 bis 24 (die zweiten Verdrahtungselemente) als die weiteren Verdrahtungselemente jeweils direkt miteinander verbunden. Es ist festzuhalten, dass, wie oben beschrieben wurde, die Leiterdrähte 19, 12 als die Verdrahtungselemente die ersten Verdrahtungselemente konfigurieren und die Leiterdrähte 21 bis 24 als die weiteren Verdrahtungselemente die zweiten Verdrahtungselemente konfigurieren.
  • Darüber hinaus ist das Leitermuster 31 auf der Isolationsplatte 3, das den oberen Zweig konfiguriert, ist über Leiterdrähte W13 (das zweite Hauptstromverdrahtungselement) mit dem Leitermuster 9 auf der Isolationsplatte 5, die den unteren Zweig konfiguriert, verbunden. Speziell ist ein Ende des Leiterdrahts W13 mit dem Fußendabschnitt (dem Verbindungsabschnitt zwischen dem langen Abschnitt 31a und dem langen Abschnitt 31b) des langen Abschnitts 31a verbunden und das weitere Ende ist mit dem rechten Stirnabschnitt des langen Abschnitts 9b verbunden. Entsprechend ist das Leitermuster 31 auf der Isolationsplatte 4, die den oberen Zweig konfiguriert, mit dem Leitermuster 10 auf der Isolationsplatte 6, die den unteren Zweig konfiguriert, über die Leiterdrähte W13 verbunden. Speziell ist ein Ende des Leiterdrahts W13 mit dem Fußendabschnitt (dem Verbindungsabschnitt zwischen dem langen Abschnitt 31a und dem langen Abschnitt 31b) des langen Abschnitts 31a verbunden und das weitere Ende mit dem rechten Endabschnitt des langen Abschnitts 10b verbunden.
  • Ein Änderungsbeispiel, das in 9 gezeigt ist, ist von der Konfiguration von 8 dahingehend verschieden, dass die zweiten Leitermuster 31, die in den verschiedenen Substraten 3, 4 im oberen Zweig angeordnet sind, über das vierte Verdrahtungselement (den Leiterdraht 25) miteinander verbunden sind, anstatt die Emitterelektroden der Schaltelemente über die Verdrahtungselemente zu verbinden. Wie oben beschrieben wurde, können die zweiten Leitermuster 31, die in den benachbarten verschiedenen Substraten 3, 4 angeordnet sind, mit der kürzesten Entfernung verbunden werden, da das zweite Leitermuster in einer Draufsicht in Form des Buchstabens U gebildet ist. Hinsichtlich der Konfiguration können das Merkmal von 8 und das Merkmal von 9 kombiniert werden. Das heißt, in 8 können die zweiten Leitermuster 31, die in den verschiedenen Substraten 3, 4 angeordnet sind, über das vierte Verdrahtungselement (den Leiterdraht 25) verbunden werden.
  • Wie beschrieben wurde, sind in der zweiten Ausführungsform die Emitter-Elektroden der Schaltelemente, die in den verschiedenen Leitermustern angeordnet sind und zwischen den mehreren Schaltelementen parallelgeschaltet sind, auch über die Verdrahtungselemente (die Leiterdrähte 19, 20) verbunden und die Emitter-Elektroden der mehreren Schaltelemente, die im selben Leitermuster angeordnet sind, sind außerdem über weitere Verdrahtungselemente (die Leiterdrähte 21 bis 24) direkt verbunden, um zu ermöglichen, die Induktivität zu verringern, um das Schwingungsphänomen zum Zeitpunkt der Schaltoperationen zu unterdrücken.
  • In der zweiten Ausführungsform sind im oberen Zweig die ersten Leitermuster (die Leitermustern 7, 8) in einer Draufsicht in Form des Buchstabens T gebildet und derart angeordnet, dass ein Abschnitt (die langen Abschnitte 7b, 8b) der ersten Leitermuster durch das Paar langer Abschnitte 31a eingeklemmt ist. Darüber hinaus sind die Elemente des Paars langer Abschnitte 31a durch den langen Abschnitt 31b als das dritte Verdrahtungselement verbunden. Dies ermöglicht, die Unterdrückungswirkung des Schwingungsphänomens noch weiter zu erhöhen. Ferner können durch Bilden des zweiten Leitermusters (des Leitermusters 31) in einer Draufsicht in Form des Buchstabens U, um den Wurzelabschnitt des ersten Leitermusters in Form des Buchstabens T zu umgeben, derart, dass das zweite Leitermuster das erste Leitermuster umgibt, die Schaltelemente des ersten Leitermusters (die Freilaufdioden 37 im langen Abschnitt 7a und die Freilaufdioden 40 im langen Abschnitt 8a) und des zweiten Leitermusters (des langen Abschnitts 31a) mit der kürzesten Entfernung über das erste Verdrahtungselement (die Leiterdrähte W12) verbunden werden. Dadurch kann der Spannungsabfall in den Leiterdrähten W12 klein gestaltet werden, derart, dass der Einschaltwiderstand verringert werden kann.
  • Ferner sind im unteren Zweig die dritten Leitermuster (die Leitermuster 9, 10) in einer Draufsicht in Form des Buchstabens U gebildet, um das vierte Leitermuster (das Leitermuster 71) zu umgeben, derart, dass ein Abschnitt der dritten Leitermuster nahe zur Seite des oberen Zweigs gebracht werden kann und das vierte Leitermuster derart angeordnet werden kann, dass es näher zur Seite des oberen Zweigs liegt. Da die Spitzen der Abschnitte (der langen Abschnitte 9b, 10b) der dritten Leiterabschnitte bei den Fußenden der zweiten Leitermuster (der langen Abschnitte 31a) gegenüberliegenden angeordnet sind, können ferner die langen Abschnitte 9b, 10b und die langen Abschnitte 31a mit der kürzesten Entfernung über das dritte Verdrahtungselemente (die Leiterdrähte W13) verbunden werden. Da der lange Abschnitt 7b (8b) und das vierte Leitermuster gegenüberliegend angeordnet sind, sind ferner der erste Anschlussbereich 36 (39) und der dritte Anschlussbereich 81 (82) gegenüberliegend angeordnet. Als ein Ergebnis können der P-Anschluss und der N-Anschluss noch näher angeordnet werden, derart, dass es möglich ist, die Induktivität weiter zu verringern, um die Erzeugung einer Stoßspannung zu unterdrücken und die Schwingungsunterdrückungswirkung noch mehr zu erhöhen. Wie oben beschrieben wurde, ist es gemäß der zweiten Ausführungsform möglich, das Leistungsmodul, das einem hohen Strom des oberen und des unteren Zweigs entspricht, mit einem geringeren Einschaltwiderstand zu verwirklichen und eine Schwingung zwischen den Schaltelementen zu unterdrücken.
  • Im Folgenden werden die Merkmalspunkte der oben beschriebenen Ausführungsformen beschrieben.
  • Die Halbleitervorrichtung gemäß der Ausführungsformen enthält Folgendes: ein Substrat, das eine Hauptoberfläche besitzt; mehrere Leitermuster, die auf der Hauptoberfläche vorgesehen sind; mehrere Schaltelemente, die auf den mehreren Leitermustern angeordnet sind, um Kollektor-Elektroden zu verbinden; und ein einzelnes oder mehrere Verdrahtungselemente, die Emitter-Elektroden der Schaltelemente, die auf verschiedenen Leitermustern angeordnet und zwischen den mehreren Schaltelementen parallelgeschaltet sind, direkt verbinden. Mit einer derartigen Konfiguration sind die Emitter-Elektroden der Schaltelemente, die in den verschiedenen Leitermustern angeordnet und parallelgeschaltet sind, direkt miteinander verbunden, derart, dass es möglich ist, das Schwingungsphänomen der Potentiale zwischen den Gates und den Emittern und des Potentials zwischen den Kollektoren und den Emittern der IGBT-Elemente, die parallelgeschaltet sind, zu verhindern.
  • In der Halbleitervorrichtung sind zwei Schaltelemente, deren Emitter-Elektroden über das Verdrahtungselement direkt verbunden sind, die zwei Schaltelemente mit der kürzesten Entfernung zwischen den mehreren Schaltelementen, die in einem Leitermuster angeordnet sind, und den mehreren Schaltelementen, die in einem weiteren Leitermuster angeordnet sind, sind. Mit dieser Konfiguration sind die Emitter-Elektroden der zwei Schaltelemente mit der kürzesten Entfernung direkt verbunden, derart, dass es möglich ist, die Induktivitätskomponente, die im Verdrahtungselement enthalten ist, zu minimieren und die Schwingungsunterdrückungswirkung zu verbessern.
  • Die Halbleitervorrichtung enthält ein weiteres Verdrahtungselement, das die Emitter-Elektroden der mehreren Schaltelemente, die im selben Leitermuster angeordnet sind, direkt verbindet. Mit einer derartigen Konfiguration sind die Emitter-Elektroden der mehreren Schaltelemente, die in denselben Leitermustern angeordnet sind, und die mehreren Schaltelemente, die in den verschiedenen Leitermustern angeordnet sind, über ein weiteres Verdrahtungselement miteinander verbunden, derart, dass die Schwingungsunterdrückungswirkung weiter verbessert werden kann.
  • Die Halbleitervorrichtung enthält: einen ersten Leiterrahmen, der mehrere erste Schenkelabschnitte enthält, die mit mehreren ersten Anschlussbereichen, die an jedem der Leitermuster vorgesehen sind, verbunden sind, wobei die mehreren Schaltelemente angeordnet sind, um die Kollektor-Elektroden, einen ersten Verbindungsabschnitt, der mit der Außenseite verbunden ist, und einen ersten Verdrahtungsabschnitt, der eine Verbindung zwischen jedem der ersten Schenkelabschnitte und dem ersten Verbindungsabschnitt herstellt, zu verbinden; mehrere weitere Leitermuster, die auf der Hauptoberfläche entsprechend den mehreren Leitermustern vorgesehen sind, wobei die mehreren weiteren Leitermuster mit der Emitter-Elektrode der Schaltelemente, die auf jedem der entsprechenden Leitermuster angeordnet sind, verbunden sind; und einen zweiten Leiterrahmen, der mehrere zweite Schenkelabschnitte, die mit mehreren zweiten Anschlussbereichen, die zu jedem der weiteren Leitermuster vorgesehen sind, verbunden sind, einen zweiten Verbindungsabschnitt, der nach außen verbunden ist, und einen zweiten Verdrahtungsabschnitt, der eine Verbindung zwischen jedem der zweiten Schenkelabschnitte und dem zweiten Verbindungsabschnitt herstellt, enthält.
  • In der Halbleitervorrichtung sind eine Anordnungsrichtung der mehreren Schaltelemente und eine Anordnungsrichtung der mehreren zweiten Anschlussbereiche dieselbe Richtung. In der Halbleitervorrichtung sind die Anordnungsrichtung der mehreren Schaltelemente und die Verdrahtungsrichtung des Verdrahtungselements dieselbe Richtung. Ferner sind in der Halbleitervorrichtung die Verdrahtungsrichtung des Verdrahtungselements und die Verdrahtungsrichtung des weiteren Verdrahtungselements dieselbe Richtung. Ferner können in der Halbleitervorrichtung die Anordnungsrichtung der mehreren Schaltelemente, die Verdrahtungsrichtung der Verdrahtungselemente, die Anordnungsrichtung der ersten Anschlussbereiche und die Anordnungsrichtung der zweiten Anschlussbereiche dieselbe Richtung sein. Ferner können in der Halbleitervorrichtung die Verdrahtung der Verdrahtungselemente, die Anordnung der ersten Anschlussbereiche und die Anordnung der zweiten Anschlussbereiche in dieser Reihenfolge von der Seite näher an der Anordnung der mehreren Schaltelemente angeordnet sein.
  • In der Halbleitervorrichtung sind Zweige mit Schaltelementen, die unter den mehreren Schaltelementen gleichzeitig ein-/ausschalten, konfiguriert und Emitterelektroden der Schaltelemente, die in verschiedenen Leitermustern im selben Zweig angeordnet sind, sind über das Verdrahtungselement miteinander verbunden.
  • In der Halbleitervorrichtung konfiguriert das Verdrahtungselement ein erstes Verdrahtungselement oder ein zweites Verdrahtungselement; sind der obere Zweig und der untere Zweig mit den Schaltelementen, die unter den mehreren Schaltelementen gleichzeitig ein-/ausschalten, konfiguriert; sind mehrere der Substrate für jedes der Leitermuster, in denen die Schaltelemente angeordnet sind, vorgesehen; enthält das Substrat, das dem oberen Zweig angehört, ein erstes Verbindungsmuster, in dem das Schaltelement angeordnet ist, wobei das erste Leitermuster mit einem Eingangsanschluss auf einer Hochpotentialseite verbunden ist, und ein zweites Leitermuster, das mit einem Zwischenpotential verbunden ist, wobei das zweite Leitermuster derart gebildet ist, dass es das erste Leitermuster umgibt; besitzt das erste Leitermuster in einer Draufsicht die Form des Buchstaben T und enthält einen ersten langen Abschnitt, der sich in der Anordnungsrichtung der Schaltelemente erstreckt, und einen zweiten langen Abschnitt, der sich von einem Zwischenabschnitt in der Ausdehnungsrichtung des ersten langen Abschnitts in einer Richtung senkrecht zur Anordnungsrichtung der Schaltelemente erstreckt; enthält das zweite Leitermuster ein Paar dritter langer Abschnitte, die sich entlang des zweiten langen Abschnitts erstrecken, wobei das Paar dritter langer Abschnitte derart vorgesehen ist, dass es den zweiten langen Abschnitt einklemmt; und sind die Elemente des Paars dritter langer Abschnitte über ein drittes Verdrahtungselement miteinander verbunden.
  • In der Halbleitervorrichtung enthält das zweite Leitermuster ferner einen vierten langen Abschnitt, der Endabschnitte des Paars dritter langer Abschnitte verbindet, wobei das zweite Leitermuster in einer Draufsicht in der Form des Buchstabens U gebildet ist, derart, dass es den zweiten langen Abschnitt mit den dritten langen Abschnitten und dem vierten langen Abschnitt umgibt; und der vierte lange Abschnitt konfiguriert das dritte Verdrahtungselement.
  • In der Halbleitervorrichtung sind die Schaltelemente im ersten langen Abschnitt angeordnet und sind die Schaltelemente, die im ersten langen Abschnitt angeordnet sind, und die weiteren Endabschnitte der dritten langen Abschnitte über ein erstes Hauptstromverdrahtungselement verbunden.
  • In der Halbleitervorrichtung enthält das Substrat, das dem unteren Zweig angehört, ein drittes Leitermuster, in dem die Schaltelemente angeordnet sind, wobei das dritte Leitermuster mit einem Ausgangsanschluss eines Zwischenpotentials verbunden ist, und ein viertes Leitermuster, das mit einem Eingangsanschluss auf einer Niederpotentialseite verbunden ist; und das dritte Leitermuster besitzt in einer Draufsicht die Form des Buchstabens U derart, dass es das vierte Leitermuster umgibt, und enthält einen Hauptabschnitt, in dem die Schaltelemente angeordnet sind, und ein Paar fünfter langer Abschnitte, die vom Hauptabschnitt zur Seite des oberen Zweigs verlaufen, wobei das Paar fünfter langer Abschnitte derart vorgesehen ist, dass es das vierte Leitermuster einklemmt.
  • In der Halbleitervorrichtung sind Spitzen der fünften langen Abschnitte Fußenden der dritten langen Abschnitte gegenüberliegend angeordnet und sind die Spitzen der fünften langen Abschnitte und die Fußenden der dritten langen Abschnitte über ein zweites Hauptstromelement verbunden.
  • In der Halbleitervorrichtung ist im zweiten langen Abschnitt ein erster Anschlussbereich, der mit dem Eingangsanschluss auf der Hochpotentialseite verbunden ist, vorgesehen; ist im vierten Leitermuster ein dritter Anschlussbereich, der mit dem Eingangsanschluss auf der Niederpotentialseite verbunden ist, vorgesehen; und sind der erste Anschlussbereich und der dritte Anschlussbereich gegenüberliegend angeordnet.
  • In der Halbleitervorrichtung sind im oberen Zweig die zweiten Leitermuster, die auf den verschiedenen Substraten angeordnet sind, über ein viertes Verdrahtungselement miteinander verbunden.
  • Eine weitere Halbleitervorrichtung, die in der Ausführungsform beschrieben wird, enthält Folgendes: ein Substrat, das eine Hauptoberfläche besitzt; mehrere Leitermuster, die auf der Hauptoberfläche vorgesehen sind; und mehrere Schaltelemente, die auf den mehreren Leitermustern angeordnet sind, um Kollektor-Elektroden zu verbinden, wobei ein oberer Zweig und ein unterer Zweig mit Schaltelementen, die unter den mehreren Schaltelementen gleichzeitig ein-/ausschalten, konfiguriert sind; mehrere Substrate für jedes der Leitermuster, in denen die Schaltelemente angeordnet sind, vorgesehen sind; das Substrat, das dem oberen Zweig angehört, Folgendes enthält: ein erstes Verbindungsmuster, in dem die Schaltelemente angeordnet sind, wobei das erste Leitermuster mit einem Eingangsanschluss auf einer Hochpotentialseite verbunden ist, und ein zweites Leitermuster, das mit einem Zwischenpotential verbunden ist, wobei das zweite Leitermuster derart gebildet ist, dass es das erste Leitermuster umgibt; wobei das erste Leitermuster in einer Draufsicht die Form des Buchstaben T besitzt und Folgendes enthält: einen ersten langen Abschnitt, der sich in einer Anordnungsrichtung der Schaltelemente erstreckt, und einen zweiten langen Abschnitt, der sich von einem Zwischenabschnitt in der Ausdehnungsrichtung des ersten langen Abschnitts in einer Richtung senkrecht zur Anordnungsrichtung der Schaltelemente erstreckt; wobei das zweite Leitermuster ein Paar dritter langer Abschnitte enthält, die sich entlang des zweiten langen Abschnitts erstrecken, wobei das Paar dritter langer Abschnitte derart vorgesehen ist, dass es den zweiten langen Abschnitt einklemmt; die Elemente des Paars dritter langer Abschnitte über ein drittes Verdrahtungselement miteinander verbunden sind; und im oberen Zweig die dritten langen Abschnitte der zweiten Leitermuster, die auf den verschiedenen Substraten angeordnet sind, über ein viertes Verdrahtungselement miteinander verbunden sind.
  • In der Halbleitervorrichtung enthält das zweite Leitermuster ferner einen vierten langen Abschnitt, der Endabschnitte des Paars dritter langer Abschnitte verbindet, wobei das zweite Leitermuster in einer Draufsicht in der Form des Buchstabens U gebildet ist, derart, dass es den zweiten langen Abschnitt mit den dritten langen Abschnitten und dem vierten langen Abschnitt umgibt; und der vierte lange Abschnitt das dritte Verdrahtungselement konfiguriert.
  • Industrielle Anwendbarkeit
  • Die Halbleitervorrichtung der vorliegenden Erfindung ist für das Leistungsmodul bevorzugt, in dem mehrere Schaltelemente parallelgeschaltet sind.
  • Diese Anmeldung verwendet als Grundlage die japanische Patenanmeldung Nr. 2018-172440 , eingereicht am 14. September 2018, deren Inhalte hier durch Bezugnahme vollständig mit aufgenommen sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • DE 19549011 A1 [0005]
    • JP 2018172440 [0085]

Claims (19)

  1. Halbleitervorrichtung, die Folgendes umfasst: ein Substrat, das eine Hauptoberfläche besitzt; mehrere Leitermuster, die auf der Hauptoberfläche vorgesehen sind; mehrere Schaltelemente, die auf den mehreren Leitermustern angeordnet sind, um Kollektor-Elektroden zu verbinden; und ein einzelnes oder mehrere Verdrahtungselemente, die Emitter-Elektroden der Schaltelemente, die auf verschiedenen Leitermustern angeordnet und zwischen den mehreren Schaltelementen parallelgeschaltet sind, direkt verbinden.
  2. Halbleitervorrichtung nach Anspruch 1, wobei zwei Schaltelemente, deren Emitter-Elektroden über das Verdrahtungselement direkt verbunden sind, die zwei Schaltelemente mit der kürzesten Entfernung zwischen den mehreren Schaltelementen, die in einem Leitermuster angeordnet sind, und den mehreren Schaltelementen, die in einem weiteren Leitermuster angeordnet sind, sind.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, die ein weiteres Verdrahtungselement umfasst, das die Emitter-Elektroden der mehreren Schaltelemente, die im selben Leitermuster angeordnet sind, direkt verbindet.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, die Folgendes umfasst: einen ersten Leiterrahmen, der mehrere erste Schenkelabschnitte enthält, die mit mehreren ersten Anschlussbereichen, die an jedem der Leitermuster vorgesehen sind, verbunden sind, wobei die mehreren Schaltelemente angeordnet sind, um die Kollektor-Elektroden, einen ersten Verbindungsabschnitt, der mit der Außenseite verbunden ist, und einen ersten Verdrahtungsabschnitt, der eine Verbindung zwischen jedem der ersten Schenkelabschnitte und dem ersten Verbindungsabschnitt herstellt, zu verbinden; mehrere weitere Leitermuster, die auf der Hauptoberfläche entsprechend den mehreren Leitermustern vorgesehen sind, wobei die mehreren weiteren Leitermuster mit der Emitter-Elektrode der Schaltelemente, die auf jedem der entsprechenden Leitermuster angeordnet sind, verbunden sind; und einen zweiten Leiterrahmen, der mehrere zweite Schenkelabschnitte, die mit mehreren zweiten Anschlussbereichen, die zu jedem der weiteren Leitermuster vorgesehen sind, verbunden sind, einen zweiten Verbindungsabschnitt, der nach außen verbunden ist, und einen zweiten Verdrahtungsabschnitt, der eine Verbindung zwischen jedem der zweiten Schenkelabschnitte und dem zweiten Verbindungsabschnitt herstellt, enthält.
  5. Halbleitervorrichtung nach Anspruch 4, wobei eine Anordnungsrichtung der mehreren Schaltelemente und eine Anordnungsrichtung der mehreren zweiten Anschlussbereiche dieselbe Richtung sind.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei eine Anordnungsrichtung der mehreren Schaltelemente und eine Verdrahtungsrichtung des ersten Verdrahtungselements dieselbe Richtung sind.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei die Verdrahtungsrichtung des Verdrahtungselements und die Verdrahtungsrichtung des weiteren Verdrahtungselements dieselbe Richtung sind.
  8. Halbleitervorrichtung nach einem der Ansprüche 4 bis 7, wobei die Anordnungsrichtung der mehreren Schaltelemente, die Verdrahtungsrichtung der Verdrahtungselemente, die Anordnungsrichtung der ersten Anschlussbereiche und die Anordnungsrichtung der zweiten Anschlussbereiche dieselbe Richtung sein kann.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei die Verdrahtung der Verdrahtungselemente, die Anordnung der ersten Anschlussbereiche und die Anordnung der zweiten Anschlussbereiche in dieser Reihenfolge von der Seite näher an der Anordnung der mehreren Schaltelemente angeordnet sein können.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei Zweige mit Schaltelementen, die unter den mehreren Schaltelementen gleichzeitig ein-/ausschalten, konfiguriert sind und Emitterelektroden der Schaltelemente, die in verschiedenen Leitermustern im selben Zweig angeordnet sind, über das Verdrahtungselement miteinander verbunden sind.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei das Verdrahtungselement ein erstes Verdrahtungselement oder ein zweites Verdrahtungselement konfiguriert; der obere Zweig und der untere Zweig mit den Schaltelementen, die unter den mehreren Schaltelementen gleichzeitig ein-/ausschalten, konfiguriert sind; mehrere der Substrate für jedes der Leitermuster, in denen die Schaltelemente angeordnet sind, vorgesehen sind; das Substrat, das dem oberen Zweig angehört, ein erstes Verbindungsmuster, in dem das Schaltelement angeordnet ist, wobei das erste Leitermuster mit einem Eingangsanschluss auf einer Hochpotentialseite verbunden ist, und ein zweites Leitermuster, das mit einem Zwischenpotential verbunden ist, enthält, wobei das zweite Leitermuster derart gebildet ist, dass es das erste Leitermuster umgibt; das erste Leitermuster in einer Draufsicht die Form des Buchstaben T besitzt und einen ersten langen Abschnitt, der sich in der Anordnungsrichtung der Schaltelemente erstreckt, und einen zweiten langen Abschnitt, der sich von einem Zwischenabschnitt in der Ausdehnungsrichtung des ersten langen Abschnitts in einer Richtung senkrecht zur Anordnungsrichtung der Schaltelemente erstreckt, enthält; das zweite Leitermuster ein Paar dritter langer Abschnitte enthält, die sich entlang des zweiten langen Abschnitts erstrecken, wobei das Paar dritter langer Abschnitte derart vorgesehen ist, dass es den zweiten langen Abschnitt einklemmt; und die Elemente des Paars dritter langer Abschnitte über ein drittes Verdrahtungselement miteinander verbunden sind.
  12. Halbleitervorrichtung nach Anspruch 11, wobei das zweite Leitermuster ferner einen vierten langen Abschnitt enthält, der Endabschnitte des Paars dritter langer Abschnitte verbindet, wobei das zweite Leitermuster in einer Draufsicht in der Form des Buchstabens U gebildet ist, derart, dass es den zweiten langen Abschnitt mit den dritten langen Abschnitten und dem vierten langen Abschnitt umgibt; und der vierte lange Abschnitt das dritte Verdrahtungselement konfiguriert.
  13. Halbleitervorrichtung nach Anspruch 12, wobei die Schaltelemente im ersten langen Abschnitt angeordnet sind und die Schaltelemente, die im ersten langen Abschnitt angeordnet sind, und die weiteren Endabschnitte der dritten langen Abschnitte über ein erstes Hauptstromverdrahtungselement verbunden sind.
  14. Halbleitervorrichtung nach einem der Ansprüche 11 bis 13, wobei das Substrat, das dem unteren Zweig angehört, ein drittes Leitermuster, in dem die Schaltelemente angeordnet sind, wobei das dritte Leitermuster mit einem Ausgangsanschluss eines Zwischenpotentials verbunden ist, und ein viertes Leitermuster, das mit einem Eingangsanschluss auf einer Niederpotentialseite verbunden ist, enthält; und das dritte Leitermuster in einer Draufsicht die Form des Buchstabens U besitzt, derart, dass es das vierte Leitermuster umgibt, und einen Hauptabschnitt, in dem die Schaltelemente angeordnet sind, und ein Paar fünfter langer Abschnitte, die vom Hauptabschnitt zur Seite des oberen Zweigs verlaufen, enthält, wobei das Paar fünfter langer Abschnitte derart vorgesehen ist, dass es das vierte Leitermuster einklemmt.
  15. Halbleitervorrichtung nach Anspruch 14, wobei Spitzen der fünften langen Abschnitte gegenüber Fußenden der dritten langen Abschnitte angeordnet sind und die Spitzen der fünften langen Abschnitte und die Fußenden der dritten langen Abschnitte über ein zweites Hauptstromelement verbunden sind.
  16. Halbleitervorrichtung nach Anspruch 14 oder 15, wobei im zweiten langen Abschnitt ein erster Anschlussbereich, der mit dem Eingangsanschluss auf der Hochpotentialseite verbunden ist, vorgesehen ist; im vierten Leitermuster ein dritter Anschlussbereich, der mit dem Eingangsanschluss auf der Niederpotentialseite verbunden ist, vorgesehen ist; und der erste Anschlussbereich und der dritte Anschlussbereich gegenüberliegend angeordnet sind.
  17. Halbleitervorrichtung nach einem der Ansprüche 11 bis 16, wobei im oberen Zweig die zweiten Leitermuster, die auf den verschiedenen Substraten angeordnet sind, über ein viertes Verdrahtungselement miteinander verbunden sind.
  18. Halbleitervorrichtung, die Folgendes umfasst: ein Substrat, das eine Hauptoberfläche besitzt; mehrere Leitermuster, die auf der Hauptoberfläche vorgesehen sind; und mehrere Schaltelemente, die auf den mehreren Leitermustern angeordnet sind, um Kollektor-Elektroden zu verbinden, wobei ein oberer Zweig und ein unterer Zweig mit Schaltelementen, die unter den mehreren Schaltelementen gleichzeitig ein-/ausschalten, konfiguriert sind; mehrere Substrate für jedes der Leitermuster, in denen die Schaltelemente angeordnet sind, vorgesehen sind; das Substrat, das dem oberen Zweig angehört, Folgendes enthält: ein erstes Verbindungsmuster, in dem die Schaltelemente angeordnet sind, wobei das erste Leitermuster mit einem Eingangsanschluss auf einer Hochpotentialseite verbunden ist, und ein zweites Leitermuster, das mit einem Zwischenpotential verbunden ist, wobei das zweite Leitermuster derart gebildet ist, dass es das erste Leitermuster umgibt; wobei das erste Leitermuster in einer Draufsicht die Form des Buchstaben T besitzt und Folgendes enthält: einen ersten langen Abschnitt, der sich in einer Anordnungsrichtung der Schaltelemente erstreckt, und einen zweiten langen Abschnitt, der sich von einem Zwischenabschnitt in der Ausdehnungsrichtung des ersten langen Abschnitts in einer Richtung senkrecht zur Anordnungsrichtung der Schaltelemente erstreckt; wobei das zweite Leitermuster ein Paar dritter langer Abschnitte enthält, die sich entlang des zweiten langen Abschnitts erstrecken, wobei das Paar dritter langer Abschnitte derart vorgesehen ist, dass es den zweiten langen Abschnitt einklemmt; die Elemente des Paars dritter langer Abschnitte über ein drittes Verdrahtungselement miteinander verbunden sind; und im oberen Zweig die dritten langen Abschnitte der zweiten Leitermuster, die auf den verschiedenen Substraten angeordnet sind, über ein viertes Verdrahtungselement miteinander verbunden sind.
  19. Halbleitervorrichtung nach Anspruch 18, wobei das zweite Leitermuster ferner einen vierten langen Abschnitt enthält, der Endabschnitte des Paars dritter langer Abschnitte verbindet, wobei das zweite Leitermuster in einer Draufsicht in der Form des Buchstabens U gebildet ist, derart, dass es den zweiten langen Abschnitt mit den dritten langen Abschnitten und dem vierten langen Abschnitt umgibt; und der vierte lange Abschnitt das dritte Verdrahtungselement konfiguriert.
DE112019000660.6T 2018-09-14 2019-09-12 Halbleitervorrichtung Pending DE112019000660T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-172440 2018-09-14
JP2018172440 2018-09-14
PCT/JP2019/035919 WO2020054806A1 (ja) 2018-09-14 2019-09-12 半導体装置

Publications (1)

Publication Number Publication Date
DE112019000660T5 true DE112019000660T5 (de) 2020-10-22

Family

ID=69777871

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019000660.6T Pending DE112019000660T5 (de) 2018-09-14 2019-09-12 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US11171122B2 (de)
JP (1) JP7036221B2 (de)
CN (1) CN111801795A (de)
DE (1) DE112019000660T5 (de)
WO (1) WO2020054806A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4120341A1 (de) * 2021-07-13 2023-01-18 Siemens Aktiengesellschaft Halbleiteranordnung mit einem halbleiterelement, einem substrat und bondverbindungsmitteln
EP4312263A1 (de) 2022-07-29 2024-01-31 Siemens Aktiengesellschaft Halbleiteranordnung mit einem halbleiterelement, einem substrat und zumindest einem verdrahtungselement

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022130951A1 (ja) * 2020-12-17 2022-06-23 富士電機株式会社 半導体モジュール
EP4030604A1 (de) * 2021-01-18 2022-07-20 Siemens Aktiengesellschaft Stromrichter mit mindestens zwei leistungshalbleitermodulen
WO2022158322A1 (ja) * 2021-01-19 2022-07-28 ローム株式会社 半導体装置
CN116998103A (zh) * 2021-03-19 2023-11-03 三菱电机株式会社 直流电源装置、制冷循环装置、空调机以及冰箱
JP2023000131A (ja) * 2021-06-17 2023-01-04 株式会社 日立パワーデバイス パワー半導体モジュールおよび電力変換装置
DE112022002599T5 (de) * 2021-06-17 2024-03-14 Rohm Co., Ltd. Halbleitervorrichtung
DE112023000179T5 (de) * 2022-04-13 2024-04-25 Fuji Electric Co., Ltd. Halbleitervorrichtung

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60239051A (ja) * 1984-05-11 1985-11-27 Mitsubishi Electric Corp 半導体装置
DE19549011C2 (de) 1995-12-28 1998-12-03 Eupec Gmbh & Co Kg Leistungshalbleiter-Modul mit parallelgeschalteten IGBT-Chips und zusätzlicher Verbindung der Emitterkontakte
JP4292652B2 (ja) * 1999-09-30 2009-07-08 三菱電機株式会社 パワー半導体モジュール
US6552429B2 (en) 2000-08-28 2003-04-22 Mitsubishi Denki Kabushiki Kaisha Power switching semiconductor device with suppressed oscillation
JP4484400B2 (ja) * 2000-08-28 2010-06-16 三菱電機株式会社 半導体装置
JP4142539B2 (ja) * 2003-09-25 2008-09-03 三菱電機株式会社 電力用半導体装置
JP2007234690A (ja) * 2006-02-28 2007-09-13 Hitachi Ltd パワー半導体モジュール
JP5637944B2 (ja) * 2011-06-29 2014-12-10 株式会社 日立パワーデバイス パワー半導体モジュール
WO2013105456A1 (ja) * 2012-01-13 2013-07-18 住友ベークライト株式会社 回路基板および電子デバイス
JP6109630B2 (ja) * 2013-04-16 2017-04-05 株式会社日立製作所 半導体素子及び電力変換装置の配線構造
CN105981274B (zh) * 2014-02-11 2018-11-06 三菱电机株式会社 电力用半导体模块
JP6413523B2 (ja) 2014-09-09 2018-10-31 富士電機株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4120341A1 (de) * 2021-07-13 2023-01-18 Siemens Aktiengesellschaft Halbleiteranordnung mit einem halbleiterelement, einem substrat und bondverbindungsmitteln
WO2023285046A2 (de) 2021-07-13 2023-01-19 Siemens Aktiengesellschaft Halbleiteranordnung mit einem halbleiterelement, einem substrat und bondverbindungsmitteln
WO2023285046A3 (de) * 2021-07-13 2023-07-20 Siemens Aktiengesellschaft Halbleiteranordnung mit einem halbleiterelement, einem substrat und einem verbindungsmittel und verfahren zu deren herstellung
EP4312263A1 (de) 2022-07-29 2024-01-31 Siemens Aktiengesellschaft Halbleiteranordnung mit einem halbleiterelement, einem substrat und zumindest einem verdrahtungselement
WO2024022648A1 (de) 2022-07-29 2024-02-01 Siemens Aktiengesellschaft Halbleiteranordnung mit einem halbleiterelement, einem substrat und zumindest einem verdrahtungselement

Also Published As

Publication number Publication date
US20200395344A1 (en) 2020-12-17
WO2020054806A1 (ja) 2020-03-19
US11171122B2 (en) 2021-11-09
CN111801795A (zh) 2020-10-20
JP7036221B2 (ja) 2022-03-15
JPWO2020054806A1 (ja) 2021-03-11

Similar Documents

Publication Publication Date Title
DE112019000660T5 (de) Halbleitervorrichtung
DE112015002815T5 (de) Leistungsmodul und Herstellungsverfahren dafür
DE102012219686B4 (de) Leistungsmodul mit geringer Streuinduktivität
DE112009001638T5 (de) Leistungshalbleitermodul
DE10037533C1 (de) Induktivitätsarme Schaltungsanordnung
DE102017116434A1 (de) Signalstiftbaugruppe für ein leistungsmodul für mehrere vorrichtungen
DE102014111252A1 (de) Elektronisches Bauteil und Verfahren
DE102012217624A1 (de) Niederinduktives Halbleitermodul
DE102017213872B4 (de) Einseitige Leistungsvorrichtungsbaugruppe und Verfahren zur Herstellung
DE102019112935B4 (de) Halbleitermodul
DE102014115717A1 (de) Hakbleiterbauelementgehäuse
DE112020006524T5 (de) Halbleitermodul
DE112015000156T5 (de) Halbleitervorrichtung
DE112013007376T5 (de) Halbleitervorrichtung
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE102015012915A1 (de) Anordnung von Halbleiterelementen auf einem Halbleitermodul für ein Leistungsmodul oder entsprechendes Verfahren
DE112015006984T5 (de) Halbleitervorrichtung und halbleitermodul, das mit derselben versehen ist
DE112019003733T5 (de) Halbleitervorrichtung
DE112020006374T5 (de) Leistungsmodul mit verbesserten elektrischen und thermischen Charakteristiken
DE112013004596T5 (de) Halbleitermodul
DE102015108253B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE102020119169B4 (de) Schaltkomponenten
DE102021110214A1 (de) Halbleitervorrichtung
DE102018126311B4 (de) Leistungshalbleitermodul
DE102019112936A1 (de) Halbleitermodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed