DE112009001638T5 - Leistungshalbleitermodul - Google Patents

Leistungshalbleitermodul Download PDF

Info

Publication number
DE112009001638T5
DE112009001638T5 DE112009001638T DE112009001638T DE112009001638T5 DE 112009001638 T5 DE112009001638 T5 DE 112009001638T5 DE 112009001638 T DE112009001638 T DE 112009001638T DE 112009001638 T DE112009001638 T DE 112009001638T DE 112009001638 T5 DE112009001638 T5 DE 112009001638T5
Authority
DE
Germany
Prior art keywords
power supply
semiconductor elements
insulating substrate
side power
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112009001638T
Other languages
English (en)
Other versions
DE112009001638B4 (de
Inventor
Shuhei Nakata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112009001638T5 publication Critical patent/DE112009001638T5/de
Application granted granted Critical
Publication of DE112009001638B4 publication Critical patent/DE112009001638B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)

Abstract

Leistungshalbleitermodul (1), das folgendes aufweist:
– ein erstes isolierendes Substrat (10),
– eine Leiterstruktur (15), die auf dem ersten isolierenden Substrat (10) gebildet ist, und
– eine Vielzahl von ersten Halbleiterelementen (16, 17), die auf dem ersten isolierenden Substrat (10) vorgesehen sind und zueinander zwischen einer positivseitigen Stromversorgung (41A) und der Leiterstruktur (15) elektrisch parallelgeschaltet sind,
– wobei mindestens eines der Vielzahl von ersten Halbleiterelementen (16, 17) ein Schaltelement (16) ist,
– wobei das Leistungshalbleitermodul ferner eine Vielzahl von zweiten Halbleiterelementen (18, 19) aufweist, die auf dem ersten isolierenden Substrat (10) vorgesehen sind und zu einander zwischen einer negativseitigen Stromversorgung (41B) und der Leiterstruktur (15) elektrisch parallelgeschaltet sind,
– wobei mindestens eines von der Vielzahl von zweiten Halbleiterelementen (18, 19) ein Schaltelement (18) ist,
– wobei eine Vielzahl von ersten Strompfaden zwischen der positivseitigen Stromversorgung (41A) und der Leiterstruktur (15), die jeweils durch...

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf ein Leistungshalbleitermodul, das ein Halbleiterschaltelement und eine Diode für elektrischen Strom aufweist.
  • STAND DER TECHNIK
  • Bei einem Leistungshalbleitermodul besteht ein Problem, eine Stoßspannung zu unterdrücken, die beim Schalten eines Halbleiterschaltelements entsteht. Aus diesem Grund ist es notwendig, die Verdrahtungsinduktivität zu vermindern.
  • Die japanische Patentanmeldungs-Offenlegungsschrift JP-A-2005-216 876 (Patentdokument 1) betrifft z. B. ein Leistungshalbleitermodul, bei dem ein oberer und ein unterer Zweig einer einzelnen Phase dadurch gebildet sind, daß zwei Elemente einer Gruppe von Elementen für einen Zweig in Reihe geschaltet werden, wobei jede Gruppe aus einem IGBT-Chip (Bipolartransistor mit isoliertem Gate) und einem Dioden-Chip gebildet ist, der antiparallel mit dem IGBT verbunden ist.
  • Der Eingangs-/Ausgangsanschluß des IGBT ist mit einem Gleichstromversorgungsanschluß auf einer positiven Seite, einem Gleichstromversorgungsanschluß auf einer negativen Seite und einem Ausgangsanschluß auf der Lastseite über eine Kupferfolienstruktur auf einem isolierenden Substrat mit gegenseitiger Isolierung voneinander verbunden.
  • Der Leiter, der dem Eingangs-/Ausgangs-Strompfad des IGBT-Chips auf der Seite des oberen Zweigs entspricht, ist in der Nähe des Leiters angeordnet, der dem Eingangs-/Ausgangs-Strompfad des Dioden-Chips auf der Seite des unteren Zweigs entspricht. Somit ist die gegenseitige Induktivität erhöht, so daß sich eine Reduzierung der Verdrahtungsinduktivität ergibt.
  • Gemäß der japanischen Patentanmeldungs-Offenlegungsschrift JP-A-2005-197 433 (Patentdokument 2) sind der Gleichstrom-Ausgangsleiter auf der positiven Seite und der Gleichstrom-Ausgangsleiter auf der negativen Seite im wesentlichen in der Mitte der Längserstreckungsrichtung auf einem rechteckigen isolierenden Substrat angeordnet.
  • Ferner sind ein Halbleiterelement-Chip, wie z. B. ein IGBT und ein Dioden-Chip, auf beiden Seiten derart angeordnet, daß sie die Leiter sandwichartig umgeben. Auf diese Weise werden die gegenseitige Induktivität, die durch den Stromfluß beim Schalten des Halbleiterelements hervorgerufen wird, erhöht und dadurch wiederum der Wert der Induktivität insgesamt reduziert.
  • STAND DER TECHNIK
  • PATENTDOKUMENTE
    • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP-A-2005-216 876
    • Patentdokument 2: Japanische Patentanmeldungs-Offenlegungsschrift JP-A-2005-197 433
  • KURZBESCHREIBUNG DER ERFINDUNG
  • VON DER ERFINDUNG ZU LÖSENDE PROBLEME
  • Da die Stoßspannung zum Zeitpunkt des Schaltens mit zunehmender Verdrahtungsinduktivität höher wird, ist ein Halbleiterelement mit hoher Standhaltespannung notwendig. Die Fläche des Halbleiterelements wird proportional zu der Standhaltespannung größer, und dies führt zu einer zunehmenden Größe und höheren Kosten des Moduls. Ferner wird bei einer hohen Stoßspannung extern eine EMI (elektromagnetische Interferenz) erzeugt, wobei dies zu einem fehlerhaften Betrieb einer externen Vorrichtung führen kann.
  • Die Reduzierung der Verdrahtungsinduktivität ist somit von kritischer Bedeutung. Der Effekt der Reduzierung der Induktivität, der durch den Lösungsweg beschritten wird, wie er in den vorstehend genannten Patentdokumenten offenbart wird, ist jedoch nicht ausreichend. Die Anordnung der jeweiligen Halbleiterelemente, Verdrahtungsmuster, Stromversorgungsanschlüsse und dergleichen müssen noch sorgfältiger konzipiert werden.
  • Ein Ziel der vorliegenden Erfindung besteht in der Schaffung eines Leistungshalbleitermoduls, bei dem sich die Verdrahtungsinduktivität reduzieren läßt.
  • MITTEL ZUM LÖSEN DER PROBLEME
  • Die vorliegende Erfindung ist auf ein Leistungshalbleitermodul gerichtet, das ein erstes isolierendes Substrat, eine auf dem ersten isolierenden Substrat gebildete Leiterstruktur sowie eine Vielzahl von ersten Halbleiterelementen und zweiten Halbleiterelementen aufweist, die auf dem ersten isolierenden Substrat vorgesehen sind. Die Vielzahl der ersten Halbleiterelemente sind zwischen einer Stromversorgung auf der positiven Seite und der Leiterstruktur elektrisch parallel zueinander geschaltet.
  • Mindestens eines der Vielzahl von ersten Halbleiterelementen ist ein Schaltelement. Die Vielzahl der zweiten Halbleiterelemente sind zwischen einer Stromversorgung auf der negativen Seite und der Leiterstruktur elektrisch parallel zueinander geschaltet. Mindestens eines der Vielzahl von zweiten Halbleiterelementen ist ein Schaltelement.
  • Eine Vielzahl von ersten Stromwegen bzw. Strompfaden zwischen der Stromversorgung auf der positiven Seite und der Leiterstruktur, die jeweils durch die Vielzahl der ersten Halbleiterelemente hindurchgehen, und eine Vielzahl von zweiten Strompfaden zwischen der Stromversorgung auf der negativen Seite und der Leiterstruktur, die jeweils durch die Vielzahl der zweiten Halbleiterelemente hindurchgehen, sind abwechselnd entlang der Peripherie der Leiterstruktur ausgerichtet.
  • WIRKUNGEN DER ERFINDUNG
  • Gemäß der vorliegenden Erfindung fließt beim Schalten des in dem ersten Halbleiterelements enthaltenen Schaltelements ein Stoßstrom durch die beidseits davon befindlichen zweiten Halbleiterelemente. Wenn dagegen das in dem zweiten Halbleiterelement enthaltene Schaltelement geschaltet wird, fließt ein Stoßstrom durch die beidseits davon befindlichen ersten Halbleiterelemente. Genauer gesagt, es fließt bei Betrachtung in Richtung der Dicke des Substrats ein Stoßstrom im Uhrzeigersinn und im Gegenuhrzeigersinn, d. h. in beiden Richtungen. Der Magnetfluß durch den Strom hebt sich somit gegenseitig auf, so daß eine Reduzierung der Verdrahtungsinduktivität ermöglicht ist.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • In den Zeichnungen zeigen:
  • 1 eine Draufsicht zur Erläuterung einer Konfiguration des wesentlichen Teils eines Leistungshalbleitermoduls 1 gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung;
  • 2 ein Schaltbild, das dem Leistungshalbleitermodul 1 gemäß 1 entspricht;
  • 3 eine schematische Darstellung zur Erläuterung der Anordnung von Stromversorgungsanschlüssen 26 und 27 (zu Beginn zum Zeitpunkt der Herstellung) bei dem Leistungshalbleitermodul 1 gemäß 1;
  • 4 eine schematische Darstellung zur Erläuterung der Anordnung der Stromversorgungsanschlüsse 26 und 27 (nach Abschluß der Herstellung) bei dem Leistungshalbleitermodul 1 gemäß 1;
  • 5 eine schematische Darstellung zur Erläuterung der Anordnung von Gate-Anschlüssen bei dem Leistungshalbleitermodul 1 gemäß 1;
  • 6 eine Draufsicht zur Erläuterung einer Konfiguration des wesentlichen Teils eines Leistungshalbleitermoduls 2 gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung;
  • 7 ein Schaltbild, das dem Leistungshalbleitermodul 2 gemäß 6 entspricht;
  • 8 eine Draufsicht, die eine Konfiguration des wesentlichen Teils eines Leistungshalbleitermoduls 3 gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung darstellt; und
  • 9 ein Schaltbild, das dem Leistungshalbleitermodul 3 gemäß 7 entspricht.
  • VERFAHRENSWEISEN ZUM AUSFÜHREN DER ERFINDUNG
  • Im folgenden werden Ausführungsbeispiele der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen ausführlich beschrieben. Gleiche oder einander entsprechende Elemente sind mit den gleichen Bezugszeichen bezeichnet, wobei die Beschreibung von diesen nicht wiederholt wird.
  • Erstes Ausführungsbeispiel
  • 1 zeigt eine Draufsicht zur Erläuterung der Konfiguration des wesentlichen Teils eines Leistungshalbleitermoduls 1 gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung. In 1 sind die laterale Richtung, die vertikale Richtung und die zu dem Zeichnungsblatt senkrechte Richtung als X-, Y- bzw. Z-Richtung dargestellt. Die Richtung von der linken Seite zur rechten Seite in der Zeichnung ist die +X-Richtung. Die Richtung von der Unterseite zur Oberseite in der Zeichnung ist die +Y-Richtung.
  • Die Richtung von der Rückseite zur Vorderseite des Zeichnungsblatts ist die +Z-Richtung. Ein in 1 dargestelltes isolierendes Substrat 10 ist entlang der XY-Ebene angeordnet. Die Dickenrichtung des isolierenden Substrats 10 entspricht der Z-Richtung. 1 ver-anschaulicht den Zustand vor dem Verbinden eines P-seitigen Stromversorgungsanschlusses 26, eines N-seitigen Stromversorgungsanschlusses 27 und eines lastseitigen Ausgangs-anschlusses 28 mit dem isolierenden Substrat 10. Die Anordnung dieser Anschlüsse 26 bis 28 wird später unter Bezugnahme auf die 3 bis 5 noch näher beschrieben.
  • 2 zeigt ein Schaltbild, das dem Leistungshalbleitermodul 1 der 1 entspricht. 2 zeigt ferner ein Beispiel einer peripheren Schaltung, die mit dem Leistungshalbleitermodul 1 verbunden ist.
  • Wie unter Bezugnahme auf 2 ersichtlich, handelt es sich bei dem Leistungshalbleitermodul 1 um ein Invertermodul mit sogenannter 2-in-1-Konstruktion. Das Leistungshalbleitermodul 1 beinhaltet einen positivseitigen (P-seitigen) Stromversorgungsanschluß 26, einen negativseitigen (N-seitigen) Stromversorgungsanschluß 27, einen lastseitigen Ausgangsanschluß 28, N-Kanal-MOSFETs (Metalloxidhalbleiter-Feldeffekttransistoren) 16 und 18 als Schaltelemente sowie Dioden 17 und 19. Der MOSFET wird im folgenden auch als ”MOS-Transistor” bezeichnet.
  • Der MOS-Transistor 16 ist zwischen den P-seitigen Stromversorgungsanschluß 26 und den lastseitigen Ausgangsanschluß 28 geschaltet. Der MOS-Transistor 18 ist zwischen den lastseitigen Ausgangsanschluß 28 und den N-seitigen Stromversorgungsanschluß 27 geschaltet. Bei dem ersten Ausführungsbeispiel sind die MOS-Transistoren 16 und 18 unter Verwendung von Siliziumcarbid (SiC) gebildet.
  • Die Diode 17 ist dem MOS-Transistor 16 parallelgeschaltet. Die Diode 17 ist mit ihrer Kathode mit dem P-seitigen Stromversorgungsanschluß 26 verbunden und mit ihrer Anode mit dem lastseitigen Ausgangsanschluß 28 verbunden. Mit anderen Worten, es ist die Diode 17 in Sperrichtung geschaltet. In ähnlicher Weise ist die Diode 19 dem MOS-Transistor 18 parallelgeschaltet. Die Diode 19 ist mit ihrer Kathode mit dem lastseitigen Ausgangs-anschluß 28 verbunden und mit ihrer Anode mit dem N-seitigen Stromversorgungsanschluß 27 verbunden.
  • Mit anderen Worten, es ist die Diode 19 in Sperrichtung geschaltet. Die Dioden 17 und 19 sind Freilaufdioden, die einen Stromfluß zulassen, wenn die jeweiligen MOS-Transistoren 16 bzw. 18 ausgeschaltet sind. Bei dem ersten Ausführungsbeispiel werden Schottky-Barrieredioden 17 und 19 verwendet.
  • Gemäß der vorstehend beschriebenen Konfiguration bilden der MOS-Transistor 16 und die Diode 17, die mit dem P-seitigen Stromversorgungsanschluß 26 verbunden sind, den oberen Zweig. Die Halbleiterelemente 16 und 17 des oberen Zweigs werden im folgenden auch als P-seitige Halbleiterelemente 16 und 17 bezeichnet. Ferner bilden der MOS-Transistor 18 und die Diode 19, die mit dem N-seitigen Stromversorgungsanschluß 27 verbunden sind, den unteren Zweig. Die Halbleiterelemente 18 und 19 des unteren Zweigs werden im folgenden auch als N-seitige Halbleiterelemente 18 und 19 bezeichnet.
  • Das Leistungshalbleitermodul 1 der 2 ist mit einer Gleichstromversorgung 41, einem Glättungskondensator 42, Treiberschaltungen 44 und 45 für die Gate-Ansteuerung sowie einer Spule 43 als ein Beispiel für eine Lastschaltung verbunden. Eine Gleichstromversorgung 41 ist mit einem positivseitigen Stromversorgungsknoten 41A mit dem P-seitigen Stromversorgungsanschluß 26 verbunden und mit einem negativseitigen Stromversorgungsknoten 41B mit dem N-seitigen Stromversorgungsanschluß 27 verbunden.
  • Ferner ist der Kondensator 42 der Gleichstromversorgung 41 parallelgeschaltet. Die Treiberschaltung 44 ist mit einem Gate-Anschluß 33A für den MOS-Transistor 16 verbunden, um die Spannung über dem Gate-Anschluß 33A und dem Source-Anschluß 34A zu steuern. In ähnlicher Weise ist die Treiberschaltung 45 mit einem Gate-Anschluß 31A für den MOS-Transistor 18 verbunden, um die Spannung über dem Gate-Anschluß 31A und dem Source-Anschluß 32A zu steuern.
  • Eine spezielle Konfiguration des Leistungshalbleitermoduls 1 wird im folgenden unter Bezugnahme auf 1 beschrieben. Das Leistungshalbleitermodul 1 der 1 beinhaltet ein isolierendes keramisches Substrat 10, beispielsweise aus Aluminiumnitrid (AlN), und Leiterstrukturen 11, 12, 13, 14 und 15, die auf der Oberfläche des isolierenden Substrats 10 (wobei diese im folgenden auch als Vorderseite bezeichnet wird) ausgebildet und voneinander getrennt sind. Die Leiterstrukturen 11 bis 15 sind z. B. unter Verwendung von Kupferfolie gebildet.
  • Mit den Leiterstrukturen 11 und 12 wird der P-seitige Stromversorgungsanschluß 26 durch Löten verbunden, während mit den Leiterstrukturen 13 und 14 der N-seitige Stromversorgungsanschluß 27 durch Löten verbunden wird, wie dies im folgenden unter Bezugnahme auf die 3 und 4 beschrieben wird. Ferner wird mit der Leiterstruktur 15 der lastseitige Ausgangsanschluß 28 durch Löten verbunden. Die rückwärtige Seite des Substrats (die im folgenden auch als Rückseite bezeichnet wird) ist über ihre gesamte Oberfläche mit Kupferfolie versehen.
  • Wie in 1 gezeigt, ist die Leiterstruktur 15 im allgemeinen F-förmig ausgebildet und beinhaltet konvexe Strukturbereiche 15A und 15C, die in der +Y-Richtung vorstehen, sowie konkave Strukturbereiche 15B und 15D, die in der –Y-Richtung vertieft sind, wobei die Strukturbereiche insgesamt einander abwechselnd angeordnet sind. Die Leiterstrukturen 11 bis 14 sind jeweils den Strukturbereichen 15A bis 15D der Leiterstruktur 15 in der +Y-Richtung benachbart und in der Reihenfolge der Leiterstrukturen 14, 11, 13 und 12 von der –X-Richtung in der +X-Richtung ausgerichtet. Mit anderen Worten, es sind die Leiterstrukturen 14 und 13 benachbart den konvexen Strukturbereichen 15A bzw. 15C gebildet, und die Leiterstrukturen 11 und 12 sind den konkaven Strukturbereichen 15B bzw. 15D benachbart gebildet.
  • Die MOS-Transistoren 16 und 18 und die Dioden 17 und 19, die als einzelne Halbleiter-Chips ausgebildet sind, sind ebenfalls auf der Vorderseite des isolierenden Substrats 10 angebracht. Der MOS-Transistor 16 beinhaltet eine Source-Elektrode 16S und eine Gate-Elektrode 16G, die an der Oberseite des Zeichnungsblatts gebildet sind (+Z-Richtung), und eine Drain-Elektrode, die rückseitig von dem Zeichnungsblatt gebildet ist (–Z-Richtung).
  • In ähnlicher Weise besitzt auch der MOS-Transistor 18 eine Source-Elektrode 18S und eine Gate-Elektrode 18G, die an der Oberseite des Zeichnungsblatts gebildet sind (+Z-Richtung), sowie eine Drain-Elektrode, die rückseitig von dem Zeichnungsblatt gebildet ist (–Z-Richtung). Die Dioden 17 und 19 besitzen jeweils eine Anode, die an der Oberseite des Zeichnungsblatts gebildet ist (+Z-Richtung) sowie eine Kathode, die rückseitig von dem Zeichnungsblatt gebildet ist (–Z-Richtung).
  • Die Drain-Elektrode des MOS-Transistors 16 ist auf die Leiterstruktur 11 aufgelötet. Der MOS-Transistor 16 ist in der Nähe des konkaven Strukturbereichs 15B der Leiterstruktur 15 angeordnet. Der konkave Strukturbereich 15B und die Source-Elektrode 16S des MOS-Transistors 16 sind durch einen Bondingdraht 21 verbunden. Obwohl in 1 zur Vereinfachung der Darstellung nur ein Bondingdraht 21 gezeigt ist, ist in Wirklichkeit eine Vielzahl von Bondingdrähten 21 gebildet, um die Induktivität zu vermindern. Das gleiche gilt für weitere in 1 gezeigte Bondingdrähte.
  • Die Drain-Elektrode des MOS-Transistors 18 ist mit dem der Leiterstruktur 13 benachbarten konvexen Strukturbereich 15C der Leiterstruktur 15 durch Löten verbunden. Der MOS-Transistor 18 weist eine Source-Elektrode 18S auf, die mit der Leiterstruktur 13 durch einen Bondingdraht 23 verbunden ist.
  • Die Kathode der Diode 17 ist auf die Leiterstruktur 12 aufgelötet. Die Diode 17 ist in der Nähe des konkaven Strukturbereichs 15D der Leiterstruktur 15 angeordnet. Der konkave Strukturbereich 15D und die Anode der Diode 17 sind durch einen Bondingdraht 22 verbunden.
  • Die Kathode der Diode 19 ist benachbart der Leiterstruktur 14 mit dem konvexen Strukturbereich 15A der Leiterstruktur 15 durch Löten verbunden. Die Diode 19 ist mit ihrer Anode über einen Bondingdraht 24 mit der Leiterstruktur 14 verbunden.
  • Bei dem Leistungshalbleitermodul 1 mit der vorstehend beschriebenen Ausbildung sind die Diode 19, der MOS-Transistor 16, der MOS-Transistor 18 und die Diode 17 nacheinander im wesentlichen linear von der X-Richtung in die +X-Richtung angeordnet. Mit anderen Worten, es sind die Halbleiterelemente 18 und 19 der N-Seite und die Halbleiterelemente 16 und 17 der P-Seite einander abwechselnd angeordnet, und zwar im wesentlichen linear von der –X-Richtung in die +X-Richtung.
  • Ferner sind die P-seitigen Leiterstrukturen 11 und 12, die mit dem P-seitigen Stromversorgungsanschluß 26 verbunden sind, und die N-seitigen Leiterstrukturen 13 und 14, die mit dem N-seitigen Stromversorgungsanschluß 27 verbunden sind, einander abwechselnd in der Reihenfolge NPNP entlang der Peripherie der mit dem lastseitigen Ausgangsanschluß 28 verbundenen Leiterstruktur 15 angeordnet.
  • Richtet man das Augenmerk auf den Strompfad, so sind der Strompfad zwischen dem positivseitigen Stromversorgungsknoten (41A in 2) und der Leiterstruktur 15, der durch die jeweiligen P-seitigen Halbleiterelemente 16 und 17 hindurchgeht, und der Strompfad zwischen dem negativseitigen Stromversorgungsknoten (41B in 2) und der Leiterstruktur 15, der durch die jeweiligen N-seitigen Halbleiterelemente 18 und 19 hindurchgeht, einander abwechselnd entlang der Peripherie der Leiterstruktur 15 ausgerichtet.
  • Folglich kann die Induktivität vermindert werden, so daß eine Unterdrückung der Stoßspannung ermöglicht wird, die zum Zeitpunkt des Schaltens der MOS-Transistoren 16 und 17 auftritt. Der Grund hierfür wird im folgenden näher erläutert.
  • Unter Bezugnahme auf 2 sei angenommen, daß zu dem Zeitpunkt unmittelbar vor dem Einschalten des N-seitigen MOS-Transistors 18 ein Freilaufstrom 46 zwischen einer als Last verwendeten Spule 43 und der Diode 17 fließt. In dem Moment, in dem der MOS-Transistor 18 eingeschaltet wird, ändert sich der Strompfad in einen Pfad, bei dem Strom nacheinander von der Gleichstromversorgung 41, der Lastspule 43, dem MOS-Transistor 18 und der Gleichstromversorgung 41 fließt.
  • Da die Spannung der Drain-Elektrode des N-seitigen MOS-Transistors 18 sich unmittelbar von einem Zustand hoher Spannung in einen Zustand niedriger Spannung ändert, so ändert sich auch die Spannung über dem P-seitigen MOS-Transistor 16 und Diode 17 in unmittelbarer Weise.
  • Somit werden ein durch die Ausgangskapazität des MOS-Transistors 16 verursachter Verschiebungsstrom 47 und ein durch die Übergangskapazität der Diode 17 verursachter Verschiebungsstrom 48 erzeugt. Der Verschiebungsstrom 47 durchfließt nacheinander die Gleichstromversorgung 41, den P-seitigen MOS-Transistor 16, den N-seitigen MOS-Transistor 18 und die Gleichstromversorgung 41. Der Verschiebungsstrom 48 durchfließt nacheinander die Gleichstromversorgung 41, die P-seitige Diode 17, den N-seitigen MOS-Transistor 18 und die Gleichstromversorgung 41.
  • Bei Verwendung einer PIN-Diode (wobei PIN für Positiv Intrinsisch Negativ steht) für die Diode 17 fließt ferner ein Leckstrom aufgrund des Loch-Akkumulationseffekts (Erholungsstrom) zu der Diode 17. Im Fall des ersten Ausführungsbeispiels, das eine Schottky-Barrieren-Diode 17 verwendet, wird nahezu kein Erholungsstrom erzeugt.
  • Ein Wert, der einer Multiplikation dieser zeitlichen Veränderung (di/dt) des Stroms mit der Induktivität entspricht, wird als Stoßspannung betrachtet. Der Betrag der Stromänderung wird in dem Maße größer, in dem der Stromwert zum Zeitpunkt des Leitens des MOS-Transistors 18 höher wird und die Schaltzeit des des MOS-Transistors 18 kürzer wird. Da somit das Ausmaß der Stromschwankung nach Maßgabe der höheren Leistungsfähigkeit von Transistoren unweigerlich höher wird, so wird eine Reduzierung der Induktivität zum Unterdrücken von Stoßspannungen besonders wichtig.
  • Es ist darauf hinzuweisen, daß die Induktivität die Eigeninduktivität und die gegenseitige Induktivität beinhaltet. Die Eigeninduktivität wird in erster Linie dem Bondingdraht zugeschrieben. Es ist daher wichtig, die Länge des Bondingdrahts zu verkürzen, um dadurch die Eigeninduktivität zu reduzieren. Die gegenseitige Induktivität ist stark von dem Strompfad in der Schaltungsstruktur abhängig. Die effektive Induktivität kann durch sorgfältiges Auslegen des Strompfades stark vermindert werden.
  • Genauer gesagt, es sind im Fall des Leistungshalbleitermoduls 1 des ersten Ausführungsbeispiels die Pfade der Verschiebungsströme 47 und 48 in zwei Richtungen getrennt, wie dies in 1 gezeigt ist. Bei Betrachtung aus der Dickenrichtung des isolierenden Substrats 10 (Z-Richtung) verlaufen die Pfade der Verschiebungsströme 47 und 48 in entgegengesetzten Richtungen, d. h. im Uhrzeigersinn und im Gegenuhrzeigersinn, so daß die erzeugten Magnetflüsse sich gegenseitig aufheben. Ferner ist die innenseitige Fläche der Pfade der Verschiebungsströme 47 und 48 klein, da die Leiterstrukturen 11 bis 15 auf dem isolierenden Substrat 10 sehr nahe beieinander angeordnet sind. Somit wird die effektive Induktivität vermindert.
  • Der Grund für das Auftreten eines Stroms im Uhrzeigersinn und eines in der entgegengesetzten Richtung fließenden Stroms im Gegenuhrzeigersinn zum Aufheben des Magnetflusses besteht darin, daß der Strompfad zwischen den P-seitigen Leiterstrukturen 11 und 12 und der lastseitigen Leiterstruktur 15, der durch jedes der P-seitigen Halbleiterelemente 16 und 17 hindurchgeht, und der Strompfad zwischen den N-seitigen Leiterstrukturen 13 und 14 und der lastseitigen Leiterstruktur 15, der durch die jeweiligen N-seitigen Halbleiterelemente 18 und 19 hindurchgeht, in einander abwechselnder Weise entlang der X-Richtung (der Richtung entlang der Periphierie der Leiterstruktur 15) ausgerichtet sind.
  • In einem Fall, in dem der P-seitige MOS-Transistor 16 geschaltet wird, fließt ein Stoßstrom in beiden Richtungen, d. h. im Uhrzeigersinn und im Gegenuhrzeigersinn, über die N-seitigen Halbleiterelemente 18 und 19, die sich an der jeweiligen Seite befinden. Wenn dagegen der N-seitige MOS-Transistor 18 geschaltet wird, fließt ein Stoßstrom in beiden Richtungen, d. h. im Uhrzeigersinn und im Gegenuhrzeigersinn, über die P-seitigen Halbleiterelemente 16 und 17, die sich an der jeweiligen Seite befinden.
  • Es ist darauf hinzuweisen, daß beim Schalten des MOS-Transistors, der sich an dem in der Anordnungsrichtung der Halbleiterelemente (X-Richtung) gelegenen Ende befindet, kein Strom in beiden Richtungen, d. h. im Uhrzeigersinn und im Gegenuhrzeigersinn fließt. Es ist daher wünschenswert, daß die Dioden 17 und 19 an den in der Anordnungsrichtung der Halbleiterelemente (X-Richtung) gelegenen Enden angeordnet sind.
  • Das Rechenergebnis für die Induktivität bei dem Strompfad der 1 beträgt bei Verwendung der elektromagnetischen Analysesoftware FAST-HENRY 7 nH. Das Rechenergebnis für die Induktivität in dem von 1 verschiedenen Fall, in dem die P-seitigen Halbleiterelemente 16 und 17 einander benachbart vorgesehen sind und die N-seitigen Halbleiterelemente 18 und 19 einander benachbart vorgesehen sind, beträgt ca. 15 bis 20 nH. Es ist somit zu würdigen, daß bei dem Leistungshalbleitermodul 1 des ersten Ausführungsbeispiels die Induktivität im Vergleich zu einer herkömmlichen Anordnung der Elemente um etwa die Hälfte reduziert werden kann.
  • Obwohl das vorstehend beschriebene Beispiel auf dem Fall basiert, in dem der MOS-Transistor 18 eingeschaltet wird, ist ein ähnlicher Effekt hinsichtlich der Reduzierung der Induktivität auch im Fall des Ausschaltens zu erwarten. Es ist jedoch darauf hinzuweisen, daß beim Ausschalten des N-seitigen MOS-Transistor 18 die Spannung über dem MOS-Transistor 18 durch das Laden an der Ausgangskapazität des N-seitigen MOS-Transistors 18 und der Übergangskapazität der Diode 19 variiert.
  • Im Fall der bei dem ersten Ausführungsbeispiel verwendeten SiC-Vorrichtung ist das Aufladen zeitaufwendig, da die Kapazitätskomponente groß ist. Man ist daher der Ansicht, daß die Änderung in der Spannung über dem MOS-Transistor 18 so langsam ist, daß kein hoher Stoßstrom erzeugt wird.
  • Das Leistungshalbleitermodul 1 des ersten Ausführungsbeispiels kann auch eine nach außen gehende Erzeugung von elektromagnetischer Interferenz unterdrücken. Der Grund hierfür besteht darin, daß das Ausmaß des magnetische Leckageflusses an einer entfernten Stelle niedriger wird als bei einem herkömmlichen Fall, im Vergleich zu der Differenz bei dem Strompfad, da der Fluß der Verschiebungsströme 47 und 48 im Uhrzeigersinn bzw. im Gegenuhrzeigersinn, d. h. in entgegengesetzten Richtungen, stattfindet.
  • Bei dem Leistungshalbleitermodul 1 des ersten Ausführungsbeispiels wird SiC als Halbleitermaterial der MOS-Transistoren 16 und 18 verwendet. Ein Halbleiter mit breiter Bandlücke, wie sie für SiC typisch ist, kann die Durchbruchspannung selbst dann aufrecht erhalten, wenn die Fremdstoffkonzentration zum Reduzieren des Einschaltwiderstands erhöht wird. Da jedoch eine Erhöhung der Fremdstoffkonzentration eine höhere Ausgangskapazität des MOS-Transistors hervorruft, werden die vorstehend genannten, zum Zeit des Schaltens generierten Verschiebungsströme 47 und 48 größer.
  • Bei Verwendung eines Halbleiters mit breiter Bandlücke ist somit ein Leistungshalbleitermodul 1 mit der vorstehend beschriebenen Konfiguration, der die Verdrahtungsinduktivität reduzieren kann, besonders vorteilhaft.
  • Im folgenden wird eine spezielle Konfiguration des P-seitigen Stromversorgungsanschlusses 26, des N-seitigen Stromversorgungsanschlusses 27, und des lastseitigen Ausgangsanschlusses 28 beschrieben.
  • Die 3 und 4 zeigen schematische Darstellungen der Anordnung der Stromversorgungsanschlüsse 26 und 27 bei dem Leistungshalbleitermodul 1 der 1. 3 veranschaulicht die Konfiguration der Stromversorgungsanschlüsse 26 und 27 in dem Leistungshalbleitermodul 1 zu Beginn der Herstellung. 4 veranschaulicht die Konfiguration der Stromversorgungsanschlüsse 26 und 27 in dem Leistungshalbleitermodul 1 im fertigen Zustand nach der Herstellung. 4 zeigt auch die Anordnung des lastseitigen Ausgangsanschlusses 28. In den 3 und 4 stellen die Ansichten (A) und (B) eine Draufsicht bzw. eine Seitenansicht von rechts dar.
  • Wie unter Bezugnahme auf die 3 und 4 ersichtlich, ist jeder von dem P-seitigen Stromversorgungsanschluß 26 und dem N-seitigen Stromversorgungsanschluß 27 aus einer Metallplatte mit einer Dicke von 0,3 mm gebildet. Der P-seitige Stromversorgungsanschluß 26 beinhaltet Übergangsbereiche 26D und 26A, die mit den Leiterstrukturen 11 bzw. 12 gekoppelt sind, Krümmungsbereiche 26E und 26B, die sich kontinuierlich an die Übergangsbereiche 26D bzw. 26A anschließen, sowie einen Basisbereich 26C, der die beiden Krümmungsbereiche 26B und 26E miteinander verbindet.
  • In ähnlicher Weise beinhaltet der N-seitige Stromversorgungsanschluß 27 Übergangsbereiche 27D und 27A, die mit den Leiterstrukturen 13 bzw. 14 gekoppelt sind, Krümmungsbereiche 27E und 27B, die sich in kontinuierlicher Weise an die Übergangsbereiche 27D bzw. 27A anschließen, sowie einen Basisbereich 27C, der die beiden Krümmungsbereiche 27B und 27E miteinander verbindet.
  • Die Grenzfläche zwischen einem Krümmungsbereich und einem Übergangsbereiche sowie die Grenzfläche zwischen einem Krümmungsbereich und dem Basisbereich werden schließlich rechtwinklig gebogen, wie dies in 4 gezeigt ist. Zu Beginn der Herstellung des Leistungs-halbleitermoduls 1 sind die Grenzflächen der Krümmungsbereiche 26B, 26E, 27B und 27E kaum gebogen, wie dies in 3 zu sehen ist. Die Stromversorgungsanschlüsse 26 und 27 werden in diesem Zustand an dem isolierenden Substrat 10 angebracht.
  • Im folgenden werden spezielle Schritte bei der Herstellung beschrieben. Der Übergangsbereich 26A wird in der Nähe der Befestigungsstelle der Diode 17 über der Leiterstruktur 12 durch Löten angebracht. Der Übergangsbereich 36D wird in der Nähe der Befestigungsstelle des MOS-Transistors 16 über der Leiterstruktur 11 durch Löten angebracht.
  • Der Übergangsbereich 27A wird durch Löten auf der Leiterstruktur 14 befestigt, wobei nur ein Spalt für das Drahtbonden auf der Seite der Leiterstruktur 15 erforderlich ist. Der Übergangsbereich 27D wird auf der Leiterstruktur 13 durch Löten befestigt, wobei nur ein Spalt für das Drahtbonden auf der Seite der Leiterstruktur 15 erforderlich ist. Ferner wird der lastseitige Ausgangsanschluß 28 durch Lötmaterial auf dem isolierenden Substrat 10 unter teilweiser Überlappung der Leiterstruktur 15 an einer der Befestigungsstelle der Diode 19 in der Y-Richtung gegenüberliegenden Stelle befestigt.
  • Nach der Lötverbindung der Anschlüsse 26 bis 28 erfolgt ein Chip-Bondverbindungsschritt zum Befestigen der MOS-Transistoren 16 und 18 und der Dioden 17 und 19 durch Verlöten mit den entsprechenden Leiterstrukturen. Jede Elektrode der MOS-Transistoren 16 und 18 und der Dioden 17 und 19 wird dann durch einen Bondingdraht mit einer entsprechenden Leiterstruktur verbunden.
  • Nach dem Drahtbonden werden die Krümmungsbereiche 26B, 26E, 27B und 27E aus einer entfernten Richtung in einer Richtung gekrümmt, in der sie sich jeweils näher bei den entsprechenden Halbleiterelementen 16 bis 19 befinden, wie dies in 4 gezeigt ist. Mit anderen Worten, es wird jeder der Stromversorgungsanschlüsse 26 und 27 an der Grenze zwischen dem Krümmungsbereich und dem Übergangsbereich im wesentlichen rechtwinklig gebogen.
  • Ferner wird jeder der Stromversorgungsanschlüsse 26 und 27 an der Grenze zwischen dem Krümmungsbereich und dem Basisbereich im wesentlichen rechtwinklig gebogen, so daß die Basisbereiche 26C und 27C im wesentlichen parallel zu dem isolierenden Substrat 10 sind. Auf diese Weise erhalten die Stromversorgungsanschlüsse 26 und 27 ihre endgültige Form.
  • Unter Verwendung des vorstehend beschriebenen Schrittes wird ein Drahtbondschritt in der Nähe der Stromversorgungsanschlüsse 26 und 27 ermöglicht, was unter Verwendung von herkömmlichen Schritten schwierig war. Bei dem Drahtbondschritt ist ein Raum, der dem Kopf des Drahtbonders entspricht, in der Nähe der Bondingverbindungsstelle erforderlich. Mit anderen Worten ist ein Freiraum von mindestens 10 mm zwischen den Stromversorgungsanschlüssen 26 und 27 und der Bondingverbindungsstelle erforderlich.
  • Die herkömmliche Anordnung des Stromversorgungsanschlusses unterlag somit Einschränkungen. Bei dem ersten Ausführungsbeispiel sind die Krümmungsbereiche 26B, 26E, 27B und 27E der Stromversorgungsanschlüsse 26 und 27 von der Stelle entfernt vorgesehen, an der das Drahtbonden in dem Bondingverbindungsvorgang ausgeführt werden soll, und sie können einen derart modifizierten Krümmungswinkel aufweisen, daß sie sich nach dem Bondingverbindungsvorgang nahe der Stelle befinden, an der der Drahtbondvorgang auszuführen ist. Somit ist ein Drahtbondschritt in der Nähe der Stromversorgungsanschlüsse 26 und 27 zulässig.
  • Infolgedessen können die Stromversorgungsanschlüsse 26 und 27 jeweils sehr nahe bei den Halbleiterelementen 16 bis 19 angeordnet werden. Die Induktivität kann somit vermindert werden, und die Grundfläche des Leistungshalbleitermoduls 1 kann verringert werden. Ferner lassen sich die Leiterstrukturen 11 bis 15, durch die der Hauptstrom fließt, kurz ausbilden, so daß eine Reduzierung der elektrostatischen Kapazität zwischen den Leiterstrukturen 11 bis 15 und der an der Rückseite der Leiterstrukturen 11 bis 15 für die Wärmeabführung vorgesehenen Kupferplatte ermöglicht ist.
  • Aufgrund der Reduzierung der elektrostatischen Kapazität kann der durch elektrostatische Kopplung von der Hauptschaltung zu der vorstehend genannten Kupferplatte fließende Strom reduziert werden, wenn ein Stoßstrom zum Zeitpunkt des Schaltens fließt. Folglich kann eine nach außen gehende Erzeugung von elektromagnetischer Interferenz unterdrückt werden.
  • 5 zeigt eine Darstellung zur Erläuterung der Anordnung von Gate-Anschlüssen in dem Leistungshalbleitermodul 1 der 1. Herkömmlicherweise ist ein Gate-Anschluß auf demselben isolierenden Substrat vorgesehen, auf dem ein Halbleiterelement angeordnet ist. Es besteht jedoch ein Problem dahingehend, daß das Leistungshalbleitermodul größer wird, da die Fläche des isolierenden Substrats entsprechend der Anordnung eines Gate-Anschlusses auf dem isolierenden Substrat größer wird.
  • Daher beinhaltet das Leistungshalbleitermodul 1 des ersten Ausführungsbeispiels ein isolierendes Substrat 30, das sich von dem isolierenden Substrat 10 unterscheidet, auf dem die Halbleiterelemente 16 bis 19 vorgesehen sind, wie dies in 5 gezeigt ist. Das Leistungshalbleitermodul 1 beinhaltet ein isolierendes Substrat 30, Leiterstrukturen 31 bis 34 aus Kupferfolie auf dem isolierenden Substrat 30 sowie Metall-Gate-Anschlüsse 31A, 33A und Source-Anschlüsse 32A, 34A, die jeweils durch Lötmaterial mit den Leiterstrukturen 31, 33, 32 bzw. 34 verbunden sind.
  • Zum Reduzieren der Montagefläche wird das isolierende Substrat 30 an einer Stelle in der Nähe der MOS-Transistoren 16 und 18 an dem isolierenden Substrat 10 derart angebracht, daß es einen Bereich der Leiterstruktur 15 überdeckt. Die Gate-Elektrode 18G des MOS-Transistors 18 und die Leiterstruktur 31 sind durch einen Bondingdraht 35 verbunden, während die Source-Elektrode 18S und die Leiterstruktur 32 durch einen Bondingdraht 36 verbunden sind. Die Gate-Elektrode 16G des MOS-Transistors 16 und die Leiterstruktur 33 sind durch einen Bondingdraht 37 verbunden, während die Source-Elektrode 16S und die Leiterstruktur 34 durch einen Bondingdraht 38 verbunden sind.
  • Da die Fläche des isolierenden Substrats 10 durch die vorstehend beschriebene Konfiguration reduziert werden kann, so kann das gesamte Leistungshalbleitermodul 1 kompakt ausgebildet werden. Da ferner die Länge des Bondingdrahts von den Gate-Elektroden 16G und 18G verkürzt ist, kann die Verdrahtungsinduktivität der Gate-Verdrahtung reduziert werden. Da eine Reduzierung bei der Induktivität der Gate-Verdrahtung zu einer Verminderung der zum Zeitpunkt des Einschaltens der MOS-Transistoren 16 und 18 erzeugten, überschießenden Spannung führt, kann ein Schaden an der Gate-Isolierschicht der MOS-Transistoren 16 und 18 vermindert werden.
  • Bei dem eigentlichen Herstellungsvorgang wird das isolierende Substrat 30 über dem isolierenden Substrat 10 angebracht, nachdem die Leiterstrukturen 31 bis 34 und die Anschlüsse 31A bis 34A auf dem isolierenden Substrat 30 gebildet sind. Dann erfolgt das Drahtbonden zwischen den Leiterstrukturen 31 bis 34 und den MOS-Transistoren 16 und 18. Nach dem Drahtbonden erfolgt ein dichtes Einschließen durch Isoliermaterial.
  • Bei dem Leistungshalbleitermodul 1 gemäß dem ersten Ausführungsbeispiel sind eine Vielzahl von Strompfaden zwischen den positivseitigen Stromversorgungsknoten 41A und der lastseitigen Leiterstruktur 15, die sich durch die P-seitigen Halbleiterelemente 16 bzw. 17 erstrecken, sowie Strompfaden zwischen den negativseitigen Stromversorgungsknoten 41B und der lastseitigen Leiterstruktur 15, die sich durch die N-seitigen Halbleiterelemente 18 bzw. 19 erstrecken, in einander abwechselnder Weise entlang der Peripherie der Leiterstruktur 15 ausgerichtet.
  • Stoßströme 47 und 48, die beim Schalten der MOS-Transistoren 16 und 18 erzeugt werden, fließen daher im Uhrzeigersinn und im Gegenuhrzeigersinn mit voneinander verschiedener Richtung, so daß der Magnetfluß aufgehoben wird und dadurch die effektive Induktivität reduziert werden kann. Dadurch kann die beim Schalten der MOS-Transistoren 16 und 18 erzeugte Stoßspannung vermindert werden.
  • Infolgedessen ist es nicht notwendig, eine übermäßige Durchbruchspannung für die MOS-Transistoren 16 und 18 unter Berücksichtigung der Stoßspannung vorzusehen. Es kann ein kompaktes und kostengünstiges Leistungshalbleitermodul 1 geschaffen werden. Darüber hinaus kann die Erzeugung von elektromagnetischer Interferenz nach außen unterdrückt werden.
  • Bei dem ersten Ausführungsbeispiel kann ein anderes Halbleitermaterial, wie z. B. Si (Silizium), anstelle von SiC als Material für die MOS-Transistoren 16 und 18 verwendet werden. Dabei lassen sich auch in diesem Fall ähnliche Vorteile wie mit SiC erzielen.
  • Ferner kann ein IGBT (Bipolartransistor mit isoliertem Gate) anstelle der MOS-Transistoren 16 und 18 als Schaltelement verwendet werden. Auch hierbei lassen sich ähnliche Vorteile wie mit den MOS-Transistoren erzielen.
  • Ferner lassen sich ähnliche Vorteile wie bei dem vorstehend beschriebenen Ausführungsbeispiel auch bei Verwendung einer PIN-Diode anstatt der Schottky-Barrierediode zum Bilden der Dioden 17 und 19 erzielen.
  • Ferner kann auch ein bandartiger Leiter anstelle eines Bondingdrahts für die Verbindung zwischen den Halbleiterelementen 16 bis 19 und den Leiterstrukturen 13 bis 15 verwendet werden. Alternativ hierzu kann auch eine plattenartige Elektrode durch Löten angebracht werden.
  • Für das Material des isolierenden Substrats 10 kann anstelle von AlN auch ein anderes keramisches Material verwendet werden.
  • Im Fall der Ausbildung der MOS-Transistoren 16 und 18 mit einer vertikalen Konstruktion kann ferner auch eine parasitäre Diode (Körperdiode), die unweigerlich an dem MOS-Transistor entsteht, anstelle der Dioden 17 und 19 verwendet werden.
  • Zweites Ausführungsbeispiel
  • 6 zeigt eine Draufsicht zur Erläuterung einer Konfiguration des wesentlichen Bereichs eines Leistungshalbleitermoduls 2 gemäß einem zweiten Ausführungsbeispiel der vorliegenden Erfindung. In 6 sind die laterale Richtung, die vertikale Richtung und die Richtung senkrecht zu dem Zeichnungsblatt als X-Richtung, Y-Richtung bzw. Z-Richtung dargestellt. Die Richtung von links nach rechts in der Zeichnung ist die +X-Richtung.
  • Die Richtung von unten nach oben in der Zeichnung ist die +Y-Richtung. Die Richtung von der Rückseite zur Vorderseite des Zeichnungsblatts ist die +Z-Richtung. Ein in 6 gezeigtes isolierendes Substrat 10 ist entlang der XY-Ebene angeordnet. Die Dickenrichtung des isolierenden Substrats 10 entspricht der Z-Richtung.
  • 7 zeigt ein Schaltbild, das dem Leistungshalbleitermodul 2 der 6 entspricht.
  • Wie unter Bezugnahme auf die 6 und 7 ersichtlich, weist das Leistungshalbleitermodul 2 eine Konfiguration auf, bei der eine Vielzahl (drei) von Leistungshalbleitermodulen 1 der 1 und 2 parallel angeschaltet sind. Jeder der oberen und unteren Zweige 51 bis 53 in den 6 und 7 entspricht einem Leistungshalbleitermodul 1 der 1 und 2. Insbesondere beinhaltet des Leistungshalbleitermodul 2 als P-seitige Halbleiterelemente MOS-Transistoren 61A, 61B und 61C und Freilaufdioden 62A, 62B und 62C, und als N-seitige Halbleiterelemente MOS-Transistoren 63A, 63B, und 63C und Freilaufdioden 64A, 64B und 64C. Der MOS-Transistor 61A und die Diode 62A sind über eine Leiterstruktur zwischen dem P-seitigen Stromversorgungsanschluß 65A und dem lastseitigen Ausgangsanschluß 28 verbunden.
  • Der MOS-Transistor 61B und die Diode 62B sind über eine Leiterstruktur zwischen dem P-seitigen Stromversorgungsanschluß 65B und dem lastseitigen Ausgangsanschluß 28 verbunden.
  • Der MOS-Transistor 61C und die Diode 62C sind über eine Leiterstruktur zwischen dem P-seitigen Stromversorgungsanschluß 65C und dem lastseitigen Ausgangsanschluß 28 verbunden. Der MOS-Transistor 63A und die Diode 64A sind über eine Leiterstruktur zwischen dem N-seitigen Stromversorgungsanschluß 66A und dem lastseitigen Ausgangsanschluß 28 verbunden. Der MOS-Transistor 63B und die Diode 64B sind über eine Leiterstruktur zwischen dem N-seitigen Stromversorgungsanschluß 66B und lastseitigen Ausgangsanschluß 28 verbunden.
  • Der MOS-Transistor 63C und die Diode 64C sind über eine Leiterstruktur zwischen dem N-seitigen Stromversorgungsanschluß 66C und dem lastseitigen Ausgangsanschluß 28 verbunden. P-seitige Stromversorgungsanschlüsse 65A, 65B und 65C sind mit einem positivseitigen Stromversorgungsknoten 61A verbunden. N-seitige Stromversorgungsanschlüsse 66A, 66B und 66C sind mit einem negativseitigen Stromversorgungsknoten 41B verbunden.
  • Der lastseitige Ausgangsanschluß 28 und eine mit dem lastseitigen Ausgangsanschluß 28 verbundene Leiterstruktur 50 sind gemeinschaftlich zwischen den jeweiligen oberen und unteren Zweigen 51 bis 53 vorgesehen. 6 zeigt Leiterstrukturen 31 bis 34 für Gate-Anschlüsse, die an dem isolierenden Substrat 10 gebildet sind.
  • Wie bei dem ersten Ausführungsbeispiel beinhaltet auch die vorstehend beschriebene Konfiguration die Strompfade zwischen dem positivseitigen Stromversorgungsknoten 41A und der lastseitigen Leiterstruktur 50, die durch die P-seitigen Halbleiterelemente 61A, 61B, 61C, 62A, 62B bzw. 62C verlaufen, sowie die Strompfade zwischen dem negativseitigen Stromversorgungsknoten 41B und der lastseitigen Leiterstruktur 50, die durch die N-seitigen Halbleiterelemente 63A, 63B, 63C, 64A, 64B bzw. 64C verlaufen, in miteinander abwechselnder Ausrichtung entlang der Peripherie der Leiterstruktur 50.
  • Auf diese Weise kann die effektive Induktivität vermindert werden. Infolgedessen kann die zum Zeitpunkt des Schaltens der MOS-Transistoren 61A, 61B, 61C, 63A, 63B und 63C erzeugte Stoßspannung vermindert werden. Ferner sind die Dioden 64A und 62C in der Anordnungsrichtung der Halbleiterelemente vorzugsweise an der äußersten Seite angeordnet, wie dies in 6 gezeigt ist.
  • Aus Gründen der Vereinfachung kann der jeweilige Basisbereich der P-seitigen Stromversorgungsanschlüsse 65A, 65B und 65C in 6 in integraler Weise gebildet sein. In ähnlicher Weise kann auch der jeweilige Basisbereich der N-seitigen Stromversorgungsanschlüsse 66A, 66B und 66C in integraler Weise gebildet sein. Damit ist nur eine Stelle für die Verbindung zwischen dem positivseitigen Stromversorgungsknoten 41A und dem P-seitigen Stromversorgungsanschluß sowie die Verbindung zwischen dem negativseitigen Stromversorgungsknoten 41B und dem N-seitigen Stromversorgungsanschluß erforderlich.
  • Drittes Ausführungsbeispiel
  • 8 zeigt eine Draufsicht zur Erläuterung einer Konfiguration des wesentlichen Bereichs eines Leistungshalbleitermoduls 3 gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung. In 8 sind die laterale Richtung, die vertikale Richtung und die Richtung senkrecht zu dem Zeichnungsblatt als X-Richtung, Y-Richtung bzw. Z-Richtung dargestellt. Die Richtung von links nach rechts in der Zeichnung ist die +X-Richtung.
  • Die Richtung von unten nach oben in der Zeichnung ist die +Y-Richtung. Die Richtung von der Rückseite zur Vorderseite des Zeichnungsblatts ist die +Z-Richtung. Ein in 8 gezeigtes isolierendes Substrat 10 ist entlang der XY-Ebene angeordnet. Die Dickenrichtung des isolierenden Substrats 10 entspricht der Z-Richtung.
  • 9 zeigt ein Schaltbild, das dem Leistungshalbleitermodul 3 der 7 entspricht.
  • Wie unter Bezugnahme auf die 8 und 9 ersichtlich, weist das Leistungshalbleitermodul 3 eine Ausbildung auf, bei der den MOS-Transistoren 16 und 18 der 1 und 2 zwei MOS-Transistoren parallel hinzugefügt sind. Mit anderen Worten, es beinhaltet das Leistungshalbleitermodul 3 MOS-Transistoren 16A, 16B und 16C und die Freilaufdiode 17 als P-seitige Halbleiterelemente und MOS-Transistoren 18A, 18B und 18C sowie die Freilaufdiode 19 als N-seitige Halbleiterelemente. Die MOS-Transistoren 16A, 16B und 16C sowie die Diode 17 sind über eine Leiterstruktur zwischen dem P-seitigen Stromversorgungsanschluß 54 und dem lastseitigen Ausgangsanschluß 28 verbunden.
  • Ferner sind die MOS-Transistoren 18A, 18B und 18C und die Diode 19 über eine Leiterstruktur zwischen dem N-seitigen Stromversorgungsanschluß 56 und lastseitigen Ausgangsanschluß 28 verbunden. Der P-seitige Stromversorgungsanschluß 54 ist mit dem positivseitigen Stromversorgungsknoten 41A verbunden. Der N-seitige Stromversorgungsanschluß 56 ist mit dem negativseitigen Stromversorgungsknoten 41B verbunden. Ferner ist eine mit dem lastseitigen Ausgangsanschluß 28 verbundene Leiterstruktur 58 gemeinschaftlich vorgesehen.
  • Wie bei dem ersten Ausführungsbeispiel sind die Strompfade zwischen dem positivseitigen Stromversorgungsknoten 41A und der lastseitigen Leiterstruktur 58, die durch die P-seitigen Halbleiterelemente 17, 16A, 16B bzw. 16C hindurchgehen, und die Strompfade zwischen den negativseitigen Stromversorgungsknoten 41B und der lastseitigen Leiterstruktur 58, die durch die N-seitigen Halbleiterelemente 19, 18A, 18B bzw. 18C hindurchgehen, in einander abwechselnder Weise entlang der Peripherie der Leiterstruktur 58 ausgerichtet.
  • Daher kann die effektive Induktivität reduziert werden. Infolgedessen kann die zum Zeitpunkt des Schaltens der MOS-Transistors 16A, 16B, 16C, 18A, 18B und 18C erzeugte Stoßspannung reduziert werden. Ferner sind die Dioden 17 und 19 in der Anordnungsrichtung der Halbleiterelemente vorzugsweise auf der äußersten Seite angeordnet, wie dies in 8 gezeigt ist.
  • Es versteht sich, daß die vorstehend offenbarten Ausführungsbeispiele der Erläuterung dienen und in keiner Weise einschränkend sind. Der Umfang der Erfindung ist durch die Ansprüche und nicht die vorstehende Beschreibung definiert und soll jegliche Modifikation mit umfassen, die im Umfang und der Ansprüche und einer diesen äquivalenten Bedeutung liegt.
  • Bezugszeichenliste
    • 1, 2, 3
    Leistungshalbleitermodul
    10
    isolierendes Substrat
    11–15
    Leiterstruktur
    16, 18, 16A–16C, 18A–18C
    MOS-Transistor (Schaltelement)
    17, 19
    Diode
    26
    P-seitiger Stromversorgungsanschluß
    26A, 26D
    Übergangsbereich
    26B, 26E
    Krümmungsbereich
    26C
    Basisbereich
    27
    N-seitiger Stromversorgungsanschluß
    27A, 27D
    Übergangsbereich
    27B, 27E
    Krümmungsbereich
    27C
    Basisbereich
    28
    lastseitiger Ausgangsanschluß
    30
    isolierendes Substrat
    31A, 33A
    Gate-Anschluß
    32A, 34A
    Source-Anschluß
    31–34
    Leiterstruktur
    41
    Gleichstromversorgung
    41A
    positivseitiger Stromversorgungsknoten
    41B
    negativseitiger Stromversorgungsknoten
    47, 48
    Stoßstrom (Verschiebungsstrom)
    50
    Leiterstruktur
    54
    P-seitiger Stromversorgungsanschluß
    56
    N-seitiger Stromversorgungsanschluß
    58
    Leiterstruktur
    61A–61C, 63A–63C
    MOS-Transistor
    62A–62C, 64A–64D
    Diode
    65A–65C
    P-seitiger Stromversorgungsanschluß
    66A–66C
    N-seitiger Stromversorgungsanschluß
  • ZUSAMMENFASSUNG
  • Ein Leistungshalbleitermodul (1) beinhaltet einen ersten MOS-Transistor (16), der mit einem positivseitigen Stromversorgungsanschluß über eine erste Leiterstruktur (11) verbunden ist, eine erste Freilaufdiode (17), die mit dem positivseitigen Stromversorgungsanschluß über eine zweite Leiterstruktur (12) verbunden ist, einen zweiten MOS-Transistor (18), der mit einem negativseitigen Stromversorgungsanschluß über eine dritte Leiterstruktur (13) verbunden ist, und eine zweite Freilaufdiode (19), die mit dem negativseitigen Stromversorgungsanschluß über eine vierte Leiterstruktur (14) verbunden ist. Diese Halbleiterelemente (16–19) sind mit einem lastseitigen Ausgangsanschluß über eine gemeinsame fünfte Leiterstruktur (15) verbundne. Das mit dem positivseitigen Stromversorgungsanschluß verbundene Halbleiterelement (16, 17) und das mit dem negativseitigen Stromversorgungsanschluß verbundene Halbleiterelement (18, 19) sind im wesentlichen linear in einander abwechselnder Weise angeordnet.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2005-216876 A [0003, 0007]
    • JP 2005-197433 A [0006, 0007]

Claims (7)

  1. Leistungshalbleitermodul (1), das folgendes aufweist: – ein erstes isolierendes Substrat (10), – eine Leiterstruktur (15), die auf dem ersten isolierenden Substrat (10) gebildet ist, und – eine Vielzahl von ersten Halbleiterelementen (16, 17), die auf dem ersten isolierenden Substrat (10) vorgesehen sind und zueinander zwischen einer positivseitigen Stromversorgung (41A) und der Leiterstruktur (15) elektrisch parallelgeschaltet sind, – wobei mindestens eines der Vielzahl von ersten Halbleiterelementen (16, 17) ein Schaltelement (16) ist, – wobei das Leistungshalbleitermodul ferner eine Vielzahl von zweiten Halbleiterelementen (18, 19) aufweist, die auf dem ersten isolierenden Substrat (10) vorgesehen sind und zu einander zwischen einer negativseitigen Stromversorgung (41B) und der Leiterstruktur (15) elektrisch parallelgeschaltet sind, – wobei mindestens eines von der Vielzahl von zweiten Halbleiterelementen (18, 19) ein Schaltelement (18) ist, – wobei eine Vielzahl von ersten Strompfaden zwischen der positivseitigen Stromversorgung (41A) und der Leiterstruktur (15), die jeweils durch die Vielzahl von ersten Halbleiterelementen (16, 17) hindurchgehen, und eine Vielzahl von zweiten Strompfaden zwischen der negativseitigen Stromversorgung (41B) und der Leiterstruktur (15), die jeweils durch die Vielzahl von zweiten Halbleiterelementen (18, 19) hindurchgehen, in einander abwechselnder Weise entlang einer Peripherie der Leiterstruktur (15) ausgerichtet sind.
  2. Leistungshalbleitermodul (1) nach Anspruch 1, wobei mindestens eines der Vielzahl von ersten Halbleiterelementen (16, 17) eine Diode (17) ist, bei der eine Kathode mit der positivseitigen Stromversorgung (41A) verbunden ist und eine Anode mit der Leiterstruktur (15) verbunden ist, und wobei mindestes eines von der Vielzahl von zweiten Halbleiterelementen (18, 19) eine Diode (19) ist, bei der eine Kathode mit der Leiterstruktur (15) verbunden ist und eine Anode mit der negativseitigen Stromversorgung (41B) verbunden ist.
  3. Leistungshalbleitermodul (1) nach Anspruch 2, wobei es sich bei einem Strompfad an einem jeweiligen Ende von der Vielzahl der ersten und zweiten Strompfade um einen Strompfad handelt, der durch eine Diode (17) innerhalb der Vielzahl von ersten Halbleiterelementen (16, 17) verläuft, oder um einen Strompfad handelt, der durch eine Diode (19) innerhalb der Vielzahl von zweiten Halbleiterelementen (18, 19) verläuft.
  4. Leistungshalbleitermodul (1) nach Anspruch 1, wobei die Vielzahl von ersten Halbleiterelementen (16, 17) und die Vielzahl von zweiten Halbleiterelementen (18, 19) abwechselnd im wesentlichen linear auf dem ersten isolierenden Substrat (10) angeordnet sind.
  5. Leistungshalbleitermodul (1) nach Anspruch 1, das ferner folgendes aufweist: – einen oder mehrere positivseitige Stromversorgungsanschlüsse (26) zum Anlegen einer Spannung von der positivseitigen Stromversorgung (41A) an ein oder mehrere entsprechende Halbleiterelemente der Vielzahl von ersten Halbleiterelementen (16, 17), und – einen oder mehrere negativseitige Stromversorgungsanschlüsse (27) zum Anlegen einer Spannung von der negativseitigen Stromversorgung (41B) an ein oder mehrere entsprechende Halbleiterelemente der Vielzahl von zweiten Halbleiterelementen (18, 19), wobei jeder von dem einen oder den mehreren positivseitigen Stromversorgungsanschlüssen (26) und negativseitigen Stromversorgungsanschlüssen (27) folgendes aufweist: – einen oder mehrere plattenartige Übergangsbereiche (26A, 26D, 27A, 27D), die jeweils in der Nähe von einem oder mehreren entsprechenden Halbleiterelementen (16–19) vorgesehen sind und mit dem ersten isolierenden Substrat verbunden sind, und – einen oder mehrere plattenartige Krümmungsbereiche (26B, 26E, 27B, 27E), die jeweils kontinuierlich mit dem einen oder den mehreren Übergangsbereichen (26A, 26D, 27A, 27D) ausgebildet sind und in einer Richtung gekrümmt sind, in der sie sich von einer entfernten Richtung näher bei dem einen oder den mehreren Halbleiterelementen (16 bis 19) befinden.
  6. Leistungshalbleitermodul (1) nach Anspruch 5, das ferner folgendes aufweist: ein zweites isolierendes Substrat (30), das in einer die Leiterstruktur (15) auf dem ersten isolierenden Substrat (10) partiell überdeckenden Region fest angebracht ist, und eine Vielzahl von Steueranschlüssen (31, 33A) an dem zweiten isolierenden Substrat (30) zur elektrischen Verbindung mit jeweiligen Steuerelektroden (16G, 18G) einer Vielzahl von Schaltelementen (16, 18), die in der Vielzahl der ersten und zweiten Halbleiterelemente (16 bis 19) enthalten sind.
  7. Leistungshalbleitermodul (1) nach Anspruch 1, wobei das in der Vielzahl der ersten und zweiten Halbleiterelemente enthaltene Schaltelement (16, 18) unter Verwendung eines Halbleitermaterials mit einer größeren Bandlücke als der Bandlücke von Silizium gebildet ist.
DE112009001638.3T 2008-07-10 2009-04-23 Leistungshalbleitermodul Active DE112009001638B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008180136 2008-07-10
JP2008-180136 2008-07-10
PCT/JP2009/058066 WO2010004802A1 (ja) 2008-07-10 2009-04-23 電力用半導体モジュール

Publications (2)

Publication Number Publication Date
DE112009001638T5 true DE112009001638T5 (de) 2011-05-19
DE112009001638B4 DE112009001638B4 (de) 2020-07-16

Family

ID=41506924

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112009001638.3T Active DE112009001638B4 (de) 2008-07-10 2009-04-23 Leistungshalbleitermodul

Country Status (6)

Country Link
US (1) US8461623B2 (de)
JP (1) JP5550553B2 (de)
KR (1) KR101194609B1 (de)
CN (1) CN102067309B (de)
DE (1) DE112009001638B4 (de)
WO (1) WO2010004802A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014219998A1 (de) * 2014-10-02 2016-04-07 Continental Automotive Gmbh Leistungsmodul, Leistungsmodulgruppe, Leistungsendstufe sowie Antriebssystem mit einer Leistungsendstufe
DE112016005574B4 (de) 2016-07-15 2023-03-30 Shindengen Electric Manufacturing Co., Ltd. Halbleitermodule

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102906874B (zh) * 2010-05-21 2015-11-25 三菱电机株式会社 功率半导体模块
CN103125022B (zh) 2010-07-01 2016-01-20 三菱电机株式会社 功率半导体模块、电力转换装置和铁路车辆
JP5790039B2 (ja) * 2010-07-23 2015-10-07 富士電機株式会社 半導体装置
US9018985B2 (en) 2010-08-04 2015-04-28 Rohm Co., Ltd. Power module and output circuit
JP5691045B2 (ja) * 2011-03-04 2015-04-01 株式会社豊田中央研究所 電力変換用モジュール
JP5387620B2 (ja) * 2011-05-31 2014-01-15 株式会社安川電機 電力変換装置、半導体装置および電力変換装置の製造方法
US9299628B2 (en) * 2011-07-11 2016-03-29 Mitsubishi Electric Corporation Power semiconductor module
JP5289536B2 (ja) * 2011-11-04 2013-09-11 三菱電機株式会社 パワー半導体モジュール
JP5811803B2 (ja) * 2011-11-22 2015-11-11 住友電気工業株式会社 半導体装置及び半導体装置の製造方法
KR101926854B1 (ko) * 2012-02-09 2018-12-07 후지 덴키 가부시키가이샤 반도체 장치
CN104205330B (zh) * 2012-03-01 2017-07-18 三菱电机株式会社 电力用半导体模块以及电力变换装置
US8786111B2 (en) 2012-05-14 2014-07-22 Infineon Technologies Ag Semiconductor packages and methods of formation thereof
JP5991045B2 (ja) 2012-06-28 2016-09-14 住友電気工業株式会社 半導体装置
US8823345B2 (en) * 2012-10-19 2014-09-02 Linear Technology Corporation Magnetic field cancellation in switching regulators
KR101927410B1 (ko) 2012-11-30 2018-12-10 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
JP6102297B2 (ja) * 2013-02-06 2017-03-29 富士電機株式会社 半導体装置
KR102034717B1 (ko) * 2013-02-07 2019-10-21 삼성전자주식회사 파워모듈용 기판, 파워모듈용 터미널 및 이들을 포함하는 파워모듈
GB2515318B (en) * 2013-06-19 2016-05-18 Protean Electric Ltd Inverter for an electric motor or generator
US9899328B2 (en) * 2014-02-11 2018-02-20 Mitsubishi Electric Corporation Power semiconductor module
WO2015136603A1 (ja) * 2014-03-10 2015-09-17 株式会社日立製作所 パワー半導体モジュール及びその製造検査方法
US10522517B2 (en) 2014-07-03 2019-12-31 Nissan Motor Co., Ltd. Half-bridge power semiconductor module and manufacturing method therefor
TWI736050B (zh) * 2014-08-20 2021-08-11 愛爾蘭商納維達斯半導體有限公司 具有分布閘極之功率電晶體
JP6288301B2 (ja) 2014-11-28 2018-03-14 日産自動車株式会社 ハーフブリッジパワー半導体モジュール及びその製造方法
JP6362560B2 (ja) * 2015-03-24 2018-07-25 三菱電機株式会社 半導体モジュール、電力変換装置および半導体モジュールの製造方法
DE112016003111T5 (de) * 2015-07-09 2018-04-12 Mitsubishi Electric Corporation Leistungs-halbleitermodul
JP6490017B2 (ja) 2016-01-19 2019-03-27 三菱電機株式会社 パワーモジュール、３相インバータシステム、およびパワーモジュールの検査方法
JP6672908B2 (ja) * 2016-03-10 2020-03-25 富士電機株式会社 半導体装置及び半導体装置の製造方法
CN109417067B (zh) * 2016-06-01 2022-06-07 罗姆股份有限公司 半导体功率模块
JP6786416B2 (ja) * 2017-02-20 2020-11-18 株式会社東芝 半導体装置
EP3613077B1 (de) * 2017-05-02 2020-10-07 ABB Power Grids Switzerland AG Halbbrückenmodul mit koaxialer anordnung der dc-anschlüsse
WO2018202615A1 (en) * 2017-05-02 2018-11-08 Abb Schweiz Ag Resin encapsulated power semiconductor module with exposed terminal areas
US10461659B2 (en) * 2017-10-10 2019-10-29 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and power converting device
TWI700785B (zh) * 2018-09-05 2020-08-01 大陸商萬民半導體（澳門）有限公司 馬達用模製智能電源模組
US11742332B2 (en) 2019-12-06 2023-08-29 Wolfspeed, Inc. Methods and systems for matching both dynamic and static parameters in dies, discretes, and/or modules, and methods and systems based on the same
US12002720B2 (en) * 2020-11-23 2024-06-04 Wolfspeed, Inc. Methods and systems for component analysis, sorting, and sequencing based on component parameters and devices utilizing the methods and systems
JP7466483B2 (ja) * 2021-03-17 2024-04-12 三菱電機株式会社 半導体装置
EP4064346A1 (de) * 2021-03-25 2022-09-28 Hitachi Energy Switzerland AG Leistungsmodul mit schaltelementen und dioden

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197433A (ja) 2004-01-07 2005-07-21 Fuji Electric Holdings Co Ltd 電力用半導体モジュール
JP2005216876A (ja) 2004-01-27 2005-08-11 Fuji Electric Device Technology Co Ltd 電力用半導体モジュール

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5427102B2 (de) 1972-04-17 1979-09-07
US5170337A (en) 1992-01-29 1992-12-08 General Electric Company Low-inductance package for multiple paralleled devices operating at high frequency
JP3396566B2 (ja) 1995-10-25 2003-04-14 三菱電機株式会社 半導体装置
DE19927285C2 (de) 1999-06-15 2003-05-22 Eupec Gmbh & Co Kg Niederinduktives Halbleiterbauelement
DE10037533C1 (de) 2000-08-01 2002-01-31 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung
JP4089143B2 (ja) * 2000-08-30 2008-05-28 三菱電機株式会社 電力用半導体装置
JP4561015B2 (ja) 2001-08-24 2010-10-13 富士電機システムズ株式会社 半導体装置
US7009291B2 (en) 2002-12-25 2006-03-07 Denso Corporation Semiconductor module and semiconductor device
JP2004208411A (ja) * 2002-12-25 2004-07-22 Denso Corp ハーフブリッジ回路用半導体モジュール
DE10316356B4 (de) 2003-04-10 2012-07-26 Semikron Elektronik Gmbh & Co. Kg Modular aufgebautes Leistungshalbleitermodul
JP4603956B2 (ja) 2005-08-26 2010-12-22 日立オートモティブシステムズ株式会社 電力変換装置
DE102006004031B3 (de) 2006-01-27 2007-03-08 Infineon Technologies Ag Leistungshalbleitermodul mit Halbbrückenkonfiguration
JP2007305962A (ja) 2006-05-12 2007-11-22 Honda Motor Co Ltd パワー半導体モジュール
US7960817B2 (en) * 2007-09-05 2011-06-14 Delphi Technologies, Inc. Semiconductor power module with flexible circuit leadframe

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197433A (ja) 2004-01-07 2005-07-21 Fuji Electric Holdings Co Ltd 電力用半導体モジュール
JP2005216876A (ja) 2004-01-27 2005-08-11 Fuji Electric Device Technology Co Ltd 電力用半導体モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014219998A1 (de) * 2014-10-02 2016-04-07 Continental Automotive Gmbh Leistungsmodul, Leistungsmodulgruppe, Leistungsendstufe sowie Antriebssystem mit einer Leistungsendstufe
US10236806B2 (en) 2014-10-02 2019-03-19 Continental Automotive Gmbh Power module, power module group, power output stage, and drive system comprising a power output stage
DE102014219998B4 (de) * 2014-10-02 2020-09-24 Vitesco Technologies GmbH Leistungsmodul, Leistungsmodulgruppe, Leistungsendstufe sowie Antriebssystem mit einer Leistungsendstufe
DE112016005574B4 (de) 2016-07-15 2023-03-30 Shindengen Electric Manufacturing Co., Ltd. Halbleitermodule

Also Published As

Publication number Publication date
DE112009001638B4 (de) 2020-07-16
CN102067309B (zh) 2013-08-28
US20110062491A1 (en) 2011-03-17
JPWO2010004802A1 (ja) 2011-12-22
WO2010004802A9 (ja) 2010-12-02
JP5550553B2 (ja) 2014-07-16
WO2010004802A1 (ja) 2010-01-14
US8461623B2 (en) 2013-06-11
KR101194609B1 (ko) 2012-10-25
KR20110020294A (ko) 2011-03-02
CN102067309A (zh) 2011-05-18

Similar Documents

Publication Publication Date Title
DE112009001638B4 (de) Leistungshalbleitermodul
DE102015115271B4 (de) Elektronikbaugruppe mit entstörkondensatoren und verfahren zum betrieb der elektronikbaugruppe
DE112013001234B4 (de) Leistungshalbleitermodul und Energieumsetzungseinrichtung
DE102011002026B4 (de) Halbleitermodul mit Schaltelementen
DE112018004893T5 (de) Halbleitermodul und Leistungswandlervorrichtung
DE112014002405T5 (de) Halbleitervorrichtung
DE102014111931B4 (de) Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn
DE102010008617A1 (de) Halbleitervorrichtung zum Treiben eines als Brücke geschalteten Leistungstransistors
DE102011086407A1 (de) Leistungshalbleitermodul
EP2997801B1 (de) Vorrichtung und elektrische baugruppe zum wandeln einer gleichspannung in eine wechselspannung
DE102019112935B4 (de) Halbleitermodul
DE112016003111T5 (de) Leistungs-halbleitermodul
DE112019000660T5 (de) Halbleitervorrichtung
DE112017004776T5 (de) Leistungshalbleitermodul und leistungshalbleiteranordnung
DE102015101086A1 (de) Leistungshalbleitermodulanordnung
DE112020002901T5 (de) Leistungshalbleitermodul
DE112020003931T5 (de) Leistungsmodul
DE112017007345T5 (de) Halbleitervorrichtung
DE102020112338A1 (de) Halbleitervorrichtung
DE112021002909T5 (de) Halbleiterbauteil
EP3292566A1 (de) Verfahren zum herstellen einer elektronischen schaltungsvorrichtung und elektronische schaltungsvorrichtung
DE112020003012T5 (de) Halbleiterbauteil
DE112016005976B4 (de) Leistungsumwandlungsvorrichtung
DE102015108253B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE102019112934A1 (de) Halbleitermodul

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final