DE102019112934A1 - Halbleitermodul - Google Patents

Halbleitermodul Download PDF

Info

Publication number
DE102019112934A1
DE102019112934A1 DE102019112934.6A DE102019112934A DE102019112934A1 DE 102019112934 A1 DE102019112934 A1 DE 102019112934A1 DE 102019112934 A DE102019112934 A DE 102019112934A DE 102019112934 A1 DE102019112934 A1 DE 102019112934A1
Authority
DE
Germany
Prior art keywords
semiconductor switches
inner load
electrically connected
track
load track
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019112934.6A
Other languages
English (en)
Inventor
Alvaro Jorge Mari Curbelo
Tobias Schütz
Robert Rösner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Danfoss Silicon Power GmbH
Original Assignee
Danfoss Silicon Power GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Danfoss Silicon Power GmbH filed Critical Danfoss Silicon Power GmbH
Priority to DE102019112934.6A priority Critical patent/DE102019112934A1/de
Priority to PCT/EP2020/061180 priority patent/WO2020229114A1/en
Publication of DE102019112934A1 publication Critical patent/DE102019112934A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)

Abstract

Ein Leistungsmodul (1), das eine Halbbrücke bereitstellt, wobei das Leistungsmodul umfasst: mindestens ein Substrat (2), das eine erste innere Lastbahn (11), eine zweite innere Lastbahn (12), eine dritte innere Lastbahn (14), eine vierte innere Lastbahn (15), eine erste äußere Lastbahn (10) und eine zweite äußere Lastbahn (13) umfasst; wobei jede äußere Lastbahn länglich ist und sich im Wesentlichen über das mindestens eine Substrat in einer ersten Richtung erstreckt.

Description

  • Halbleiterleistungsmodule finden in der Industrie breite Anwendung. Beispielsweise kann ein derartiges Leistungsmodul zum gesteuerten Schalten von starken Strömen verwendet werden und kann in Leistungswandlern (wie etwa Invertern) zum Umwandeln von DC in AC oder umgekehrt oder zum Umwandeln zwischen verschiedenen Spannungen oder Frequenzen von AC verwendet werden. Solche Inverter werden in Motorsteuerungen oder -schnittstellen zwischen der Leistungsgenerierung oder -speicherung oder einem Leistungsverteilungsgitter verwendet.
  • Das Halbleiterleistungsmodul ist dafür ausgelegt, zwei Hauptcharakteristika zu erfüllen: hohe Leistungsumwandlungseffizienz und hohe Leistungsdichte. Faktoren wie Lebensdauer, Kosten und Qualität werden ebenfalls berücksichtigt. Um eine hohe Leistungsdichte zu erzielen, können Hochleistungs-Halbleiter mit großem Bandabstand, wie etwa Siliziumcarbid(SiC)-Halbleiterschalter verwendet werden, da sie standardmäßige siliziumbasierte Halbleiterschalter, zum Beispiel IGBTs (Insulated Gate Bipolar Transistors) im Allgemeinen übertreffen. SiC-Bauelemente legen dem Design des Leistungsmoduls unter thermischem und elektrischem Standpunkt hohe Anforderungen auf. Die Halbleiter mit großem Bandabstand (z.B. SiC-Halbleiterschalter) besitzen die Charakteristik, dass sie schnell schalten, was bedeutet, dass der Übergang von der Leitung zum Blockiermodus nur einige wenige Nanosekunden benötigt.
  • Das schnelle Schalten in Elektronikschaltungen verursacht in Kombination mit Streuinduktanzen ein Spannungsüberschwingen, wenn solche Halbleiterleistungsmodule verwendet werden. Dieses Spannungsüberschwingen erhöht die Schaltverluste und kann EMI-Emissionen durch Nachschwingen verursachen. Da Stromgradienten während des Schaltens hoch sind, muss die Streu-/parasitäre Induktanz der ganzen Baugruppe so klein wie möglich sein.
  • SiC-MOSFETs werden als die Halbleiterschalter in Anwendungen verwendet, wo durch die Anwendung höchste Effizienz in einem kleinen Bauvolumen erforderlich ist. SiC-MOSFETs zeigen schnelle Schaltgeschwindigkeiten und einen niedrigen Einschaltwiderstand zur gleichen Zeit. Da SiC-Wafer in der Herstellung teuer sind und es bei aktuellen Herstellungsprozessen schwierig ist, Komponenten mit einem akzeptablen niedrigen Kristallfehlerausmaß herzustellen, sind die Die typischerweise sehr klein (beispielsweise 5-25mm2). Dies hält die Ausbeuteverluste niedrig, beschränkt aber den Gesamtstrom, den ein SiC-Halbleiterschalter durchlassen kann. Um hohe Ausgangsleistungen zu erzielen, müssen mehrere dieser kleinen Halbleiterschalter (beispielsweise MOSFETs) parallel betrieben werden. In Anwendungen wie etwa Kraftfahrzeugleistungsumwandlung benötigt die parallele Verwendung von mehreren Halbleiterschaltern Raum in dem Halbleiterleistungsmodul, was potentiell größere Module ergibt. Jedoch ist in einem Fahrzeug der Raum kostbar und das Vergrößern der Größe von Modulen stellt im Allgemeinen keine Option dar. Es ist deshalb ein großer Vorteil, wenn das innovative Design von Layouts sowohl mehrere Halbleiterschalter parallel, einen ausgeglichen (symmetrischen) Betrieb, eine niedrige Streuinduktanz als auch eine geringe Gesamtlayoutgröße berücksichtigen kann.
  • Kurze Darstellung der Erfindung
  • Somit besteht eine Aufgabe der vorliegenden Erfindung in der Bereitstellung eines Leistungsmoduls, das das simultane Schalten und einen ausgeglichenen Betrieb von mehreren Halbleiterschaltern parallel, niedrigere Streuinduktanzen und einen stabileren und effizienteren Betrieb als gegenwärtig erhältliche Leistungsmodule aufweisen kann.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung werden die obigen und andere Aufgaben durch das Bereitstellen eines Leistungsmoduls erfüllt, das eine Halbbrücke bereitstellt, wobei das Leistungsmodul umfasst: mindestens ein Substrat, das eine erste innere Lastbahn, eine zweite innere Lastbahn, eine dritte innere Lastbahn, eine vierte innere Lastbahn, eine erste äußere Lastbahn und eine zweite äußere Lastbahn umfasst;wobei jede äußere Lastbahn länglich ist und sich im Wesentlichen über das mindestens eine Substrat in einer ersten Richtung erstreckt; wobei die inneren Lastbahnen zwischen den äußern Lastbahnen bezüglich einer zweiten Richtung im Wesentlichen orthogonal zu der ersten Richtung angeordnet sind; wobei die dritte innere Lastbahn und die vierte innere Lastbahn von der ersten inneren Lastbahn und einer oder der anderen der äußeren Lastbahnen im Wesentlichen umgeben ist; wobei die dritte innere Lastbahn und die vierte innere Lastbahn elektrisch mit der zweiten inneren Lastbahn verbunden sind; wobei das Leistungsmodul umfasst: eine erste Menge von Halbleiterschaltern, wobei die erste Menge von Halbleiterschaltern auf der zweiten inneren Lastbahn montiert ist und elektrisch mit der ersten inneren Lastbahn verbunden ist, eine zweite Menge von Halbleiterschaltern, wobei die zweite Menge von Halbleiterschaltern auf der dritten inneren Lastbahn montiert ist und elektrisch mit der ersten inneren Lastbahn verbunden ist, eine dritte Menge von Halbleiterschaltern, wobei die dritte Menge von Halbleiterschaltern auf der zweiten inneren Lastbahn montiert ist und elektrisch mit der ersten Lastbahn verbunden ist, eine vierte Menge von Halbleiterschaltern, wobei die vierte Menge von Halbleiterschaltern auf der vierten inneren Lastbahn montiert ist und elektrisch mit der ersten inneren Lastbahn verbunden ist, so dass die erste, zweite, dritte und vierte Menge von Halbleiterschaltern einen ersten Arm der Halbbrücke bilden; und wobei das Leistungsmodul umfasst: eine fünfte Menge von Halbleiterschaltern, wobei die fünfte Menge von Halbleiterschaltern auf der ersten äußeren Lastbahn montiert ist und elektrisch mit der zweiten inneren Lastbahn verbunden ist, eine sechste Menge von Halbleiterschaltern, wobei die sechste Menge von Halbleiterschaltern auf der ersten äußeren Lastbahn montiert ist und elektrisch mit der dritten inneren Lastbahn verbunden ist, eine siebte Menge von Halbleiterschaltern, wobei die siebte Menge von Halbleiterschaltern auf der zweiten äußeren Lastbahn montiert ist und elektrisch mit der zweiten inneren Lastbahn verbunden ist, eine achte Menge von Halbleiterschaltern, wobei die achte Menge von Halbleiterschaltern auf der zweiten äußeren Lastbahn montiert ist und elektrisch mit der vierten inneren Lastbahn verbunden ist, so dass die fünfte, sechste, siebte und achte Menge von Halbleiterschaltern einen zweiten Arm der Halbbrücke bilden.
  • Das Substrat kann eine Isolierbasis umfassen, wobei leitende Bahnen die an der Isolierbasis angebrachte erforderliche Schaltungsanordnung bilden sollen. Ein geeignetes Substrat kann ein DBC(Direct Bonded Copper)-Substrat sein, das aus zwei leitenden Kupferschichten auf beiden Seiten einer isolierenden Keramikschicht ausgebildet ist. Zu anderen geeigneten Substraten können ein DBA (Direct Bonded Aluminium) oder andere Substrate, die auf dem Gebiet gut bekannt sind, zählen.
  • Der Ausdruck „Bahn“ wird hier verwendet, um eine Leiterbahn zu spezifizieren, die aus einer Metallschicht ausgebildet ist, die einen Teil des Substrats bildet und durch einen Spalt von anderen Bahnen getrennt ist. Der Ausdruck „Lastbahn“ wird hier verwendet, um eine Bahn zu spezifizieren, die für das Führen eines großen Stroms geeignet ist, wie etwa der, der die elektrische Last liefert, für die das Leistungsmodul Strom liefert. Die Eignung für große Ströme kann eine Kombination aus der Breite der Bahn und der Dicke der Bahn sein, die eine große Querschnittsfläche bilden und somit dem Durchtritt von großen Strömen ohne unnötige Erwärmung gestatten.
  • Der Ausdruck „Halbleiterschalter“ wird hier so verwendet, dass er ein beliebiges einer Anzahl von bekannten Halbleiterschaltbauelementen beinhaltet. Zu Beispielen für solche Bauelemente zählen Thyristoren, JFETs, IGBTs und MOSFETs, und sie können auf traditioneller Siliziumtechnologie oder Technologie mit großem Bandabstand wie Siliciumcarbid (SiC) basieren.
  • Der Ausdruck „montiert“ wird hier so verwendet, dass er die ständige Verbindung eines Bauelements mit einer Bahn bedeutet, und er kann eine elektrisch leitende Verbindung beinhalten. Zu Mitteln für solche Verbindungen zählen Löten, Hartlöten und Sintern.
  • Der Ausdruck „elektrisch verbunden mit“ wird hier so verwendet, dass er die Verbindung eines Teils des Bauelements mit einer entfernten Bahn oder einem anderen Bauelement bedeutet. Traditionellerweise wird diese Form von Verbindungen unter Verwendung von metallischen Drahtbonds, Aluminium umfassend, hergestellt. Jedoch können auch andere Metalle wie etwa Kupfer verwendet werden. Der Ausdruck deckt auch die Verwendung von Bändchen- oder Bandverbindungen, geflochtenen Bändern unter Verwendung von festen Metallstrukturen wie etwa Clips oder Sammelschienen ab.
  • Das Layout der Lastbahnen kann um eine sich in der ersten Richtung erstreckende Linie symmetrisch sein.
  • Gateverbindungen zu den Halbleiterschaltern, die die erste, zweite, dritte und vierte Menge von Halbleiterschaltern umfassen, können aus einer ersten Menge von Gatebahnen gebildet werden, die zwischen den äußeren Lastbahnen und dem Rand des Substrats angeordnet sind. Gateverbindungen zu den Halbleiterschaltern, die die fünfte, sechste, siebte und achte Menge von Halbleiterschaltern umfassen, können aus einer zweiten Menge von Gatebahnen gebildet werden, die zwischen den äußeren Lastbahnen und dem Rand des Substrats angeordnet sind.
  • Bei einer Ausführungsform können sich die erste Menge oder die zweite Menge von Gatebahnen im Wesentlichen über das mindestens eine Substrat in einer ersten Richtung erstrecken.
  • Bei einer anderen Ausführungsform kann die erste Menge oder die zweite Menge von Gatebahnen zwischen den ersten äußeren Lastbahnen und der ersten, zweiten und dritten inneren Lastbahn angeordnet sein.
  • Bei einer anderen Ausführungsform kann die erste Menge oder die zweite Menge von Gatebahnen zwischen den zweiten äußeren Lastbahnen und der ersten, zweiten und vierten inneren Lastbahn angeordnet sein.
  • Bei einer bevorzugten Ausführungsform kann ein erster DC-Anschluss elektrisch mit der ersten äußeren Lastbahn verbunden sein.
  • Bei einer anderen Ausführungsform kann ein zweiter DC-Anschluss elektrisch mit der zweiten äußeren Lastbahn verbunden sein.
  • Bei noch einer weiteren Ausführungsform kann ein dritter DC-Anschluss elektrisch mit der ersten inneren Lastbahn verbunden sein.
  • Bei einer weiteren Ausführungsform kann ein erster AC-Anschluss elektrisch mit der zweiten inneren Lastbahn verbunden sein. Wo erforderlich, kann ein zweiter AC-Anschluss auch elektrisch mit der zweiten inneren Lastbahn verbunden sein.
  • Bei einer anderen Ausführungsform können die dritte und/oder die vierte innere Lastbahn elektrisch mit der zweiten inneren Lastbahn verbunden sein. Eine derartige elektrische Verbindung kann über eine oder mehrere Drahtbonds erfolgen.
  • Bei einer anderen Ausführungsform erstrecken sich die Source-Erfassungsbahnen im Wesentlichen über das mindestens eine Substrat in einer ersten Richtung.
  • Bei einer weiteren bevorzugten Ausführungsform können die DC-Anschlüsse an einem Ende des Moduls in der ersten Richtung angeordnet sein, und ein oder mehrere AC-Anschlüsse können am entgegengesetzten Ende des Moduls in der ersten Richtung angeordnet sein.
  • In einer alternativen Ausführungsform können eine oder mehrere der Gateverbindungen elektrisch mit auf der äußeren Oberfläche des Leistungsmoduls platzierten Anschlüssen verbunden sein, sich im Wesentlichen orthogonal zu der Ebene des Substrats erstreckend. Bei einer derartigen Ausführungsform können die Gatesteuersignale durch „obere Kontakt“-Anschlüsse in das Leistungsmodul geführt werden. Eine derartige Anordnung minimiert Längen von Leitern zwischen einer Ansteuerschaltung außerhalb des Moduls und den Halbleiterschaltern selbst. Dies ist ein großer Vorteil beim Reduzieren von Streuinduktanzen.
  • Bei einer alternativen Ausführungsform können eine oder mehrere der Source-Erfassungsverbindungen elektrisch mit auf der äußeren Oberfläche des Leistungsmoduls platzierten Anschlüssen verbunden sein, sich im Wesentlichen orthogonal zu der Ebene des Substrats erstreckend. Eine derartige Anordnung minimiert Längen von Leitern zwischen den Halbleiterschaltern und den Messschaltungen der Treiberschaltungen und kann somit dazu beitragen, etwaige induktive Koppeleffekte mit dem Laststrom zu vermeiden.
  • Figurenliste
  • Die Erfindung lässt sich anhand der hier unten angegebenen ausführlichen Beschreibung umfassender verstehen. Die beiliegenden Zeichnungen sind nur als Darstellung angegeben, und somit beschränken sie nicht die vorliegende Erfindung. In den beiliegenden Zeichnungen zeigen:
    • 1 eine Perspektivansicht einer ersten Ausführungsform des erfindungsgemäßen Leistungsmoduls 1;
    • 2 eine Draufsicht einer Ausführungsform des Substrats 2, die Teil des in 1 gezeigten Leistungsmoduls 1 bildet;
    • 3 eine alternative Ausführungsform des in 2 gezeigten Su bstratlayouts;
    • 4 eine Perspektivansicht der Ausführungsform des erfindungsgemäßen Leistungsmoduls 1, das das in 3 gezeigte Substratlayout verwendet; und
    • 5 eine Draufsicht einer anderen Ausführungsform des Substrats des erfindungsgemäßen Leistungsmoduls 1.
  • Ausführliche Beschreibung der Erfindung
  • Nunmehr ausführlich bezugnehmend auf die Zeichnungen zum Zweck des Veranschaulichens von bevorzugten Ausführungsformen der vorliegenden Erfindung ist eine erste Ausführungsform des erfindungsgemäßen Leistungsmoduls 1 in 1 gezeigt. Das gezeigte Leistungsmodul 1 umfasst ein Substrat 2 innerhalb des Körpers des Leistungsmoduls. Das Leistungsmodul 1 ist ausgelegt zum Bereitstellen einer Halbbrückenschaltung, und dazu sind drei DC-Leistungsanschlüsse 3, 4, 5 und ein AC-Leistungsanschluss 6 vorgesehen. Der AC-Anschluss ist hier am entgegengesetzten Ende der Kapselung gezeigt. Das Substrat 2 und die mit ihm verbundene Schaltungsanordnung sind zusammen innerhalb der internen Abschnitte der Leistungsanschlüsse 3, 4, 5, 6 in dieser Ausführungsform in einer Formmasse 22 gekapselt. Alternative Ausführungsformen sind möglich, wo das Substrat 2 an einer Basisplatte angebracht und/oder innerhalb eines Rahmens montiert ist, der danach mit Silikongel gefüllt und mit einem Deckel fertiggestellt wird. Außerdem ist es möglich, mehrere Substrate 2 innerhalb eines einzelnen Package zu montieren, um ein mehrere Halbbrücken enthaltendes Leistungsmodul bereitzustellen.
  • 2 zeigt eine Ausführungsform des Substrats 2, das Teil des in 1 gezeigten Leistungsmoduls 1 ist. Das Substrat kann beispielsweise ein DCB(Direct Copper Bonding)-Substrat sein, das eine als ein Isolator wirkende zentrale Keramikschicht umfasst und auf beiden Seiten mit einer Kupferschicht beschichtet ist. Bei einigen Ausführungsformen wird die untere Kupferschicht vollständig gelassen, während die obere Kupferschicht geätzt wird, um eine Anzahl von getrennten leitenden Bahnen auszubilden, die die erforderlichen Schaltungen bilden. Auf den Bahnen sind Komponenten wie etwa Halbleiterschalter montiert. Bei der in 2 gezeigten Ausführungsform sind es sechs leitende Bahnen. Die Bahnen umfassen vier innere Lastbahnen 11, 12, 14, 15 und zwei äußere Lastbahnen 10, 13. Die beiden äußeren Lastbahnen sind mit DC-Leistungsanschlüssen 3, 4 verbunden, und die erste innere Lastbahn 11 ist mit einem DC-Lastanschluss 5 verbunden. Die zweite innere Lastbahn ist wiederum mit dem AC-Leistungsanschluss 6 verbunden.
  • In 2 sind auch Halbleiterschalter gezeigt. Bei dieser Ausführungsform umfassen die Halbleiterschalter SiC(Siliziumcarbid)-MOSFETs. Die Verwendung von anderen Arten von Halbleiterschaltern mit vertikaler Struktur ist ebenfalls möglich, beispielsweise IGBTs.
  • Die sechste Menge von Halbleiterschaltern 101 und die fünfte Menge von Halbleiterschaltern 104 sind auf der ersten äußeren Lastbahn 110 durch Löten, Sintern oder durch andere Verbindungstechnologien, die auf dem Gebiet bekannt sind, montiert. Sie sind auch elektrisch von Kontaktoberflächen gegenüber den Kontaktoberflächen verbunden, die verwendet werden, um einen Kontakt mit den ersten äußeren Lastbahnen 10 zu der zweiten inneren Lastbahn 12 herzustellen. Im Fall der sechsten Menge von Halbleiterschaltern 101 ist dies über die dritte innere Lastbahn 14, da die sechste Menge von Halbleiterschaltern 101 elektrisch zuerst mit der dritten inneren Lastbahn 14 verbunden ist, die wiederum elektrisch mit der zweiten inneren Lastbahn 12 verbunden ist. Analog sind die achte Menge von Halbleiterschaltern 105 und die siebte Menge von Halbleiterschaltern 108 auf der zweiten äußeren Lastbahn 13 montiert und elektrisch mit der zweiten inneren Lastbahn 12 verbunden. Im Fall der achten Menge von Halbleiterschaltern 105 wird diese elektrische Verbindung über die vierte innere Lastbahn 15 hergestellt. Die fünfte, sechste, siebte und achte Menge von Halbleiterschaltern 104, 101, 108, 105 bilden einen ersten Arm der Halbbrückenschaltung.
  • Die erste Menge von Halbleiterschaltern 102 und die dritte Menge von Halbleiterschaltern 106 sind auf der zweiten inneren Lastbahn 12 durch Löten, Sintern oder über andere auf dem Gebiet bekannte Verbindungstechnologien montiert. Sie sind auch elektrisch von den Kontaktoberflächen gegenüber den Kontaktoberflächen verbunden, die verwendet werden, um einen Kontakt mit der zweiten inneren Lastbahn 12 zu der ersten inneren Lastbahn 11 herzustellen. Die zweite Menge von Halbleiterschaltern 103 ist auf der dritten inneren Lastbahn 14 montiert und elektrisch mit der ersten inneren Lastbahn 11 verbunden. Die vierte Menge von Halbleiterschaltern 107 ist auf der vierten inneren Lastbahn 15 montiert und elektrisch mit der ersten inneren Lastbahn 11 verbunden, die erste, zweite, dritte und vierte Menge von Halbleiterschaltern 102, 103, 106, 107 bilden einen zweiten Arm der Halbbrückenschaltung.
  • 3 veranschaulicht eine alternative Ausführungsform des in 2 gezeigten Substratlayouts. Der Unterschied zwischen diesen beiden Ausführungsformen besteht darin, dass die Fläche der mit dem ersten AC-Anschluss 6 verbundenen zweiten inneren Lastbahn 12 erweitert ist, um die Verbindung eines ersten AC-Anschlusses 6 und eines zweiten AC-Anschlusses 7 zu ermöglichen. Die parallele Verwendung von zwei AC-Anschlüssen ermöglicht stärkere Ströme zwischen der Innenseite und der Außenseite des Moduls. In 3 ist außerdem ein Layout von Lastbahnen 10, 11,12, 13, 14, 15 gezeigt, das um eine sich in der ersten Richtung 8 erstreckende Linie 201 symmetrisch ist.
  • 4 zeigt eine Perspektivansicht der Ausführungsform des erfindungsgemäßen Leistungsmoduls 1, das das in 3 gezeigte Substratlayout verwendet. Ein oder mehrere Anschlüsse 200 für die Verbindung von Gate- und/oder Source-Erfassungssignalen sind auf der äußeren Oberfläche des Leistungsmoduls platziert, sich im Wesentlichen orthogonal zu der Ebene des Substrats 2 erstreckend.
  • 5 veranschaulicht eine andere Ausführungsform des Substrats des erfindungsgemäßen Leistungsmoduls 1. Hier ist das Layout der Lastbahnen 10, 11, 12, 13, 14, 15 ähnlich dem in 2 gezeigten, aber eine erste Menge von Gatebahnen 16, eine zweite Menge von Gatebahnen 17 sind ebenfalls gezeigt. Die erste Menge von Gatebahnen 16 ist mit der ersten Menge von Gateanschlüssen 18 verbunden, und die zweite Menge von Gatebahnen 17 ist mit der zweiten Menge von Gateanschlüssen 19 verbunden. Gatekontaktpads 23 sind zentral innerhalb von Gruppen von Halbleiterschaltern 102-103, 106-107 positioniert, und die Gateverbindungen zwischen dem Gatekontaktpad und den Gateverbindungen auf der oberen Oberfläche jedes der Halbleiterschalter erstrecken sich radial von dem Gatekontaktpad 23 zu den Halbleiterschaltern 102-103, 106-107. Aufgrund der radialen Gateverteilung werden synchrone Schaltbedingungen erzielt.
  • Die Verwendung von mehreren Pins für Gate- und/oder Source-Erfassungsverbindungen gestattet die Verwendung von geteilter Treiberausstattung zum Ansteuern des Moduls. Auf diese Weise können verschiedene Spannungen oder Zeitsteuerungen verwendet werden, um unterschiedliche Gruppen von Halbleiterschaltern anzusteuern.

Claims (8)

  1. Leistungsmodul (1), das eine Halbbrücke bereitstellt, wobei das Leistungsmodul umfasst: mindestens ein Substrat (2), das eine erste innere Lastbahn (11), eine zweite innere Lastbahn (12), eine dritte innere Lastbahn (14), eine vierte innere Lastbahn (15), eine erste äußere Lastbahn (10) und eine zweite äußere Lastbahn (13) umfasst; wobei jede äußere Lastbahn länglich ist und sich im Wesentlichen über das mindestens eine Substrat in einer ersten Richtung (8) erstreckt; wobei die inneren Lastbahnen zwischen den äußern Lastbahnen bezüglich einer zweiten Richtung (9) im Wesentlichen orthogonal zu der ersten Richtung (8) angeordnet sind; wobei die dritte innere Lastbahn (14) und die vierte innere Lastbahn (15) von der ersten inneren Lastbahn (11) und einer oder der anderen der äußeren Lastbahnen (10, 13) im Wesentlichen umgeben ist; wobei die dritte innere Lastbahn (14) und die vierte innere Lastbahn (15) elektrisch mit der zweiten inneren Lastbahn (12) verbunden sind; wobei das Leistungsmodul umfasst: eine erste Menge von Halbleiterschaltern (102), wobei die erste Menge von Halbleiterschaltern (102) auf der zweiten inneren Lastbahn (12) montiert ist und elektrisch mit der ersten inneren Lastbahn (11) verbunden ist, eine zweite Menge von Halbleiterschaltern (103), wobei die zweite Menge von Halbleiterschaltern (103) auf der dritten inneren Lastbahn (14) montiert ist und elektrisch mit der ersten inneren Lastbahn (11) verbunden ist, eine dritte Menge von Halbleiterschaltern (106), wobei die dritte Menge von Halbleiterschaltern (106) auf der zweiten inneren Lastbahn (12) montiert ist und elektrisch mit der ersten Lastbahn (11) verbunden ist, eine vierte Menge von Halbleiterschaltern (107), wobei die vierte Menge von Halbleiterschaltern (107) auf der vierten inneren Lastbahn (15) montiert ist und elektrisch mit der ersten inneren Lastbahn (11) verbunden ist, so dass die erste, zweite, dritte und vierte Menge von Halbleiterschaltern (102, 103, 106, 107) einen ersten Arm der Halbbrücke bilden; und wobei das Leistungsmodul umfasst: eine fünfte Menge von Halbleiterschaltern (104), wobei die fünfte Menge von Halbleiterschaltern (104) auf der ersten äußeren Lastbahn (10) montiert ist und elektrisch mit der zweiten inneren Lastbahn (12) verbunden ist, eine sechste Menge von Halbleiterschaltern (101), wobei die sechste Menge von Halbleiterschaltern (101) auf der ersten äußeren Lastbahn (10) montiert ist und elektrisch mit der dritten inneren Lastbahn (14) verbunden ist, eine siebte Menge von Halbleiterschaltern (108), wobei die siebte Menge von Halbleiterschaltern (108) auf der zweiten äußeren Lastbahn (13) montiert ist und elektrisch mit der zweiten inneren Lastbahn (12) verbunden ist, eine achte Menge von Halbleiterschaltern (105), wobei die achte Menge von Halbleiterschaltern (105) auf der zweiten äußeren Lastbahn (13) montiert ist und elektrisch mit der vierten inneren Lastbahn (15) verbunden ist, so dass die fünfte, sechste, siebte und achte Menge von Halbleiterschaltern (104, 101, 108, 105) einen zweiten Arm der Halbbrücke bilden.
  2. Leistungsmodul nach Anspruch 1, wobei Gateverbindungen zu den Halbleiterschaltern, die die erste, zweite, dritte und vierte Menge von Halbleiterschaltern (102, 103, 106, 107) umfassen, aus einer ersten Menge von Gatebahnen (16) gebildet ist, die zwischen den äußeren Lastbahnen (10, 13) und dem Rand des Substrats (2) angeordnet sind.
  3. Leistungsmodul nach einem der vorhergehenden Ansprüche, wobei Gateverbindungen zu den Halbleiterschaltern, die fünfte, sechste, siebte und achte Menge von Halbleiterschaltern (104, 101, 108, 105) umfassen, aus einer zweiten Menge von Gatebahnen (17) gebildet sind, die zwischen den äußeren Lastbahnen (10, 13) und dem Rand des Substrats (2) angeordnet sind.
  4. Leistungsmodul nach einem der vorhergehenden Ansprüche, wobei ein erster DC-Anschluss (3) elektrisch mit der ersten äußeren Lastbahn (10) verbunden ist, ein zweiter DC-Anschluss (4) elektrisch mit der zweiten äußeren Lastbahn (13) verbunden ist und ein dritter DC-Anschluss (5) elektrisch mit der ersten inneren Lastbahn (11) verbunden ist.
  5. Leistungsmodul nach einem der vorhergehenden Ansprüche, wobei ein erster AC-Anschluss (6) elektrisch mit der zweiten inneren Lastbahn (12) verbunden ist und ein zweiter AC-Anschluss (7) elektrisch mit der zweiten inneren Lastbahn (12) verbunden ist.
  6. Leistungsmodul nach einem der vorhergehenden Ansprüche, wobei die dritte innere Lastbahn (10) elektrisch mit der zweiten inneren Lastbahn (12) verbunden ist.
  7. Leistungsmodul nach einem der vorhergehenden Ansprüche, wobei die vierte innere Lastbahn (15) elektrisch mit der zweiten inneren Lastbahn (12) verbunden ist.
  8. Leistungsmodul nach einem der vorhergehenden Ansprüche, wobei die DC-Anschlüsse (3, 4, 5) an einem Ende des Moduls (1) in der ersten Richtung (8) angeordnet sind und ein oder mehrere AC-Anschlüsse (6, 7) am entgegengesetzten Ende des Moduls (1) in der ersten Richtung (8) angeordnet sind.
DE102019112934.6A 2019-05-16 2019-05-16 Halbleitermodul Pending DE102019112934A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102019112934.6A DE102019112934A1 (de) 2019-05-16 2019-05-16 Halbleitermodul
PCT/EP2020/061180 WO2020229114A1 (en) 2019-05-16 2020-04-22 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019112934.6A DE102019112934A1 (de) 2019-05-16 2019-05-16 Halbleitermodul

Publications (1)

Publication Number Publication Date
DE102019112934A1 true DE102019112934A1 (de) 2020-11-19

Family

ID=70681767

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019112934.6A Pending DE102019112934A1 (de) 2019-05-16 2019-05-16 Halbleitermodul

Country Status (2)

Country Link
DE (1) DE102019112934A1 (de)
WO (1) WO2020229114A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4152384A1 (de) * 2021-09-17 2023-03-22 Kabushiki Kaisha Toshiba Halbleiterbauelement
DE102022133675A1 (de) 2022-12-16 2024-06-27 Infineon Technologies Ag Halbleitermodulanordnung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115513166A (zh) * 2022-09-29 2022-12-23 扬州国扬电子有限公司 一种低电感功率模块

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018109069A1 (en) * 2016-12-16 2018-06-21 Abb Schweiz Ag Power semiconductor module with low gate path inductance
EP3246945B1 (de) * 2016-05-19 2018-10-03 ABB Schweiz AG Leistungsmodul mit niedriger parasitärer induktivität

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017092168A (ja) * 2015-11-06 2017-05-25 株式会社日立製作所 半導体モジュール及び電力変換装置
EP3480846A1 (de) * 2017-11-03 2019-05-08 Infineon Technologies AG Halbleiteranordnung mit zuverlässig schaltenden steuerbaren halbleiterelementen

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3246945B1 (de) * 2016-05-19 2018-10-03 ABB Schweiz AG Leistungsmodul mit niedriger parasitärer induktivität
WO2018109069A1 (en) * 2016-12-16 2018-06-21 Abb Schweiz Ag Power semiconductor module with low gate path inductance

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4152384A1 (de) * 2021-09-17 2023-03-22 Kabushiki Kaisha Toshiba Halbleiterbauelement
DE102022133675A1 (de) 2022-12-16 2024-06-27 Infineon Technologies Ag Halbleitermodulanordnung

Also Published As

Publication number Publication date
WO2020229114A1 (en) 2020-11-19

Similar Documents

Publication Publication Date Title
DE102019112935B4 (de) Halbleitermodul
DE112013001234B4 (de) Leistungshalbleitermodul und Energieumsetzungseinrichtung
EP0221399B1 (de) Leistungshalbleitermodul
DE102012219686B4 (de) Leistungsmodul mit geringer Streuinduktivität
DE102019112936A1 (de) Halbleitermodul
EP0427143A2 (de) Leistungshalbleitermodul
DE102012213407A1 (de) Halbleiteranordnung
DE102012212119A1 (de) Leistungshalbleitervorrichtung
DE112020006374T5 (de) Leistungsmodul mit verbesserten elektrischen und thermischen Charakteristiken
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE102019112934A1 (de) Halbleitermodul
DE212018000078U1 (de) Halbleiterbauelement
DE212019000087U1 (de) Halbleitermodul
DE212021000169U1 (de) Halbleiterbauteil
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE19549011A1 (de) Leistungshalbleiter-Modul mit parallelgeschalteten IGBT-Chips
DE102004046806B4 (de) Leistungshalbleitermodul
DE102015115312B4 (de) Halbleitermodul und Verfahren zum Betrieb eines Halbleitermoduls
EP1101248A2 (de) Substrat für hochspannungsmodule
DE102019204889A1 (de) Elektronische Schaltungseinheit
DE10054489A1 (de) Leistungs-Umrichtermodul
DE112021001168B4 (de) Halbleiterbauteil
DE112021002114T5 (de) Halbleiterbauteil
DE112016007133B4 (de) Halbleitervorrichtung
EP2964004A2 (de) Elektronische bauteilanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication