DE212021000169U1 - Halbleiterbauteil - Google Patents

Halbleiterbauteil Download PDF

Info

Publication number
DE212021000169U1
DE212021000169U1 DE212021000169.6U DE212021000169U DE212021000169U1 DE 212021000169 U1 DE212021000169 U1 DE 212021000169U1 DE 212021000169 U DE212021000169 U DE 212021000169U DE 212021000169 U1 DE212021000169 U1 DE 212021000169U1
Authority
DE
Germany
Prior art keywords
pad
terminal
bonded
conductive
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE212021000169.6U
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE212021000169U1 publication Critical patent/DE212021000169U1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H01L2224/06163—Random array, i.e. array with no symmetry with a staggered arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/495—Material
    • H01L2224/49505—Connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

Halbleiterbauteil mit:einem Substrat, das eine Substratvorderfläche und eine Substratrückfläche aufweist, die in einer Dickenrichtung voneinander wegweisen;einem leitfähigen Teil, der aus einem elektrisch leitfähigen Material hergestellt ist und der auf der Substratvorderfläche gebildet ist;einem Halbleiterchip, der auf der Substratvorderfläche angeordnet ist;einer Steuereinheit, die auf der Substratvorderfläche angeordnet ist und die den Halbleiterchip steuert;einem Abdichtungsharz, das den Halbleiterchip, die Steuereinheit, den leitfähigen Teil und wenigstens einen Abschnitt des Substrats bedeckt;einem leitfähigen Bond-Material; undeinem ersten Anschluss, der über das leitfähige Bond-Material an den leitfähigen Teil gebondet ist und der gegenüber dem Abdichtungsharz teilweise freiliegt, wobeider leitfähige Teil ein erstes Pad und ein zweites Pad aufweist, die voneinander beabstandet angeordnet sind, undder erste Anschluss an das erste Pad und das zweite Pad gebondet ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft ein Halbleiterbauteil.
  • STAND DER TECHNIK
  • Als ein Typ von verschiedenen Typen von Halbleiterbauteilen existiert ein Halbleiterbauteil, das als IPM („Intelligent Power Module“ bzw. intelligentes Leistungsmodul) bezeichnet wird. Dieser Typ von Halbleiterbauteil weist einen Halbleiterchip, einen Steuerchip, der den Halbleiterchip steuert, und ein Abdichtungsharz auf, das den Halbleiterchip und den Steuerchip bedeckt (siehe Patentdokument 1).
  • TECHNISCHE REFERENZ
  • PATENTDOKUMENT
  • Patentdokument 1: JP-A-2020-4893
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Von der Erfindung zu lösende Probleme:
  • Der Steuerchip empfängt mehrfache Arten von Signalen und gibt auch mehrfache Arten von Signalen aus. Wenn die Anzahl derartiger Signale zunimmt, muss die Anzahl der Leitungspfade erhöht werden, die mit dem Steuerchip verbunden sind. Derartige Leitungspfade sind jedoch herkömmlich durch eine Vielzahl von Metallanschlüssen („metal leads“) aufgebaut, die eine höhere Integration des Halbleiterbauteils behindern können.
  • Im Hinblick auf die oben genannten Zustände ist es eine Aufgabe der vorliegenden Offenbarung, ein Halbleiterbauteil bereitzustellen, das eine höhere Integration ermöglicht als herkömmliche Halbleiterbauteile.
  • Mittel zum Lösen der Probleme:
  • Ein Halbleiterbauteil, das gemäß einem ersten Aspekt der vorliegenden Offenbarung bereitgestellt wird, beinhaltet: ein Substrat, das eine Substratvorderfläche und eine Substratrückfläche aufweist, die in einer Dickenrichtung voneinander wegweisen; einen leitfähigen Teil, der aus einem elektrisch leitfähigen Material hergestellt ist und der auf der Substratvorderfläche gebildet ist; einen Halbleiterchip, der auf der Substratvorderfläche angeordnet ist; eine Steuereinheit, die auf der Substratvorderfläche angeordnet ist und die den Halbleiterchip steuert; ein Abdichtungsharz, das den Halbleiterchip, die Steuereinheit, den leitfähigen Teil und wenigstens einen Abschnitt des Substrats bedeckt; und einen ersten Anschluss („lead“), der über das leitfähige Bond-Material an den leitfähigen Teil gebondet ist und der teilweise gegenüber dem Abdichtungsharz freiliegt. Der leitfähige Teil beinhaltet ein erstes Pad und ein zweites Pad, die voneinander beabstandet angeordnet sind. Der erste Anschluss ist an das erste Pad und an das zweite Pad gebondet.
  • Vorteile der Erfindung
  • Gemäß der obigen Konfiguration ist der leitfähige Teil auf der Substratvorderfläche gebildet. Demzufolge können die Leitungspfade zu den Elektronikkomponenten, die auf der Substratvorderfläche angeordnet sind, durch den leitfähigen Teil gebildet bzw. aufgebaut werden. Dies ermöglicht es, dünnere und dichtere Leitungspfade bereitzustellen, und zwar verglichen mit jenem Fall, bei dem derartige Leitungspfade durch beispielsweise Metallanschlüsse(„metal leads“) aufgebaut sind. Darüber hinaus ist der erste Anschluss an das erste Pad und an das zweite Pad über das leitfähige Bond-Material gebondet. Bei einer derartigen Anordnung wird der Rauscheingang („noise input“) in das erste Pad über einen Verbindungsleiter von dem ersten Anschluss nach außen freigegeben bzw. abgegeben („released“). Demzufolge wird verhindert, dass derartiges Rauschen über das zweite Pad und den mit dem zweiten Pad verbundenen Verbindungsleiter in eine andere Elektronikkomponente eingegeben wird. Demzufolge können verglichen mit einem Fall, bei dem der erste Anschluss mit einem einzelnen Pad verbunden ist, die Wirkungen von Rauschen reduziert werden.
  • Weitere Merkmale und Vorteile der vorliegenden Offenbarung ergeben sich deutlicher aus der nachstehenden Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen.
  • Figurenliste
    • 1 ist eine perspektivische Ansicht, die ein Halbleiterbauteil gemäß einer ersten Ausführungsform der vorliegenden Offenbarung zeigt;
    • 2 ist eine Draufsicht, die das Halbleiterbauteil der 1 zeigt;
    • 3 ist eine Draufsicht, die das Halbleiterbauteil der 1 zeigt, und zwar gesehen durch ein Abdichtungsharz hindurch;
    • 4 ist eine Bodenansicht, die das Halbleiterbauteil der 1 zeigt;
    • 5 ist eine Schnittansicht entlang einer Linie V-V in 3;
    • 6 ist eine vergrößerte Ansicht, die einen Abschnitt von 3 zeigt;
    • 7 ist eine vergrößerte Ansicht, die einen Abschnitt von 3 zeigt;
    • 8 ist eine vergrößerte Ansicht, die einen Abschnitt von 3 zeigt;
    • 9 ist eine vergrößerte Ansicht, die einen Abschnitt von 3 zeigt;
    • 10 ist eine Draufsicht, die ein Substrat zeigt;
    • 11 ist eine Ansicht, die ein Beispiel eines Verfahrens zum Herstellen des Halbleiterbauteils der 1 zeigt;
    • 12 ist eine schematische Ansicht zum Erläutern der Beziehung zwischen dem Verbindungszustand eines Pads und einem Anschluss und einer Rauschübertragung;
    • 13 ist eine vergrößerte Draufsicht, die einen Abschnitt einer Abwandlung des Halbleiterbauteils der 1 zeigt;
    • 14 ist eine vergrößerte Draufsicht, die einen Abschnitt einer Abwandlung des Halbleiterbauteils der 1 zeigt;
    • 15 ist eine vergrößerte Draufsicht, die einen Abschnitt eines Halbleiterbauteils gemäß einer zweiten Ausführungsform der vorliegenden Offenbarung zeigt;
    • 16 ist eine vereinfachte Draufsicht, die ein Halbleiterbauteil gemäß einer dritten Ausführungsform der vorliegenden Offenbarung zeigt;
    • 17 ist eine vereinfachte Draufsicht, die ein Halbleiterbauteil gemäß einer vierten Ausführungsform der vorliegenden Offenbarung zeigt; und
    • 18 ist eine Draufsicht, die ein Halbleiterbauteil gemäß einer fünften Ausführungsform der vorliegenden Offenbarung zeigt.
  • MODUS BZW. AUSFÜHRUNGSFORM ZUM AUSFÜHREN DER ERFINDUNG
  • Bevorzugte Ausführungsformen der vorliegenden Offenbarung werden nachstehend unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
  • In der vorliegenden Offenbarung beinhalten die Phrasen „ein Objekt A ist in einem Objekt B gebildet“ und „ein Objekt A ist auf einem Objekt B gebildet“, soweit nichts anderes angegeben ist, „ein Objekt A ist in/auf einem Objekt B gebildet“ und „ein Objekt A ist in/auf einem Objekt B gebildet, wobei ein anderes Objekt zwischen dem Objekt A und dem Objekt B angeordnet ist“. Ähnlich hierzu beinhalten die Phrasen „ein Objekt A ist in einem Objekt B angeordnet“ und „ein Objekt A ist auf bzw. an einem Objekt B angeordnet“, soweit nichts anderes angegeben ist, „ein Objekt A ist direkt in/auf einem Objekt B angeordnet“ und „ein Objekt A ist in/auf einem Objekt B angeordnet, wobei ein anderes Objekt zwischen dem Objekt A und dem Objekt B angeordnet ist“. Ähnlich hierzu beinhaltet die Phrase „ein Objekt A ist auf einem Objekt B lokalisiert“ soweit nichts anderes angegeben ist, „ein Objekt A ist auf einem Objekt B in Kontakt mit dem Objekt B lokalisiert bzw. angeordnet“ und „ein Objekt A ist auf einem Objekt angeordnet bzw. lokalisiert, wobei ein anderes Objekt zwischen dem Objekt A und dem Objekt B angeordnet ist“. Ferner beinhaltet die Phrase „ein Objekt A überlappt mit einem Objekt B“ soweit nichts anderes angegeben ist, „das Objekt A überlappt mit dem Objekt B insgesamt“ und „das Objekt A überlappt mit einem Abschnitt des Objektes B“.
  • <Erste Ausführungsform>
  • Die 1-10 zeigen ein Beispiel eines Halbleiterbauteils gemäß der vorliegenden Offenbarung. Das Halbleiterbauteil A1 gemäß der vorliegenden Ausführungsform weist eine Vielzahl von Anschlüssen 1, ein Substrat 2, eine Vielzahl von Bond-Teilen 25, einen leitfähigen Teil 3, vier Halbleiterchips 4, vier Steuereinheiten 5, eine Vielzahl von passiven Elementen 6, eine Vielzahl von Drähten 71, eine Vielzahl von Drähten 72 und ein Abdichtungsharz 8 auf. In der vorliegenden Ausführungsform ist das A1 ist ein IPM (intelligentes Leistungsmodul). Das Halbleiterbauteil A1 wird beispielsweise für eine Klimaanlage („air conditioner“) oder für ein Motorsteuerbauteil verwendet.
  • 1 ist eine perspektivische Ansicht des Halbleiterbauteils A1. 2 ist eine Draufsicht des Halbleiterbauteils A1. 3 ist eine Draufsicht, die das Halbleiterbauteil A1 zeigt, und zwar gesehen durch das Abdichtungsharz 8 hindurch. In 3 ist der Umriss des Abdichtungsharzes 8 durch eine imaginäre Linie (Doppelpunkt-Strichlinie) gezeigt.
  • 4 ist eine Bodenansicht des Halbleiterbauteils A1. 5 ist eine Schnittansicht entlang einer Linie V-V in 3. Die 6-9 sind jeweils eine vergrößerte Ansichten, die einen Abschnitt von 3 zeigen. 10 ist eine Draufsicht des Substrats 2.
  • Aus Gründen der Zweckmäßigkeit der Beschreibung wird die Dickenrichtung (Draufsicht-Richtung) des Substrats 2 als eine z-Richtung bezeichnet, und die Richtung (horizontale Richtung in den 2-4), die entlang einer Seite des Substrats 2 orthogonal zu der z-Richtung verläuft, wird als eine x-Richtung bezeichnet. Die Richtung (vertikale Richtung in den 2-4,) die orthogonal ist zu jeweils der z-Richtung und der x-Richtung, wird als eine y-Richtung bezeichnet. Die z-Richtung ist ein Beispiel der „Dickenrichtung“.
  • Das Substrat liegt in der Form einer Platte vor, die eine rechteckige Form hat, die bei einer Betrachtung in der z-Richtung länglich in der x-Richtung ist. Die Dicke (Abmessung in der z-Richtung) des Substrats 2 beträgt beispielsweise 0,1 bis 1,0 mm. Die Abmessungen des Substrats 2 sind nicht eingeschränkt. Das Substrat 2 ist aus einem isolierenden Material hergestellt. Das Material für das Substrat 2 ist nicht eingeschränkt. Als das Material für das Substrat 2 ist beispielhaft ein Material mit einer höheren Wärmeleitfähigkeit als jene des Materials für das Abdichtungsharz 8 bevorzugt. Beispiele des Materials für das Substrat 2 beinhalten Keramiken wie Aluminiumoxid (Al2O3), Siliciumnitrid (SiN), Aluminiumnitrid (AlN) und Aluminiumoxid kombiniert mit Zircumoxid.
  • Das Substrat 2 weist eine Substratvorderfläche 21 und eine Substratrückfläche 22 auf. Die Substratvorderfläche 21 und die Substratrückfläche 22 weisen in der z-Richtung voneinander weg und sind beides flache Flächen, die orthogonal zu der z-Richtung verlaufen. Die Substratvorderfläche 21 weist in 5 nach oben. Auf der Substratvorderfläche 21 sind der leitfähige Teil 3 und die Bond-Teile 25 gebildet, und es sind eine Vielzahl von Anschlüssen 1 und eine Vielzahl von Elektronikkomponenten montiert. Die vier Halbleiterchips 4, die vier Steuereinheiten 5 und die passiven Elemente 6 sind in den Elektronikkomponenten enthalten. Die Substratrückfläche 22 weist in 5 nach unten. Wie es in 4 gezeigt ist, ist die Substratrückfläche 22 gegenüber dem Abdichtungsharz 8 freigelegt. Die Substratvorderfläche 21 und die Substratrückfläche 22 sind beide rechteckförmig. Die Form des Substrats 2 ist nicht eingeschränkt.
  • Der leitfähige Teil 3 ist auf dem Substrat 2 gebildet. In der vorliegenden Ausführungsform ist der leitfähige Teil 3 auf der Substratvorderfläche 21 des Substrats 2 gebildet. Der leitfähige Teil 3 ist aus einem elektrisch leitfähigen Material hergestellt. Das leitfähige Material für den leitfähigen Teil 3 ist nicht eingeschränkt. Beispiele des leitfähigen Materials für den leitfähigen Teil 3 beinhalten Materialien, die beispielsweise Silber (Ag), Kupfer (Cu) oder Gold (Au) enthalten. Nachstehend wird als Beispiel ein leitfähiger Teil 3 beschrieben, der Silber enthält. Es ist jedoch anzumerken, dass der leitfähige Teil 3 Kupfer anstelle von Silber oder Gold anstelle von Silber oder Kupfer enthalten kann. Alternativ hierzu kann der leitfähige Teil 3 Ag-Pt oder Ag-Pd enthalten. Das Verfahren zum Bilden des leitfähigen Teils 3 ist nicht eingeschränkt. Beispielsweise kann der leitfähige Teil 3 durch Brennen einer Paste gebildet werden, die diese Metalle enthält. Die Dicke des leitfähigen Teils 3 ist nicht eingeschränkt und kann beispielsweise etwa 5 bis 30 µm betragen.
  • Die Konfiguration des leitfähigen Teils 3 ist nicht eingeschränkt. In der vorliegenden Ausführungsform beinhaltet der leitfähige Teil 3, wie es in 10 beispielhaft gezeigt ist, eine Vielzahl von Pads 31, eine Vielzahl von Pads 32 und eine Vielzahl von Verbindungsleitern 33. Jedes Pad 31 ist beispielsweise rechteckförmig, und von den Steuereinheiten 5, den passiven Elementen 6 und den Drähten 72 ist eines an das Pad leitfähig gebonded. Die Form der Pads 31 ist nicht eingeschränkt. Die Pads 31 können beabstandet voneinander angeordnet sein.
  • Jedes Pad 32 ist beispielsweise rechteckförmig, und ein Anschluss 15 (später beschrieben) ist leitfähig an das Pad gebondet. Die Form der Pads 32 ist nicht eingeschränkt. Die Pads 32 sind beabstandet voneinander angeordnet. In der vorliegenden Ausführungsform sind die Pads 32 an einem ersten Ende in der y-Richtung (oberes Ende in 10) oder an entgegengesetzten Enden in der x-Richtung auf der Substratvorderfläche 21 des Substrats 2 gebildet. Wie es in den 6-9 gezeigt ist, beinhalten die Pads 32 Pads 32a, 32b, 32c, 32d, 32e, 32f, 32g und 32h. Das Pad 32a und das Pad 32b sind an den gleichen bzw. denselben Anschluss 1 (später beschriebener Anschluss 15a) gebondet. Das Pad 32c und das Pad 32d sind an den gleichen Anschluss 1 (später beschriebener Anschluss 15b) gebondet. Das Pad 32e und das Pad 32f sind an den gleichen Anschluss 1 (später beschriebener Anschluss 15c) gebondet. Das Pad 32g und das Pad 32h sind an den gleichen Anschluss 1 (später beschriebener Anschluss 15d) gebondet.
  • Jeder der Verbindungsleiter 33 ist mit einem Pad 31 und einem weiteren Pad 31 verbunden, oder mit einem Pad 31 und einem Pad 32. In der vorliegenden Ausführungsform überlappen, wie es in den 6-9 gezeigt ist, einige der Verbindungsleiter 33 mit einer Steuereinheit 5, und zwar bei einer Betrachtung in der z-Richtung. Das heißt, diese Verbindungsleiter 33 sind zwischen der Substratvorderfläche 21 des Substrats 2 und einer Steuereinheit 5 angeordnet. Gleichzeitig überlappen einige der Verbindungsleiter 33 bei einer Betrachtung in der z-Richtung mit einem passiven Element 6. Das heißt, diese Verbindungsleiter 33 sind zwischen der Substratvorderfläche 21 des Substrats 2 und einem passiven Element 6 angeordnet.
  • Wie es in 10 gezeigt ist, sind die Bond-Teile 25 auf dem Substrat 2 gebildet. In der vorliegenden Ausführungsform sind die Bond-Teile 25 an Orten gebildet, die auf der Substratvorderfläche 21 des Substrats 2 hin zu einem zweiten Ende in der y-Richtung (untere Seite in 10) versetzt sind bzw. versetzt angeordnet sind. Das Material für die Bond-Teile 25 ist nicht eingeschränkt, und es kann ein Material beispielhaft verwendet werden, das dazu in der Lage ist, das Substrat 2 und die Anschlüsse 1 zu bonden. Beispielsweise sind die Bond-Teile 25 aus einem elektrisch leitfähigen Material hergestellt. Das leitfähige Material für die Bond-Teile 25 ist nicht eingeschränkt. Beispiele des leitfähigen Materials für die Bond-Teile 25 beinhalten Materialien, die Silber (Ag), Kupfer (Cu) oder Gold (Au) beinhalten, um Beispiele zu nennen. Nachstehend werden als ein Beispiel solche Bond-Teile 25 beschrieben, die Silber enthalten. Die Bond-Teile 25 bei diesem Beispiel enthalten das gleiche leitfähige Material wie jenes, das die leitfähigen Teile 3 bildet. Es ist anzumerken, dass die Bond-Teile 25 Kupfer anstelle von Silber oder Gold anstelle von Silber oder Kupfer enthalten können. Alternativ hierzu können die Bond-Teile 25 Ag-Pt oder Ag-Pd enthalten. Das Verfahren zum Bilden der Bond-Teile 25 ist nicht eingeschränkt. Beispielsweise können die Bond-Teile 25, und zwar genau so wie die leitfähigen Teile 3, durch Brennen einer Paste gebildet werden, die diese Metalle enthält. Die Dicke der Bond-Teile 25 ist nicht eingeschränkt und kann beispielsweise etwa 5 bis 30 µm betragen.
  • Bei der vorliegenden Ausführungsform beinhalten die Bond-Teile 25 zwei Bond-Teile 251, zwei Bond-Teile 252, zwei Bond-Teile 253 und einen Bond-Teil 254, wie es in 10 gezeigt ist. Die Bond-Teile 251, 252, 253 und 254 sind voneinander beabstandet. Die zwei Bond-Teile 251 sind an Orten nahe den gegenüberliegenden Enden in der x-Richtung auf der Substratvorderfläche 21 gebildet. Ein Anschluss 11 (später beschrieben) ist an jeden der Bond-Teile 251 gebondet. Der Bond-Teil 254 ist bei der Mitte in der x-Richtung auf der Substratvorderfläche 21 gebildet. Ein Anschluss 14 (später beschrieben) ist an den Bond-Teil 254 gebondet. Einer der Bond-Teile 253 ist in der x-Richtung zwischen einem der Bond-Teile 251 (auf der rechten Seite in 10) und dem Bond-Teil 254 auf der Substratvorderfläche 21 gebildet. Der andere Bond-Teil 253 ist in der x-Richtung zwischen dem anderen Bond-Teil 251 (auf der linken Seite in 10) und dem Bond-Teil 254 auf der Substratvorderfläche 21 gebildet. Ein Anschluss 13 (später beschrieben) ist an jeden der Bond-Teile 253 gebondet. Einer der Bond-Teile 252 ist so gebildet, dass er einen der Bond-Teile 253 umgibt, und zwar zwischen einem der Bond-Teile 251 und dem Bond-Teil 254. Der andere Bond-Teil 252 ist so gebildet, dass er den anderen der Bond-Teile 253 zwischen dem anderen Bond-Teil 251 und dem Bond-Teil 254 umgibt. Ein Anschluss 12 (später beschrieben) ist an jeden der Bond-Teile 252 gebondet. Es ist anzumerken, dass die Form und die Anordnung der Bond-Teile 251, 252, 253 und 254 nicht eingeschränkt ist.
  • Die Anschlüsse 1 enthalten ein Metall und haben beispielsweise eine Wärmeleitfähigkeit, die höher ist als jene des Substrats 2. Das Metall, das die Anschlüsse 1 bildet, ist nicht eingeschränkt und kann Kupfer (Cu), Aluminium, Eisen (Fe), sauerstofffreies Kupfer oder deren Legierungen (z.B. eine Cu-Sn-Legierung, eine Cu-Zr-Legierung oder eine Cu-Fe-Legierung) sein, um Beispiele zu nennen. Die Anschlüsse 1 können mit Nickel (Ni) plattiert sein. Die Anschlüsse 1 können durch Bearbeitung in einer Presse gebildet sein, wobei ein Stempel („die“) gegen eine Metallplatte gedrückt bzw. gepresst wird, oder durch Musterbildung an einer Metallplatte mittels Ätzen. Das Verfahren zum Bilden der Anschlüsse 1 ist nicht eingeschränkt. Die Dicke von jedem Anschluss 1 ist nicht eingeschränkt und kann beispielsweise etwa 0,4 bis 0,8 mm betragen. Die Anschlüsse 1 sind voneinander beabstandet.
  • Bei der vorliegenden Ausführungsform beinhalten die Anschlüsse 1 zwei Anschlüsse 11, zwei Anschlüsse 12, zwei Anschlüsse 13, einen Anschluss 14 und eine Vielzahl von Anschlüssen 15. Die Anschlüsse 11, die Anschlüsse 12, die Anschlüsse 13 und der Anschluss 14 stellen Leitungspfade zu den Halbleiterchips 4 dar. Die Anschlüsse 15 stellen Leitungspfade zu den Steuereinheiten 5 oder den passiven Elementen 6 dar.
  • Die zwei Anschlüsse 11 sind auf dem Substrat 2 angeordnet, und zwar auf der Substratvorderfläche 21 bei der vorliegenden Ausführungsform. Die Anschlüsse 11 sind ein Beispiel eines „dritten Anschlusses“. Jeder der Anschlüsse 11 ist an einen relevanten bzw. zugeordneten Bond-Teil 25 über ein Bond-Material 75 gebondet. Das Bond-Material 75 kann ein beliebiges Material sein, das dazu in der Lage ist, den Anschluss 11 an den Bond-Teil 25 zu bonden. Um Wärme von dem Anschluss 11 effizient zu dem Substrat 2 abzuleiten, ist ein Material mit einer hohen Wärmeleitfähigkeit bevorzugt, und es kann beispielsweise eine Silber-Paste, eine Kupfer-Paste oder ein Lötmittel verwendet werden. Das Bond-Material 75 kann jedoch ein isolierendes Material wie ein Epoxidharz oder ein Silikonharz sein. Wenn das Substrat 2 ohne Bond-Teile 25 gebildet ist, können die Anschlüsse 11 direkt an das Substrat 2 gebondet sein. Jeder Anschluss 11 ist an einen Bond-Teil 251 gebondet. Um zwischen den zwei Anschlüssen 11 zu unterscheiden, wird jener Anschluss, der an einen der Bond-Teile 251 (der rechte Bond-Teil 251 in 10) gebondet ist, als Anschluss 11a bezeichnet, und jener Anschluss, der an den anderen Bond-Teil 251 (der linke Bond-Teil 251 in 10) gebondet ist, wird als der Anschluss 11b bezeichnet. Ein Halbleiterchip 4a ist an den Anschluss 11a gebondet, und ein Halbleiterchip 4c ist an den Anschluss 11b gebondet.
  • Die Konfiguration der Anschlüsse 11 ist nicht eingeschränkt. Bei der Beschreibung der vorliegenden Ausführungsform ist der Anschluss 11 in einen gebondeten Teil 111, einen vorstehenden Teil 112, einen geneigten Verbindungsteil 113 und einen parallelen Verbindungsteil 114 unterteilt, wie es in 5 gezeigt ist.
  • Der gebondete Teil 111 weist eine Vorderfläche 111a und eine Rückfläche 111b auf. Die Vorderfläche 111a und die Rückfläche 111b weisen in der z-Richtung voneinander weg und sind beides flache Flächen, die orthogonal ausgerichtet sind zu der z-Richtung. Die Vorderfläche 111a weist in 5 nach oben. Der Halbleiterchip 4 ist an die Vorderfläche 111a gebondet. Die Rückfläche 111b weist in 5 nach unten. Die Rückfläche 111b ist mittels des Bond-Materials 75 an einen Bond-Teil 25 gebondet. Der geneigte Verbindungsteil 113 und der parallele Verbindungsteil 114 sind mit dem Abdichtungsharz 8 bedeckt. Der geneigte Verbindungsteil 113 ist mit dem gebondeten Teil 111 und dem parallelen Verbindungsteil 114 verbunden und ist in Bezug auf den gebondeten Teil 111 und den parallelen Verbindungsteil 114 geneigt. Der parallele Verbindungsteil 114 ist mit dem geneigten Verbindungsteil 113 und dem vorstehenden Teil 112 verbunden und ist parallel ausgerichtet zu dem gebondeten Teil 111. Der vorstehende Teil 112 ist mit einem Ende des parallelen Verbindungsteils 114 verbunden und ist ein Teil des Anschlusses 11, der gegenüber dem Abdichtungsharz 8 vorsteht. Der vorstehende Teil 112 steht in der y-Richtung hin zu einer dem gebondeten Teil 111 gegenüberliegenden Seite vor. Der vorstehende Teil 112 wird beispielsweise verwendet, um das Halbleiterbauteil A1 mit einer externen Schaltung zu verbinden. In dem dargestellten Beispiel ist der vorstehende Teil 112 hin zu jener Seite abgebogen, zu der die Vorderfläche 111a des gebondeten Teils 111 in der z-Richtung weist.
  • Die zwei Anschlüsse 12 sind auf dem Substrat 2 angeordnet, und zwar auf der Substratvorderfläche 21 bei der vorliegenden Ausführungsform. Die Anschlüsse 12 sind ein Beispiel eines „dritten Anschlusses“. Jeder der Anschlüsse 12 ist an einen zugeordneten Bond-Teil 252 gebondet, und zwar über ein Bond-Material 75. Um zwischen den zwei Anschlüssen 12 zu unterscheiden, wird jener Anschluss, der an einen der Bond-Teile 252 (den rechten Bond-Teil 252 in 10) gebondet ist, als Anschluss 12a bezeichnet, und jener Anschluss, der an den anderen Bond-Teil 252 (den linken Bond-Teil 252 in 10) gebondet ist, wird als Anschluss 12b bezeichnet. Die Konfiguration der Anschlüsse 12 ist nicht eingeschränkt. In der vorliegenden Ausführungsform ist die Konfiguration der Anschlüsse 12 die gleiche wie jene der Anschlüsse 11. Ein Halbleiterchip 4b ist an den Anschluss 12a gebondet, und ein Halbleiterchip 4d ist an den Anschluss 12b gebondet.
  • Die zwei Anschlüsse 13 sind auf dem Substrat 2 angeordnet, und zwar auf der Substratvorderfläche 21 bei der vorliegenden Ausführungsform. Jeder der Anschlüsse 13 ist an einen zugeordneten Bond-Teil 253 gebondet, und zwar über ein Bond-Material 75. Um zwischen den zwei Anschlüssen 13 zu unterscheiden, wird jener Anschluss, der an einen der Bond-Teile 253 (der rechte Bond-Teil 253 in 10) gebondet ist, als Anschluss 13a bezeichnet, und jener Anschluss, der an den anderen Bond-Teil 253 (den linken Bond-Teil 253 in 10) gebondet ist, wird als Anschluss 13b bezeichnet. Die Konfiguration der Anschlüsse 13 ist nicht eingeschränkt. Bei der vorliegenden Ausführungsform ist die Konfiguration der Anschlüsse 13 die gleiche wie jene der Anschlüsse 11. An die Anschlüsse sind keine Halbleiterchips 4 gebondet.
  • Der Anschluss 14 ist auf dem Substrat 2 angeordnet, und zwar auf der Substratvorderfläche 21 bei der vorliegenden Ausführungsform. Der Anschluss 14 ist an den Bond-Teil 254 über ein Bond-Material 75 gebondet. Die Konfiguration des Anschlusses 14 ist nicht eingeschränkt. Bei der vorliegenden Ausführungsform ist die Konfiguration des Anschlusses 14 die gleiche wie jene der Anschlüsse 11. An den Anschluss 14 sind keine Halbleiterchips 4 gebondet.
  • Die Vielzahl von Anschlüssen 15 sind auf dem Substrat 2 angeordnet, und zwar auf der Substratvorderfläche 21 bei der vorliegenden Ausführungsform. Die Anschlüsse 15 sind an die Pads 32 des leitfähigen Teils 3 über die leitfähigen Bond-Materialien 76 gebondet. Die leitfähigen Bond-Materialien 76 können jedes beliebige Material sein, das dazu in der Lage ist, die Anschlüsse 15 an die Pads 32 zu bonden und die Anschlüsse 15 und die Pads 32 elektrisch zu verbinden. Beispiele der leitfähigen Bond-Materialien 76 beinhalten eine Silber-Paste, eine Kupfer-Paste oder ein Lötmittel. Jeder Anschluss 15 hat insgesamt eine streifenartige Form.
  • Die Konfiguration der Anschlüsse 15 ist nicht eingeschränkt. Bei der Beschreibung der vorliegenden Ausführungsform ist jeder Anschluss 15 in einen gebondeten Teil 151, einen vorstehenden Teil 152, einen geneigten Verbindungsteil 153 und einen parallelen Verbindungsteil 154 unterteilt, wie es in 5 gezeigt ist.
  • Der gebondete Teil 151 weist eine Vorderfläche 151a und eine Rückfläche 151b auf. Die Vorderfläche 151a und die Rückfläche 151b weisen in der z-Richtung voneinander weg und sind beides flache Flächen, die orthogonal ausgerichtet sind zu der z-Richtung. Die Vorderfläche 151a weist in 5 nach oben. Die Rückfläche 151b weist in 5 nach unten. Die Rückfläche 151b ist mittels des leitfähigen Bond-Materials 76 an ein Pad 32 gebondet. Der geneigte Verbindungsteil 153 und der parallele Verbindungsteil 154 sind mit dem Abdichtungsharz 8 bedeckt. Der geneigte Verbindungsteil 153 ist mit dem gebondeten Teil 151 und dem parallelen Verbindungsteil 154 verbunden und ist in Bezug auf den gebondeten Teil 151 und den parallelen Verbindungsteil 154 geneigt. Der parallele Verbindungsteil 154 ist mit dem geneigten Verbindungsteil 153 und dem vorstehenden Teil 152 verbunden und ist parallel ausgerichtet zu dem gebondeten Teil 151. Der vorstehende Teil 152 ist mit einem Ende des parallelen Verbindungsteils 154 verbunden und ist ein Teil des Anschlusses 15, der gegenüber dem Abdichtungsharz 8 vorsteht. Der vorstehende Teil 152 steht in Bezug auf den gebondeten Teil 151 in der y-Richtung hin zu einer entgegengesetzten Seite vor. Der vorstehende Teil 152 wird beispielsweise dazu verwendet, um das Halbleiterbauteil A1 mit einer externen Schaltung elektrisch zu verbinden. Bei dem dargestellten Beispiel ist der vorstehende Teil 152 in der z-Richtung hin zu jener Seite abgebogen, zu der die Vorderfläche 151a des gebondeten Teils 151 weist.
  • Wie es in 3 und in den 6-9 gezeigt ist, beinhalten die Anschlüsse 15 Anschlüsse 15a, 15b, 15c und 15d. Jeder der Anschlüsse 15a, 15b, 15c und 15d ist an zwei Pads 32 gebondet, die voneinander beabstandet angeordnet sind. Die Anschlüsse 15a, 15b, 15c und 15d bilden jeweils ein Beispiel eines „ersten Anschlusses“.
  • Wie es in 6 gezeigt ist, ist der Anschluss 15a sowohl an das Pad 32a als auch an das Pad 32b gebondet. Das Pad 32a und das Pad 32b sind Beispiele eines „ersten Pads“ bzw. eines „zweiten Pads“. Der gebondete Teil 151 des Anschlusses 15a weist einen breiten Abschnitt 151c auf, und zwar an den dem vorstehenden Teil 152 gegenüberliegenden Enden. Der breite Abschnitt 151c ist mehr als zweimal so breit wie andere Abschnitte. Das Pad 32a und das Pad 32b sind an dem ersten Ende in der y-Richtung (oberes Ende in 6) auf der Substratvorderfläche 21 in der x-Richtung ausgerichtet bzw. aufgereiht und sind an den breiten Abschnitt 151c des Anschlusses 15a gebondet. Das Pad 32a ist über einen Verbindungsleiter 33 und ein Pad 31 elektrisch mit einem Anschluss 53 (später beschrieben) verbunden, bei dem es sich um das analoge Leistungsversorgungs-Terminal einer Steuereinheit 5d (später beschrieben) handelt. Das Pad 32b ist über einen Verbindungsleiter 33 und ein Pad 31 mit einem Anschluss 53 elektrisch verbunden, bei dem es sich um ein analoges Leistungsversorgungs-Terminal einer Steuereinheit 5c (später beschrieben) handelt. Das heißt, der Anschluss 15a ist elektrisch mit jeweiligen analogen Leistungsversorgungs-Terminals der Steuereinheit 5c und der Steuereinheit 5d verbunden.
  • Wie es in 8 gezeigt ist, ist der Anschluss 15c sowohl an das Pad 32e als auch an das Pad 32f gebondet. Das Pad 32e und das Pad 32f sind Beispiele eines „ersten Pads“ bzw. eines „zweiten Pads“. Wie es in 5 gezeigt ist, hat der gebondete Teil 151 des Anschlusses 15c ein erstes Ende 151d, das näher an dem vorstehenden Teil 152 liegt, und ein zweites Ende 151e, das weiter entfernt von dem vorstehenden Teil 152 angeordnet ist. Das Pad 32e und das Pad 32f sind nahe dem ersten Ende in der y-Richtung (oberes Ende in 8) auf der Substratvorderfläche 21 angeordnet, und zwar auf eine Art und Weise, so dass sie entlang einer Richtung angeordnet sind, die in Bezug auf die y-Richtung leicht geneigt ist, oder entlang einer Richtung, in der das erste Ende 151d und das zweite Ende 151e des Anschlusses 15c voneinander beabstandet sind. Das Pad 32e ist an das zweite Ende 151e gebondet, und das Pad 32f ist zwischen dem ersten Ende 151d und dem zweiten Ende 151e gebondet. Das Pad 32e ist über einen Verbindungsleiter 33 und einem Pad 31 mit einem Anschluss 53 elektrisch verbunden, bei dem es sich um das analoge Leistungsversorgungs-Terminal einer Steuereinheit 5a (später beschrieben) handelt. Das Pad 32f ist über einen Verbindungsleiter 33 und ein Pad 31 mit einem Anschluss 53 elektrisch verbunden, bei dem es sich um das analoge Leistungsversorgungs-Terminal einer Steuereinheit 5b (später beschrieben) handelt. Das heißt, der Anschluss 15c ist elektrisch mit jeweiligen analogen Leistungsversorgungs-Terminals der Steuereinheit 5a und der Steuereinheit 5b verbunden.
  • Wie es in 7 gezeigt ist, ist der Anschluss 15b sowohl an das Pad 32c als auch an das Pad 32d gebondet. Das Pad 32c und das Pad 32d sind Beispiele eines „ersten Pads“ bzw. eines „zweiten Pads“. Wie bei dem gebondeten Teil 151 des Anschlusses 15c hat der gebondete Teil 151 des Anschlusses 15b ein erstes Ende 151d, das näher an dem vorstehenden Teil 152 angeordnet ist, und ein zweites Ende 151e, das weiter entfernt von dem vorstehenden Teil 152 angeordnet ist. Das Pad 32c und das Pad 32d sind nahe dem ersten Ende in der y-Richtung (oberes Ende in 7) auf der Substratvorderfläche 21 angeordnet, und zwar auf eine Art und Weise, so dass sie entlang einer Richtung angeordnet sind, die in Bezug auf die x-Richtung leicht geneigt ist, oder entlang einer Richtung, in der das erste Ende 151d und das zweite Ende 151e des Anschlusses 15b voneinander beabstandet sind. Das Pad 32c ist an das zweite Ende 151e gebondet, und das Pad 32d ist zwischen dem ersten Ende 151d und dem zweiten Ende 151e gebondet. Das Pad 32c ist über einen Verbindungsleiter 33 und ein Pad 31 mit einem Anschluss 53 elektrisch verbunden, bei dem es sich um das Masseterminal der Steuereinheit 5c handelt. Das Pad 32d ist über einen Verbindungsleiter 33 und ein Pad 31 mit einem Anschluss 53 elektrisch verbunden, bei dem es sich um das Masseterminal der Steuereinheit 5d handelt. Das heißt, der Anschluss 15b ist elektrisch mit jeweiligen Masseterminals der Steuereinheit 5c und der Steuereinheit 5d verbunden.
  • Wie es in 9 gezeigt ist, ist der Anschluss 15d sowohl an das Pad 32g als auch an das Pad 32h gebondet. Das Pad 32g und das Pad 32h sind Beispiele eines „ersten Pads“ bzw. eines „zweiten Pads“. Wie bei dem gebondeten Teil 151 des Anschlusses 15c weist der gebondete Teil 151 des Anschlusses 15d ein erstes Ende 151d auf, das näher an dem vorstehenden Teil 152 angeordnet ist, und ein zweites Ende 151e, das weiter entfernt von dem vorstehenden Teil 152 angeordnet ist. Das Pad 32g und das Pad 32h sind nahe einem Ende in der x-Richtung (rechtes Ende in 9) auf der Substratvorderfläche 21 angeordnet, und zwar in einer Art und Weise, so dass sie entlang der y-Richtung angeordnet bzw. aufgereiht sind oder entlang einer Richtung, in der das erste Ende 151d und das zweite Ende 151e des Anschlusses 15d voneinander beabstandet sind. Das Pad 32g ist an das zweite Ende 151e gebondet, und das Pad 32h ist zwischen dem ersten Ende 151d und dem zweiten Ende 151e gebondet. Das Pad 32g ist über einen Verbindungsleiter 33 und ein Pad 31 mit einem Anschluss 53 elektrisch verbunden, bei dem es sich um das Masseterminal der Steuereinheit 5b handelt. Das Pad 32h ist über einen Verbindungsleiter 33 und ein Pad 31 mit einem Anschluss 53 elektrisch verbunden, bei dem es sich um das Masseterminal der Steuereinheit 5a handelt. Das heißt, der Anschluss 15d ist elektrisch mit jeweiligen Masseterminals der Steuereinheit 5a und der Steuereinheit 5b verbunden.
  • Die Form des gebondeten Teils 151 von jedem Anschluss 15 ist in Übereinstimmung mit der Anordnung des zu bondenden Pads 32 geeignet geformt bzw. konstruiert. Die Form des gebondeten Teils 151 von jedem der Anschlüsse 15a, 15b, 15c und 15d ist gemäß der Anordnung der zwei zu bondenden Pads 32 geeignet geformt bzw. konstruiert.
  • Jeder der vier Halbleiterchips 4 ist auf einem der Anschlüsse 1 angeordnet. Wenn die vier Halbleiterchips 4 separat beschrieben werden, werden sie als Halbleiterchip 4a, Halbleiterchip 4b, Halbleiterchip 4c und Halbleiterchip 4d bezeichnet. Wenn die Halbleiterchips kollektiv beschrieben werden, werden sie einfach als Halbleiterchips 4 bezeichnet. Der Typ oder die Funktion der Halbleiterchips 4 ist nicht eingeschränkt. Bei der vorliegenden Ausführungsform wird der Fall beschrieben, bei dem die Halbleiterchips 4 Leistungstransistoren zum Steuern elektrischer Leistung sind. Die Halbleiterchips 4 sind beispielsweise MOSFETs (Metalloxid-Halbleiter-Feldeffekttransistoren), die aus einem SiC-(Siliciumcarbid)-Substrat hergestellt sind. Die Halbleiterchips 4 können MOSFETs sein, die aus einem Si-(Silicium)-Substrat herstellt sind, anstelle eines SiC-Substrats, und können beispielsweise einen IGBT enthalten. Die Halbleiterchips können MOSFETs sein, die GaN (Galliumnitrid) enthalten. Obgleich das Halbleiterbauteil A1 bei der vorliegenden Ausführungsform vier Halbleiterchips 4 hat, handelt es sich hierbei um ein Beispiel, und die Anzahl der Halbleiterchips 4 ist nicht eingeschränkt.
  • Jeder der Halbleiterchips 4 liegt in der Form einer Platte vor, die bei einer Betrachtung in der z-Richtung rechteckförmig ist, und weist eine Elementvorderfläche 41, eine Elementrückfläche 42, eine Source-Elektrode 43, eine Gate-Elektrode 44 und eine Drain-Elektrode 45 auf. Die Elementvorderfläche 41 und die Elementrückfläche 42 weisen in der z-Richtung voneinander weg. Die Vorderfläche 41 weist in 5 nach oben. Die Rückfläche 42 weist in 5 nach unten. Wie es in 3 gezeigt ist, sind die Source-Elektrode 43 und die Gate-Elektrode 44 auf der Elementvorderfläche 41 angeordnet. Die Drain-Elektrode 45 ist auf der Elementrückfläche 42 angeordnet. Die Form und die Anordnung der Source-Elektrode 43, der Gate-Elektrode 44 und der Drain-Elektrode 45 sind nicht eingeschränkt.
  • Wie es in den 3 und 5 gezeigt ist, ist der Halbleiterchip 4a auf dem Anschluss 11a angeordnet. Wie es in 5 gezeigt ist, ist der Halbleiterchip 4a mittels eines leitfähigen Bond-Materials (nicht gezeigt) an den Anschluss 11a gebondet, wobei die Elementrückfläche 42 hin zu dem Anschluss 11a weist. Demzufolge ist die Drain-Elektrode 45 des Halbleiterchips 4a elektrisch mit dem Anschluss 11a verbunden, und zwar mittels des leitfähigen Bond-Materials. Als das leitfähige Bond-Material kann beispielsweise eine Silber-Paste, eine Kupfer-Paste oder ein Lötmittel verwendet werden. Wie es in 3 gezeigt ist, ist die Source-Elektrode 43 des Halbleiterchips 4a elektrisch mit dem Anschluss 12a verbunden, und zwar mittels der Drähte 71. Die Drähte 71 sind beispielsweise aus Aluminium (Al) oder aus Kupfer (Cu) hergestellt. Das Material, der Durchmesser und die Anzahl der Drähte 71 sind nicht eingeschränkt. Wie es in 3 gezeigt ist, ist der Halbleiterchip 4b auf dem Anschluss 12a angeordnet. Der Halbleiterchip 4b ist mittels eines leitfähigen Bond-Materials (nicht gezeigt) an den Anschluss 12a gebondet, wobei die Elementrückfläche 42 hin zu dem Anschluss 12a weist. Demzufolge ist die Drain-Elektrode 45 des Halbleiterchips 4b elektrisch mit dem Anschluss 12a verbunden, und zwar mittels des leitfähigen Bond-Materials. Die Source-Elektrode 43 des Halbleiterchips 4b ist mittels der Drähte 71 elektrisch mit dem Anschluss 14 verbunden. Bei einer derartigen Anordnung wird eine Brückenschaltung gebildet, bei der die Source-Elektrode 43 des Halbleiterchips 4a und die Drain-Elektrode 45 des Halbleiterchips 4b miteinander verbunden sind.
  • Wie es in 3 gezeigt ist, sind die Source-Elektrode 43 und die Gate-Elektrode 44 des Halbleiterchips 4a über die Drähte 72 und den leitfähigen Teil 3 elektrisch mit der Steuereinheit 5a verbunden. Die Drähte 72 sind beispielsweise aus Gold (Au), Silber (Ag), Kupfer (Cu) oder Aluminium (Al) hergestellt. Das Material, der Durchmesser und die Anzahl der Drähte 72 sind nicht eingeschränkt. Die Steuereinheit 5a gibt ein Ansteuersignal an die Gate-Elektrode 44 des Halbleiterchips 4a ein. Die Source-Elektrode 43 und die Gate-Elektrode 44 sind über die Drähte 72 und den leitfähigen Teil 3 des Halbleiterchips 4b elektrisch mit der Steuereinheit 5b verbunden. Die Steuereinheit 5b gibt ein Ansteuersignal in die Gate-Elektrode 44 des Halbleiterchips 4b ein. Wenn zwischen dem Anschluss 11a und dem Anschluss 14 eine Gleichspannung angelegt ist und ein Ansteuersignal an die jeweiligen Gate-Elektroden 44 der Halbleiterchips 4a und 4b eingegeben wird, wird ein Schaltsignal, dessen Spannung sich gemäß dem Ansteuersignal ändert, aus dem Anschluss 12a ausgegeben.
  • Wie es in 3 gezeigt ist, ist der Halbleiterchip 4c auf dem Anschluss 11b angeordnet. Der Halbleiterchip 4c ist mittels eines leitfähigen Bond-Materials (nicht gezeigt) an den Anschluss 11b gebondet, wobei die Elementrückfläche 42 zu dem Anschluss 11b weist. Demzufolge ist die Drain-Elektrode 45 des Halbleiterchips 4c elektrisch mit dem Anschluss 11b verbunden, und zwar mittels des leitfähigen Bond-Materials. Die Source-Elektrode 43 des Halbleiterchips 4c ist elektrisch mit dem Anschluss 12 verbunden, und zwar mittels der Drähte 71. Wie es in 3 gezeigt ist, ist der Halbleiterchip 4d auf dem Anschluss 12b angeordnet. Der Halbleiterchip 4d ist mittels eines leitfähigen Bond-Materials (nicht gezeigt) an den Anschluss 12b gebondet, wobei die Elementrückfläche 42 hin zu dem Anschluss 12b weist. Demzufolge ist die Drain-Elektrode 45 des Halbleiterchips 4d elektrisch mit dem Anschluss 12b verbunden, und zwar mittels des leitfähigen Bond-Materials. Die Source-Elektrode 43 des Halbleiterchips 4d ist elektrisch mit dem Anschluss 14 verbunden, und zwar mittels der Drähte 71. Bei einer derartigen Anordnung ist eine Brückenschaltung gebildet, bei der die Source-Elektrode 43 des Halbleiterchips 4c und die Drain-Elektrode 45 des Halbleiterchips 4d miteinander verbunden sind.
  • Die Source-Elektrode 43 und die Gate-Elektrode 44 des Halbleiterchips 4c sind über die Drähte 72 und den leitfähigen Teil 3 elektrisch mit der Steuereinheit 5c verbunden. Die Steuereinheit 5c gibt ein Ansteuersignal an die Gate-Elektrode 44 des Halbleiterchips 4c ein. Die Source-Elektrode 43 und die Gate-Elektrode 44 des Halbleiterchips 4d sind über die Drähte 72 und den leitfähigen Teil 3 elektrisch mit der Steuereinheit 5d verbunden. Die Steuereinheit 5d gibt ein Ansteuersignal in die Gate-Elektrode 44 des Halbleiterchips 4d ein. Wenn eine Gleichspannung zwischen dem Anschluss 11b und dem Anschluss 14 angelegt wird und ein Ansteuersignal in die jeweiligen Gate-Elektroden 44 der Halbleiterchips 4c und 4d eingegeben wird, wird ein Schaltsignal, dessen Spannung sich gemäß dem Ansteuersignal ändert, aus dem Anschluss 12b ausgegeben.
  • Die vier Steuereinheiten 5, die jeweils das Ansteuern des zugeordneten Halbleiterchips 4 steuern, sind auf der Substratvorderfläche 21 des Substrats 2 angeordnet. Wenn die vier Steuereinheiten separat beschrieben werden, werden sie als Steuereinheit 5a, Steuereinheit 5b, Steuereinheit 5c und Steuereinheit 5d bezeichnet. Wenn die Steuereinheiten kollektiv beschrieben werden, werden sie einfach als Steuereinheiten 5 bezeichnet. Die Steuereinheit 5a steuert („controls“) das Ansteuern („driving“) des Halbleiterchips 4a. Die Steuereinheit 5b steuert das Ansteuern des Halbleiterchips 4b. Die Steuereinheit 5c steuert das Ansteuern des Halbleiterchips 4c. Die Steuereinheit 5d steuert das Ansteuern des Halbleiterchips 4d. Wie es in 5 gezeigt ist, sind Steuereinheiten 5 bei einer Betrachtung in der x-Richtung zwischen den Halbleiterchips 4 und den Anschlüssen 15 angeordnet. Wie es in 3 gezeigt ist, und zwar bei einer Betrachtung in der y-Richtung, überlappt die Steuereinheit 5a mit dem Halbleiterchip 4a, überlappt die Steuereinheit 5b mit dem Halbleiterchip 4b, überlappt die Steuereinheit 5c mit dem Halbleiterchip 4c und überlappt die Steuereinheit 5d mit dem Halbleiterchip 4d. Die Anordnung der Steuereinheiten 5a-5d ist nicht eingeschränkt.
  • Jede der Steuereinheiten 5 weist einen Steuerchip, ein Die-Pad und eine Vielzahl von Drähten (nicht gezeigt) auf, als auch eine Vielzahl von Anschlüssen 53 und ein Harz 54. Der Steuerchip ist eine integrierte Schaltung, die das Ansteuern des Halbleiterchips 4 steuert und ein Ansteuersignal ausgibt, um den Halbleiterchip 4 anzusteuern. Das Die-Pad und die Anschlüsse 53 sind plattenartige Elemente, die beispielsweise aus Kupfer (Cu) hergestellt sind. Der Steuerchip ist auf dem Die-Pad montiert. Jeder der Anschlüsse 53 ist elektrisch mit dem Steuerchip verbunden, und zwar mit einem Draht. Das Harz 54 bedeckt den Steuerchip und die Drähte insgesamt und auch einen Abschnitt von jedem Anschluss 53, und ist aus einem isolierenden Material wie einem Epoxidharz oder Silicium-Gel hergestellt, um Beispiele zu nennen.
  • Wie es in den 6-9 gezeigt ist, sind die Anschlüsse 53 an entgegengesetzten Enden des Harzes 54 in der y-Richtung angeordnet, und zwar mit einem jeweiligen Abstand in der x-Richtung. Die Anschlüsse 53 erstrecken sich entlang der y-Richtung und stehen teilweise gegenüber jeweiligen Endflächen des Harzes 54 in der y-Richtung vor. Jener Abschnitt von jedem Anschluss 53, der gegenüber dem Harz 54 vorsteht, ist leitfähig an ein Pad 31 des leitfähigen Teils 3 gebondet. Bei der vorliegenden Ausführungsform sind die Steuereinheiten 5 vom SOP-Typ („Small Outline Package“ bzw. Small-Outline-Gehäuse). Der Gehäusetyp der Steuereinheiten 5 ist nicht auf SOP eingeschränkt, sondern kann jeder beliebige andere Typ sein wie QFP („Quad-Flat-Package“) oder SOJ („Small-Outline-J-Lead-Package). Jeder Anschluss 53 ist an ein Pad 31 des leitfähigen Teils 3 über das leitfähige Bond-Material 76 gebondet.
  • Die Größe und Form der Steuereinheiten 5 und die Anzahl der Anschlüsse sind nicht eingeschränkt. Jede Steuereinheit 5 kann eine Vielzahl von Steuerchips oder einen Schaltungschip aufweisen, der sich von einem Steuerchip unterscheidet.
  • Bei der vorliegenden Ausführungsform überlappen einige der Verbindungsleiter 33 mit den Steuereinheiten 5, und zwar bei einer Betrachtung in der z-Richtung, und sind zwischen der Substratvorderfläche 21 des Substrats 2 und jenen Flächen der Steuereinheiten 5 angeordnet, die hin zu der Substratvorderfläche weisen. Da die Steuerchips der Steuereinheiten 5 mit dem Harz 54 bedeckt sind, wird verhindert, dass die Steuerchips in Kontakt mit den Verbindungsleitern 33 kommen. Wenn die Steuerchips direkt auf dem Substrat 2 angeordnet wären, also anders als soeben beschrieben, müssten die Verbindungsleiter 33 so angeordnet werden, dass sie die Steuereinheiten 5 umgehen („detour“), da die Steuerchips dann in Kontakt mit den Verbindungsleitern 33 kommen würden, wenn die Verbindungsleiter 33 so angeordnet wären, dass sie mit den Steuereinheiten 5 überlappen.
  • Die passiven Elemente 6 sind auf der Substratvorderfläche 21 des Substrats 2 angeordnet und sind leitfähig an den leitfähigen Teil 3 oder die Anschlüsse 1 gebondet. Die passiven Elemente 6 können beispielsweise ein Widerstand, ein Inverter, eine Spule oder eine Diode sein. Die passiven Elemente 6 beinhalten Shunt-Widerstände 6a.
  • Die Shunt-Widerstände 6a sind jeweils so angeordnet, dass sie eine Überbrückung zwischen einem Anschluss 12 und einem Anschluss 13 darstellen („straddle“), und sind leitfähig an den Anschluss 12 und an den Anschluss 13 gebondet. Die Shunt-Widerstände 6a veranlassen, dass der Strom, der im Nebenschluss von jenem Strom abgezweigt ist („shunted“), der in den Anschlüssen 12 fließt, aus den Anschlüssen 13 ausgegeben wird.
  • Andere passive Elemente 6 sind leitfähig an die Pads 31 des leitfähigen Teils 3 gebondet und sind elektrisch mit den Steuereinheiten 5 über die Verbindungsleiter 33 und die Pads 31 verbunden oder sind elektrisch mit den Anschlüssen 15 über die Verbindungsleiter 33 und das Pad bzw. die Pads 32 verbunden. Der Typ, die Anordnungsposition und die Anzahl der passiven Elemente 6 sind nicht eingeschränkt.
  • Das Abdichtungsharz 8 bedeckt die vier Halbleiterchips 4, die vier Steuereinheiten 5, die passiven Elemente 6 und die Drähte 71, 72 insgesamt als auch einen Abschnitt von jedem Anschluss 1 und wenigstens einen Abschnitt des Substrats 2. Das Material für das Abdichtungsharz 8 ist nicht eingeschränkt, und es kann ein isolierendes Material wie ein Epoxidharz oder ein Silicium-Gel verwendet werden, um Beispiele zu nennen.
  • Das Abdichtungsharz 8 weist eine Harzvorderfläche 81, eine Harzrückfläche 82 und vier Harzseitenflächen 83 auf. Die Harzvorderfläche 81 und die Harzrückfläche 82 weisen in der z-Richtung voneinander weg und sind beides flache Flächen, die orthogonal zu der z-Richtung ausgebildet sind. Die Harzvorderfläche 81 weist in 5 nach oben. Die Harzrückfläche 82 weist in 5 nach unten. Jede der Harzseitenflächen 83 ist mit der Harzvorderfläche 81 und der Harzrückfläche 82 verbunden und weist in die x-Richtung oder in die y-Richtung. Wie es in 4 gezeigt ist, ist die Substratrückfläche 22 des Substrats 2 gegenüber der Harzrückfläche 82 des Abdichtungsharzes 8 freigelegt. In der vorliegenden Ausführungsform sind die Substratrückfläche 22 und die Harzrückfläche 82 bündig miteinander ausgerichtet, wie es in 5 gezeigt ist.
  • Ein Beispiel eines Verfahrens zum Herstellen des Halbleiterbauteils A1 wird nachstehend unter Bezugnahme auf 11 beschrieben. Das Herstellungsverfahren, das nachstehend beschrieben ist, ist lediglich ein Beispiel zum Realisieren des Halbleiterbauteils A1, und das Herstellungsverfahren der vorliegenden Offenbarung ist nicht hierauf eingeschränkt.
  • Wie es in 11 gezeigt ist, beinhaltet das Herstellungsverfahren des vorliegenden Beispiels einen Leitfähiger-Teil-Bildungsschritt (Schritt S1), einen Anschlussrahmen-Bond-Schritt (Schritt S2), einen Halbleiterchip-Montageschritt (Schritt S3), einen Steuereinheit-Montageschritt (Schritt S4), einen Drahtverbindungsschritt (Schritt S5), einen Harz-Bildungsschritt (Schritt S6) und einen Rahmentrennschritt (Schritt S7).
  • In dem Leitfähiger-Teil-Bildungsschritt (Schritt S1) wird zunächst ein Substrat 2 vorbereitet. Das Substrat 2 ist beispielsweise aus Keramik hergestellt. Als Nächstes werden ein leitfähiger Teil 3 und eine Vielzahl von Bond-Teilen 25 auf der Substratvorderfläche 21 des Substrats 2 gebildet. In dem vorliegenden Beispiel werden der leitfähige Teil 3 und die Bond-Teile 25 in einem Schritt bzw. gleichzeitig gebildet. Beispielsweise wird eine Metallpaste gedruckt und dann gebrannt („baked“), wodurch der leitfähige Teil 3 und die Bond-Teile 25 erhalten werden, die ein Metall wie Silber (Ag) als das leitfähige Material enthalten.
  • In dem Anschlussrahmen-Bond-Schritt (Schritt S2) wird eine Bond-Paste auf die Bond-Teile 25 gedruckt, und eine leitfähige Bond-Paste wird auf die Pads 32 des leitfähigen Teils 3 gedruckt. Die Bond-Paste und die leitfähige Bond-Paste sind beispielsweise eine Ag-Paste oder eine Lötmittel-Paste. Als Nächstes wird ein Anschlussrahmen vorbereitet. Der Anschlussrahmen beinhaltet eine Vielzahl von Anschlüssen 1 und weist einen Rahmenteil auf, mit dem die Anschlüsse 1 verbunden sind. Die Form des Anschlussrahmens ist nicht eingeschränkt. Als Nächstes werden von den Anschlüssen 1 die Anschlüsse 11, 12, 13 und 14 so platziert, dass sie über die Bond-Paste zu den Bond-Teilen 25 weisen. Ferner werden von den Anschlüssen 1 die Anschlüsse 15 so platziert, dass sie über die leitfähige Bond-Paste zu dem leitfähigen Teil 3 (Pads 32) weisen. Die Bond-Paste und die leitfähige Bond-Paste werden beispielsweise erwärmt und dann abgekühlt, so dass die Bond-Paste das Bond-Material 75 wird und die leitfähige Bond-Paste das leitfähige Bond-Material 76 wird. Auf diese Art und Weise werden die Anschlüsse 11, 12, 13 und 14 an die Bond-Teile 25 über das Bond-Material 75 gebondet, und die Anschlüsse 15 werden an den leitfähigen Teil 3 über das leitfähige Bond-Material 76 gebondet.
  • In dem Halbleiterchip-Montageschritt (Schritt S3) wird eine leitfähige Bond-Paste auf vorbestimmte Positionen auf den Anschlüssen 11a, 11b und den Anschlüssen 12a, 12b gedruckt. Die leitfähige Bond-Paste ist beispielsweise eine Ag-Paste oder eine Lötmittel-Paste. Als Nächstes wird ein Halbleiterchip 4a haftend auf die leitfähige Bond-Paste aufgebracht („adhered“), die auf den Anschluss 11a gedruckt ist, und in gleicher Weise wird ein Halbleiterchip 4b auf die leitfähige Bond-Paste aufgebracht, die auf den Anschluss 12a gedruckt ist, ein Halbleiterchip 4c wird auf die leitfähige Bond-Paste aufgebracht, die auf den Anschluss 11b gedruckt ist, und ein Halbleiterchip 4d wird auf die leitfähige Bond-Paste aufgebracht, die auf den Anschluss 12b gedruckt ist. Als Nächstes wird die leitfähige Bond-Paste beispielsweise erwärmt und dann abgekühlt, so dass die leitfähige Bond-Paste das leitfähige Bond-Material wird. Auf diese Art und Weise wird der Halbleiterchip 4a über das leitfähige Bond-Material an den Anschluss 11a gebondet, der Halbleiterchip 4b wird über das leitfähige Bond-Material an den Anschluss 12a gebondet, der Halbleiterchip 4c wird über das leitfähige Bond-Material ist an den Anschluss 11b gebondet, und der Halbleiterchip 4d wird über das leitfähige Bond-Material an den Anschluss 12b gebondet. Ferner wird mittels desselben Prozesses jeder der Shunt-Widerstände 6a an den Anschluss 12a und den Anschluss 13a oder an den Anschluss 12b und den Anschluss 13b gebondet, und zwar über das leitfähige Bond-Material.
  • In dem Steuereinheit-Montageschritt (Schritt S4) wird eine leitfähige Bond-Paste auf die Pads 31 des leitfähigen Teils 3 gedruckt. Die leitfähige Bond-Paste ist beispielsweise eine Ag-Paste oder eine Lötmittel-Paste. Als Nächstes werden jeweilige Anschlüsse 53 der Steuereinheiten 5a-5d an der leitfähigen Bond-Paste angebracht bzw. aufgebracht („adhered“). Als Nächstes wird die leitfähige Bond-Paste beispielsweise erwärmt und dann abgekühlt, um zu veranlassen, dass die Anschlüsse 53 der Steuereinheiten 5a-5d über das leitfähige Bond-Material an die Pads 31 gebondet werden. Ferner werden mittels desselben Prozesses andere passive Elemente 6 an die Pads 31 des leitfähigen Teils 3 gebondet, und zwar über das leitfähige Bond-Material.
  • In dem Drahtverbindungsschritt (Schritt S5) werden eine Vielzahl von Drähten 71 als Erstes verbunden. In dem vorliegenden Beispiel werden beispielsweise Drahtmaterialien, die aus Aluminium (Al) hergestellt sind, sequentiell durch Keil-Bonden verbunden bzw. angeschlossen. Auf diese Art und Weise werden die Drähte 71 bereitgestellt. Als Nächstes werden die Vielzahl von Drähten 72 verbunden. In dem vorliegenden Beispiel werden beispielsweise Drahtmaterialien, die aus Gold (Au) hergestellt sind, sequentiell durch Kapillar-Bonden verbunden. Auf diese Art und Weise werden die Drähte 72 bereitgestellt.
  • In dem Harz-Bildungsschritt (Schritt S6) werden ein Abschnitt des Anschlussrahmens, ein Abschnitt des Substrats 2, die Halbleiterchips 4a-4d, die Steuereinheiten 5a-5d, die passiven Elemente 6 und die Drähte 71, 72 in einer Gussform aufgenommen bzw. eingeschlossen. Als Nächstes wird flüssiges Harzmaterial in den durch die Gussform definierten Raum eingespritzt. Das Harzmaterial wird dann ausgehärtet, um das Abdichtungsharz 8 bereitzustellen.
  • In dem Rahmentrennschritt (Schritt S7) werden Abschnitte des Anschlussrahmens, die gegenüber dem Abdichtungsharz 8 freigelegt sind, nach Notwendigkeit bzw. Eignung abgetrennt bzw. geschnitten („cut“). Auf diese Art und Weise werden die Anschlüsse 1 voneinander getrennt („separated“). Hiernach werden Prozessschritte wie ein Biegen der Anschlüsse 1 nach Erfordernis durchgeführt, wodurch das Halbleiterbauteil A1, das oben beschrieben ist, erhalten wird.
  • Die Vorteile des Halbleiterbauteils A1 werden nachstehend beschrieben.
  • Gemäß der vorliegenden Ausführungsform wird ein leitfähiger Teil 3 auf der Substratvorderfläche 21 des Substrats 2 gebildet. Der leitfähige Teil 3 hat Pads 31, an die die Steuereinheiten 5 leitfähig gebonded sind. Bei einer derartigen Anordnung können die Leitungspfade zu den Steuereinheiten 5 durch den leitfähigen Teil 3 gebildet bzw. aufgebaut werden, der auf der Substratvorderfläche 21 gebildet ist. Es ist demzufolge möglich, dünnere und dichtere Leitungspfade bereitzustellen, verglichen mit dem Fall, bei dem derartige Leitungspfade durch Metallanschlüsse („metal leads“) aufgebaut bzw. dargestellt sind. Der Anschluss 15a ist sowohl an das Pad 32a als auch an das Pad 32b gebondet, und zwar über das leitfähige Bond-Material 76. Bei einer derartigen Anordnung wird der Rauscheingang („noise input“) von der Steuereinheit 5d zu dem Pad 32a über einen Verbindungsleiter 33 aus dem Anschluss 15a nach außen abgegeben bzw. freigegeben („released“). Demzufolge wird verhindert, dass ein solches Rauschen über das Pad 32 und den Verbindungsleiter 33, der mit dem Pad verbunden ist, in die Steuereinheit 5c eingegeben wird. Verglichen mit einem Fall, bei dem der Anschluss 15 mit einem einzelnen Pad 32 verbunden ist, der das Pad 32a und das Pad 32b doppelt, werden die Wirkungen des Rauschens reduziert. Das Gleiche gilt für das Pad 32c und das Pad 32d, die an den Anschluss 15b gebondet sind, das Pad 32e und das Pad 32f, die an den Anschluss 15c gebondet sind, und das Pad 32g und das Pad 32h, die an den Anschluss 15d gebondet sind.
  • 12 ist eine schematische Ansicht zum Erläutern der Beziehung zwischen dem Verbindungszustand des Pads 32 und des Anschlusses 15 und der Rauschübertragung. Die Richtung der Pfeile in dieser Figur zeigt die Richtung der Rauschübertragung an, und die Dicke der Pfeile zeigt die Stärke des übertragenen Rauschens an.
  • 12(a) zeigt den Zustand, bei dem zwei Verbindungsleiter 33 mit einem einzelnen Pad 32 verbunden sind, und das Pad 32 ist mit dem Anschluss 15 über das leitfähige Bond-Material 76 verbunden. Wie es in der Figur gezeigt ist, wird das Rauschen, das in das Pad 32 über einen der Verbindungsleiter 33 eingegeben wird, nach außen über das leitfähige Bond-Material 76 und den Anschluss 15 freigegeben bzw. abgegeben. Da die Widerstandskomponente des leitfähigen Bond-Materials 76 dies jedoch behindert, wird das Rauschen auch zu dem anderen Verbindungsleiter 33 übertragen und in die Elektronikkomponente eingegeben, mit der jener Verbindungsleiter 33 verbunden ist.
  • 12(b) zeigt den Zustand, bei dem sowohl das Pad 32a als auch das Pad 32b, die jeweils mit Verbindungsleitern 33 verbunden sind, mit dem Anschluss 15a verbunden sind, und zwar über das leitfähige Bond-Material 76. Wie es in der Figur gezeigt ist, wird das Rauschen, das in das Pad 32a über einen der Verbindungsleiter 33 eingegeben wird, nach außen über das leitfähige Bond-Material 76 und den Anschluss 15a freigegeben bzw. abgegeben. Obgleich ein Teil des Rauschens auch zu dem Pad 32b über das leitfähige Bond-Material 76 übertragen wird, wird die Übertragung durch die Widerstandskomponente des leitfähigen Bond-Materials 76 behindert bzw. beschränkt. Demzufolge wird die Rauschübertragung durch das Pad 32b und den Verbindungsleiter 33, der mit dem Pad verbunden ist, verhindert.
  • Auf diese Art und Weise reduziert der in 12(b) gezeigte Verbindungszustand verglichen mit dem in 12(a) gezeigten Verbindungszustand in vorteilhafter Weise die Wirkungen von Rauschen, und zwar durch Reduzieren der Übertragung des Rauschens, das durch eine Elektronikkomponente erzeugt wird, hin zu einer anderen Elektronikkomponente, die elektrisch mit dem gleichen Anschluss 15 wie die rausch-erzeugende Elektronikkomponente elektrisch verbunden ist.
  • Gemäß der vorliegenden Ausführungsform hat der gebondete Teil 151 des Anschlusses 15a einen breiten Abschnitt 151c an jenem Ende, das dem vorstehenden Teil 152 gegenüberliegt. Der breite Abschnitt 151c ist geeignet zum Bonden an die Pads 32a und 32b, die in der x-Richtung ausgerichtet bzw. aufgereiht sind, die senkrecht ist zu jener Richtung, in der sich der Anschluss 15a erstreckt (y-Richtung), und zwar an einem Ende der Substratvorderfläche 21 in der y-Richtung. Der gebondete Teil 151 des Anschlusses 15b erstreckt sich in einer streifenartigen Form. Ein derartiger gebondeter Teil 151 ist geeignet zum Bonden des Pads 32c und des Pads 32d, die umgeben sind von anderen Pads 32, Pads 31 und Verbindungsleitern 33. Das Gleiche gilt für den Anschluss 15c. Der gebondete Teil 151 des Anschlusses 15d erstreckt sich in einer streifenartigen Form. Dieser gebondeter Teil 151 ist geeignet zum Bonden an das Pad 32g und das Pad 32h, die in der y-Richtung aufgereiht bzw. ausgerichtet sind, und zwar an einem Ende der Substratvorderfläche 21 in der x-Richtung.
  • Gemäß der vorliegenden Ausführungsform sind einige der Verbindungsleiter 33 des leitfähigen Teils 3 so angeordnet, dass sie bei einer Betrachtung in der z-Richtung mit den Steuereinheiten 5 überlappen. Demzufolge kann der Leitungspfad verglichen mit jenem Fall, bei dem der Leitungspfad umgeleitet ist, so dass er nicht mit den Steuereinheiten 5 überlappt, kürzer ausgebildet werden und der Freiheitsgrad beim Konstruieren des Leitungspfades nimmt zu. Dies führt zu einer höheren Integration des Halbleiterbauteils A1.
  • Gemäß der vorliegenden Ausführungsform wird aufgrund dessen, dass die Anschlüsse 1 eine höhere Wärmeleitfähigkeit haben als das Substrat 2, eine Verringerung der Wärmeableitung aus dem Halbleiterchip 4 aufgrund der Verwendung des Substrats 2 verhindert. Jeder Halbleiterchip 4 ist direkt an einen Anschluss 11 oder einen Anschluss 12 gebondet, und zwar mittels des leitfähigen Bond-Materials. Eine derartige Anordnung stellt die elektrische Verbindung zwischen dem Halbleiterchip 4 und dem Anschluss 11 (12) bereit und ermöglicht auch, dass die Wärme aus dem Halbleiterchip 4 effizient hin zu dem Anschluss 11 (12) übertragen wird. Ferner stellen auch die Anschlüsse 1, die gegenüber dem Abdichtungsharz 8 freigelegt sind, den Leitungspfad von der Außenseite hin zu den Halbleiterchips 4 bereit und unterstützen ebenfalls eine Wärmeableitung aus bzw. von den Halbleiterchips 4. Das Substrat 2 ist mit Bond-Teilen 25 gebildet, und die Anschlüsse 11-14 sind über die Bond-Teile 25 an das Substrat 2 gebondet. Verglichen mit der Oberflächenrauigkeit der Substratvorderfläche 21 des Substrats 2, das aus einer Keramik hergestellt sein kann, können die Oberflächen der Bond-Teile 25 glatter hergestellt werden. Demzufolge wird die unerwünschte Erzeugung von kleinen Leerstellen („voids“) in dem Wärmeübertragungspfad von den Anschlüssen 11-14 zu dem Substrat 2 verhindert, was die Wärmeableitung der Halbleiterchips 4 weiter unterstützt. Darüber hinaus ist die Substratrückfläche 22 des Substrats 2 gegenüber dem Abdichtungsharz 8 freigelegt.
  • Demzufolge wird von den Halbleiterchips 4 zu dem Substrat 2 geleitete Wärme wirksam nach außen abgeleitet.
  • Gemäß der vorliegenden Ausführungsform enthalten der leitfähige Teil 3 und die Bond-Teile 25 das gleiche leitfähige Material, was bedeutet, dass der leitfähige Teil 3 und die Bond-Teile 25 auf dem Substrat 2 gleichzeitig bzw. in einem Schritt gebildet werden können. Dies ist wünschenswert zum Verbessern der Herstellungseffizienz des Halbleiterbauteils A1. Die Anschlüsse 15 werden an die Pads 32 des leitfähigen Teils 3 über das leitfähige Bond-Material 76 gebondet. Bei einer derartigen Anordnung sind die Anschlüsse 15 fest an das Substrat 2 gebondet.
  • Bei der vorliegenden Ausführungsform ist der Fall beschrieben worden, bei dem das Substrat 2 ein ungestapeltes Substrat ist, das Substrat 2 kann jedoch ein mehrschichtiges Substrat sein wie eine PCB („printed circuit board“). In einem solchen Fall kann der leitfähige Teil 3 in mehrfachen Schichten angeordnet sein, was eine komplexere Verdrahtung ermöglicht und den Freiheitsgrad beim Konstruieren der Verdrahtung erhöht.
  • Bei der vorliegenden Ausführungsform sind eine Vielzahl von Pads 32, die mit analogen Leistungsversorgungs-Terminals oder mit Masseterminals der Steuerbauteile 5 verbunden sind, an einen gleichen bzw. denselben Anschluss 15 gebondet, die vorliegende Offenbarung ist jedoch nicht hierauf beschränkt. Beispielsweise kann eine Vielzahl von Pads 32, die mit digitalen Leistungsversorgungs-Terminals der Steuereinheiten 5 verbunden sind, an einen gleichen Anschluss 15 gebondet sein, oder eine Vielzahl von Pads 32, die mit den Terminals für Signale der Steuereinheiten 5 verbunden sind, können an einen gleichen Anschluss 15 gebondet sein.
  • Bei der vorliegenden Ausführungsform ist der Fall beschrieben worden, bei dem das Pad 32a und das Pad 32b in dem leitfähigen Teil 3 nicht miteinander verbunden sind, die vorliegende Offenbarung ist jedoch nicht hierauf eingeschränkt. Wie es in 13 gezeigt ist, können das Pad 32a und das Pad 32b über eine Verbindungssektion 34 verbunden sein. Die Verbindungssektion 34 ist in dem leitfähigen Teil 3 enthalten und ist aus einem elektrisch leitfähigen Material hergestellt. Die Verbindungssektion 34 ist zwischen dem Pad 32a und dem Pad 32b angeordnet, wobei ein Ende in der x-Richtung mit dem Pad 32a verbunden ist und das andere Ende mit dem Pad 32b verbunden ist. Die Abmessung der Verbindungssektion 34 in der y-Richtung ist hinreichend kleiner als die Abmessung des Pads 32a und des Pads 32b in der y-Richtung. Demzufolge hat die Verbindungssektion 34 eine Impedanz gegenüber Hochfrequenzkomponenten, die hinreichend hoch ist verglichen mit jener des Leitungspfades zwischen dem Pad 32a und dem Pad 32b über das leitfähige Bond-Material 76 und den Anschluss 15a. Demzufolge wird die Rauschübertragung zwischen dem Pad 32a und dem Pad 32b über die Verbindungssektion 34 verhindert. Gemäß dieser Variation wird selbst dann, wenn entweder das Pad 32a oder das Pad 32b hinsichtlich des Bond-Zustandes zu dem Anschluss 15a ausfällt, ein Defekt eines offenen Stromkreises zwischen den Pads und dem Anschluss nicht auftreten, da das Pad 32a und das Pad 32b wechselseitig mit der Verbindungssektion 34 verbunden sind, wodurch die elektrische Leitung gewährleistet wird.
  • Die Form der Verbindungssektion 34 ist nicht auf jene beschränkt, die in 13 gezeigt ist. Die Verbindungssektion 34 verbindet das Pad 32a und das Pad 32b möglicherweise nicht mit der kürzesten Distanz, sondern kann eine Form haben, so dass eine Umleitung gebildet wird, wie es in 14 gezeigt ist. Die Verbindungssektion 34 gemäß dieser Variation ist U-förmig, wobei sie sich hin zu der ersten Seite in der y-Richtung (obere Seite in 14) öffnet, und ist in Bezug auf das Pad 32a und das Pad 32b auf der zweiten Seite in der y-Richtung (untere Seite in 14) angeordnet. Ein Ende der Verbindungssektion 34 ist mit dem Pad 32a verbunden, und das andere Ende ist mit dem Pad 32b verbunden. Die Verbindungssektion 34 beinhaltet einen Abschnitt, der bei einer Betrachtung in der z-Richtung nicht mit dem Anschluss 15a überlappt. Diese Variation verbessert die Impedanz gegenüber Hochfrequenzkomponenten der Verbindungssektion 34. Ferner verhindert diese Variation, dass verflüssigtes leitfähiges Bond-Material 76 entlang der Verbindungssektion 34 fließt und hierdurch das Pad 32a und das Pad 32b während des Bondens des Anschlusses 15a verbindet. Die Verbindungssektion 34 kann eine kompliziertere Form (z.B. eine Zickzackform) haben. Wenn die zwei Pads 32 um eine hinreichende Distanz voneinander beabstandet sind, und zwar wie das Pad 32c und das Pad 32d (siehe 7), das Pad 32e und das Pad 32f (siehe 8) und das Pad 32g und das Pad 32h (siehe 9), muss die Verbindungssektion 34 keine Umleitung („detour“) oder eine komplizierte Form haben.
  • Die 15-18 zeigen eine weitere Ausführungsform der vorliegenden Offenbarung. In diesen Figuren sind Elemente, die identisch sind oder ähnlich sind zu jenen der vorstehenden Ausführungsformen, mit den gleichen Bezugszeichen versehen wie jene, die für die vorstehenden Ausführungsformen verwendet worden sind.
  • <Zweite Ausführungsform>
  • 15 ist eine Ansicht zum Erläutern eines Halbleiterbauteils A2 gemäß einer zweiten Ausführungsform der vorliegenden Offenbarung. 15 ist eine vergrößerte Draufsicht, die einen Abschnitt des Halbleiterbauteils A2 zeigt und kann den 6-9 entsprechen. In 15 ist das Abdichtungsharz 8 weggelassen. Das Halbleiterbauteil A2 der vorliegenden Ausführungsform unterscheidet sich von der ersten Ausführungsform hinsichtlich der Anordnungsposition des Pads 32b und der Form des Anschlusses 15a.
  • Bei dem Halbleiterbauteil A2 gemäß der vorliegenden Ausführungsform ist das Pad 32b an einer Position angeordnet, die in der x-Richtung von dem Pad 32a beabstandet ist und die in Bezug auf die Steuereinheit 5d in der x-Richtung auf der dem Pad 32a gegenüberliegenden Seite liegt. Der gebondete Teil 151 des Anschlusses 15a hat anstelle des breiten Abschnittes 151c auf der dem vorstehenden Teil 152 gegenüberliegenden Seite ein erstes Verzweigungsende 151f und ein zweites Verzweigungsende 151g. Das Pad 32a ist an das erste Verzweigungsende 151f gebondet, und das Pad 32b ist an das zweite Verzweigungsende 151g gebondet.
  • Bei der vorliegenden Ausführungsform ist die Substratvorderfläche 21 des Substrats 2 wiederum mit dem leitfähigen Teil 3 ausgebildet, und die Steuereinheiten 5 sind an die Pads 31 des leitfähigen Teils 3 leitfähig gebondet. Bei einer derartigen Anordnung können die Leitungspfade zu den Steuereinheiten 5 durch den leitfähigen Teil 3 aufgebaut werden, der auf der Substratvorderfläche 21 gebildet ist, so dass es möglich ist, dünnere und dichtere Leitungspfade bereitzustellen. Der Anschluss 15a ist sowohl an das Pad 32a als auch an das Pad 32b gebondet, und zwar über das leitfähige Bond-Material 76. Dies verhindert eine Rauschübertragung zwischen dem Pad 32a und dem Pad 32b über das leitfähige Bond-Material 76 und den Anschluss 15a.
  • Gemäß der vorliegenden Ausführungsform hat der gebondete Teil 151 des Anschlusses 15a ein erstes Verzweigungsende 151f und ein zweites Verzweigungsende 151g, und zwar auf der dem vorstehenden Teil 152 gegenüberliegenden Seite. Das Pad 32a ist an das erste Verzweigungsende 151f gebondet, und das Pad 32b ist an das zweite Verzweigungsende 151g gebondet. Der gebondete Teil 151 ist dazu geeignet, an das Pad 32a und das Pad 32b gebondet werden, die voneinander beabstandet sind.
  • <Dritte Ausführungsform>
  • 16 ist eine Ansicht zum Erläutern eines Halbleiterbauteils A3 gemäß einer dritten Ausführungsform der vorliegenden Offenbarung. 16 ist eine vereinfachte Draufsicht, die das Halbleiterbauteil A3 zeigt. In 16 sind nur jene Elemente gezeigt, die notwendig sind zum Beschreiben des Halbleiterbauteils A3, und andere Elemente sind weggelassen. Die Form und Anordnung der Elemente sind in der Figur vereinfacht dargestellt. Das Halbleiterbauteil A3 der vorliegenden Ausführungsform unterscheidet sich von der ersten Ausführungsform dahingehend, dass der Anschluss 15 an vier Pads 32 gebondet ist.
  • Bei dem Halbleiterbauteil A1 gemäß der ersten Ausführungsform ist der Anschluss 15a an das Pad 32a, das elektrisch mit der Steuereinheit 5d verbunden ist, und das Pad 32b gebondet, das elektrisch mit der Steuereinheit 5c verbunden ist, und der Anschluss 15c ist an das Pad 32e, das elektrisch mit der Steuereinheit 5a verbunden ist, und an das Pad 32f gebondet, das elektrisch mit der Steuereinheit 5b verbunden ist. Das heißt, vier Steuereinheiten sind mit zwei Anschlüssen 15 verbunden, und zwar zwei mit jedem Anschluss. Im Gegensatz hierzu ist bei dem Halbleiterbauteil A3 gemäß der dritten Ausführungsform der Anschluss 15a mit vier Pads 32 verbunden, d.h. den Pads 32a, 32b, 32e und 32f. Das heißt, die vier Steuereinheiten 5 sind mit einem einzelnen Anschluss 15a verbunden. Bei der vorliegenden Ausführungsform sind das Pad 32c oder das Pad 32d ein Beispiel eines „dritten Pads“. Die Anordnungsposition der Pads 32a, 32b, 32e und 32f und die Form der Verbindungsleiter 33, die mit den Pads 32a, 32b, 32e, 32f verbunden sind, sind nicht eingeschränkt und können geeignet konstruiert werden, und zwar unter Berücksichtigung der Anordnung und der Form der anderen Pads 32, 31 und Verbindungsleiter 33. Die Form des Anschlusses 15a ist nicht eingeschränkt und kann gemäß der Anordnung der Pads 32a, 32b, 32e und 32f konstruiert bzw. ausgelegt werden. Das Substrat 2 kann ein mehrschichtiges Substrat sein, und einige der Verbindungsleiter 33 können auf einer anderen Schicht angeordnet sein als die Substratvorderfläche 21.
  • Auch bei der vorliegenden Ausführungsform ist die Substratvorderfläche 21 des Substrats 2 mit dem leitfähigen Teil 3 gebildet, und die Steuereinheiten 5 sind leitfähig an die Pads 31 des leitfähigen Teils 3 gebondet. Bei einer derartigen Anordnung können die Leitungspfade zu den Steuereinheiten 5 durch den leitfähigen Teil 3 aufgebaut werden, der auf der Substratvorderfläche 21 gebildet ist, so dass es möglich ist, dünnere und dichtere Leitungspfade bereitzustellen. Der Anschluss 15a ist an vier Pads 32a, 32b, 32e und 32f gebondet, und zwar über das leitfähige Bond-Material 76. Dies verhindert eine Rauschübertragung zwischen den Pads 32a, 32b, 32e und 32f über das leitfähige Bond-Material 76 und die Anschlüsse 15.
  • Jener Fall, bei dem ein einzelner Anschluss 15 mit zwei Pads 32 verbunden ist, ist bei der ersten Ausführungsform beschrieben worden, und jener Fall, bei dem ein einzelner Anschluss 15 mit vier Pads 32 verbunden ist, ist bei der dritten Ausführungsform beschrieben worden, die vorliegende Offenbarung ist jedoch nicht hierauf eingeschränkt. Ein einzelner Anschluss 15 kann an drei Pads 32 gebondet sein, oder kann an fünf oder mehr Pads 32 gebondet sein.
  • <Vierte Ausführungsform>
  • 17 ist eine Ansicht zum Erläutern eines Halbleiterbauteils A4 gemäß einer vierten Ausführungsform der vorliegenden Offenbarung. 17 ist eine vereinfachte Draufsicht, die das Halbleiterbauteil A4 zeigt. In 17 sind nur jene Elemente gezeigt, die notwendig sind zum Beschreiben des Halbleiterbauteils A4, und andere Elemente sind weggelassen. Die Form und Anordnung der Elemente sind in der Figur vereinfacht. Das Halbleiterbauteil A4 der vorliegenden Ausführungsform unterscheidet sich von der ersten Ausführungsform dahingehend, dass der Anschluss 15 an zwei Pads 32 gebondet ist, die elektrisch mit unterschiedlichen Anschlüssen 53 der gleichen Steuereinheit 5 verbunden sind.
  • Bei dem Halbleiterbauteil A1 gemäß der ersten Ausführungsform ist der Anschluss 15a an das Pad 32a, das elektrisch mit der Steuereinheit 5d verbunden ist, und an das Pad 32b gebondet, das elektrisch mit der Steuereinheit 5c verbunden ist. Das heißt, der Anschluss 15a ist mit zwei Steuereinheiten 5 verbunden. Im Gegensatz hierzu ist bei dem Halbleiterbauteil A4 gemäß der vierten Ausführungsform der Anschluss 15a an das Pad 32a und an das Pad 32b gebondet, die elektrisch mit unterschiedlichen Anschlüssen 53 der Steuereinheit 5d verbunden sind. Das heißt, der Anschluss 15a ist mit unterschiedlichen Anschlüssen 53 derselben Steuereinheit 5 verbunden. Das Pad 32a ist elektrisch mit dem Anschluss 53a verbunden, bei dem es sich um das analoge Leistungsversorgungs-Terminal der Steuereinheit 5d handelt, und zwar über einen Verbindungsleiter 33 und ein Pad 31. Das Pad 32b ist elektrisch mit dem Anschluss 53b verbunden, bei dem es sich um das digitale Leistungsversorgungs-Terminal der Steuereinheit 5d handelt, und zwar über einen Verbindungsleiter 33 und ein Pad 31. Das heißt, der Anschluss 15a ist elektrisch mit dem analogen Leistungsversorgungs-Terminal und mit dem digitalen Leistungsversorgungs-Terminal der Steuereinheit 5d verbunden. Die Anordnungsposition der Pads 32a und 32b und die Form der Verbindungsleiter 33, die mit den Pads 32a und 32b verbunden sind, sind nicht eingeschränkt und können nach Erfordernis bzw. in Anpassung an die Anordnung und die Form der anderen Pads 32, 31 und Verbindungsleiter 33 konstruiert werden. Die Form des Anschlusses 15a ist nicht eingeschränkt und kann gemäß der Anordnung der Pads 32a und 32b konstruiert bzw. ausgelegt werden. Das Substrat 2 kann ein mehrschichtiges Substrat sein, und einige der Verbindungsleiter 33 können auf einer anderen Schicht als der Substratvorderfläche 21 angeordnet sein.
  • Auch bei der vorliegenden Ausführungsform ist die Substratvorderfläche 21 des Substrats 2 mit dem leitfähigen Teil 3 gebildet, und die Steuereinheiten 5 sind an die Pads 31 des leitfähigen Teils 3 leitfähig gebondet. Bei einer derartigen Anordnung können die Leitungspfade zu den Steuereinheiten 5 durch den leitfähigen Teil 3 aufgebaut werden, der auf der Substratvorderfläche 21 gebildet ist, so dass es möglich ist, dünnere und dichtere Leitungspfade bereitzustellen. Der Anschluss 15a ist an sowohl das Pad 32a als auch das Pad 32b gebondet, und zwar über das leitfähige Bond-Material 76. Dies verhindert eine Rauschübertragung zwischen dem Pad 32a und dem Pad 32b über das leitfähige Bond-Material 76 und den Anschluss 15a.
  • Die vorliegende Ausführungsform hat jenen Fall beschrieben, bei dem das Pad 32a elektrisch mit dem Anschluss 53a verbunden ist, bei dem es sich um das analoge Leistungsversorgungs-Terminal handelt, wohingegen das Pad 32b elektrisch mit jenem Anschluss 53b verbunden ist, bei dem es sich um das digitale Leistungsversorgungs-Terminal handelt, die vorliegende Offenbarung ist jedoch nicht hierauf eingeschränkt. Die Pads 32a und 32b können elektrisch mit den Anschlüssen 53 verbunden sein, bei denen es sich um andere Terminals handelt. Beispielsweise kann das Pad 32a elektrisch mit jenem Anschluss 53 verbunden sein, bei dem es sich um das analoge Masseterminal handelt, und das Pad 32b kann elektrisch mit jenem Anschluss 53 verbunden sein, bei dem es sich um das digitale Masseterminal handelt.
  • <Fünfte Ausführungsform>
  • 18 ist eine Ansicht zum Erläutern eines Halbleiterbauteils A5 gemäß einer fünften Ausführungsform der vorliegenden Offenbarung. 18 ist eine vereinfachte Draufsicht, die das Halbleiterbauteil A5 zeigt. In 18 sind nur jene Elemente gezeigt, die zum Beschreiben des Halbleiterbauteils A5 notwendig sind, und andere Elemente sind weggelassen. Die Form und Anordnung der Elemente sind in der Figur vereinfacht. Das Halbleiterbauteil A5 der vorliegenden Ausführungsform unterscheidet sich von der ersten Ausführungsform dahingehend, dass eines der zwei Pads 32, an die ein Anschluss 15 gebondet ist, elektrisch mit einem anderen Anschluss 15 verbunden ist.
  • Bei dem Halbleiterbauteil A1 gemäß der ersten Ausführungsform ist der Anschluss 15a an das Pad 32a, das elektrisch mit der Steuereinheit 5d verbunden ist, und an das Pad 32b gebondet, das elektrisch mit der Steuereinheit 5c verbunden ist. Das heißt, der Anschluss 15a ist mit zwei Steuereinheiten 5 verbunden. Im Gegensatz hierzu ist bei dem Halbleiterbauteil A5 gemäß der fünften Ausführungsform das Pad 32b elektrisch mit dem Anschluss 15e verbunden, und nicht mit einer Steuereinheit 5. Das heißt, der Anschluss 15a ist mit der Steuereinheit 5d verbunden und mit dem Anschluss 15e. Das Pad 32a ist elektrisch mit dem Anschluss 53a verbunden, bei dem es sich um das analoge Leistungsversorgungs-Terminal der Steuereinheit 5d handelt, und zwar über einen Verbindungsleiter 33 und ein Pad 31. Das Pad 32b ist elektrisch mit dem Anschluss 15e verbunden, und zwar über einen Verbindungsleiter 33 und ein Pad 32i. Das Pad 32i ist eines der Vielzahl von Pads 32 und ist benachbart zu dem Pad 32b angeordnet. Der Anschluss 15e ist einer der Vielzahl von Anschlüssen 15 und ist über das leitfähige Bond-Material 76 an das Pad 32i gebondet. Das heißt, der Anschluss 15a ist elektrisch mit der Steuereinheit 5d und dem Anschluss 15e verbunden. Bei der vorliegenden Ausführungsform ist der Anschluss 15e ein Beispiel eines „zweiten Anschlusses“, und das Pad 32b ist ein Beispiel eines „ersten Pads“. Der Anschluss 15e ist beispielsweise mit einem Kondensator außerhalb des Halbleiterbauteils A5 verbunden. Die Steuereinheit 5d des Halbleiterbauteils A5 hat nicht die Funktion des Erfassens der Spannung einer analogen Leistungsversorgung, so dass die Spannung des analogen Leistungsversorgungseingangs von dem Anschluss 15a nicht im Inneren des Halbleiterbauteil A5 erfasst werden kann. Die Spannung der analogen Leistungsversorgung kann jedoch außerhalb des Halbleiterbauteils A5 erfasst werden, und zwar durch Erfassen der Spannung zwischen den Terminals des Kondensators, der mit dem Anschluss 15e verbunden ist, der elektrisch mit dem Anschluss 15a verbunden ist.
  • Auch bei der vorliegenden Ausführungsform ist die Substratvorderfläche 21 des Substrats 2 mit dem leitfähigen Teil 3 gebildet, und die Steuereinheiten 5 sind leitfähig an die Pads 31 des leitfähigen Teils 3 gebondet. Bei einer derartigen Anordnung können die Leitungspfade zu den Steuereinheiten 5 durch den leitfähigen Teil 3 aufgebaut werden, der auf der Substratvorderfläche 21 gebildet ist, so dass es möglich ist, dünnere und dichtere Leitungspfade bereitzustellen. Der Anschluss 15a ist sowohl an das Pad 32a als auch an das Pad 32b gebondet, und zwar über das leitfähige Bond-Material 76. Dies verhindert eine Rauschübertragung zwischen dem Pad 32a und dem Pad 32b über das leitfähige Bond-Material 76 und den Anschluss 15a.
  • Die vorliegende Ausführungsform hat jenen Fall beschrieben, bei dem das Pad 32a elektrisch mit der Steuereinheit 5d verbunden ist, und bei dem das Pad 32b elektrisch mit dem Pad 32i verbunden ist, das an den Anschluss 15e gebondet ist, die vorliegende Offenbarung ist jedoch nicht hierauf eingeschränkt. Eines der Pads 32, an das der Anschluss 15 gebondet ist, kann elektrisch nur mit einem passiven Element 6 über einen Verbindungsleiter 33 und ein Pad 31 verbunden sein, oder kann elektrisch über einen Verbindungsleiter 33 mit einem Pad 31 verbunden sein, an das ein Ende eines Drahtes gebondet ist.
  • Das Halbleiterbauteil gemäß der vorliegenden Offenbarung ist nicht auf die vorstehenden Ausführungsformen eingeschränkt. Die genaue Konfiguration von jedem Teil des Halbleiterbauteils gemäß der vorliegenden Offenbarung kann auf verschiedene Art und Weise variiert werden.
  • Klausel 1
  • Halbleiterbauteil mit:
    • einem Substrat, das eine Substratvorderfläche und eine Substratrückfläche aufweist, die in einer Dickenrichtung voneinander wegweisen;
    • einem leitfähigen Teil, der aus einem elektrisch leitfähigen Material hergestellt ist und der auf der Substratvorderfläche gebildet ist;
    • einem Halbleiterchip, der auf der Substratvorderfläche angeordnet ist;
    • einer Steuereinheit, die auf der Substratvorderfläche angeordnet ist und die den Halbleiterchip steuert;
    • einem Abdichtungsharz, das den Halbleiterchip, die Steuereinheit, den leitfähigen Teil und wenigstens einen Abschnitt des Substrats bedeckt;
    • einem leitfähigen Bond-Material; und
    • einem ersten Anschluss, der über das leitfähige Bond-Material an den leitfähigen Teil gebondet ist und der gegenüber dem Abdichtungsharz teilweise freiliegt, wobei
    • der leitfähige Teil ein erstes Pad und ein zweites Pad aufweist, die voneinander beabstandet angeordnet sind, und
    • der erste Anschluss an das erste Pad und das zweite Pad gebondet ist.
  • Klausel 2
  • Halbleiterbauteil nach Klausel 1, wobei der leitfähige Teil ferner eine Verbindungssektion beinhaltet, die mit dem ersten Pad und dem zweiten Pad verbunden ist, und wobei die Verbindungssektion einen Abschnitt aufweist, der hinsichtlich einer Abmessung in einer Richtung orthogonal zu der Dickenrichtung kleiner ist als das erste Pad und das zweite Pad.
  • Klausel 3
  • Halbleiterbauteil nach Klausel 2, wobei die Verbindungssektion eine höhere Impedanz hat als jene eines Verbindungspfades zwischen dem ersten Pad und dem zweiten Pad über das leitfähige Bond-Material und dem ersten Anschluss.
  • Klausel 4
  • Halbleiterbauteil nach Klausel 2 oder 3, wobei die Verbindungssektion einen Abschnitt aufweist, der bei einer Betrachtung in der Dickenrichtung nicht mit dem ersten Anschluss überlappt.
  • Klausel 5
  • Halbleiterbauteil nach einer beliebigen der Klauseln 1-4, wobei der erste Anschluss eine streifenartige Form hat und einen vorstehenden Teil aufweist, der sich aus dem Abdichtungsharz heraus erstreckt, und einen gebondeten Teil aufweist, der an den leitfähigen Teil gebondet ist,
    wobei der gebondete Teil einen breiten Abschnitt an einem Ende gegenüberliegend dem vorstehenden Teil aufweist, und wobei das erste Pad und das zweite Pad an dem breiten Abschnitt gebondet sind.
  • Klausel 6
  • Halbleiterbauteil nach einer beliebigen der Klauseln 1-4, wobei der erste Anschluss eine streifenartige Form hat und einen vorstehenden Teil aufweist, der sich aus dem Abdichtungsharz heraus erstreckt, und einen gebondeten Teil aufweist, der an den leitfähigen Teil gebondet ist,
    wobei der gebondete Teil ein erstes Ende aufweist, das näher an dem vorstehenden Teil liegt, und ein zweites Ende aufweist, das weiter entfernt von dem vorstehenden Teil liegt, und
    wobei das erste Pad und das zweite Pad entlang einer Richtung angeordnet bzw. aufgereiht sind, in der das erste Ende und das zweite Ende voneinander beabstandet sind.
  • Klausel 7
  • Halbleiterbauteil nach einer beliebigen der Klauseln 1-4, wobei der erste Anschluss eine streifenartige Form hat und einen vorstehenden Teil aufweist, der sich aus dem Abdichtungsharz heraus erstreckt, und einen gebondeten Teil aufweist, der an den leitfähigen Teil gebondet ist,
    wobei der gebondete Teil ein erstes Verzweigungsende und ein zweites Verzweigungsende aufweist, und zwar an einer dem vorstehenden Teil gegenüberliegenden Seite,
    wobei das erste Pad an das erste Verzweigungsende gebondet ist, und
    wobei das zweite Pad an das zweite Verzweigungsende gebondet ist.
  • Klausel 8
  • Halbleiterbauteil nach einer beliebigen der Klauseln 1-7, wobei das erste Pad und das zweite Pad elektrisch mit der Steuereinheit verbunden sind.
  • Klausel 9
  • Halbleiterbauteil nach Klausel 8, wobei das erste Pad elektrisch mit einem analogen Leistungsversorgungs-Terminal der Steuereinheit verbunden ist, und
    wobei das zweite Pad elektrisch mit einem digitalen Leistungsversorgungs-Terminal der Steuereinheit verbunden ist.
  • Klausel 10
  • Halbleiterbauteil nach einer beliebigen der Klauseln 1-7, ferner mit einem zweiten Anschluss, der an den leitfähigen Teil gebondet ist und der gegenüber dem Abdichtungsharz teilweise freiliegt,
    wobei das erste Pad elektrisch mit dem zweiten Anschluss verbunden ist.
  • Klausel 11
  • Halbleiterbauteil nach einer beliebigen der Klauseln 1-7, ferner mit:
    • einem zweiten Halbleiterchip, der auf der Substratvorderfläche angeordnet ist; und
    • einer zweiten Steuereinheit, die auf der Substratvorderfläche angeordnet ist und die den zweiten Halbleiterchip steuert, wobei
    • das erste Pad elektrisch mit der Steuereinheit verbunden ist und
    • das zweite Pad elektrisch mit der zweiten Steuereinheit verbunden ist.
  • Klausel 12
  • Halbleiterbauteil nach einer beliebigen der Klauseln 1-11, wobei der leitfähige Teil ferner ein drittes Pad aufweist und
    wobei der erste Anschluss an das dritte Pad gebondet ist.
  • Klausel 13
  • Halbleiterbauteil nach einer beliebigen der Klauseln 1-12, ferner mit einem dritten Anschluss, der auf der Substratvorderfläche angeordnet ist, der eine Wärmeleitfähigkeit aufweist, die höher ist als jene des Substrats, und der gegenüber dem Abdichtungsharz teilweise freigelegt ist,
    wobei der Halbleiterchip auf dem dritten Anschluss angeordnet ist.
  • Klausel 14
  • Halbleiterbauteil nach Klausel 13, ferner mit einem Bond-Teil, der auf der Substratvorderfläche gebildet ist und der ein leitfähiges Material enthält, das den leitfähigen Teil bildet,
    wobei der dritte Anschluss an den Bond-Teil gebondet ist.
  • Klausel 15
  • Halbleiterbauteil nach einer beliebigen der Klauseln 1-14, wobei der Halbleiterchip ein Leistungstransistor ist, der elektrische Leistung steuert.
  • Klausel 16
  • Halbleiterbauteil nach einer beliebigen der Klauseln 1-15, wobei der Halbleiterchip ferner eine Rückflächenelektrode aufweist, die an den ersten Anschluss gebondet ist.
  • Klausel 17
  • Halbleiterbauteil nach einer beliebigen der Klauseln 1-16, wobei die Substratrückfläche gegenüber dem Abdichtungsharz freiliegt.
  • Klausel 18
  • Halbleiterbauteil nach einer beliebigen der Klauseln 1-17, wobei das Substrat aus einer Keramik hergestellt ist.
  • Bezugszeichenliste
    • A1, A2, A3, A4, A5
    Halbleiterbauteil
    1, 11, 11a, 11b, 12, 12a, 12b:
    Anschluss
    13, 13a, 13b, 14, 15, 15a-15e:
    Anschluss
    111
    Gebondeter Teil
    111a
    Vorderfläche
    111b
    Rückfläche
    112
    Vorstehender Teil
    113
    Geneigter Verbindungsteil
    114
    Paralleler Verbin-dungsteil
    151
    Gebondeter Teil
    151a
    Vorderfläche
    151b
    Rückfläche
    151c
    Breiter Abschnitt
    151d
    Erstes Ende
    151e
    Zweites Ende
    151f
    Erstes Verzweigungsende
    151g
    Zweites Verzweigungsende
    152
    Vorstehender Teil
    153
    Geneigter Verbindungsteil
    154
    Paralleler Verbindungsteil
    2
    Substrat
    21
    Substratvorderfläche
    22
    Substratrückfläche
    25, 251-254
    Bond-Teile
    3
    Leitfähiger Teil
    31
    Pad
    32, 32a-32i
    Pads
    33
    Verbindungsleiter
    34
    Verbindungssektion
    4, 4a, 4b, 4c, 4d
    Halbleiterchip
    41
    Elementvorderfläche
    42
    Elementrückfläche
    43
    Source-Elektrode
    44
    Gate-Elektrode
    45
    Drain-Elektrode
    5, 5a, 5b, 5c, 5d
    Steuereinheit
    53, 53a, 53b
    Anschluss
    6
    Passive Elemente
    6a
    Shunt-Widerstand
    71, 72
    Draht
    75:
    Bond-Material
    76
    Leitfähiges Bond-Material
    8
    Abdichtungsharz
    81
    Harzvorderfläche
    82:
    Harzrückfläche
    83
    Harzseitenfläche
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2020004893 A [0003]

Claims (18)

  1. Halbleiterbauteil mit: einem Substrat, das eine Substratvorderfläche und eine Substratrückfläche aufweist, die in einer Dickenrichtung voneinander wegweisen; einem leitfähigen Teil, der aus einem elektrisch leitfähigen Material hergestellt ist und der auf der Substratvorderfläche gebildet ist; einem Halbleiterchip, der auf der Substratvorderfläche angeordnet ist; einer Steuereinheit, die auf der Substratvorderfläche angeordnet ist und die den Halbleiterchip steuert; einem Abdichtungsharz, das den Halbleiterchip, die Steuereinheit, den leitfähigen Teil und wenigstens einen Abschnitt des Substrats bedeckt; einem leitfähigen Bond-Material; und einem ersten Anschluss, der über das leitfähige Bond-Material an den leitfähigen Teil gebondet ist und der gegenüber dem Abdichtungsharz teilweise freiliegt, wobei der leitfähige Teil ein erstes Pad und ein zweites Pad aufweist, die voneinander beabstandet angeordnet sind, und der erste Anschluss an das erste Pad und das zweite Pad gebondet ist.
  2. Halbleiterbauteil nach Anspruch 1, wobei der leitfähige Teil ferner eine Verbindungssektion beinhaltet, die mit dem ersten Pad und dem zweiten Pad verbunden ist, und wobei die Verbindungssektion einen Abschnitt aufweist, der hinsichtlich einer Abmessung in einer Richtung orthogonal zu der Dickenrichtung kleiner ist als das erste Pad und das zweite Pad.
  3. Halbleiterbauteil nach Anspruch 2, wobei die Verbindungssektion eine höhere Impedanz hat als jene eines Verbindungspfades zwischen dem ersten Pad und dem zweiten Pad über das leitfähige Bond-Material und dem ersten Anschluss.
  4. Halbleiterbauteil nach Anspruch 2 oder 3, wobei die Verbindungssektion einen Abschnitt aufweist, der bei einer Betrachtung in der Dickenrichtung nicht mit dem ersten Anschluss überlappt.
  5. Halbleiterbauteil nach einem beliebigen der Ansprüche 1-4, wobei der erste Anschluss eine streifenartige Form hat und einen vorstehenden Teil aufweist, der sich aus dem Abdichtungsharz heraus erstreckt, und einen gebondeten Teil aufweist, der an den leitfähigen Teil gebondet ist, wobei der gebondete Teil einen breiten Abschnitt an einem Ende gegenüberliegend dem vorstehenden Teil aufweist, und wobei das erste Pad und das zweite Pad an den breiten Abschnitt gebondet sind.
  6. Halbleiterbauteil nach einem beliebigen der Ansprüche 1-4, wobei der erste Anschluss eine streifenartige Form hat und einen vorstehenden Teil aufweist, der sich aus dem Abdichtungsharz heraus erstreckt, und einen gebondeten Teil aufweist, der an den leitfähigen Teil gebondet ist, wobei der gebondete Teil ein erstes Ende aufweist, das näher an dem vorstehenden Teil liegt, und ein zweites Ende aufweist, das weiter entfernt von dem vorstehenden Teil liegt, und wobei das erste Pad und das zweite Pad entlang einer Richtung angeordnet bzw. aufgereiht sind, in der das erste Ende und das zweite Ende voneinander beabstandet sind.
  7. Halbleiterbauteil nach einem beliebigen der Ansprüche 1-4, wobei der erste Anschluss eine streifenartige Form hat und einen vorstehenden Teil aufweist, der sich aus dem Abdichtungsharz heraus erstreckt, und einen gebondeten Teil aufweist, der an den leitfähigen Teil gebondet ist, wobei der gebondete Teil ein erstes Verzweigungsende und ein zweites Verzweigungsende aufweist, und zwar an einer dem vorstehenden Teil gegenüberliegenden Seite, wobei das erste Pad an das erste Verzweigungsende gebondet ist, und wobei das zweite Pad an das zweite Verzweigungsende gebondet ist.
  8. Halbleiterbauteil nach einem beliebigen der Ansprüche 1-7, wobei das erste Pad und das zweite Pad elektrisch mit der Steuereinheit verbunden sind.
  9. Halbleiterbauteil nach Anspruch 8, wobei das erste Pad elektrisch mit einem analogen Leistungsversorgungs-Terminal der Steuereinheit verbunden ist, und wobei das zweite Pad elektrisch mit einem digitalen Leistungsversorgungs-Terminal der Steuereinheit verbunden ist.
  10. Halbleiterbauteil nach einem beliebigen der Ansprüche 1-7, ferner mit einem zweiten Anschluss, der an den leitfähigen Teil gebondet ist und der gegenüber dem Abdichtungsharz teilweise freiliegt, wobei das erste Pad elektrisch mit dem zweiten Anschluss verbunden ist.
  11. Halbleiterbauteil nach einem beliebigen der Ansprüche 1-7, ferner mit: einem zweiten Halbleiterchip, der auf der Substratvorderfläche angeordnet ist; und einer zweiten Steuereinheit, die auf der Substratvorderfläche angeordnet ist und die den zweiten Halbleiterchip steuert, wobei das erste Pad elektrisch mit der Steuereinheit verbunden ist und das zweite Pad elektrisch mit der zweiten Steuereinheit verbunden ist.
  12. Halbleiterbauteil nach einem beliebigen der Ansprüche 1-11, wobei der leitfähige Teil ferner ein drittes Pad aufweist und wobei der erste Anschluss an das dritte Pad gebondet ist.
  13. Halbleiterbauteil nach einem beliebigen der Ansprüche 1-12, ferner mit einem dritten Anschluss, der auf der Substratvorderfläche angeordnet ist, der eine Wärmeleitfähigkeit aufweist, die höher ist als jene des Substrats, und der gegenüber dem Abdichtungsharz teilweise freigelegt ist, wobei der Halbleiterchip auf dem dritten Anschluss angeordnet ist.
  14. Halbleiterbauteil nach Anspruch 13, ferner mit einem Bond-Teil, der auf der Substratvorderfläche gebildet ist und der ein leitfähiges Material enthält, das den leitfähigen Teil bildet, wobei der dritte Anschluss an den Bond-Teil gebondet ist.
  15. Halbleiterbauteil nach einem beliebigen der Ansprüche 1-14, wobei der Halbleiterchip ein Leistungstransistor ist, der elektrische Leistung steuert.
  16. Halbleiterbauteil nach einem beliebigen der Ansprüche 1-15, wobei der Halbleiterchip ferner eine Rückflächenelektrode aufweist, die an den ersten Anschluss gebondet ist.
  17. Halbleiterbauteil nach einem beliebigen der Ansprüche 1-16, wobei die Substratrückfläche gegenüber dem Abdichtungsharz freiliegt.
  18. Halbleiterbauteil nach einem beliebigen der Ansprüche 1-17, wobei das Substrat aus einer Keramik hergestellt ist.
DE212021000169.6U 2020-06-08 2021-05-25 Halbleiterbauteil Active DE212021000169U1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020099389 2020-06-08
JP2020-099389 2020-06-08
PCT/JP2021/019732 WO2021251126A1 (ja) 2020-06-08 2021-05-25 半導体装置

Publications (1)

Publication Number Publication Date
DE212021000169U1 true DE212021000169U1 (de) 2021-12-03

Family

ID=78846026

Family Applications (2)

Application Number Title Priority Date Filing Date
DE212021000169.6U Active DE212021000169U1 (de) 2020-06-08 2021-05-25 Halbleiterbauteil
DE112021001976.7T Pending DE112021001976T5 (de) 2020-06-08 2021-05-25 Halbleiterbauteil

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112021001976.7T Pending DE112021001976T5 (de) 2020-06-08 2021-05-25 Halbleiterbauteil

Country Status (5)

Country Link
US (1) US20230207440A1 (de)
JP (1) JPWO2021251126A1 (de)
CN (1) CN115943491A (de)
DE (2) DE212021000169U1 (de)
WO (1) WO2021251126A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD1021830S1 (en) * 2021-03-16 2024-04-09 Rohm Co., Ltd. Semiconductor module
USD1022932S1 (en) * 2021-03-16 2024-04-16 Rohm Co., Ltd. Semiconductor module
USD1021829S1 (en) * 2021-03-16 2024-04-09 Rohm Co., Ltd. Semiconductor module
WO2023171343A1 (ja) * 2022-03-07 2023-09-14 ローム株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020004893A (ja) 2018-06-29 2020-01-09 三菱電機株式会社 パワー半導体モジュール、電力変換装置、およびパワー半導体モジュールの製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080031446A (ko) * 2005-08-31 2008-04-08 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법
JP5341339B2 (ja) * 2006-10-31 2013-11-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP2014123701A (ja) * 2012-11-20 2014-07-03 Sanken Electric Co Ltd 半導体装置
WO2019244372A1 (ja) * 2018-06-20 2019-12-26 ローム株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020004893A (ja) 2018-06-29 2020-01-09 三菱電機株式会社 パワー半導体モジュール、電力変換装置、およびパワー半導体モジュールの製造方法

Also Published As

Publication number Publication date
JPWO2021251126A1 (de) 2021-12-16
DE112021001976T5 (de) 2023-01-12
WO2021251126A1 (ja) 2021-12-16
US20230207440A1 (en) 2023-06-29
CN115943491A (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
DE212021000169U1 (de) Halbleiterbauteil
DE102006021959B4 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE10149580B4 (de) Halbleitervorrichtung
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE10393437T5 (de) Halbleiterbauelementbaugruppe
DE112021001035B4 (de) Halbleiterbauteil
DE102017200256A1 (de) Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE212020000492U1 (de) Halbleiterbauteil
DE102019112935B4 (de) Halbleitermodul
DE112021000605T5 (de) Halbleiterbauteil
DE212021000219U1 (de) Elektronische Vorrichtung
DE112021000700T5 (de) Elektronische vorrichtung
DE112020003763T5 (de) Halbleiterbauteil
DE112020002920T5 (de) Halbleitervorrichtung und produktionsverfahren für halbleitervorrichtung
DE102020204406A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102019112936A1 (de) Halbleitermodul
DE112021001391T5 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102007002807B4 (de) Chipanordnung
DE112021002397T5 (de) Halbleitermodul
DE102021109761A1 (de) Halbleitervorrichtung
DE112021000197B4 (de) Halbleiterbauteil
DE112021001168B4 (de) Halbleiterbauteil
DE112021000527T5 (de) Elektronikbauteil
DE112020007132T5 (de) Halbleitervorrichtung
DE112022002743T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R207 Utility model specification
R150 Utility model maintained after payment of first maintenance fee after three years