DE112021000197B4 - Halbleiterbauteil - Google Patents

Halbleiterbauteil Download PDF

Info

Publication number
DE112021000197B4
DE112021000197B4 DE112021000197.3T DE112021000197T DE112021000197B4 DE 112021000197 B4 DE112021000197 B4 DE 112021000197B4 DE 112021000197 T DE112021000197 T DE 112021000197T DE 112021000197 B4 DE112021000197 B4 DE 112021000197B4
Authority
DE
Germany
Prior art keywords
substrate
terminal
semiconductor
electronic component
electrically
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112021000197.3T
Other languages
English (en)
Other versions
DE112021000197T5 (de
Inventor
Kenji Hama
Yuji Ishimatsu
Hideo Hara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE112021000197T5 publication Critical patent/DE112021000197T5/de
Application granted granted Critical
Publication of DE112021000197B4 publication Critical patent/DE112021000197B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/495—Material
    • H01L2224/49505—Connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Halbleiterbauteil mit:einem Substrat (2), das eine Substratvorderfläche (21) und eine Substratrückfläche (22) aufweist, die in einer Dickenrichtung voneinander weg weisen;einem leitfähigen Teil (3), der aus einem elektrisch leitfähigen Material hergestellt ist, und zwar auf der Substratvorderfläche (21);einer ersten Elektronikkomponente (5), die auf der Substratvorderfläche (21) angeordnet ist und die elektrisch mit dem leitfähigen Teil (3) verbunden ist;einem ersten Anschluss (11), der elektrisch mit dem leitfähigen Teil (3) verbunden ist; undeinem ersten Abdichtungsharz (8), das die erste Elektronikkomponente (5) und wenigstens einen Abschnitt des Substrats (2) bedeckt und den ersten Anschluss (11) teilweise bedeckt,wobei der leitfähige Teil (3) eine überlappende Verdrahtungsbahn (33) beinhaltet, die einen überlappenden Abschnitt hat, der bei einer Betrachtung in der Dickenrichtung mit der ersten Elektronikkomponente (5) überlappt, und wobei der überlappende Abschnitt nicht elektrisch an die erste Elektronikkomponente (5) gebondet ist, undwobei die erste Elektronikkomponente (5) ein Elektronikelement (51) und ein zweites Abdichtungsharz (54) aufweist, das das Elektronikelement (51) bedeckt.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung betrifft Halbleiterbauteile.
  • STAND DER TECHNIK
  • Es sind verschiedene Typen von Halbleiterbauteilen verfügbar, einschließlich solcher, die als intelligente Leistungsmodule („intelligent power modules“, IPMs) bezeichnet werden. Ein derartiges Halbleiterbauteil weist einen Halbleiterchip, einen Controller-Chip zum Steuern des Halbleiterchips und ein Abdichtungsharz auf, das den Halbleiterchip und den Controller-Chip bedeckt (siehe Patentdokument 1).
  • Das Dokument US 6 552 430 B1 betrifft ein Micro-BGA-Style-Gehäuse für Halbleiterbauteile, das einen Halbleiterchip und ein Substrat für das Gehäuse beinhaltet. Der Halbleiterchip weist eine Vielzahl von leitenden Pads auf. Eine Vielzahl von Transistorschaltungen sind auf dem Halbleiterchip ausgebildet. Das Gehäusesubstrat hat eine erste und eine zweite Seite. Eine Vielzahl von leitenden Anschlüssen sind auf der ersten Seite des Substrats gebildet. Mindestens einer der Anschlüsse ist elektrisch mit mindestens einem der leitenden Pads gekoppelt. Eine Vielzahl von Kontakten ist auf der zweiten Seite des Substrats gebildet. Eine Mehrzahl von Leiterbahnen sind auf der ersten Seite des Substrats angeordnet. Jede Leiterbahn stellt zumindest einen Teil einer elektrischen Kopplung zwischen mindestens einem der Anschlüsse und mindestens einem der Kontakte.
  • Weitere Gehäuse für Halbleiter sind bekannt aus den Dokumenten US 5 592 025 A und US 2009 / 0 253 278 A1 . Ein weiteres Chip-Gehäuse, bei dem ein Chip über Bond-Drähte mit einem Anschlussrahmen verbunden ist, ist bekannt aus dem Dokument US 2005 / 0 093 121 A1 .
  • Weiteres Dokument des Standes der Technik
  • Patentdokument 1: JP 2020- 4 893 A
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Von der Erfindung zu lösendes Problem
  • Ein Controller-Chip empfängt und gibt aus eine Vielzahl von unterschiedlichen Steuersignalen. Um eine größere Anzahl von Steuersignalen zu verarbeiten, muss der Controller-Chip mit einer größeren Anzahl von Leitungspfaden versehen sein. Obgleich Leitungspfade herkömmlich durch Metallanschlüsse gebildet werden, ist diese Praxis ggf. nicht geeignet zum Erhöhen der Packungsdichte eines Halbleiterbauteils.
  • Die vorliegende Offenbarung ist im Hinblick auf die oben beschriebenen Umstände erdacht worden und hat die Aufgabe, ein Halbleiterbauteil bereitzustellen, das eine höhere Packungsdichte („packaging density“) erreichen kann.
  • Mittel zum Lösen des Problems
  • Die obige Aufgabe wird gelöst durch ein Halbleiterbauteil gemäß Anspruch 1 und durch ein Halbleiterbauteil gemäß Anspruch 9. Ein erster Aspekt der vorliegenden Offenbarung stellt ein Halbleiterbauteil bereit, das aufweist: ein Substrat mit einer Substratvorderfläche und einer Substratrückfläche, die in einer Dickenrichtung voneinander weg weisen; einen leitfähigen Teil, der aus einem elektrisch leitfähigen Material hergestellt ist, und zwar auf der Substratvorderfläche; eine Elektronikkomponente, die auf der Substratvorderfläche angeordnet ist und die elektrisch mit dem leitfähigen Teil verbunden ist; und ein Abdichtungsharz, das die Elektronikkomponente und wenigstens einen Abschnitt des Substrats bedeckt. Der leitfähige Teil weist eine überlappende Verdrahtungsbahn („overlapping wiring trace“) auf, die einen Überlappungsabschnitt beinhaltet, der bei einer Betrachtung in der Dickenrichtung mit der Elektronikkomponente überlappt. Der überlappende Abschnitt der überlappenden Verdrahtungsbahn ist nicht elektrisch an die Elektronikkomponente gebondet.
  • Gemäß dem oben beschriebenen Halbleiterbauteil ist ein Leitungspfad bzw. sind Leitungspfade zu der Elektronikkomponente durch den leitfähigen Teil bereitgestellt, der auf der Substratvorderfläche angeordnet ist. Bei dieser Konfiguration können dünnere Leitungspfade mit einer höheren Dichte als Leitungspfade bereitgestellt werden, die durch Metallanschlüsse bereitgestellt werden. Zusätzlich hierzu ist die Überlappungsverdrahtungsbahn so angeordnet, dass sie bei einer Betrachtung in der Dickenrichtung mit einer Elektronikkomponente überlappt. Bei dieser Konfiguration kann ein kürzerer Leitungspfad als ein Leitungspfad vorgesehen werden, der um die Elektronikkomponente herum geroutet ist, was zu einer grö-ßeren Design- bzw. Konstruktionsflexibilität führt. Die Packungsdichte des Halbleiterbauteils kann daher erhöht werden.
  • Weitere Merkmale und Vorteile der vorliegenden Offenbarung ergeben sich deutlicher aus der nachstehenden Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen.
  • Figurenliste
    • 1 ist eine perspektivische Ansicht eines Halbleiterbauteils gemäß einer ersten Ausführungsform der vorliegenden Offenbarung.
    • 2 ist eine Draufsicht des Halbleiterbauteils, das in 1 gezeigt ist.
    • 3 ist eine Draufsicht eines Halbleiterbauteils, das in 1 gezeigt ist, wobei ein Abdichtungsharz transparent gezeigt ist.
    • 4 ist eine Bodenansicht des Halbleiterbauteils, das in 1 gezeigt ist.
    • 5 ist eine Schnittansicht entlang einer Linie V-V von 3.
    • 6 ist eine vergrößerte Ansicht, die einen Teil von 3 zeigt.
    • 7 ist eine Schnittansicht entlang einer Linie VII-VII von 6.
    • 8 ist eine Draufsicht eines Substrats des Halbleiterbauteils, das in 1 gezeigt ist.
    • 9 ist ein Flussdiagramm, das Verarbeitungsschritte eines Beispiels eines Verfahrens zum Herstellen des Halbleiterbauteils zeigt, das in 1 gezeigt ist.
    • 10 ist eine Schnittansicht eines Halbleiterbauteils gemäß einer zweiten Ausführungsform der vorliegenden Offenbarung.
    • 11 ist eine vergrößerte Schnittansicht, die einen Teil von 10 zeigt.
    • 12 ist eine Draufsicht eines Halbleiterbauteils gemäß einer dritten Ausführungsform der vorliegenden Offenbarung, wobei ein Abdichtungsharz transparent gezeigt ist.
    • 13 ist eine Schnittansicht eines Halbleiterbauteils gemäß einer vierten Ausführungsform der vorliegenden Offenbarung.
    • 14 ist eine vergrößerte Schnittansicht, die einen Teil von 13 zeigt.
    • 15 ist eine vergrößerte Schnittansicht, die einen Teil von 13 zeigt.
  • MODUS BZW. Ausführungsform zum Ausführen der Erfindung
  • Unter Bezugnahme auf die Zeichnungen werden bevorzugte Ausführungsformen der vorliegenden Offenbarung beschrieben. In der vorliegenden Offenbarung werden, soweit nicht anders angegeben, die Formulierungen „ein Objekt A ist auf einem Objekt B gebildet“ und „ein Objekt A ist mit/über einem Objekt B gebildet“ dazu verwendet, um abzudecken, dass „das Objekt A direkt auf dem Objekt B gebildet ist“, und um auch abzudecken, dass „das Objekt A indirekt auf dem Objekt B gebildet ist, wobei ein anderes Objekt zwischen dem Objekt A und dem Objekt B angeordnet ist“. Ähnlich hierzu werden, sofern nichts anderes angegeben ist, die Formulierungen „ein Objekt A ist auf einem Objekt A bzw. B angeordnet“ und „ein Objekt A ist über einem Objekt A bzw. B angeordnet“ dazu verwendet, um abzudecken, dass „das Objekt A direkt auf einem Objekt B angeordnet ist“, und um auch abzudecken, dass „das Objekt A indirekt auf dem Objekt B angeordnet ist, wobei ein anderes Objekt zwischen dem Objekt A und dem Objekt B angeordnet ist“. Ähnlich hierzu wird, sofern nichts anderes angegeben ist, die Formulierung „ein Objekt ist auf einem Objekt B vorgesehen“ dazu verwendet, um abzudecken, dass „das Objekt A in Kontakt mit dem Objekt B vorgesehen ist“, und um auch abzudecken, dass „das Objekt A indirekt auf dem Objekt B vorgesehen ist, wobei ein anderes Objekt zwischen dem Objekt A und dem Objekt B angeordnet ist“. Zusätzlich hierzu wird, sofern nichts anderes angegeben ist, eine Formulierung „ein Objekt A überlappt mit einem Objekt B bei einer Betrachtung in einer gewissen Richtung“ dazu verwendet, um abzudecken, dass „das Objekt A mit dem Objekt B insgesamt überlappt“, und um auch abzudecken, dass „das Objekt A mit einem Abschnitt des Objektes B überlappt“.
  • <Erste Ausführungsform>
  • Die 1 bis 8 zeigen ein Halbleiterbauteil gemäß einer Ausführungsform der vorliegenden Offenbarung. Das Halbleiterbauteil A1 der vorliegenden Ausführungsform beinhaltet eine Vielzahl von Anschlüssen 1, ein Substrat 2, eine Vielzahl von Bond-Teilen 25, einen leitfähigen Teil 3, zwei Halbleiterchips 4, zwei Controller-Module 5 und eine Vielzahl von passiven Elementen 6, eine Vielzahl von Drähten 71, eine Vielzahl von Drähten 72 und ein Abdichtungsharz 8. Das Halbleiterbauteil A1 ist bei diesem Beispiel ein intelligentes Leistungsmodul (IPM). Das Halbleiterbauteil A1 wird in Luftaufbereitungsanlagen bzw. Klimaanlagen und in Motorsteuermodulen verwendet, um Beispiele zu nennen. 1 ist eine perspektivische Ansicht des Halbleiterbauteils A1. 2 ist eine Draufsicht des Halbleiterbauteils A1. 3 ist eine Draufsicht des Halbleiterbauteils A1, wobei das Abdichtungsharz 8 transparent gezeigt ist. In 3 ist der Umriss des Abdichtungsharzes 8 als Phantom gezeigt (in doppelt gestrichelten Linien). 4 ist eine Bodenansicht des Halbleiterbauteils A1. 5 ist eine Schnittansicht entlang einer Linie V-V von 3. 6 ist eine vergrößerte Ansicht, die einen Teil von 3 zeigt. 7 ist eine Schnittansicht entlang einer Linie VII-VII von 6. In 7 ist das Abdichtungsharz 8 weggelassen. 8 ist eine Draufsicht des Substrats 2.
  • Aus Gründen der Zweckmäßigkeit ist die Dickenrichtung des Substrats 2 (die Richtung der Draufsicht) als eine z-Richtung definiert, eine Richtung senkrecht zu der z-Richtung entlang eines Rands des Substrats 2 (die horizontale Richtung in den 2 bis 4) ist als eine x-Richtung definiert, und die Richtung senkrecht zu der z-Richtung und der y-Richtung (die vertikale Richtung in den 2 bis 4) ist als eine y-Richtung definiert. Es ist anzumerken, dass die z-Richtung ein Beispiel der „Dickenrichtung“ ist. Das Substrat 2 hat bei einer Betrachtung in der z-Richtung die Form einer rechteckförmigen Platte, die in der x-Richtung länglich ist. Die Dicke (Abmessung in der z-Richtung) des Substrats 2 kann etwa 0,1 bis 1,0 mm betragen. Diese Dicke ist lediglich beispielhaft erwähnt, und die Abmessungen des Substrats 2 sind nicht besonders eingeschränkt. Das Substrat 2 ist aus einem isolierenden Material hergestellt. Obgleich das Material des Substrats 2 nicht besonders eingeschränkt ist, sind Materialien bevorzugt, die eine höhere Wärmeleitfähigkeit haben als das Material des Abdichtungsharzes 8. Beispielsweise können für das Substrat 2 Keramikmaterialien, wie Aluminiumoxid (Al2O3), Siliciumnitrid (SiN), Aluminiumnitrid und Zirconiumoxid-Aluminiumoxid („circonia alumina“) verwendet werden.
  • Das Substrat 2 weist eine Substratvorderfläche 21 und eine Substratrückfläche 22 auf. Die Substratvorderfläche 21 und die Substratrückfläche 22 sind flache Flächen, die in der z-Richtung voneinander weg weisen und die senkrecht zu der z-Richtung liegen. Die Substratvorderfläche 21 weist in 5 nach oben. Die Substratvorderfläche 21 ist jene Fläche, auf der der leitfähige Teil 3 und die Bond-Teile 25 gebildet sind und auf der Anschlüsse 1 und eine Vielzahl von Elektronikkomponenten montiert sind. Die Vielzahl von Elektronikkomponenten beinhalten die zwei Halbleiterchips 4, die zwei Controller-Module 5 und die passiven Elemente 6. Die Substratrückfläche 22 weist in 5 nach unten. Wie es in 4 gezeigt ist, ist die Substratrückfläche 22 gegenüber dem Abdichtungsharz 8 freigelegt. Sowohl die Substratvorderfläche 21 als auch die Substratrückfläche 22 sind rechteckförmig. Es ist jedoch anzumerken, dass die Form des Substrats 2 nicht besonders eingeschränkt ist.
  • Der leitfähige Teil 3 ist auf dem Substrat 2 gebildet. Gemäß der vorliegenden Ausführungsform ist der leitfähige Teil 3 auf der Substratvorderfläche 21 des Substrats 2 gebildet. Der leitfähige Teil 3 ist aus einem elektrisch leitfähigen Material hergestellt, das nicht besonders eingeschränkt ist. Beispiele von elektrisch leitfähigen Materialien, die für den leitfähigen Teil 3 verwendbar sind, beinhalten solche, die Silber (Ag), Kupfer (Cu) oder Gold (Au) enthalten. Die nachstehende Beschreibung erfolgt unter der Annahme, dass der leitfähige Teil 3 Silber enthält. In einem weiteren Beispiel kann der leitfähige Teil 3 jedoch Kupfer anstelle von Silber enthalten oder kann Gold anstelle von Silber oder Kupfer enthalten. Alternativ hierzu kann der leitfähige Teil 3 Ag-Pt oder Ag-Pd enthalten. Obgleich keine Einschränkung hierauf erfolgt, kann der leitfähige Teil 3 durch Brennen („firing“) einer Paste gebildet werden, die ein derartiges Metall enthält. Obwohl keine besondere Einschränkung hierauf erfolgt, kann der leitfähige Teil 3 eine Dicke von etwa 5 bis 30 µm haben.
  • Der leitfähige Teil 3 ist nicht auf eine bestimmte Konfiguration eingeschränkt. Gemäß der vorliegenden Ausführungsform beinhaltet der leitfähige Teil 3 eine Vielzahl von ersten Pads 31, eine Vielzahl von zweiten Pads 32 und eine Vielzahl von Verbindungsverdrahtungsbahnen 33, und zwar wie es in 8 gezeigt ist. Die ersten Pads 31 können rechteckförmige Pads sein, an die die Controller-Module 5 elektrisch gebondet sind. Es ist anzumerken, dass die Form der ersten Pads 31 nicht besonders eingeschränkt ist. Die ersten Pads 31 sind voneinander beabstandet. Die zweiten Pads 32 können rechteckförmige Pads sein, an die die Anschlüsse 15 (später beschrieben), die Halbleiterchips 4 und die passiven Elemente 6 elektrisch angeschlossen sind. Die Form der zweiten Pads 32 ist nicht besonders eingeschränkt. Die zweiten Pads 32 sind voneinander beabstandet. Jede Verbindungsverdrahtungsbahn 33 verbindet ein erstes Pad 31 mit einem zweiten Pad 32. Eine oder mehrere der Verbindungsverdrahtungsbahnen 33 können mit zwei ersten Pads 31 verbunden sein. Die ersten Pads 31 und die zweiten Pads 32 können solche enthalten, die nicht mit einer Verbindungsverdrahtungsbahn 33 verbunden sind. Da jede Verbindungsverdrahtungsbahn 33 mit einem ersten Pad 31 verbunden ist, an das ein Controller-Modul 5 elektrisch gebondet ist, ist die Verbindungsverdrahtungsbahn 33 elektrisch mit dem Controller-Modul 5 verbunden. Die Verbindungsverdrahtungsbahn 33 ist jedoch nicht selbst elektrisch an das Controller-Modul 5 gebondet.
  • Gemäß der vorliegenden Ausführungsform überlappen einige der Verbindungsverdrahtungsbahnen 33 mit einem Controller-Modul 5, und zwar bei einer Betrachtung in der z-Richtung. Genauer gesagt sind diese Verbindungsverdrahtungsbahnen 33 zwischen der Substratvorderfläche 21 des Substrats 2 und dem Controller-Modul 5 angeordnet. Eine solche Verbindungsverdrahtungsbahn 33, die einen Abschnitt hat, der mit einem Controller-Modul 5 überlappt, ist ein Beispiel der „überlappenden Verdrahtungsbahn“.
  • Gemäß der vorliegenden Ausführungsform beinhalten die Verbindungsverdrahtungsbahnen 33 Verbindungsverdrahtungsbahnen 33a, 33b, 33c, 33d, 33e, 33f, 33g und 33h, und zwar wie es in den 3 und 8 gezeigt ist. Die Verbindungsverdrahtungsbahn 33a überlappt mit einem Controller-Modul 5a (nachstehend beschrieben). Die Verbindungsverdrahtungsbahn 33a ist verbunden mit: einem ersten Pad 31, das elektrisch an das Controller-Modul 5a gebondet ist; und einem zweiten Pad 32, das elektrisch mit einem Halbleiterchip 4a (nachstehend beschrieben) verbunden ist, und zwar mittels eines Drahtes 72. Die Verbindungsverdrahtungsbahn 33b überlappt mit dem Controller-Modul 5a. Die Verbindungsverdrahtungsbahn 33b ist verbunden mit: einem ersten Pad 31, das elektrisch an das Controller-Modul 5a gebondet ist; und einem zweiten Pad 32, das elektrisch an einen Anschluss 15 gebondet ist. Die Verbindungsverdrahtungsbahn 33c überlappt mit einem Controller-Modul 5b (nachstehend beschrieben). Die Verbindungsverdrahtungsbahn 33c ist verbunden mit: einem ersten Pad 31, das elektrisch an das Controller-Modul 5b gebondet ist; und einem zweiten Pad 32, das elektrisch an einen Anschluss 15 gebondet ist. Die Verbindungsverdrahtungsbahn 33d überlappt mit dem Controller-Modul 5a. Die Verbindungsverdrahtungsbahn 33d ist verbunden mit: einem ersten Pad 31, das elektrisch an das Controller-Modul 5a gebondet ist; einem ersten Pad 31, das elektrisch an das Controller-Modul 5b gebondet ist; und einem zweiten Pad 32, das elektrisch an einen Anschluss 15 gebondet ist.
  • Die Verbindungsverdrahtungsbahn 33e überlappt mit dem Controller-Modul 5b. Die Verbindungsverdrahtungsbahn 33e ist verbunden mit: einem ersten Pad 31, das elektrisch an das Controller-Modul 5b gebondet ist; und einem zweiten Pad 32, das elektrisch mit einem Halbleiterchip 4b (nachstehend beschrieben) verbunden ist, und zwar mittels eines Drahts 72. Die Verbindungsverdrahtungsbahn 33f überlappt mit dem Controller-Modul 5b. Die Verbindungsverdrahtungsbahn 33f ist verbunden mit: einem ersten Pad 31, das elektrisch an das Controller-Modul 5b gebondet ist; und einem zweiten Pad 32, das elektrisch mit dem Halbleiterchip 4b verbunden ist, und zwar mittels eines Drahts 72, und das elektrisch an ein passives Element 6 gebondet ist. Die Verbindungsverdrahtungsbahn 33g überlappt mit dem Controller-Modul 5b. Die Verbindungsverdrahtungsbahn 33g ist verbunden mit: einem ersten Pad 31, das elektrisch an das Controller-Modul 5b gebondet ist; und einem zweiten Pad 32, das elektrisch an ein passives Element 6 gebondet ist. Die Verbindungsverdrahtungsbahn 33h überlappt mit dem Controller-Modul 5b. Die Verbindungsverdrahtungsbahn 33h ist verbunden mit: einem ersten Pad 31, das elektrisch an das Controller-Modul 5b gebondet ist; und einem zweiten Pad 32, das elektrisch an einen Anschluss 15 gebondet ist. Das Layout und die Formen der Verbindungsverdrahtungsbahnen 33, die oben beschrieben sind, stellen lediglich ein Beispiel dar, und zwar ohne Einschränkung bzw. nicht hierauf eingeschränkt.
  • Die Bond-Teile 25 sind auf dem Substrat 2 gebildet, wie es in 8 gezeigt ist. Gemäß der vorliegenden Ausführungsform sind die Bond-Teile 25 auf der Substratvorderfläche 21 näher an einem Rand des Substrats 2 nach außen in der y-Richtung (unterer Rand in 8) angeordnet. Das Konstruktionsmaterial der Bond-Teile 25 ist nicht besonders eingeschränkt, und es kann ein Material verwendet werden, das dazu in der Lage ist, das Substrat 2 und die Anschlüsse 1 zu bonden. Beispielsweise sind die Bond-Teile 25 aus einem elektrisch leitfähigen Material hergestellt, das nicht besonders eingeschränkt ist. Beispiele von elektrisch leitfähigen Materialien, die für die Bond-Teile 25 verwendbar sind, beinhalten solche, die Silber (Ag), Kupfer (Cu) oder Gold (Au) enthalten. Die nachfolgende Beschreibung erfolgt unter der Annahme, dass die Bond-Teile 25 Silber enthalten. Das heißt, bei diesem Beispiel wird angenommen, dass die Bond-Teile 25 das gleiche elektrische Material enthalten wie der leitfähige Teil 3. In einem anderen Beispiel können die Bond-Teile 25 jedoch Kupfer anstelle von Silber oder können Gold anstelle von Silber oder Kupfer enthalten. Alternativ hierzu können die Bond-Teile 25 Ag-Pt oder Ag-Pd enthalten. Obgleich nicht hierauf eingeschränkt, können die Bond-Teile 25 durch Brennen einer Paste gebildet werden, die ein derartiges Metall enthält, und zwar ähnlich zu dem Prozess des Bildens des leitfähigen Teils 3. Obgleich nicht eingeschränkt hierauf, können die Bond-Teile 25 eine Dicke von etwa 5 bis 30 µm haben. Gemäß der vorliegenden Ausführungsform beinhalten die Bond-Teile 25 Bond-Teile 251, 252 und 253, wie es in 8 gezeigt ist. Die Bond-Teile 251, 252 und 253 sind voneinander beabstandet. Der Bond-Teil 251 ist näher an einem Rand des Substrats 2 nach außen in der x-Richtung (rechter Rand in 8) angeordnet. Der Bond-Teil 251 ist dort, wo ein Anschluss 11 (nachstehend beschrieben) gebondet ist. Der Bond-Teil 253 ist bei einer Betrachtung in der z-Richtung bei dem zentralen Abschnitt des Substrats 2 in der x-Richtung angeordnet. Der Bond-Teil 253 ist dort, wo ein Anschluss 13 (nachstehend beschrieben) gebondet ist. Der Bond-Teil 252 ist so geformt, dass er den Bond-Teil 251 bzw. 253 umgibt. Der Bond-Teil 252 ist dort, wo ein Anschluss 12 (nachstehend beschrieben) gebondet ist. Die Formen und das Layout der Bond-Teile 251, 252 und 253 sind nicht besonders eingeschränkt.
  • Die Anschlüsse 1 enthalten Metall und haben eine höhere Wärmeleitfähigkeit als zum Beispiel das Substrat 2. Metalle, die zum Bilden der Anschlüsse 1 geeignet sind, sind nicht besonders eingeschränkt, und Beispiele beinhalten Kupfer (Cu), Aluminium, Eisen (Fe), sauerstofffreies Kupfer und Legierungen derartiger Metalle (zum Beispiel eine Cu-Sn-Legierung, eine Cu-Zr-Legierung und eine Cu-Fe-Legierung). Die Anschlüsse 1 können mit Nickel (Ni) plattiert sein. Die Anschlüsse 1 können aus einer Metallplatte gebildet sein, die durch Pressen bzw. Stanzen einer Gussform („meal mold“) geprägt („stamped“) ist oder die durch Ätzen gestaltet bzw. muster-gebildet („patterned“) ist. Der Prozess zum Bilden der Anschlüsse 1 ist nicht besonders eingeschränkt. Die Dicke der Anschlüsse 1 kann beispielsweise etwa 0,4 bis 0,8 mm betragen, ist jedoch nicht hierauf eingeschränkt. Die Anschlüsse 1 sind voneinander beabstandet.
  • Gemäß der vorliegenden Ausführungsform beinhalten die Anschlüsse 1 den Anschluss 11, den Anschluss 12, den Anschluss 13, einen Anschluss 14 und die Anschlüsse 15. Die Anschlüsse 11, 12, 13 und 14 stellen Leitungspfade zu den Halbleiterchips 4 bereit. Die Anschlüsse 15 stellen Leitungspfade zu den Controller-Modulen 5 oder den passiven Elementen 6 bereit.
  • Der Anschluss 11 ist auf dem Substrat 2 angeordnet. Gemäß der vorliegenden Ausführungsform ist der Anschluss 11 auf der Substratvorderfläche 21 angeordnet. Der Anschluss 11 ist mittels eines Bond-Materials 75 an den entsprechenden Bond-Teil 25 gebondet. Das Bond-Material 75 nicht besonders eingeschränkt, so lange es dazu in der Lage ist, den Anschluss 11 an den Bond-Teil 25 zu bonden. Zum Zwecke einer wirksamen Wärmeübertragung aus dem Anschluss 11 zu dem Substrat 2 ist ein solches Bond-Material 75 bevorzugt, das eine höhere Wärmeleitfähigkeit hat. Beispielsweise können eine Silberpaste, eine Kupferpaste und Lötmittel verwendet werden. Alternativ hierzu kann das Bond-Material 75 ein isolierendes Material sein, wie ein Expoxid-basiertes Harz oder ein Silicon-basiertes Harz. Zusätzlich hierzu kann der Anschluss 11 in einem Beispiel, bei dem das Substrat 2 nicht mit Bond-Teilen 25 versehen ist, an das Substrat 2 gebondet sein.
  • Der Anschluss 11 ist nicht auf eine bestimmte Konfiguration eingeschränkt. Zum Zwecke der Beschreibung ist der Anschluss 11 der vorliegenden Ausführungsform in einen ersten Abschnitt 111, einen zweiten Abschnitt 112, einen dritten Abschnitt 113 und einen vierten Abschnitt 114 unterteilt, wie es in 5 gezeigt ist.
  • Der erste Abschnitt 111 weist eine Vorderfläche 111a und eine Rückfläche 111b auf. Die Vorderfläche 111a und die Rückfläche 111b sind flache Flächen, die in der z-Richtung voneinander weg weisen und senkrecht zu der z-Richtung liegen. Die Vorderfläche 111a weist in 5 nach oben. Der Halbleiterchip 4a ist an die Vorderfläche 111a gebondet. Die Rückfläche 111b weist in 5 nach unten. Die Rückfläche 111b ist an den entsprechenden Bond-Teil 25 gebondet, und zwar mittels des Bond-Materials 75. Der dritte Abschnitt 113 und der vierte Abschnitt 114 sind mit dem Abdichtungsharz 8 bedeckt. Der dritte Abschnitt 113 verbindet den ersten Abschnitt 111 mit dem vierten Abschnitt 114. Der vierte Abschnitt 114 verbindet den dritten Abschnitt 113 mit dem zweiten Abschnitt 112. Der zweite Abschnitt 112, der ausgehend von einem Ende des vierten Abschnittes 114 angeschlossen bzw. verbunden ist, ist ein Abschnitt des Anschlusses 11, der gegenüber dem Abdichtungsharz 8 vorsteht. Der zweite Abschnitt 112 erstreckt sich in der y-Richtung weg von dem ersten Abschnitt 111. Der zweite Abschnitt 112 wird dazu verwendet, um das Halbleiterbauteil A1 mit einer externen Schaltung elektrisch zu verbinden, um ein Beispiel zu nennen. In dem dargestellten Beispiel ist der zweite Abschnitt 112 in jene z-Richtung abgebogen, in die die Vorderfläche 111a des Abschnittes 111 weist.
  • Der Anschluss 12 ist auf dem Substrat 2 angeordnet. Gemäß der vorliegenden Ausführungsform ist der Anschluss 12 auf der Substratvorderfläche 21 angeordnet. Der Anschluss 12 ist mittels des Bond-Materials 75 an den entsprechenden Bond-Teil 25 gebondet. Der Anschluss 12 ist nicht auf eine bestimmte Konfiguration eingeschränkt. Gemäß der vorliegenden Ausführungsform ist die Konfiguration des Anschlusses 12 ähnlich zu der Konfiguration des Anschlusses 11. Der Halbleiterchip 4b ist an den Anschluss 12 gebondet.
  • Der Anschluss 13 ist auf dem Substrat 2 angeordnet. Gemäß der vorliegenden Ausführungsform ist der Anschluss 13 auf der Substratvorderfläche 21 angeordnet. Der Anschluss 13 ist mittels des Bond-Materials 75 an den entsprechenden Bond-Teil 25 gebondet. Der Anschluss 13 ist nicht auf eine bestimmte Konfiguration eingeschränkt. Gemäß der vorliegenden Ausführungsform ist die Konfiguration des Anschlusses 13 ähnlich zu der Konfiguration des Anschlusses 11. Der Anschluss 13 ist nicht an irgendeinem Halbleiterchip 4 gebondet.
  • Gemäß der vorliegenden Ausführungsform ist der Anschluss 14 nicht auf dem Substrat 2 angeordnet und beinhaltet folglich keine Abschnitte, die dem ersten Abschnitt 111 und dem dritten Abschnitt 113 des Anschlusses 11 entsprechen. Es ist jedoch anzumerken, dass der Anschluss 14 nicht auf eine derartige Konfiguration beschränkt ist.
  • Die Anschlüsse 15 sind auf dem Substrat 2 angeordnet. Gemäß der vorliegenden Ausführungsform sind die Anschlüsse 15 auf der Substratvorderfläche 21 angeordnet. Jeder Anschluss 15 ist mittels eines elektrisch leitfähigen Bond-Materials 76 an einen zweiten Pad 32 des leitfähigen Teils 3 gebondet. Das elektrisch leitfähige Bond-Material 76 ist nicht besonders eingeschränkt, so lange es in der Lage ist, einen Anschluss 15 physikalisch an ein zweites Pad 32 zu bonden und folglich den Anschluss 15 elektrisch mit dem zweiten Pad 32 zu verbinden. Für das leitfähige Bond-Material 76 kann beispielsweise eine Silberpaste, eine Kupferpaste oder Lötmittel verwendet werden.
  • Die Anschlüsse 15 sind nicht auf eine bestimmte Konfiguration eingeschränkt. Zum Zwecke der Beschreibung ist jeder Anschluss 15 der vorliegenden Ausführungsform in einen ersten Abschnitt 151, einen zweiten Abschnitt 152, einen dritten Abschnitt 153 und einen vierten Abschnitt 154 unterteilt, wie es in 5 gezeigt ist.
  • Der erste Abschnitt 151 weist eine Vorderfläche 151a und eine Rückfläche 151b auf. Die Vorderfläche 151a und die Rückfläche 151b sind flache Flächen, die in der z-Richtung voneinander weg weisen und die senkrecht zu der z-Richtung liegen. Die Vorderfläche 151a weist in 5 nach oben. Die Rückfläche 151b weist in 5 nach unten. Die Rückfläche 151b ist mittels eines elektrisch leitfähigen Bond-Materials 76 an ein zweites Pad 32 gebondet. Der dritte Abschnitt 153 und der vierte Abschnitt 154 sind mit dem Abdichtungsharz 8 bedeckt. Der dritte Abschnitt 153 verbindet den ersten Abschnitt 151 mit dem vierten Abschnitt 154. Der vierte Abschnitt 154 verbindet den dritten Abschnitt 153 mit dem zweiten Abschnitt 152. Der zweite Abschnitt 152, der mit einem Ende des vierten Abschnittes 154 verbunden ist, ist ein Abschnitt des Anschlusses 15, der gegenüber dem Abdichtungsharz 8 vorsteht. Der zweite Abschnitt 152 erstreckt sich in der y-Richtung weg von dem ersten Abschnitt 151. Der zweite Abschnitt 152 wird dazu verwendet, um das Halbleiterbauteil A1 beispielsweise mit einer externen Schaltung elektrisch zu verbinden. In dem dargestellten Beispiel ist der zweite Abschnitt 152 in jene z-Richtung abgebogen, in die die Vorderfläche 151a des ersten Abschnittes 151 weist.
  • Jeder der zwei Halbleiterchips 4 ist auf einem anderen Anschluss 1 angeordnet. Wenn eine Unterscheidung notwendig ist, wird einer der zwei Halbleiterchips 4 als ein Halbleiterchip 4a bezeichnet, und der andere als ein Halbleiterchip 4b. Ansonsten werden sie einfach als die Halbleiterchips 4 bezeichnet. Der Typ und die Funktion der Halbleiterchips 4 sind nicht besonders eingeschränkt. In dem nachstehenden Beispiel sind die Halbleiterchips 4 Leistungstransistoren, die elektrische Leistung steuern. Jeder Halbleiterchip 4 kann ein Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) sein, der auf einem Substrat aus Siliciumcarbid (SiC} aufgebaut ist. Der Halbleiterchip 4 kann ein MOSFET sein, der auf einem Siliciumsubstrat (Si) aufgebaut ist, anstelle eines SiC-Substrats, und kann ein IGBT-Element enthalten. In einem weiteren Beispiel kann der Halbleiterchip 4 ein MOSFET sein, der Galliumnitrid (GaN) enthält. Gemäß der vorliegenden Ausführungsform beinhaltet das Halbleiterbauteil A1 zwei Halbleiterchips 4, wobei es sich jedoch lediglich um ein Beispiel handelt. Die Anzahl von aufzunehmenden Halbleiterchips 4 ist nicht besonders eingeschränkt. Jeder Halbleiterchip 4 hat die Form einer rechteckförmigen Platte, und zwar bei einer Betrachtung in der z-Richtung. Der Halbleiterchip 4 hat eine Elementvorderfläche 41 und eine Elementrückfläche 42 und beinhaltet eine Source-Elektrode 43, eine Gate-Elektrode 44 und eine Drain-Elektrode 45. Die Elementvorderfläche 41 und die Elementrückfläche 42 weisen in der z-Richtung voneinander weg. Die Elementvorderfläche 41 weist in 5 nach oben, und die Elementrückfläche 42 weist in 5 nach unten. Wie es in 3 gezeigt ist, sind die Source-Elektrode 43 und die Gate-Elektrode 44 auf der Elementvorderfläche 41 angeordnet. Die Drain-Elektrode 45 ist auf der Elementrückfläche 42 angeordnet. Es ist anzumerken, dass die Formen und das Layout der Source-Elektrode 43, der Gate-Elektrode 44 und der Drain-Elektrode 45 nicht besonders eingeschränkt sind.
  • Wie es in den 3 und 5 gezeigt ist, ist der Halbleiterchip 4a auf dem Anschluss 11 angeordnet. Der Halbleiterchip 4a ist mittels eines elektrisch leitfähigen Bond-Materials (nicht gezeigt) an den Anschluss 11 gebondet, wobei die Elementrückfläche 42 hin zu dem Anschluss 11 weist, wie es in 5 gezeigt ist. Das heißt, die Drain-Elektrode 45 des Halbleiterchips 4a ist mittels des elektrisch leitfähigen Bond-Materials elektrisch mit dem Anschluss 11 verbunden. Als das elektrisch leitfähige Bond-Material können beispielsweise eine Silberpaste, eine Kupferpaste oder Lötmittel verwendet werden. Wie es in 3 gezeigt ist, ist zusätzlich hierzu die Source-Elektrode 43 des Halbleiterchips 4a elektrisch mit dem Anschluss 12 verbunden, und zwar durch Drähte 71. Die Drähte 71 können beispielsweise aus Aluminium (Al) oder Kupfer (Cu) hergestellt sein. Die Drähte 71 sind hinsichtlich des Materials, des Drahtdurchmessers und ihrer Anzahl, die vorzusehen ist, nicht eingeschränkt. Wie es in 3 gezeigt ist, ist der Halbleiterchip 4b auf dem Anschluss 12 angeordnet. Der Halbleiterchip 4b ist mittels eines elektrisch leitfähigen Bond-Materials (nicht gezeigt) an den Anschluss 12 gebondet, wobei die Elementrückfläche 42 hin zu dem Anschluss 12 weist. Das heißt, die Drain-Elektrode 45 des Halbleiterchips 4b ist mittels des elektrisch leitfähigen Bond-Materials elektrisch mit dem Anschluss 12 verbunden. Wie es in 3 gezeigt ist, ist zusätzlich hierzu die Source-Elektrode 43 des Halbleiterchips 4b elektrisch mit dem Anschluss 14 verbunden, und zwar durch Drähte 71. Auf diese Art und Weise ist die Drain-Elektrode 45 des Halbleiterchips 4a mit der Source-Elektrode 43 des Halbleiterchips 4b verbunden, so dass eine Brückenschaltung gebildet wird.
  • Wie es in 3 gezeigt ist, sind die Source-Elektrode 43 und die Gate-Elektrode 44 des Halbleiterchips 4a elektrisch mit dem Controller-Modul 5a verbunden, und zwar mittels der Drähte 72 und des leitfähigen Teils 3. Die Drähte 72 können aus Gold (Au), Silber (Ag) und Aluminium (Al) hergestellt sein, um Beispiele zu nennen. Die Drähte 72 sind hinsichtlich des Materials, des Drahtdurchmessers und der Anzahl, in der sie bereitzustellen sind, nicht eingeschränkt. Das Controller-Modul 5a gibt ein Ansteuerungssignal („drive signal“) in die Gate-Elektrode 44 des Halbleiterchips 4a ein. Die Source-Elektrode 43 und die Gate-Elektrode 44 des Halbleiterchips 4b sind elektrisch mit dem Controller-Modul 5b verbunden, und zwar mittels der Drähte 72 und des leitfähigen Teils 3. Das Controller-Modul 5b gibt ein Ansteuerungssignal in die Gate-Elektrode 44 des Halbleiterchips 4b ein. Wenn ein Gleichstrom zwischen dem Anschluss 11 und dem Anschluss 14 angelegt ist, wird ein Ansteuerungssignal an die entsprechenden Gate-Elektroden 44 der Halbleiterchips 4a und 4b eingegeben. In Antwort hierauf wird aus dem Anschluss 12 ein Schaltsignal ausgegeben, und zwar mit einer Spannung, die gemäß dem Ansteuerungssignal geschaltet ist.
  • Die zwei Controller-Module 5, die auf der Substratvorderfläche 21 des Substrats 2 angeordnet sind, werden dazu verwendet, um den Betrieb der Halbleiterchips 4 zu steuern. Wenn eine Unterscheidung notwendig ist, wird eines der zwei Controller-Module 5 als ein Controller-Modul 5a bezeichnet und das andere als ein Controller-Modul 5b. Ansonsten werden sie einfach als die Controller-Module 5 bezeichnet. Das Controller-Modul 5a steuert den Betrieb des Halbleiterchips 4a, wohingegen das Controller-Modul 5b den Betrieb des Halbleiterchips 4b steuert. Wie es in 5 gezeigt ist, ist jedes Controller-Modul 5 zwischen einem entsprechenden Halbleiterchip 4 und den relevanten bzw. zugeordneten Anschlüssen 15 angeordnet. Wie es in 3 gezeigt ist, überlappt das Controller-Modul 5a bei einer Betrachtung in der y-Richtung mit dem Halbleiterchip 4a, und das Controller-Modul 5b mit dem Halbleiterchip 4b. Es ist jedoch anzumerken, dass das Layout der Controller-Module 5a und 5b nicht besonders eingeschränkt ist.
  • Wie es in 7 gezeigt ist, hat jedes Controller-Modul 5 eine gegenüberliegende Fläche 50, einen Controller-Chip 51, ein Chip-Pad („die pad“) 52, eine Vielzahl von Anschlüssen 53, ein Harz 54 und eine Vielzahl von Drähten 55. Der Controller-Chip 51 ist eine integrierte Schaltung zum Steuern des Betriebs des entsprechenden Halbleiterchips 4 und stellt ein Ansteuerungssignal zum Ansteuern des Halbleiterchips 4 bereit. Das Chip-Pad 52 und die Anschlüsse 53 können plattenartige Komponenten sein, die beispielsweise aus Kupfer (Cu) hergestellt sind. Das Chip-Pad 52 ist dort, wo der Controller-Chip 51 montiert ist. Die Anschlüsse 53 sind mittels der Drähte 55 elektrisch mit dem Controller-Chip 51 verbunden. Das Harz 54 bedeckt den gesamten Controller-Chip 51, die gesamten Drähte 55 und einen Abschnitt von jedem Anschluss 53. In einem Beispiel ist das Harz 54 ein isolierendes Material, wie ein Epoxidharz oder ein Silicongel.
  • Die Anschlüsse 53 sind mit beabstandeten Intervallen in der y-Richtung entlang der gegenüberliegenden Ränder des Harzes 54 in der x-Richtung vorgesehen. Jeder Anschluss 53 erstreckt sich in der x-Richtung, und ein Abschnitt des Anschlusses 53 steht gegenüber dem Harz 54 vor. Die vorstehenden Abschnitte der Anschlüsse 53 sind elektrisch an die ersten Pads 31 des leitfähigen Teils 3 gebondet. Gemäß der vorliegenden Ausführungsform ist jedes Controller-Modul 5 in einem Small-Outline-Gehäuse („small outline package“, SOP) vorgesehen. Es ist jedoch anzumerken, dass der Gehäusetyp des Controller-Moduls 5 nicht auf SOP eingeschränkt ist. In einem anderen Beispiel kann der Gehäusetyp ein Quad-Flat-Gehäuse (QFP), eine Small-Outline-J-Anschluss-Gehäuse (SOJ) oder sogar noch ein anderes Gehäuse sein. Jeder Anschluss 53 ist mittels des elektrisch leitfähigen Bond-Materials 76 an ein erstes Pad 31 des leitfähigen Teils 3 gebondet.
  • Die gegenüberliegende Fläche („opposing surface“) 50 weist hin zu der Substratvorderfläche 21, wenn das Controller-Modul 5 auf dem Substrat 2 angeordnet ist. Die gesamte gegenüberliegende Fläche 50 ist durch das Harz 54 gebildet. Gemäß der vorliegenden Ausführungsform beinhalten die Verbindungsverdrahtungsbahnen 33 solche, die bei einer Betrachtung in der z-Richtung mit dem Controller-Modul 5 überlappen (überlappende Verdrahtungsbahnen). Die überlappenden Verdrahtungsbahnen sind zwischen der Substratvorderfläche 21 des Substrats 2 und der gegenüberliegenden Fläche des Controller-Moduls 5 angeordnet. Die überlappenden Verdrahtungsbahnen werden isoliert gegenüber dem Controller-Chip 51 des Controller-Moduls 5 gehalten, da der Controller-Chip 51 von dem Harz 54 bedeckt ist und da die gegenüberliegende Fläche 50 durch das Harz 54 gebildet ist. In einem Fall, bei dem der Controller-Chip 51 nicht in dem Controller-Modul 5 enthalten ist und direkt auf dem Substrat 2 angeordnet ist, ist das Bilden von überlappenden Verdrahtungsbahnen nicht anwendbar. In einem solchen Fall müssen die Verbindungsverdrahtungsbahnen 33 um den Controller-Chip 51 herum geroutet werden, um einen Kontakt mit dem Controller-Chip 51 zu vermeiden.
  • In der vorliegenden Ausführungsform ist das Controller-Modul 5 ein Beispiel einer „Elektronikkomponente“, der Controller-Chip 51 ist ein Beispiel eines „Elektronikelements“, und das Harz 54 ist ein Beispiel des „isolierenden Teils bzw. Abschnittes“. Das Controller-Modul 5 ist hinsichtlich Größe, Form und der Anzahl der damit auszustattenden Anschlüsse nicht eingeschränkt. Das Controller-Modul 5 kann eine Vielzahl von Controller-Chips 51 enthalten, oder kann einen anderen Schaltungs-Chip als den Controller-Chip 51 enthalten.
  • Die passiven Elemente 6 sind auf der Substratvorderfläche 21 des Substrats 2 angeordnet, und einige sind an den leitfähigen Teil 3 gebondet und einige an die Anschlüsse 1. Beispiele der passiven Elemente 6 beinhalten Widerstände, Kondensatoren, Spulen und Dioden. Genauer gesagt beinhalten die passiven Elemente 6 einen Shunt-Widerstand 6a und einen Thermistor 6b.
  • Der Shunt-Widerstand 6a ist so angeordnet, dass er sich von dem Anschluss 12 zu dem Anschluss 13 erstreckt und elektrisch an den Anschluss 12 und den Anschluss 13 gebondet ist. Der Shunt-Widerstand 6a ermöglicht es, dass ein Abschnitt des Stroms, der durch den Anschluss 12 fließt, von dem Anschluss 13 ausgegeben wird. Der Thermistor 6b ist elektrisch an zwei zweite Pads 32 des leitfähigen Teils 3 gebondet. Die zwei zweiten Pads 32 sind elektrisch mit unterschiedlichen Anschlüssen 15 verbunden, und zwar jeweils durch einen Draht 72 und den leitfähigen Teil 3. Der Thermistor 6b gibt einen elektrischen Strom proportional zu der Umgebungstemperatur aus, und zwar in Antwort auf das Anlegen einer Spannung an die zwei Anschlüsse 15.
  • Die anderen passiven Elemente 6 sind elektrisch an die zweiten Pads 32 des leitfähigen Teils 3 gebondet und folglich elektrisch mit den entsprechenden Controller-Modulen 5 verbunden, und zwar über die Verbindungsverdrahtungsbahnen 33 und die ersten Pads 31.
  • Die passiven Elemente 6 sind hinsichtlich der Typen, des Layouts und der bereitzustellenden Anzahlen nicht eingeschränkt. In der vorliegenden Ausführungsform sind die passiven Elemente 6 Beispiele der „zweiten Elektronikkomponente“.
  • Das Abdichtungsharz 8 bedeckt wenigstens die Halbleiterchips 4a und 4b, die Controller-Module 5a und 5b, die passiven Elemente 6, die Drähte 71 und 72, einen Abschnitt von jedem Anschluss 1 und einen Abschnitt des Substrats 2. Das Material des Abdichtungsharzes 8 ist nicht besonders eingeschränkt, und isolierende Materialien, wie Epoxidharz und Silicongel können in geeigneter Weise verwendet werden.
  • Das Abdichtungsharz 8 hat eine Harzvorderfläche 81, eine Harzrückfläche 82 und vier Harzseitenflächen 83. Die Harzvorderfläche 81 und die Harzrückfläche 82 sind flache Flächen, die in der z-Richtung voneinander weg weisen und die senkrecht zu der z-Richtung liegen. Die Harzvorderfläche 81 weist in 5 nach oben, und die Harzrückfläche 82 weist in 5 nach unten. Jede Harzseitenfläche 83 verbindet die Harzvorderfläche 81 und die Harzrückfläche 82 und weist in der x- oder in der y-Richtung nach außen. Wie es in 4 gezeigt ist, ist die Substratrückfläche 22 des Substrats 2 an der Harzrückfläche 82 des Abdichtungsharzes 8 freigelegt. Wie es in 5 gezeigt ist, sind die Substratrückfläche 22 und die Harzrückfläche 82 bündig miteinander ausgerichtet.
  • Unter Bezugnahme auf 9 wird ein Beispiel eines Verfahrens zum Herstellen des Halbleiterbauteils A1 beschrieben. Es ist jedoch anzumerken, dass das Verfahren zum Herstellen des Halbleiterbauteils A1 lediglich beispielhaft und ohne Einschränkung beschrieben wird.
  • Wie es in 9 gezeigt ist, beinhaltet das Herstellungsverfahren dieses Beispiels einen Prozess zum Bilden des leitfähigen Teils (Schritt S1), einen Anschlussrahmen-Bond-Prozess (Schritt S2), einen Halbleiterchip-Montageprozess (Schritt S3), einen Controller-Modul-Montageprozess (Schritt S4), einen Verdrahtungsprozess (Schritt S5) und einen Harzbildungsprozess (Schritt S6) sowie einen Rahmentrennprozess (Schritt S7).
  • Der Prozess zum Bilden des leitfähigen Teils (Schritt S1) beginnt mit dem Bereitstellen eines Substrats 2. Das Substrat 2 ist beispielsweise aus einem Keramikmaterial hergestellt. Anschließend werden ein leitfähiger Teil 3 und eine Vielzahl von Bond-Teilen 25 auf der Substratvorderfläche 21 des Substrats 2 gebildet. Bei diesem Beispiel werden der leitfähige Teil 3 und die Bond-Teile 25 gleichzeitig gebildet. Beispielsweise wird das Drucken einer Metallpaste gefolgt von einem Brennen durchgeführt, um den leitfähigen Teil 3 und die Bond-Teile 25 zu erhalten, die ein leitfähiges Metallmaterial enthalten, wie Silber (Ag).
  • Der Anschlussrahmen-Bond-Prozess (Schritt S2) beginnt mit dem Drucken einer Bond-Paste auf die Bond-Teile 25 und dem Drucken einer elektrisch leitfähigen Bond-Paste auf einige der zweiten Pads 32 des leitfähigen Teils 3. Die Bond-Paste und die elektrisch leitfähige Bond-Paste können eine Ag-Paste oder eine Lötmittel-Paste sein, um Beispiele zu nennen. Anschließend wird ein Anschlussrahmen („lead frame“) bereitgestellt. Der Anschlussrahmen beinhaltet eine Vielzahl von Anschlüssen 1, die durch einen Rahmen miteinander verbunden sind. Der Anschlussrahmen ist hinsichtlich der Form und anderer Eigenschaften nicht besonders eingeschränkt. Anschließend werden die Anschlüsse 11, 12 und 13 von der Vielzahl von Anschlüssen 1 so platziert, dass sie über die Bond-Paste hin zu den Bond-Teilen 25 weisen. Ferner werden die Anschlüsse 15 von der Vielzahl von Anschlüssen 1 so platziert, dass sie über die leitfähige Bond-Paste hin zu dem leitfähigen Teil 3 (den zweiten Pads 32) weisen. Durch Erwärmen und abschließendes Abkühlen der Bond-Paste und der leitfähigen Bond-Paste wird die Bond-Paste in das Bond-Material 75 gebildet, und die leitfähige Bond-Paste wird in das elektrisch leitfähige Bond-Material 76 gebildet. Als ein Ergebnis hiervon werden die Anschlüsse 11, 12 und 13 an die Bond-Teile 25 mittels des Bond-Materials 75 gebondet, und die Anschlüsse 15 werden mittels des elektrisch leitfähigen Bond-Materials 76 an den leitfähigen Teil 13 gebondet.
  • Der Halbleiterchip-Montageprozess (Schritt S3) beginnt mit dem Drucken einer elektrisch leitfähigen Bond-Paste auf die vorbestimmten Regionen des Anschlusses 11 und des Anschlusses 12. Die leitfähige Bond-Paste kann eine Ag-Paste oder eine Lötmittel-Paste sein, um Beispiele zu nennen. Anschließend wird der Halbleiterchip 4a mit der leitfähigen Bond-Paste, die auf den Anschluss 11 gedruckt ist, platziert, und der Halbleiterchip 4b wird in Kontakt mit der leitfähigen Bond-Paste, die auf den Anschluss 12 gedruckt ist, platziert. Anschließend wird die leitfähige Bond-Paste erwärmt und dann abgekühlt, so dass die leitfähige Bond-Paste in das elektrisch leitfähige Bond-Material gebildet wird. Als ein Ergebnis hiervon ist der Halbleiterchip 4a mittels des elektrisch leitfähigen Bond-Materials an den Anschluss 11 gebondet, und der Halbleiterchip 4b ist mittels des elektrisch leitfähigen Bond-Materials an den Anschluss 12 gebondet. Ein ähnlicher Prozess wird durchgeführt, um den Shunt-Widerstand 6a an den Anschluss 11 und den Anschluss 12 zu bonden, und zwar mittels des elektrisch leitfähigen Bond-Materials.
  • Bei dem Controller-Modul-Montageprozess (Schritt S4) wird eine elektrisch leitfähige Bond-Paste auf die ersten Pads 31 des leitfähigen Teils 3 gedruckt. Die leitfähige Bond-Paste kann beispielsweise eine Ag-Paste oder eine Lötmittel-Paste sein. Anschließend werden die Anschlüsse 53 der Controller-Module 5a und 5b in Kontakt mit der leitfähigen Bond-Paste platziert, und die Bond-Paste wird erwärmt und dann abgekühlt. Das sich hieraus ergebene elektrisch leitfähige Bond-Material bondet die Anschlüsse 53 der Controller-Module 5a und 5b an die entsprechenden ersten Pads 31. Ein ähnlicher Prozess wird durchgeführt, um den Thermistor 6b und die anderen passiven Elemente 6 an die zweiten Pads 32 des leitfähigen Teils 3 zu bonden, und zwar mittels des elektrisch leitfähigen Bond-Materials.
  • Der Verdrahtungsprozess (Schritt S5) beginnt mit dem Bereitstellen einer Vielzahl von Drähten 71. Bei diesem Beispiel wird ein Draht, der aus Aluminium (Al) hergestellt ist, sequentiell beispielsweise durch Keil-Bonden („wedge bonding“) angebracht. Als ein Ergebnis hiervon werden die Drähte 71 bereitgestellt. Als Nächstens wird eine Vielzahl von Drähten 72 bereitgestellt. Bei diesem Beispiel wird ein Draht, der aus Gold (Au) hergestellt ist, sequentiell beispielsweise durch Kapillar-Draht-Bonden („capillary wire bonding“) angebracht. Als ein Ergebnis hiervon werden die Drähte 72 bereitgestellt.
  • In dem Harzbildungsprozess (Schritt S6) wird eine Metallgussform so angeordnet, dass sie einen Abschnitt des Anschlussrahmens, einen Abschnitt des Substrats 2, die Halbleiterchips 4a und 4b, die Controller-Module 5a und 5b, die passiven Elemente 6 und die Drähte 71 und 72 umgibt. Anschließend wird flüssiges Harz in den Innenraum der Metallgussform eingespritzt. Durch Aushärten des flüssigen Harzes wird das Abdichtungsharz 8 gebildet.
  • Bei dem Rahmentrennprozess (Schritt S7) wird der Anschlussrahmen geeignet an Abschnitten getrennt bzw. geschnitten, die gegenüber dem Abdichtungsharz 8 freigelegt sind, um die miteinander verbundenen Anschlüsse 1 voneinander zu separieren. Anschließend werden die Anschlüsse 1 einer notwendigen Verarbeitung, wie einem Biegen unterzogen. Dies führt zu einer Vervollständigung des Halbleiterbauteils A1, wie oben beschrieben.
  • Nachstehend werden Vorteile des Halbleiterbauteils A1 unten beschrieben.
  • Gemäß der vorliegenden Ausführungsform wird der leitfähige Teil 3 auf der Substratvorderfläche 21 des Substrats 2 gebildet. Der leitfähige Teil 3 beinhaltet die ersten Pads 31, die elektrisch mit den Controller-Modulen 5 verbunden sind. Auf diese Art und Weise werden Leitungspfade zu den Controller-Modulen 5 durch den leitfähigen Teil 3 bereitgestellt, der auf der Substratvorderfläche 21 gebildet ist. Es ist daher möglich, dünnere Leitungspfade mit einer höheren Dichte als Leitungspfade bereitzustellen, die als Metallanschlüsse bereitgestellt sind. Die Verbindungsverdrahtungsbahnen 33 des leitfähigen Teils 3 beinhalten Bahnen, die mit einem Controller-Modul 5 überlappen, und zwar bei einer Betrachtung in der z-Richtung. Die überlappende Verdrahtungsbahn kann einen kürzeren Leitungspfad als ein Leitungspfad aufweisen, der um das Controller-Modul 5 herum geroutet ist, was eine größere Flexibilität hinsichtlich des Entwerfens von Leitungspfaden ermöglicht. Die Packungsdichte des Halbleiterbauteils A1 kann hierdurch erhöht werden.
  • Gemäß der vorliegenden Ausführungsform ist zusätzlich hierzu der Controller-Chip 51 von jedem Controller-Modul 5 von dem Harz 54 bedeckt, und die gegenüberliegende Fläche 50 ist durch das Harz 54 gebildet. Obgleich einige der Verbindungsverdrahtungsbahnen 33 so angeordnet sind, dass sie in der z-Richtung mit den Controller-Modulen 5 überlappen, wird bei dieser Konfiguration verhindert, dass die überlappenden Verbindungsverdrahtungsbahnen die Controller-Chips 51 kontaktieren. Dies eliminiert die Notwendigkeit, die Verbindungsverdrahtungsbahnen 33 auf eine Art und Weise zu bilden, die eine Überlappung mit den Controller-Modulen 5 vermeidet. Demzufolge können kürzere Leitungspfade gebildet werden, und die Flexibilität hinsichtlich des Entwerfens („designing“) von Leitungspfaden wird erhöht.
  • Gemäß der vorliegenden Ausführungsform werden die Controller-Module 5 verwendet, und folglich ist jeder Controller-Chip 51 von dem Harz 54 bedeckt. Wenn angenommen wird, dass der Controller-Chip 51 ein blanker Chip ist, der in einem Controller-Modul 5 nicht enthalten ist, dann ist das Leiten einer hohen Spannung und eines hohen Stroms an den Controller-Chip 51 nicht möglich. Daher kann eine Auslieferungsinspektion, die das Durchleiten eines solchen Stroms erfordert, nicht durchgeführt werden, bis der Controller-Chip 51 in einem fertiggestellten Produkt von dem Abdichtungsharz 8 bedeckt ist. Wenn das Produkt bei der Auslieferungsinspektion als defekt bestimmt wird, muss das gesamte Produkt verworfen werden, obgleich andere Komponenten als der Controller-Chip 51 möglicherweise nicht defekt sind. Im Gegensatz hierzu beinhaltet jedes Controller-Modul 5 den Controller-Chip 51, der bereits von dem Harz 54 bedeckt ist, so dass eine hohe Spannung und ein hoher Strom zum Zwecke einer Auslieferungsinspektion eingeleitet bzw. durchgeleitet werden können. Das heißt, die Controller-Module 5 können inspiziert werden und defekte Produkte können verworfen bzw. als unbrauchbar abgelegt werden, bevor sie an Halbleiterbauteilen montiert werden. Auf diese Art und Weise kann das Halbleiterbauteil A1 unter Verwendung von Controller-Modulen 5 hergestellt werden, die sich als nicht-defekt herausgestellt haben, was das Risiko eines Verschwendens von nicht-defekten Komponenten reduziert.
  • Gemäß der vorliegenden Ausführungsform sind die Anschlüsse 1 wärmeleitfähiger als das Substrat 2, so dass die Ableitung von Wärme von den Halbleiterchips 4, die durch das Vorhandensein des Substrats 2 verringert sein kann, verbessert werden kann. Zusätzlich hierzu ist der Halbleiterchip 4a direkt an den Anschluss 11 gebondet, und der Halbleiterchip 4b an den Anschluss 12, und zwar jeweils durch das elektrisch leitfähige Bond-Material. Das elektrisch leitfähige Bond-Material dient dazu, den Halbleiterchip 4a (4b) elektrisch mit dem Anschluss 11 (12) zu verbinden, und auch dazu, effektiv Wärme aus dem Halbleiterchip 4a (4b) zu dem Anschluss 11 (12) zu übertragen. Zusätzlich hierzu werden die Abschnitte der Anschlüsse 1, die gegenüber dem Abdichtungsharz 8 freigelegt sind, dazu verwendet, um Leitungspfade zum Verbinden einer externen Komponente an den Halbleiterchip 4 bereitzustellen, und auch dazu, die Wärmeableitung der Halbleiterchips 4 zu verbessern. Zusätzlich hierzu hat das Substrat 2 die Bond-Teile 25, und die Anschlüsse 11, 12 und 13 sind an den Bond-Teilen 25 an das Substrat 2 gebondet. Die Bond-Teile 25 können eine glattere Oberflächen-Endbearbeitung haben als die Substratvorderfläche 21 des Substrats 2, das aus einem Keramikmaterial hergestellt ist. Dies ist wirksam dahingehend, um die Bildung von unerwünschten Leerstellen („voids“) in den Wärmeleitungspfaden von den Anschlüssen 11, 12 und 13 zu dem Substrat 2 zu verhindern, so dass die Wärmeableitung von beispielsweise den Halbleiterchips 4 verbessert werden kann. Zusätzlich hierzu ist die Substratrückfläche 22 des Substrats 2 gegenüber dem Abdichtungsharz 8 freigelegt. Dies hilft dem Substrat 2, um beispielsweise von den Halbleiterchips 4 übertragene Wärme nach außen abzuleiten.
  • Gemäß der vorliegenden Ausführungsform enthalten zusätzlich hierzu der leitfähige Teil 3 und die Bond-Teile 25 das gleiche leitfähige Material, was eine Batch-Verarbeitung beim Bilden des leitfähigen Teils 3 und der Bond-Teile 25 auf dem Substrat 2 ermöglicht. Dies trägt dazu bei, die Effizienz der Herstellung des Halbleiterbauteils A1 zu verbessern. Die Anschlüsse 15 sind an die zweiten Pads 32 des leitfähigen Teils 3 mittels des elektrisch leitfähigen Bond-Materials 76 gebondet, was gewährleistet, dass die Anschlüsse 15 fester an dem Substrat 2 festgelegt sind. Das elektrisch leitfähige Bond-Material 76 dient auch dazu, den Widerstand („resistance“) zwischen den Anschlüssen 15 und dem leitfähigen Teil 3 zu reduzieren.
  • Die 10 bis 15 zeigen weitere Ausführungsformen der vorliegenden Offenbarung. In diesen Figuren sind die in Bezug auf die erste Ausführungsform gleichen oder ähnliche Elemente mit den gleichen Bezugszeichen versehen.
  • <Zweite Ausführungsform>
  • Die 10 und 11 sind Ansichten zum Darstellen eines Halbleiterbauteils A2 gemäß einer zweiten Ausführungsform der vorliegenden Offenbarung. 10 ist eine Schnittansicht des Halbleiterbauteils A2 und entspricht 5. 11 ist eine vergrößerte Schnittansicht, die einen Abschnitt von 10 zeigt. Anders als die erste Ausführungsform beinhaltet das Halbleiterbauteil A2 der vorliegenden Ausführungsform ein Controller-Modul 5, bei dem es sich um ein Small-Outline-Non-Leaded-Gehäuse („small outline non-leaded package“, SON) handelt.
  • Diese Ausführungsform beinhaltet ein Controller-Modul 5 aus einem SON-Gehäuse. Wie es in 11 gezeigt ist, stehen die Anschlüsse 53 nicht gegenüber dem Harz 54 vor. Stattdessen sind die Anschlüsse 53 an der Bodenfläche (der Fläche, die in 11 nach unten weist) und den Seitenflächen (die Fläche senkrecht zu der Bodenfläche) des Harzes 54 freigelegt. Die Abschnitte der Anschlüsse 53, die gegenüber dem Harz 54 freigelegt sind, sind elektrisch an die ersten Pads 31 des leitfähigen Teils 3 gebondet, und zwar durch das elektrisch leitfähige Bond-Material 77. Das elektrisch leitfähige Bond-Material 77 ist nicht eingeschränkt, so lange es dazu in der Lage ist, einen Anschluss 53 physikalisch an ein erstes Pad 31 zu bonden und hierdurch den Anschluss 53 elektrisch mit dem ersten Pad 31 zu verbinden. Beispielsweise können eine Silber-Paste, eine Kupfer-Paste oder ein Lötmittel für das elektrisch leitfähige Bond-Material 77 verwendet werden. Das Controller-Modul 5 hat die gegenüberliegende Fläche 50, die einen Abschnitt aufweist, der durch das Harz 54 gebildet ist, und einen Abschnitt, der durch die Anschlüsse 53 gebildet ist. Gemäß der vorliegenden Ausführungsform beinhalten die Verbindungsverdrahtungsbahnen 33 solche Bahnen, die bei einer Betrachtung in der z-Richtung mit dem Controller-Modul 5 überlappen (die überlappenden Verdrahtungsbahnen). Die überlappenden Verdrahtungsbahnen sind so angeordnet, dass sie zu dem Abschnitt der gegenüberliegenden Fläche 50 weisen, der durch das Harz 54 gebildet ist, jedoch nicht zu dem Abschnitt, der durch die Anschlüsse 53 gebildet ist, so dass ein Kontakt mit den Anschlüssen 53 vermieden wird. Bei der vorliegenden Ausführungsform ist jener Abschnitt der gegenüberliegenden Fläche 50, der durch das Harz 54 gebildet ist, ein Beispiel des „isolierenden Teils bzw. Abschnittes“.
  • Gemäß der vorliegenden Ausführungsform beinhalten die Verbindungsverdrahtungsbahnen 33 des leitfähigen Teils 3 eine Bahn, die bei einer Betrachtung in der z-Richtung mit dem Controller-Modul 5 überlappt. Die überlappende Verdrahtungsbahn kann einen kürzeren Leitungspfad bereitstellen als ein Leitungspfad, der um das Controller-Modul 5 herum geroutet ist, was beim Entwerfen von Leitungspfaden eine größere Flexibilität ermöglicht. Die Packungsdichte des Halbleiterbauteils A2 kann daher gesteigert werden.
  • Es ist anzumerken, dass das Gehäuse des Controller-Moduls 5 nicht auf ein SON-Gehäuse beschränkt ist, und eine andere Art von Gehäuse verwendet werden kann, wie ein Quad-Flat-Non-Leaded-Gehäuse („quad flat non-leaded package“, QFN). Das Controller-Modul 5 ist mit beliebigem Gehäuse anwendbar, so lange wenigstens ein Abschnitt der gegenüberliegenden Fläche 50 durch das Harz 54 gebildet ist.
  • <Dritte Ausführungsform>
  • 12 ist eine Ansicht zum Darstellen eines Halbleiterbauteils A3 gemäß einer dritten Ausführungsform der vorliegenden Offenbarung. 12 ist eine Schnittansicht des Halbleiterbauteils A3, wobei das Abdichtungsharz 8 transparent gezeigt ist. Diese Figur entspricht 3. Das Halbleiterbauteil A3 der vorliegenden Ausführungsform unterscheidet sich von der ersten Ausführungsform hinsichtlich der Leitungspfade von dem Thermistor 6b zu den Anschlüssen 15.
  • Der Thermistor 6b der vorliegenden Ausführungsform ist elektrisch an ein zweites Pad 32a und ein zweites Pad 32b des leitfähigen Teils 3 gebondet. Das zweite Pad 32a ist über eine Verbindungsverdrahtungsbahn 33i und ein zweites Pad 32c mit einem Anschluss 15i elektrisch verbunden. Das zweite Pad 32b ist über eine Verbindungsverdrahtungsbahn 33j und ein zweites Pad 32d mit einem Anschluss 15j elektrisch verbunden. Die Verbindungsverdrahtungsbahnen 33i und 33j überlappen mit dem Controller-Modul 5a bei einer Betrachtung in der z-Richtung. Die Verbindungsverdrahtungsbahnen 33i und 33j sind gegenüber dem Controller-Modul 5a elektrisch isoliert. Kurz gesagt beinhalten die überlappenden Verdrahtungsbahnen der vorliegenden Ausführungsform die Verbindungsverdrahtungsbahnen 33i und 33j, die nicht elektrisch mit dem Controller-Modul 5a verbunden sind.
  • Gemäß der vorliegenden Ausführungsform beinhalten die Verbindungsverdrahtungsbahnen 33 des leitfähigen Teils 3 eine Bahn, die bei einer Betrachtung in der z-Richtung mit dem Controller-Modul 5 überlappt. Die überlappende Verdrahtungsbahn kann einen kürzeren Leitungspfad bereitstellen als ein Leitungspfad, der um das Controller-Modul 5 herum geroutet ist, was beim Entwerfen von Leitungspfaden eine größere Flexibilität ermöglicht. Die Packungsdichte des Halbleiterbauteils A3 kann hierdurch gesteigert werden.
  • <Vierte Ausführungsform>
  • Die 13, 14 und 15 sind Ansichten zum Darstellen eines Halbleiterbauteils A4 gemäß einer vierten Ausführungsform der vorliegenden Offenbarung. 13 ist eine Schnittansicht des Halbleiterbauteils A4 und entspricht 5. Die 14 und 15 sind vergrößerte Schnittansichten, die einen Abschnitt von 13 zeigen. Anders als bei der ersten Ausführungsform beinhaltet das Halbleiterbauteil A4 der vorliegenden Ausführungsform das Halbleitergehäuse 400 anstelle der Halbleiterchips 4.
  • Wie es in 13 gezeigt ist, weist das Halbleiterbauteil A4 der vorliegenden Ausführungsform ein Halbleitergehäuse 400 anstelle eines Halbleiterchips 4 auf. Bei der vorliegenden Ausführungsform beinhaltet der leitfähige Teil 3 zweite Pads 32 anstelle der Bond-Teile 25, und die Anschlüsse 11, 12 und 13 sind an derartige zweite Pads 32 elektrisch gebondet. Das Halbleitergehäuse 400 ist elektrisch an jenes Pad 32 gebondet, das elektrisch mit dem Anschluss 11 (12) verbunden ist.
  • Das Halbleitergehäuse 400 ist ein Gehäuse, das durch Abdichten eines Halbleiterchips 4 mit Harz montiert bzw. aufgebaut ist. Wie es in 14 gezeigt ist, hat das Halbleitergehäuse 400 eine Vorderfläche 401, eine Rückfläche 402, den Halbleiterchip 4, ein Source-Terminal 403, ein Gate-Terminal 404, ein Drain-Terminal 405 und ein Harz 406. Die Vorderfläche 401 und die Rückfläche 402 weisen in der z-Richtung voneinander weg. Die Vorderfläche 401 weist in den 13 und 14 nach unten. Die Rückfläche 402 weist in den 13 und 14 nach oben. Das Harz 406 bedeckt den gesamten Halbleiterchip 4 und einen Abschnitt von jedem von dem Source-Terminal 403, dem Gate-Terminal 404 und dem Drain-Terminal 405. Das Harz 406 kann aus einem isolierenden Material hergestellt sein, wie beispielsweise ein Epoxidharz oder ein Silicongel. Das Source-Terminal 403, das Gate-Terminal 404 und das Drain-Terminal 405 sind an der Vorderfläche 401 gegenüber dem Harz 406 freigelegt. Das heißt, die Vorderfläche 401 des Halbleitergehäuses 400 hat einen Abschnitt, der durch das Harz 406 gebildet ist, und Abschnitte, die durch das Source-Terminal 403, das Gate-Terminal 404 und das Drain-Terminal 405 gebildet sind. In den 13 und 14 sind die Leitungspfade innerhalb des Halbleitergehäuses 400 weggelassen. Zusätzlich hierzu ist das Source-Terminal 403 in den 13 und 14 nicht sichtbar. Innerhalb des Halbleitergehäuses 400 ist das Source-Terminal 403 elektrisch mit der Source-Elektrode 43 des Halbleiterchips 4 verbunden, das Gate-Terminal 404 mit der Gate-Elektrode 44 des Halbleiterchips 4, und das Drain-Terminal 405 mit der Drain-Elektrode 45 des Halbleiterchips 4. Die interne Struktur des Halbleitergehäuses 400 ist nicht besonders eingeschränkt. Das Halbleitergehäuse 400 kann eine Vielzahl von Halbleiterchips 4 und/oder eine andere Elektronikkomponente beinhalten.
  • Das Halbleitergehäuse 400 ist auf der Substratvorderfläche 21 angeordnet, wobei die Vorderfläche 401 hin zu dem Substrat 2 weist. Das Source-Terminal 403, das Gate-Terminal 404 und das Drain-Terminal 405 sind elektrisch an die zweiten Pads 32 des leitfähigen Teils 3 gebondet, und zwar durch das elektrisch leitfähige Bond-Material 77. Wie es in 14 gezeigt ist, beinhaltet die vorliegende Ausführungsform eine Verbindungsverdrahtungsbahn 33, die bei einer Betrachtung in der z-Richtung mit dem Halbleitergehäuse 400 überlappt. Die Verbindungsverdrahtungsbahn (überlappende Verdrahtungsbahn) ist zwischen der Substratvorderfläche 21 des Substrats 2 und der Vorderfläche 401 des Halbleitergehäuses 400 angeordnet. Die überlappende Verdrahtungsbahn ist nur an einem Ort gegenüberliegend jenem Abschnitt der Vorderfläche 401 angeordnet, der durch das Harz 406 gebildet ist, um einen unerwünschten Kontakt mit dem Source-Terminal 403, dem Gate-Terminal 404 und dem Drain-Terminal 405 zu vermeiden. Bei der vorliegenden Ausführungsform ist das Halbleitergehäuse 400 ein Beispiel einer „Elektronikkomponente“, der Halbleiterchip ist ein Beispiel eines „Elektronikelementes“. Zusätzlich hierzu ist jener Abschnitt der Vorderfläche 401, der mit dem Harz 406 gebildet ist, ein Beispiel eines „isolierenden Teils bzw. Abschnittes“. Das Halbleiterbauteil A4 kann ein oder mehrere Halbleitergehäuse 400 beinhalten, jedoch keine nicht in einem Gehäuse angeordnete („unpackaged“) Halbleiterchips 4, oder kann sowohl die in einem Gehäuse angeordneten und die nicht in einem Gehäuse angeordneten Halbleiterchips 4 beinhalten.
  • Das Halbleiterbauteil A4 beinhaltet ein Passivelementgehäuse 600, und zwar anstelle eines passiven Elementes 6. Das Passivelementgehäuse 600 ist ein Gehäuse, das aufgebaut ist bzw. montiert ist durch Abdichten des passiven Elementes 6 mit Harz. Wie es in 15 gezeigt ist, hat das Passivelementgehäuse 600 eine Vorderfläche 601, eine Rückfläche 602, das passive Element 6, Terminals 603 und 604 und ein Harz 606. Die Vorderfläche 601 und die Rückfläche 602 weisen in der z-Richtung voneinander weg. Die Vorderfläche 601 weist in den 13 und 15 nach unten. Die Rückfläche 602 weist in den 13 und 15 nach oben. Das Harz 606 bedeckt das gesamte passive Element 6 und einen Abschnitt von jedem der Terminals 603 und 604. Das Harz 606 kann aus einem isolierenden Material hergestellt sein, wie beispielsweise ein Epoxidharz oder ein Silicongel. Die Terminals 603 und 604 sind gegenüber dem Harz 606 an der Vorderfläche 601 freigelegt. Das heißt, die Vorderfläche 601 des Passivelementgehäuses 600 beinhaltet einen Abschnitt, der durch das Harz 606 gebildet ist, und Abschnitte, die durch die Terminals 603 und 604 gebildet sind. Die Terminals 603 und 604 sind elektrisch mit den Elektroden des passiven Elementes 6 verbunden, und zwar innerhalb des Passivelementgehäuses 600. Die interne Struktur des Passivelementgehäuses 600 ist nicht besonders eingeschränkt. Beispielsweise kann das Passivelementgehäuse 600 eine Vielzahl von passiven Elementen 6 beinhalten.
  • Das Passivelementgehäuse 600 ist auf der Substratvorderfläche 21 angeordnet, wobei die Vorderfläche 601 hin zu dem Substrat 2 weist. Jedes der Terminals 603 und 604 ist elektrisch an ein zweites Pad 32 des leitfähigen Teils 3 gebondet, und zwar durch das elektrisch leitfähige Bond-Material 77. Wie es in 15 gezeigt ist, beinhaltet die vorliegende Ausführungsform eine Verbindungsverdrahtungsbahn 33, die bei einer Betrachtung in der z-Richtung mit dem Passivelementgehäuse 600 überlappt. Die Verbindungsverdrahtungsbahn (überlappende Verdrahtungsbahn) ist zwischen der Substratvorderfläche 21 des Substrats 2 und der Vorderfläche 601 des Passivelementgehäuses 600 angeordnet. Die überlappende Verdrahtungsbahn ist nur an einem Ort gegenüberliegend jenem Abschnitt der Vorderfläche 601 angeordnet, der durch das Harz 606 gebildet ist, um einen unerwünschten Kontakt mit den Terminals 603 und 604 zu vermeiden. In der vorliegenden Ausführungsform ist das Passivelementgehäuse 600 ein Beispiel einer „Elektronikkomponente“, und das passive Element ist ein Beispiel eines „Elektronikelementes“. Zusätzlich hierzu ist jener Abschnitt der Vorderfläche 601, der mit dem Harz 606 gebildet ist, ein Beispiel eines „isolierenden Teils bzw. Abschnittes“. Das Halbleiterbauteil A4 kann ein oder mehrere Passivelementgehäuse 600 beinhalten, jedoch keine nicht in einem Gehäuse aufgenommenen passiven Elemente 6, oder kann sowohl die in einem Gehäuse untergebrachten als auch die nicht in einem Gehäuse untergebrachten passiven Elemente 6 beinhalten.
  • Gemäß der vorliegenden Ausführungsform beinhalten die Verbindungsverdrahtungsbahnen 33 des leitfähigen Teils 3 eine Bahn, die bei einer Betrachtung in der z-Richtung mit dem Halbleitergehäuse 400 oder dem Passivelementgehäuse 600 überlappt. Die überlappende Verdrahtungsbahn kann einen kürzeren Leitungspfad bereitstellen als ein Leitungspfad, der um das Halbleitergehäuse 400 und das Passivelementgehäuse 600 herum geroutet ist, was beim Entwerfen von Leitungspfaden eine größere Flexibilität ermöglicht. Die Packungsdichte des Halbleiterbauteils A4 kann dadurch gesteigert werden. Das Halbleiterbauteil A4 kann ohne ein Halbleitergehäuse 400 oder das Passivelementgehäuse 600 konfiguriert sein. Zusätzlich hierzu kann das Halbleiterbauteil A4 einen Controller-Chip 51 beinhalten, der nicht in einem Gehäuse aufgenommen ist, und zwar als ein Controller-Modul 5.
  • Die Halbleiterbauteile gemäß der vorliegenden Offenbarung sind nicht auf die oben beschriebenen Ausführungsformen beschränkt. Es können verschiedene Konstruktionsänderungen an den besonderen Details der Elemente oder Komponenten der Halbleiterbauteile gemäß der vorliegenden Offenbarung vorgenommen werden. Die vorliegende Offenbarung bezieht sich auf ein beliebiges Halbleiterbauteil, das mit einem leitfähigen Teil 3 ausgestaltet ist, der auf einer Substratvorderfläche 21 eines Substrats 2 gebildet ist, mit einer Elektronikkomponente, die auf dem leitfähigen Teil 3 angeordnet ist, und mit einer Verbindungsverdrahtungsbahn 33, die bei einer Betrachtung in der z-Richtung mit der Elektronikkomponente überlappt.
  • Bezugszeichenliste
    • A1, A2, A3, A4
    Halbleiterbauteil
    1, 11-15, 15i, 15j
    Anschluss
    111
    erster Abschnitt
    111a
    Vorderfläche
    111b
    Rückfläche
    112
    zweiter Abschnitt
    113
    dritter Abschnitt
    114
    vierter Abschnitt
    151
    erster Abschnitt
    151a:
    Vorderfläche
    151b
    Rückfläche
    152
    zweiter Abschnitt
    153
    dritter Abschnitt
    154
    vierter Abschnitt
    2
    Substrat
    21
    Substratvorderfläche
    22
    Substratrückfläche
    25, 251 bis 253
    Bond-Teil
    3
    leitfähiger Teil
    31
    erstes Pad
    32,32a-32d
    zweites Pad
    33, 33a-33d
    Verbindungsverdrahtungsbahn
    4, 4a, 4b
    Halbleiterchip
    41
    Vorderfläche
    42
    Rückfläche
    43
    Source-Elektrode
    44
    Gate-Elektrode
    45
    Drain-Elektrode
    5, 5a, 5b
    Controller-Modul
    50
    gegenüberliegende Fläche
    51
    Controller-Chip
    52
    Chip-Pad
    53
    Anschluss
    55
    Draht
    6
    passives Element
    6a
    Shunt-Widerstand
    6b
    Thermistor
    71
    Draht
    72
    Draht
    75
    Bond-Material
    76, 77
    Elektrisch leitfähiges Bond-Material
    8
    Abdichtungsharz
    81
    Harzvorderfläche
    82
    Harzrückfläche
    83
    Harzseitenfläche
    400
    Halbleitergehäuse
    401
    Vorderfläche
    402
    Rückfläche
    403
    Source-Terminal
    404
    Gate-Terminal
    405
    Drain-Terminal
    600
    Passivelementgehäuse
    601
    Vorderfläche
    602
    Rückfläche
    603, 604
    Terminal

Claims (20)

  1. Halbleiterbauteil mit: einem Substrat (2), das eine Substratvorderfläche (21) und eine Substratrückfläche (22) aufweist, die in einer Dickenrichtung voneinander weg weisen; einem leitfähigen Teil (3), der aus einem elektrisch leitfähigen Material hergestellt ist, und zwar auf der Substratvorderfläche (21); einer ersten Elektronikkomponente (5), die auf der Substratvorderfläche (21) angeordnet ist und die elektrisch mit dem leitfähigen Teil (3) verbunden ist; einem ersten Anschluss (11), der elektrisch mit dem leitfähigen Teil (3) verbunden ist; und einem ersten Abdichtungsharz (8), das die erste Elektronikkomponente (5) und wenigstens einen Abschnitt des Substrats (2) bedeckt und den ersten Anschluss (11) teilweise bedeckt, wobei der leitfähige Teil (3) eine überlappende Verdrahtungsbahn (33) beinhaltet, die einen überlappenden Abschnitt hat, der bei einer Betrachtung in der Dickenrichtung mit der ersten Elektronikkomponente (5) überlappt, und wobei der überlappende Abschnitt nicht elektrisch an die erste Elektronikkomponente (5) gebondet ist, und wobei die erste Elektronikkomponente (5) ein Elektronikelement (51) und ein zweites Abdichtungsharz (54) aufweist, das das Elektronikelement (51) bedeckt.
  2. Halbleiterbauteil nach Anspruch 1, wobei die erste Elektronikkomponente (5) eine gegenüberliegende Fläche (50) aufweist, die der Substratvorderfläche gegenüberliegend angeordnet ist, wobei die gegenüberliegende Fläche (50) einen isolierenden Abschnitt aufweist, der aus einem isolierenden Material hergestellt ist, und wobei die überlappende Verdrahtungsbahn (33) bei einer Betrachtung in der Dickenrichtung mit der ersten Elektronikkomponente (5) nur an dem isolierenden Abschnitt der gegenüberliegenden Fläche (50) überlappt.
  3. Halbleiterbauteil nach Anspruch 2, wobei eine gesamte Fläche der gegenüberliegenden Fläche (50) der isolierende Abschnitt ist.
  4. Halbleiterbauteil nach Anspruch 2 oder 3, wobei der isolierende Abschnitt durch einen Abschnitt des zweiten Abdichtungsharzes (54) gebildet ist.
  5. Halbleiterbauteil nach Anspruch 1, wobei das Elektronikelement (51) ein passives Element aufweist.
  6. Halbleiterbauteil nach Anspruch 1, wobei das Elektronikelement (51) ein Schaltelement aufweist.
  7. Halbleiterbauteil nach Anspruch 1, wobei das Elektronikelement (51) einen Controller-Chip aufweist, der dazu konfiguriert ist, ein Ansteuersignal auszugeben.
  8. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 7, ferner mit: einem Halbleiterchip (4), der auf dem ersten Anschluss (11) angeordnet ist, wobei der erste Anschluss (11) auf der Substratvorderfläche (21) angeordnet ist und eine höhere Wärmeleitfähigkeit hat als das Substrat (2).
  9. Halbleiterbauteil mit: einem Substrat (2), das eine Substratvorderfläche (21) und eine Substratrückfläche (22) aufweist, die in einer Dickenrichtung voneinander weg weisen; einem leitfähigen Teil (3), der aus einem elektrisch leitfähigen Material hergestellt ist, und zwar auf der Substratvorderfläche (21); einer ersten Elektronikkomponente (5), die auf der Substratvorderfläche (21) angeordnet ist und die elektrisch mit dem leitfähigen Teil verbunden ist; und einem ersten Abdichtungsharz (8), das die erste Elektronikkomponente (5) und wenigstens einen Abschnitt des Substrats (2) bedeckt; einem ersten Anschluss (11), der auf der Substratvorderfläche (21) angeordnet ist und eine höhere Wärmeleitfähigkeit hat als das Substrat (2); einem Halbleiterchip (4), der auf dem ersten Anschluss (11) angeordnet ist; und einem Bond-Teil (25), der auf der Substratvorderfläche (21) gebildet ist, wobei der Bond-Teil (25) ein gleiches elektrisch leitfähiges Material wie das elektrisch leitfähige Material des leitfähigen Teils (3) enthält, wobei der erste Anschluss (11) mittels eines Bond-Materials an den Bond-Teil (25) gebondet ist, und wobei der leitfähige Teil (3) eine überlappende Verdrahtungsbahn (33) beinhaltet, die einen überlappenden Abschnitt hat, der bei einer Betrachtung in der Dickenrichtung mit der ersten Elektronikkomponente (5) überlappt, und wobei der überlappende Abschnitt nicht elektrisch an die erste Elektronikkomponente (5) gebondet ist.
  10. Halbleiterbauteil nach Anspruch 1 oder 9, wobei der erste Anschluss (11) einen Abschnitt (114) aufweist, der von dem ersten Abdichtungsharz bedeckt ist, und einen anderen Abschnitt (112) aufweist, der gegenüber dem ersten Abdichtungsharz freigelegt ist.
  11. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 oder 9 bis 10, ferner mit einem zweiten Anschluss (15), der von dem ersten Anschluss (11) beabstandet ist und der mittels eines elektrisch leitfähigen Bond-Materials (76) an den leitfähigen Teil (3) gebondet ist, wobei der zweite Anschluss (15) einen Abschnitt hat (154), der von dem ersten Abdichtungsharz (8) bedeckt ist, und einen Abschnitt (152) hat, der gegenüber dem ersten Abdichtungsharz (8) freigelegt ist.
  12. Halbleiterbauteil nach Anspruch 11, wobei der leitfähige Teil (3) aufweist: ein erstes Pad (31), das elektrisch an die erste Elektronikkomponente (5) gebondet ist; und ein zweites Pad (32), das elektrisch an den zweiten Anschluss (15) gebondet ist, und wobei die überlappende Verdrahtungsbahn (33) mit dem ersten Pad (31) und dem zweiten Pad (32) verbunden ist.
  13. Halbleiterbauteil nach einem beliebigen der Ansprüche 8 bis 11, wobei der leitfähige Teil (3) aufweist: ein erstes Pad (31), das elektrisch an die erste Elektronikkomponente (5) gebondet ist; und ein zweites Pad (32), das elektrisch mit dem Halbleiterchip (4) verbunden ist, und wobei die überlappende Verdrahtungsbahn mit dem ersten Pad (31) und dem zweiten Pad (32) verbunden ist.
  14. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 11, ferner mit einer zweiten Elektronikkomponente (6), die auf der Substratvorderfläche (21) angeordnet ist und die elektrisch mit dem leitfähigen Teil (3) verbunden ist, wobei der leitfähige Teil (3) aufweist: ein erstes Pad (31), das elektrisch an die erste Elektronikkomponente (5) gebondet ist; und ein zweites Pad (32), das elektrisch an die zweite Elektronikkomponente (5) gebondet ist, und wobei die überlappende Verdrahtungsbahn mit dem ersten Pad (31) und dem zweiten Pad (32) verbunden ist.
  15. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 11, wobei die überlappende Verdrahtungsbahn (33) elektrisch gegenüber der ersten Elektronikkomponente (5) isoliert ist.
  16. Halbleiterbauteil nach einem beliebigen der Ansprüche 8 bis 15, wobei der Halbleiterchip (4) einen Leistungstransistor aufweist, der elektrische Leistung steuert.
  17. Halbleiterbauteil nach einem beliebigen der Ansprüche 8 bis 16, wobei der Halbleiterchip (4) eine rückseitige Elektrode aufweist, die an den ersten Anschluss (11) gebondet ist.
  18. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 17, wobei die Substratrückfläche (22) gegenüber dem ersten Abdichtungsharz (8) freigelegt ist.
  19. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 18, wobei das Substrat (2) aus einem Keramikmaterial hergestellt ist.
  20. Halbleiterbauteil nach einem beliebigen der Ansprüche 1 bis 7, ferner mit einem Halbleiterchip (4), der von dem ersten Abdichtungsharz (8) bedeckt ist, von dem zweiten Abdichtungsharz (54) jedoch nicht bedeckt ist.
DE112021000197.3T 2020-03-10 2021-02-12 Halbleiterbauteil Active DE112021000197B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020040872 2020-03-10
JP2020-040872 2020-03-10
PCT/JP2021/005346 WO2021182016A1 (ja) 2020-03-10 2021-02-12 半導体装置

Publications (2)

Publication Number Publication Date
DE112021000197T5 DE112021000197T5 (de) 2022-09-29
DE112021000197B4 true DE112021000197B4 (de) 2023-07-06

Family

ID=77672255

Family Applications (2)

Application Number Title Priority Date Filing Date
DE212021000134.3U Active DE212021000134U1 (de) 2020-03-10 2021-02-12 Halbleiterbauteil
DE112021000197.3T Active DE112021000197B4 (de) 2020-03-10 2021-02-12 Halbleiterbauteil

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE212021000134.3U Active DE212021000134U1 (de) 2020-03-10 2021-02-12 Halbleiterbauteil

Country Status (5)

Country Link
US (1) US20230052108A1 (de)
JP (1) JPWO2021182016A1 (de)
CN (1) CN115280490A (de)
DE (2) DE212021000134U1 (de)
WO (1) WO2021182016A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592025A (en) 1992-08-06 1997-01-07 Motorola, Inc. Pad array semiconductor device
US6552430B1 (en) 2002-01-30 2003-04-22 Texas Instruments Incorporated Ball grid array substrate with improved traces formed from copper based metal
US20050093121A1 (en) 2003-11-05 2005-05-05 Da-Jung Chen Chip package and substrate
US20090253278A1 (en) 2008-04-07 2009-10-08 Mediatek Inc. Printed circuit board
JP2020004893A (ja) 2018-06-29 2020-01-09 三菱電機株式会社 パワー半導体モジュール、電力変換装置、およびパワー半導体モジュールの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3778778B2 (ja) * 2000-06-08 2006-05-24 三洋電機株式会社 半導体装置
JP7071499B2 (ja) * 2018-06-20 2022-05-19 ローム株式会社 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592025A (en) 1992-08-06 1997-01-07 Motorola, Inc. Pad array semiconductor device
US6552430B1 (en) 2002-01-30 2003-04-22 Texas Instruments Incorporated Ball grid array substrate with improved traces formed from copper based metal
US20050093121A1 (en) 2003-11-05 2005-05-05 Da-Jung Chen Chip package and substrate
US20090253278A1 (en) 2008-04-07 2009-10-08 Mediatek Inc. Printed circuit board
JP2020004893A (ja) 2018-06-29 2020-01-09 三菱電機株式会社 パワー半導体モジュール、電力変換装置、およびパワー半導体モジュールの製造方法

Also Published As

Publication number Publication date
DE212021000134U1 (de) 2021-09-27
WO2021182016A1 (ja) 2021-09-16
JPWO2021182016A1 (de) 2021-09-16
US20230052108A1 (en) 2023-02-16
DE112021000197T5 (de) 2022-09-29
CN115280490A (zh) 2022-11-01

Similar Documents

Publication Publication Date Title
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102007006447B4 (de) Elektronisches Modul und Verfahren zur Herstellung des elektronischen Moduls
DE112021001035B4 (de) Halbleiterbauteil
DE102018115957A1 (de) Gemoldete Package mit einem Chipträger, der hartgelötete elektrisch leitfähige Schichten aufweist
DE112008001657T5 (de) Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung
DE102012112769A1 (de) Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist
DE102015104990B4 (de) Verbindungshalbleitervorrichtung mit einem Abtastlead
DE102019108988B3 (de) Leistungshalbleitermodul und verfahren zur herstellung desselben
DE112020003885T5 (de) Halbleiterbauteil
DE102020000169A1 (de) Leistungshalbleitervorrichtungsgehäuse
DE212021000169U1 (de) Halbleiterbauteil
DE112021000605T5 (de) Halbleiterbauteil
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE112021000681T5 (de) Elektronische vorrichtung
DE112021000700T5 (de) Elektronische vorrichtung
DE102015104996A1 (de) Halbleitervorrichtungen mit Steuer- und Lastleitungen von entgegengesetzter Richtung
DE102020109692A1 (de) Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips
DE112020002920T5 (de) Halbleitervorrichtung und produktionsverfahren für halbleitervorrichtung
DE102018212438A1 (de) Halbleitergehäuse mit elektromagnetischer abschirmstruktur und verfahren zu dessen herstellung
DE112021000197B4 (de) Halbleiterbauteil
DE102021122591A1 (de) Mehrlagiges verbindungsband
DE112021004935T5 (de) Halbleiterbauteil
DE212021000520U1 (de) Halbleitermodul
DE102020102653A1 (de) Halbleitervorrichtung mit einem Erweiterungselement zur Luftkühlung
DE112020007132T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final