DE102018115957A1 - Gemoldete Package mit einem Chipträger, der hartgelötete elektrisch leitfähige Schichten aufweist - Google Patents

Gemoldete Package mit einem Chipträger, der hartgelötete elektrisch leitfähige Schichten aufweist Download PDF

Info

Publication number
DE102018115957A1
DE102018115957A1 DE102018115957.9A DE102018115957A DE102018115957A1 DE 102018115957 A1 DE102018115957 A1 DE 102018115957A1 DE 102018115957 A DE102018115957 A DE 102018115957A DE 102018115957 A1 DE102018115957 A1 DE 102018115957A1
Authority
DE
Germany
Prior art keywords
package
electrically conductive
chip
chip carrier
electrically
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018115957.9A
Other languages
English (en)
Inventor
Mark Pavier
Wolfram Hable
Angela Kessler
Anton Pugatschow
Charles Rimbert-Riviere
Michael Sielaff
Marco Sobkowiak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102018115957A1 publication Critical patent/DE102018115957A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R16/00—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for
    • B60R16/02—Electric or fluid circuits specially adapted for vehicles and not otherwise provided for; Arrangement of elements of electric or fluid circuits specially adapted for vehicles and not otherwise provided for electric constitutive elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8484—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1425—Converter
    • H01L2924/14252—Voltage converter
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

Ein Package (100), das Folgendes aufweist: einen Chipträger (102), mindestens einen elektronischen Chip (104), der auf dem Chipträger (102) montiert ist, eine elektrisch leitfähige Kontaktstruktur (106), die mit dem mindestens einen elektronischen Chip (104) elektrisch gekoppelt ist, und ein Verkapselungsmittel vom Moldtyp (108), das einen Teil der elektrisch leitfähigen Kontaktstruktur (106) und zumindest einen Teil des Chipträgers (102) und des mindestens einen elektronischen Chips (104) verkapselt, wobei der Chipträger (102) einen thermisch leitfähigen und elektrisch isolierenden Kern (122) aufweist, der auf beiden gegenüberliegenden Hauptoberflächen davon zumindest teilweise durch eine jeweilige hartgelötete elektrisch leitfähige Schicht (124, 126) bedeckt ist.

Description

  • Hintergrund der Erfindung
  • Technisches Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft Packages (Packungen, Packungsbaugruppen, Baugruppen), ein elektronisches Gerät, ein Verfahren zur Herstellung eines Packages und ein Verfahren zur Benutzung.
  • Beschreibung des zugehörigen Stands der Technik
  • Verkapselungsmaterialien, wie zum Beispiel Moldstrukturen, für elektronische Komponenten und insbesondere elektronische Chips haben sich auf ein Niveau entwickelt, wo das Package die Leistungsfähigkeit der Komponenten nicht länger signifikant behindert. Ein Verkapseln von elektronischen Komponenten während der Packageherstellung kann sie gegenüber der Umgebung schützen.
  • Herkömmlicherweise wurden Direct Copper Bonding (DCB) Substrate als Chipträger zum Montieren von einem oder mehreren elektronischen Chips darauf und zum anschließenden Verkapseltwerden durch eine Moldverbindung verwendet. Ein DCB Substrat setzt sich aus einem keramischen Kern mit zwei dünnen Kupferschichten darauf zusammen. In der DCB Technologie werden die Kupferschichten mit dem keramischen Kern durch ein eutektisches Verfahren verbunden, d.h. indem einfach die Kupferschichten auf den Hauptoberflächen des keramischen Kerns gelegt werden und geringfügig unterhalb des Schmelzpunkts von Kupfer erhitzt werden (zum Beispiel auf eine Temperatur von zum Beispiel etwa 1065 °C). Als ein Ergebnis werden die Kupferschichten direkt mit dem keramischen Kern verbunden. Dementsprechend gebildete Packages zeigen eine ordentliche Leistungsfähigkeit im Hinblick auf elektrische und mechanische Zuverlässigkeit sowie eine ordentliche thermische Leistungsfähigkeit.
  • Es gibt jedoch immer noch potenziell Raum, die elektrische und mechanische Zuverlässigkeit sowie die thermische Leistungsfähigkeit eines Packages weiter zu verbessern.
  • Zusammenfassung der Erfindung
  • Es mag ein Bedarf bestehen für ein mechanisch und elektrisch zuverlässiges Package, das eine ordentliche thermische Leistungsfähigkeit hat.
  • Gemäß einer beispielhaften Ausführungsform wird ein Package bereitgestellt, das einen Chipträger (chip carrier), mindestens einen elektronischen Chip, der auf den Chipträger montiert ist, eine elektrisch leitfähige Kontaktstruktur, die mit dem mindestens einen elektronischen Chip elektrisch gekoppelt ist, und ein Verkapselungsmittel vom Moldtyp (mold-type encapsulant), das einen Teil der elektrisch leitfähigen Kontaktstruktur und zumindest einen Teil des Chipträgers und des mindestens einen elektronischen Chips verkapselt bzw. kapselt, wobei der Chipträger einen thermisch leitfähigen und elektrisch isolierenden Kern aufweist, der auf beiden gegenüberliegenden bzw. entgegengesetzten Hauptoberflächen davon zumindest teilweise durch eine jeweilige bzw. entsprechende hartgelötete (brazed, d.h. durch Hartlöten gebildete) elektrisch leitfähige Schicht bedeckt ist, aufweist.
  • Gemäß einer weiteren beispielhaften Ausführungsform wird ein Package bereitgestellt, das einen Chipträger, der einen thermisch leitfähigen und elektrisch isolierenden Kern aufweist, der auf beiden gegenüberliegenden bzw. entgegengesetzten Hauptoberflächen davon zumindest teilweise durch eine jeweilige hartgelötete elektrisch leitfähige Schicht (insbesondere ein Active Metal Brazed Substrat) bedeckt ist, mindestens einen elektronischen Chip, der auf den Chipträger montiert ist (insbesondere gesintert ist) und eine elektrisch leitfähige Kontaktstruktur (insbesondere von der Art eines Leadframes), die mindestens einen Niederhalterabschnitt (downholder section) (insbesondere mindestens drei Niederhalterabschnitte) aufweist, der bzw. die als Aufsetzbereich (touchdown region) zum Drücken des Chipträgers zu einem Moldwerkzeug hin während des Moldens zur Vermeidung eines Moldgrats (mold flash) konfiguriert ist bzw. sind, aufweist.
  • Gemäß noch einer weiteren Ausführungsform wird ein elektronisches Gerät bereitgestellt, das zwei oder mehr (insbesondere untereinander verbundene) Packages mit den oben genannten Merkmalen aufweist (wobei insbesondere einer der Energieanschlüsse (power terminals) von einem der Packages mit einem der Energieanschlüsse des anderen der Packages elektrisch gekoppelt sein kann).
  • Gemäß noch einer weiteren beispielhaften Ausführungsform wird ein Verfahren zur Herstellung eines Packages bereitgestellt, wobei das Verfahren ein Bilden eines Chipträgers durch Bedecken eines thermisch leitfähigen und elektrisch isolierenden Kerns auf beiden gegenüberliegenden bzw. entgegengesetzten Hauptoberflächen davon zumindest teilweise mit einer jeweiligen elektrisch leitfähigen Schicht durch Hartlöten (brazing) der jeweiligen bzw. entsprechenden elektrisch leitfähigen Schicht auf einer jeweiligen der Hauptoberflächen, ein Montieren von mindestens einem elektronischen Chip auf dem Chipträger, ein elektrisches Koppeln einer elektrisch leitfähigen Kontaktstruktur mit dem mindestens einen elektronischen Chip und ein Verkapseln (bzw. Kapseln) eines Teils der elektrisch leitfähigen Kontaktstruktur und zumindest eines Teils des Chipträgers und des mindestens einen elektronischen Chips durch ein Verkapselungsmittel vom Moldtyp aufweist.
  • Gemäß noch einer weiteren beispielhaften Ausführungsform wird ein Package mit den oben genannten Merkmalen oder ein elektronisches Gerät mit den oben genannten Merkmalen für eine Anwendung im Automobilbereich insbesondere in einem Antriebssystem (power train) eines Fahrzeugs, noch spezieller als ein Inverter in einem Antriebssystem eines Fahrzeugs, verwendet.
  • Gemäß einer beispielhaften Ausführungsform wird ein Package bereitgestellt, das durch Molden (molding) verkapselt bzw. gekapselt ist und einen Chipträger mit elektrisch leitfähigen Schichten und einem thermisch leitfähigen und elektrisch isolierenden Kern dazwischen aufweist, wobei der genannte Kern und die Schichten durch Hartlöten miteinander verbunden sind. Beim Aufbauen einer Verbindung zwischen den elektrisch leitfähigen Schichten und dem thermisch leitfähigen und elektrisch isolierenden Kern durch Hartlöten (anstatt durch ein eutektisches Verfahren oder durch Löten (soldering)) kann die elektrische Zuverlässigkeit des Packages signifikant verbessert werden, während gleichzeitig ein Package mit ausgeprägter Fähigkeit zur Wärmeverteilung (heat spreading) und hoher mechanischer Integrität erhalten wird. Die verbesserte elektrische Zuverlässigkeit des Packages rührt von der Tatsache her, dass durch Hartlöten der elektrisch leitfähigen Schichten auf dem thermisch leitfähigen und elektrisch isolierenden Kern die Neigung zur Bildung von Hohlräumen oder leeren Räumen an einer Grenzfläche zwischen den elektrisch leitfähigen Schichten und dem thermisch leitfähigen und elektrisch isolierenden Kern signifikant verringert werden kann. Herkömmlicherweise schränken solche Hohlräume die elektrische Zuverlässigkeit angesichts des stark störenden Phänomens partieller Entladung ein. Das Phänomen partieller Entladung kann als ein örtlich begrenzter dielektrischer Zusammenbruch eines kleinen Anteils an elektrischer Isolation unter hoher Spannungsbelastung bezeichnet werden, die nicht den Raum zwischen den beiden Leitern überbrückt. Durch Unterdrücken partieller Entladung in dem Package aufgrund des Hartlötens der elektrisch leitfähigen Schichten auf den thermisch leitfähigen und elektrisch isolierenden Kern ist ein Package gemäß einer beispielhaften Ausführungsform besonders geeignet für Hochspannungsanwendungen (insbesondere Traktion). Gleichzeitig hat es sich herausgestellt, dass ein Chipträger mit hartgelöteten Bestandteilen mittels Molden verkapselt werden kann, ohne das Risiko von Delamination, wodurch auch ein hoher Grad an mechanischer Integrität erhalten werden kann. Darüber hinaus ist der genannte Chipträger mit seinen hartgelöteten und somit im Wesentlichen luftlückenfreien Bestandteilen in der Lage, eine große Menge an Hitze, die durch den einen oder mehrere elektronische Chips während des Betriebs des Packages erzeugt wird, zu entfernen. Die genannten Vorteile sind besonders ausgeprägt beim Einsatz des Packages als ein Leistungspackage (power package) für eine Anwendung im Automobilbereich, insbesondere in einem elektrisch angetriebenen Fahrzeug.
  • Beschreibung von weiteren beispielhaften Ausführungsformen
  • Im Kontext der vorliegenden Anmeldung mag der Ausdruck „Package“ insbesondere mindestens einen teilweise oder vollständig verkapselten bzw. gekapselten elektronischen Chip mit mindestens einem externen elektrischen Kontakt bedeuten.
  • Im Kontext der vorliegenden Anmeldung mag der Ausdruck „elektronischer Chip“ insbesondere einen Chip (im Speziellen einen Halbleiterchip) bedeuten, der eine elektronische Funktion bereitstellt. Der elektronische Chip kann eine aktive elektronische Komponente sein. In einer Ausführungsform ist der elektronische Chip konfiguriert als ein Controller-Chip, ein Prozessorchip, ein Speicherchip, ein Sensorchip oder ein mikroelektromechanisches System (MEMS). In einer alternativen Ausführungsform ist es auch möglich, dass der elektronische Chip als ein Leistungshalbleiterchip konfiguriert. Somit kann der elektronische Chip (wie zum Beispiel ein Halbleiterchip) für Leistungsanwendungen verwendet werden, zum Beispiel auf dem Gebiet des Automobilbaus, und kann zum Beispiel mindestens einen integrierten Bipolartransistor mit isolierter Gate-Elektrode (integrated insulated-gate bipolar transistor, IGBT) und/oder mindestens einen Transistor einer anderen Art (wie zum Beispiel ein MOSFET, ein JFET, etc.) und/oder mindestens eine integrierte Diode haben. Solche integrierten Schaltkreiselemente können zum Beispiel in Silicium-Technologie gemacht werden oder auf Halbleitern mit weiter Bandlücke (wide-bandgap semiconductors) basieren (wie zum Beispiel Siliciumcarbid, Galliumnitrid oder Galliumnitrid auf Silicium). Ein Halbleiterleistungschip kann einen oder mehrere Feldeffekttransistoren, Dioden, Inverter-Schaltkreise, Halbbrücken, Vollbrücken, Treiber, Logikschaltkreise, weitere Geräte, etc. aufweisen. Der elektronische Chip kann ein nackter Chip sein oder kann bereits gepackt oder verkapselt sein.
  • Im Kontext der vorliegenden Anmeldung mag der Ausdruck „Verkapselungsmittel“ insbesondere ein im Wesentlichen elektrisch isolierendes und vorzugsweise thermisch leitfähiges Material bedeuten, das einen elektronischen Chip und einen Teil eines Chipträgers umgibt zur Bereitstellung von mechanischem Schutz, elektrischer Isolation und optional einen Beitrag zur Wärmeabfuhr während des Betriebs. Solch ein Verkapselungsmittel kann zum Beispiel eine Moldverbindung sein.
  • Im Kontext der vorliegenden Anmeldung mag der Ausdruck „Verkapselungsmittel vom Moldtyp“ insbesondere ein Material (das ein Plastikmaterial, insbesondere ein auf Harz basierendes Material, ganz besonders ein auf Epoxidharz basierendes Material) bedeuten, das in einem flüssigen oder viskosen Zustand um zumindest einen Teil eines elektronischen Chips, eines Chipträgers und einer elektrisch leitfähigen Kontaktstruktur aufgebracht werden kann und dann ausgehärtet oder gehärtet werden kann, um so eine feste elektrisch isolierende Verkapselung zu bilden. Um zu vermeiden, dass flüssiges oder viskoses Moldmaterial in unerwünschte Bereiche fließt, kann das Moldmaterial zwischen Moldwerkzeugen zugeführt werden, die erst nach dem Aushärten oder Härten des Moldmaterials wieder entfernt werden.
  • Im Kontext der vorliegenden Anmeldung mag der Ausdruck „Hartlöten“ insbesondere ein Materialverbindungsverfahren bzw. Materialfügeverfahren bedeuten, bei dem zwei oder mehr Gegenstände (von denen mindestens eines ein metallisches Material ist) miteinander verbunden werden, indem ein Füllmaterial geschmolzen wird und in die Fügestelle bzw. die Verbindungsstelle fließt, wobei das Füllmaterial einen niedrigeren Schmelzpunkt als die angrenzenden Materialien hat. Ein Hartlöten (brazing) unterscheidet sich von einem Schweißen (welding) darin, dass es kein Schmelzen der Werkstücke mit sich bringt und es unterscheidet sich von einem Löten (soldering) in der Verwendung höherer Temperaturen (insbesondere mindestens 600 °C), während es auch viel besser bzw. näher passende Teile benötigt als beim Löten. Während des Hartlötens fließt das Füllmaterial in vorteilhafter Weise in den Spalt zwischen den eng anliegenden bzw. satt anliegenden Teilen durch Kapillarkräfte und füllt diesen Spalt im Wesentlichen vollständig, ohne dass Hohlräume zurückbleiben. Ein metallisches Element, wie zum Beispiel Silber, kann als Füllmaterial verwendet werden. Eine Vielzahl an Legierungen kann auch als Füllmaterial oder Hartlötstruktur verwendet werden je nach der beabsichtigten Verwendung oder des Anwendungsverfahrens. Das Füllmaterial für eine bestimmte Anwendung kann ausgewählt werden auf Basis seiner Fähigkeit, die zu verbindenden Materialien zu benetzen und bei einer niedrigeren Temperatur als die zu verbindenden Materialien zu schmelzen. Beispiele für solche Füllmaterialien vom Legierungstyp sind Kupfer-Silber, Kupfer-Zink, Kupfer-Zinn oder Gold-Silber.
  • Im Folgenden werden weitere beispielhafte Ausführungsformen der Packages, des Geräts und der Verfahren erläutert werden.
  • In einer Ausführungsform hat mindestens eine der elektrisch leitfähigen Schichten eine größere Dicke als eine Dicke des thermisch leitfähigen und elektrisch isolierenden Kerns. Durch Herstellen des Chipträgers mittels Hartlöten wird es möglich, sehr dicke elektrisch leitfähige Schichten (insbesondere Kupferschichten) bereitzustellen. Die Dicke einer einzelnen der elektrisch leitfähigen Schichten kann sogar größer als eine Dicke des thermisch leitfähigen und elektrisch isolierenden Kerns sein. Als ein Ergebnis kann die Fähigkeit zur Wärmeabfuhr des Chipträgers als ein Ganzes signifikant verbessert werden, da eine höhere Masse an thermisch hochleitfähigem Kupfermaterial bereitgestellt werden kann. Aufgrund dieser verbesserten Wärmeverteilung ist es auch möglich, das Package mit höheren elektrischen Stromwerten zu betreiben.
  • In einer Ausführungsform hat mindestens eine der elektrisch leitfähigen Schichten eine Dicke von mehr als 0,4 mm, insbesondere mehr als 0,5 mm, ganz besonders mehr als 0,6 mm. Die elektrisch leitfähigen Schichten, insbesondere Kupferschichten, können sogar eine Dicke von 0,8 mm oder mehr haben, wenn sie mit dem thermisch leitfähigen und elektrisch isolierenden Kern mittels Hartlöten anstatt durch ein eutektisches Verfahren verbunden werden. Im Gegensatz dazu kann der thermisch leitfähige und elektrisch isolierende Kern eine Schicht mit einer Dicke von weniger als 0,4 mm, insbesondere weniger als 0,35 mm, sein. Der thermisch leitfähige und elektrisch isolierende Kern kann sogar eine Schichtdicke von unterhalb 0,3 mm haben.
  • In einer Ausführungsform ist mindestens eine der elektrisch leitfähigen Schichten eine Metallschicht, insbesondere eine Kupferschicht oder eine Legierung, die Kupfer aufweist. Kupfer hat eine hohe thermische Leitfähigkeit und haftet gut an Moldmaterial.
  • In einer Ausführungsform ist der thermisch leitfähige und elektrisch isolierende Kern ein keramischer Kern. Somit können keramische Materialien, die die Eigenschaften einer hohen thermischen Leitfähigkeit mit einer zuverlässigen elektrischen Isolierung kombinieren, in einem Zentrum bzw. in der Mitte des Chipträgers eingesetzt werden. Zum Beispiel kann solch ein keramischer Kern ein Kern aus Siliciumnitrid sein. Andere geeignete keramische Materialien für den Kern sind Aluminiumnitrid oder Aluminiumoxid. Insbesondere kann der thermisch leitfähige und elektrisch isolierende Körper aus einem Material mit einer thermischen Leitfähigkeit (Wärmeleitfähigkeit) von mindestens 20 W/mK gemacht sein. Zum Beispiel kann die thermische Leitfähigkeit des thermisch leitfähigen und elektrisch isolierenden Körpers in einem Bereich zwischen 20 W/mK und 200 W/mK sein.
  • In einer Ausführungsform weist das Package eine Hartlötstruktur oder ein Füllmaterial auf, die bzw. das insbesondere Silber umfasst oder daraus besteht, als eine Schicht oder Pad zwischen dem thermisch leitfähigen und elektrisch isolierenden Kern und beiden elektrisch leitfähigen Schichten. Solch ein Hartlötpad kann aus einem Füllmaterial gemacht sein, das zum Verbinden des thermisch leitfähigen und elektrisch isolierenden Kerns mit einem jeweiligen der elektrisch leitfähigen Schichten durch Hartlöten konfiguriert ist. Zum Beispiel kann die Hartlötstruktur Silber oder eine Silberlegierung umfassen. Die Hartlötstruktur kann aus einer metallischen Paste gemacht sein.
  • In einer Ausführungsform ist der Chipträger ein Active Metal Brazed (AMB) Substrat. Active Metal Brazing kann als eine Form des Hartlötens bezeichnet werden, die es ermöglicht, ein Metall mit einer Keramik zu verbinden. Ein Active Metal Brazed (AMB) Substrat kann somit einen Kern aus einem keramischen Isolator (insbesondere Si3N4, d.h. Siliciumnitrid) aufweisen, auf den reines Kupfer in einem Hochtemperaturvakuumhartlötprozess hartgelötet werden kann. Die Verwendung eines AMB Substrats stellt signifikante Vorteile bereit, insbesondere in den Gebieten von Anwendungen im Automobilbereich, Traktion und Hochspannungsgleichstromübertragung, wo eine hohe Zuverlässigkeit, Wärmeverteilung und ein sicherer Schutz gegen teilweiser Entladung erforderlich sind. Die hohe Wärmeleitfähigkeit von Siliciumnitrid (90 W/mK) sowie die hohe Wärmekapazität und Wärmeverteilung, die durch die dicke Kupferschicht (bis zu 0,8 mm oder mehr) bereitgestellt wird, machen AMB Substrate sehr geeignet für Hochleistungselektronikanwendungen. Ein AMB Substrat ermöglicht es, eine sehr dicke Kupfermetallisierung auf einer relativ dünnen Siliciumnitridkeramik zu bilden, was für eine sehr hohe Strombelastbarkeit und eine sehr gute Wärmeverteilung sorgt.
  • In einer Ausführungsform hat zumindest ein Teil einer Oberfläche des Chipträgers, der in Kontakt mit dem Verkapselungsmittel ist, eine haftungsfördernde Oberfläche. Wenn die Oberfläche des Chipträgers oder zumindest ein Oberflächenteilbereich des Chipträgers, der in Kontakt mit dem Verkapselungsmittel vom Moldtyp ist, spezifisch angepasst ist zur Förderung der Haftung mit einem Verkapselungsmittel vom Moldtyp, kann das Risiko einer Delamination des Packages zusätzlich verringert und die mechanische Integrität des Packages weiter verbessert werden. Insbesondere kann die Oberfläche der elektrisch leitfähigen Schicht innerhalb bzw. im Inneren der Verkapselung spezifisch behandelt sein zur Erhöhung der Haftung.
  • Zum Beispiel kann die haftungsfördernde Oberfläche eine aufgeraute Oberfläche aufweisen. Ein Aufrauen vor der Verkapselung hat den Vorteil, dass die Haftung zwischen der jeweiligen elektrisch leitfähigen Schicht und dem Verkapselungsmaterial signifikant verbessert werden kann. Dies unterdrückt effizient eine Delamination der Bestandteile des Packages. In vorteilhafter Weise kann die Oberflächenaufrauung vor dem Befestigen des elektronischen Chips bzw. der elektronischen Chips an dem Chipträger erfolgen, da dies den empfindlichen elektronischen Chip vor Schaden schützt, der von einer Wechselwirkung mit einer Chemie, die in vorteilhafter Weise für das Aufrauen verwendet wird, herrührt. Ein Aufrauen kann zum Beispiel durch Laserbehandlung, Plasmabehandlung oder chemische Behandlung der entsprechenden aufzurauenden Oberfläche verwirklicht werden. Insbesondere ist eine Aufrauung von Kupfer ein wirkungsvolles Werkzeug zur Verbesserung der Haftung zwischen der jeweiligen elektrisch leitfähigen Schicht und der Moldverbindung.
  • Zusätzlich oder alternativ kann die haftungsfördernde Oberfläche eine haftungsfördernde Beschichtung, insbesondere eine anorganische Beschichtung und/oder eine organische Beschichtung, aufweisen. Solch eine anorganische Beschichtung zur Förderung der Haftung einer Moldverbindung auf der metallischen Oberfläche der jeweiligen elektrisch leitfähigen Schicht kann zum Beispiel ein Beschichten mit einem Metalloxid und/oder einer Legierung, wie zum Beispiel Zink-Chrom, Molybdän-Chrom oder Molybdän-Zink, umfassen. Ein Beispiel für eine geeignete organische Beschichtung ist Silan.
  • In einer Ausführungsform ist eine der elektrisch leitfähigen Schichten, die zu dem mindestens einen elektronischen Chip zeigt, durch eine Sinterschicht, insbesondere eine mit einem Muster versehene bzw. strukturierte (patterned) Sinterschicht, bedeckt. Somit kann der Chip auf dem Chipträger mittels Sintern über die Sinterschicht montiert werden. Es ist auch möglich, einen Sinterfilmbefestigungsvorgang zu verwenden, wobei eine gesinterte Paste oder ein gesinterter Film vorab auf einen Wafer (der mehrere elektronische Chips beinhaltet, die noch integral bzw. einstückig verbunden sind) aufgebracht wird, vor dem Schneiden bzw. Vereinzeln. Der Wafer/Sinterfilmstapel kann auf einem Schneideband (dicing tape) montiert werden und gleichzeitig gesägt werden vor dem Bestücken mit dem Chip/Filmstapel.
  • Zusätzlich oder alternativ kann eine der elektrisch leitfähigen Schichten, die weg von dem mindestens einen elektronischen Chip zeigt, durch eine sinterbare oder gesinterte Schicht bedeckt sein. Zum Beispiel kann ein Kühlkörper bzw. ein Wärmeableitkörper (heat sink) an die äußere Oberfläche des entsprechenden der elektrisch leitfähigen Schichten mittels Sintern verbunden werden.
  • Das Bilden einer Sinterverbindung (insbesondere einer Sinterverbindung aus Silber) auf einer oder beiden der genannten Positionen des Packages ermöglicht es, eine mechanisch zuverlässige Verbindung mit einer sehr dünnen Sinterstruktur (zum Beispiel mit einer Dicke von weniger als 50 µm, zum Beispiel 30 µm) zu bilden, die eine gute thermische Kopplung für eine effiziente Wärmeleitung sicherstellt. Die letztgenannten Dicken sind insbesondere geeignet, wenn eine gesinterte Chipbondverbindung (die bond interconnect) gebildet wird. Jedoch für ein Package mit Kühlkörperschicht kann die Dicke der Sinterbondlinie signifikant größer sein, zum Beispiel mindestens 100 µm. Solch eine größere Dicke kann es der Sinterverbindung ermöglichen, den Verzug bzw. das Verziehen (warpage) innerhalb des Packages aufzunehmen. Darüber hinaus kann solch eine Sinterstruktur mit sehr homogener Dicke gebildet werden, wodurch schwache Bereiche im Hinblick auf die Wärmeleitfähigkeit verhindert werden können. Darüber hinaus kann eine Sinterverbindung bei einer relativ niedrigen Temperatur (zum Beispiel unterhalb 300 °C, zum Beispiel etwa 250 °C) aufgebaut werden, wodurch die Bestandteile des Packages vor Schaden aufgrund von thermischer Überlastung geschützt werden. Zusätzlich wird, während die Sintertemperatur relativ gering ist, ein unerwünschtes Wiederaufschmelzen einer gebildeten Sinterverbindung bis zu einer signifikant höheren Temperatur verhindert.
  • In einer Ausführungsform ragen mindestens zwei Plattenabschnitte der elektrisch leitfähigen Kontaktstruktur über das Verkapselungsmittel hinaus und bilden Energieanschlüsse (Stromanschlüsse, power terminals) für den elektronischen Chip und mindestens ein Anschlussabschnitt (Führungsabschnitt, Spitzenabschnitt, lead section) der elektrisch leitfähigen Kontaktstruktur ragt über das Verkapselungsmittel hinaus und bildet einen Signalanschluss für den elektronischen Chip. Es ist möglich, dass die mindestens zwei Plattenabschnitte an unterschiedlichen, insbesondere gegenüberliegenden bzw. entgegengesetzten, Seitenflächen über das Verkapselungsmittel hinausragen. Darüber hinaus ist es möglich, dass der mindestens eine Anschlussabschnitt an derselben Seitenfläche über das Verkapselungsmittel hinausragt wie einer der mindestens zwei Plattenabschnitte. Zum Beispiel kann eine Dicke der Anschlussabschnitte und/oder der Plattenabschnitte in einem Bereich zwischen 200 µm und 800 µm, zum Beispiel zwischen 300 µm und 600 µm, liegen.
  • In einer Ausführungsform sind der mindestens eine Anschlussabschnitt und der eine von den mindestens zwei Plattenabschnitten, der an derselben Seitenfläche über das Verkapselungsmittel hinausragt, so konfiguriert, dass der mindestens eine Anschlussabschnitt in einer Aussparung des anderen von den mindestens zwei Plattenabschnitten eines identischen weiteren Packages gelegen ist, wenn die Plattenabschnitte der Packages elektrisch verbunden sind. Dies ermöglicht eine kompakte wechselseitige Verbindung von unterschiedlichen Packages, zum Beispiel zur Bildung einer Halbbrücke (halfbridge).
  • In einer Ausführungsform ragt mindestens einer der mindestens zwei Plattenabschnitte entlang mindestens 50%, insbesondere entlang mindestens 80%, einer Länge einer Seitenfläche des Verkapselungsmittels hinaus. Somit kann eine niederohmige Konfiguration erhalten werden, ohne dass die Abmessungen des Packages signifikant vergrößert werden.
  • In einer Ausführungsform weist mindestens einer der mindestens zwei Plattenabschnitte einen lokal erhöhten Biegeteilbereich (bzw. gebogenen Teilbereich), insbesondere mit einem Wellenprofil, auf. Solch ein Wellenprofil oder erhöhtes Merkmal kann eine stufenweise abbauende bzw. auslaufende Zwischenverbindung (phase out interconnect) ermöglichen und kann zu einem Stressabbau des Packages beitragen.
  • In einer Ausführungsform erstreckt sich mindestens ein Anschlussabschnitt im Wesentlichen senkrecht zu den mindestens zwei Plattenabschnitten. Dies führt zu einem kompakten Packagedesign.
  • In einer Ausführungsform ist mindestens einer der mindestens zwei Plattenabschnitte zum Verbinden mit einer Sammelschienenanordnung (Sammelleiteranordnung, bus bar arrangement) konfiguriert, so dass ein magnetischer Fluss, der zu einem Strom, der in dem Package fließt, zugehörig ist, mit dem magnetischen Fluss des Stroms, der durch die Sammelschienenanordnung in entgegengesetzte Richtung fließt, gekoppelt ist für eine zumindest teilweise Flusslöschung. Dies ermöglicht es, ein Package mit geringer parasitärer Induktivität (parasitic inductance) zu erhalten.
  • In einer Ausführungsform ist eine der elektrisch leitfähigen Schichten, die weg von dem mindestens einen elektronischen Chip zeigt, an einem Kühlkörper befestigt. Ein Befestigen eines Kühlkörpers an einer freiliegenden oder äußeren Oberfläche des Chipträgers ermöglicht es, die thermische Leistungsfähigkeit des Packages zu verbessern. In einer Ausführungsform kann solch ein Kühlkörper eine Kühlplatte mit Kühlrippen sein. In einer weiteren Ausführungsform kann ein fluidisches Kühlen (insbesondere ein Wasserkühlen) in solch einem befestigten Kühlkörper eingesetzt werden.
  • In einer Ausführungsform ist der thermisch leitfähige und elektrisch isolierende Kern konfiguriert zum elektrischen Isolieren des mindestens einen elektronischen Chips in Bezug auf eine elektronische Umgebung des Packages. Insbesondere kann jegliche elektrisch leitfähige Verbindung zwischen einem Inneren und einem Äußeren des Packages durch den thermisch leitfähigen und elektrisch isolierenden Kern unterdrückt werden, während gleichzeitig eine gute thermische Kopplung zwischen einem Inneren und einem Äußeren des Packages ermöglicht wird.
  • In einer Ausführungsform bildet der Chipträger einen Teil einer äußeren Oberfläche des Packages. Noch spezieller kann eine der elektrisch leitfähigen Schichten einen Teil einer äußeren Oberfläche des Packages bilden, das heißt sie kann über das Verkapselungsmittel hinausragen. Dies verbessert weiter die Fähigkeit des Packages zur Wärmeableitung, Wärmeabfuhr sowie Wärmeverteilung. In einer Ausführungsform kann eine freiliegende Kupferoberfläche des Chipträgers mit Nickel, Silber, Gold, Palladium oder Zinn bedeckt sein.
  • In einer Ausführungsform weist der mindestens eine elektronische Chip mindestens einen Halbleiterleistungschip (semiconductor power chip) auf. Zum Beispiel kann ein Bipolartransistor mit isolierter Gate-Elektrode (insulated gate bipolar transistor, IGBT) Chip als ein Schalter bereitgestellt werden. Zusätzlich oder alternativ kann ein elektronischer Chip mit einer integrierten Diode bereitgestellt werden.
  • In einer Ausführungsform ist das Package oder das elektronische Gerät als ein Inverterschaltkreis bzw. ein Wechselrichterkreis konfiguriert. Solch ein Leistungsinverter kann als ein Schaltkreis bezeichnet werden, der Gleichstrom (DC) in Wechselstrom (AC) ändert bzw. umwandelt. In vorteilhafter Weise kann solch ein Inverter in einem Antriebssystem (power train) eines Fahrzeugs eingesetzt werden.
  • In einer Ausführungsform ist die elektrisch leitfähige Kontaktstruktur ein Leadframe. Der Ausdruck „Leadframe“ mag insbesondere eine elektrisch leitfähige Plattenstruktur bedeuten, die insbesondere aus Kupfer oder einer Legierung von Kupfer gemacht ist, die dazu dienen kann, einen elektronischen Chip zu kontaktieren und die somit eine gewünschte elektrische Verbindung verwirklichen kann.
  • In einer Ausführungsform weist die elektrisch leitfähige Kontaktstruktur mindestens einen Niederhalterabschnitt (downholder section) auf, der zum Drücken des Chipträgers nach unten zu einem Moldwerkzeug hin während des Moldens konfiguriert ist. Solch ein Niederhalterabschnitt (insbesondere können vier Niederhalterabschnitte in vier Randbereichen des Chipträgers bereitgestellt werden) können Pins bzw. Kontaktstifte der elektrisch leitfähigen Kontaktstruktur sein, die als Klemmen oder Federn konfiguriert sind. Wenn der Niederhalterabschnitt bzw. die Niederhalterabschnitte nach unten gedrückt sind (zum Beispiel in einem Moldwerkzeug während der Verkapselung), kann er bzw. sie den Chipträger nach unten drücken, um so zu vermeiden, dass Moldverbindungsmaterial unter den Chipträger fließt. Durch diese Maßnahme kann sicher sichergestellt werden, dass nach der Verkapselung zumindest ein Teilbereich der unteren Hauptoberfläche des Packages durch eine freiliegende Oberfläche von einer der elektrisch leitfähigen Schichten des Chipträgers gebildet wird. Dies ist wiederum vorteilhaft im Hinblick auf eine gute Wärmeabfuhr von dem Inneren des Packages während dessen Betriebs.
  • In einer Ausführungsform ist es möglich, dass während des Moldens ein Film unter der freiliegenden Metallschicht aufgebracht wird, um ein Überlaufen bzw. einen Übertritt von Moldmaterial auf die freiliegende Oberfläche zu verhindern (filmgestütztes Molden).
  • In einer Ausführungsform weist das Package elektrisch leitfähige Elemente auf, insbesondere mindestens einen von Bonddrähten (bond wires), Ribbonbonds (bond ribbons) und Clips, die den mindestens einen elektronischen Chip mit der elektrisch leitfähigen Kontaktstruktur und/oder den Chipträger mit der elektrisch leitfähigen Kontaktstruktur elektrisch verbinden. Ein Clip kann ein dreidimensionales gebogenes plattenartiges Verbindungselement sein (das zum Beispiel auch als ein Teil eines Leadframes ausgestaltet bzw. verkörpert sein kann), das einen entsprechenden planaren Abschnitt hat zum Verbinden an eine obere Hauptoberfläche eines entsprechenden elektronischen Chips und einer oberen Hauptoberfläche des Chipträgers. Solch ein Clip ermöglicht eine sehr einfache Verbindung der Bestandteile des Packages. Als eine Alternative zu solch einem Clip ist es möglich, einen Bonddraht oder ein Ribbonbond zu verwenden, der bzw. das ein flexibler elektrisch leitfähiger Draht oder bandförmiger Körper ist, der einen Endteilbereich hat, der an die obere Oberfläche des entsprechenden elektronischen Chips oder Chipträgers gebunden ist, und der einen entgegengesetzten weiteren Endteilbereich hat, der an die elektrisch leitfähige Kontaktstruktur (zum Beispiel Leadframe) elektrisch gebunden ist. Ein Ribbonbond hat den Vorteil des Bereitstellens einer hohen Stromdichte pro Fläche im Vergleich zu einem Drahtbonden. Dies wiederum ermöglicht es, eine geringe parasitäre Induktivität und eine höhere Fähigkeit zum Tragen von Strom (current carrying capability) zu erhalten. Ein Ribbonbond kann zum Beispiel aus Aluminium oder aus einer Kombination von Aluminium und Kupfer gemacht sein. Es ist möglich, dass ein Ribbonbond- oder Bonddrahtmaterial aus einer Aluminiumlegierung gemacht ist.
  • In einer Ausführungsform weist das Verkapselungsmittel eine Moldverbindung auf, insbesondere eine auf Harz basierende Moldverbindung. Für das Verkapseln durch Molden kann ein Plastikmaterial verwendet werden. Vorzugsweise kann das Verkapselungsmittel ein Epoxy-Material aufweisen. Füllstoffpartikel (zum Beispiel SiO2, Al2O3, Si3N4, BN, AlN, Diamant, etc.), zum Beispiel zum Verbessern der thermischen Leitfähigkeit, können in einer auf Epoxy basierenden Matrix des Verkapselungsmittels eingebettet sein.
  • In Ausführungsformen kann das Modul oder Package als eine Halbbrücke, ein Kaskodenschaltkreis, ein Schaltkreis, der sich aus einem Feldeffekttransistor und einem bipolaren Transistor, die parallel zueinander verbunden bzw. geschaltet sind, zusammensetzt, oder ein Leistungshalbleiterschaltkreis konfiguriert sein. Daher ist die Packaging-Architektur gemäß beispielhafter Ausführungsformen kompatibel mit den Anforderungen von sehr unterschiedlichen Schaltkreiskonzepten.
  • In einer Ausführungsform ist das Modul oder Package konfiguriert als eines aus der Gruppe, bestehend aus einem mit einem Leadframe verbundenen Leistungsmodul, einer Transistor Outline (TO) elektronischen Komponente, einer Quad Flat No Leads Package (QFN) elektronischen Komponente, einer Small Outline (SO) elektronischen Komponente, einer Small Outline Transistor (SOT) elektronischen Komponente und einer Thin More Outline Package (TSOP) elektronischen Komponente. Daher ist das Package gemäß einer beispielhaften Ausführungsform voll kompatibel mit Standard Packaging-Konzepten (insbesondere voll kompatibel mit Standard TO Packaging-Konzepten) und erscheint nach außen als eine herkömmliche elektronische Komponente, die sehr benutzerfreundlich ist. In einer Ausführungsform ist das Package konfiguriert als ein Leistungsmodul, z.B. ein gemoldetes Leistungsmodul. Zum Beispiel kann eine beispielhafte Ausführungsform der elektronischen Komponente ein intelligentes Leistungsmodul (intelligent power module, IPM) sein.
  • Als Substrat oder Wafer, das bzw. der die Basis der elektronischen Chips bildet, kann ein Halbleitersubstrat, vorzugsweise ein Substrat aus Silicium, verwendet werden. Alternativ kann ein Siliciumoxid oder ein anderes Isolatorsubstrat bereitgestellt werden. Es ist auch möglich, ein Substrat aus Germanium oder ein III-V-Halbleitermaterial zu implementieren. Zum Beispiel können beispielhafte Ausführungsformen in GaN oder SiC Technologie, in GaN auf Silicium oder auf GaN auf SiC Carbid Substraten implementiert werden.
  • Des Weiteren verwenden beispielhafte Ausführungsformen Standard Halbleiterverarbeitungstechnologien, wie zum Beispiel geeignete Ätztechnologien (einschließlich isotrope und anisotrope Ätztechnologien, insbesondere Plasmaätzen, Trockenätzen, Nassätzen), Musterungstechnologien (die lithografische Masken mit sich bringen können), Abscheidungstechnologien (wie zum Beispiel chemische Gasphasenabscheidung (chemical vapor deposition, CVD), plasmaunterstützte chemische Gasphasenabscheidung (plasma enhanced chemical vapor deposition, PECVD), Atomlagenabscheidung (atomic layer deposition, ALD), Sputtern, etc.).
  • Die obigen und andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung und den beigefügten Patentansprüchen offensichtlich, wenn diese im Zusammenhang mit den beigefügten Zeichnungen herangezogen werden, in denen gleiche Teile oder Elemente mit gleichen Bezugszeichen bezeichnet sind.
  • Figurenliste
  • Die beigefügten Zeichnungen, die beigefügt sind, um ein weiteres Verständnis von beispielhaften Ausführungsformen bereitzustellen, und die einen Teil der Beschreibung darstellen, veranschaulichen beispielhafte Ausführungsformen.
  • Für die Zeichnungen gilt:
    • 1 zeigt eine dreidimensionale Ansicht eines Packages gemäß einer beispielhaften Ausführungsform.
    • 2 zeigt eine Seitenansicht des Packages gemäß 1.
    • 3 zeigt eine Draufsicht des Packages gemäß 1.
    • 4 zeigt eine Untenansicht des Packages gemäß 1.
    • 5 zeigt eine dreidimensionale Ansicht des Packages gemäß 1, die elektrische Verbindungen veranschaulicht.
    • 6 zeigt eine Seitenansicht eines elektronischen Geräts, das sich aus zwei miteinander verbundenen Packages gemäß einer beispielhaften Ausführungsform zusammensetzt.
    • 7 zeigt eine Vorform eines Packages gemäß einer beispielhaften Ausführungsform vor dem Verkapseln.
    • 8 zeigt eine Draufsicht eines Chipträgers eines Packages gemäß einer beispielhaften Ausführungsform mit einer strukturierten Schicht von sinterbarem Material.
    • 9 zeigt eine Nahaufnahme eines Aufsetzbereichs eines Leadframes eines Packages gemäß einer beispielhaften Ausführungsform.
    • 10 zeigt einen Prozessablauf eines Verfahrens zur Herstellung eines Packages gemäß einer beispielhaften Ausführungsform.
    • 11A, 11B und 11C zeigen unterschiedliche Active Metal Brazed (AMB) Substratzufuhrformate für ein Package gemäß beispielhafter Ausführungsformen.
    • 12 zeigt ein Leadframe, das auf einem AMB/Chip Zusammenbau auf einer Stützstruktur für Ribbon- und Drahtbonden platziert ist, zum Bilden eines Packages gemäß einer beispielhaften Ausführungsform.
    • 13A und 13B zeigt zwei Ausführungsformen von Anschlüssen (leads), die ein Biegen beim Betrieb eines Packages zum Stressabbau ermöglichen, gemäß einer beispielhaften Ausführungsform.
    • 14 zeigt ein Package gemäß einer weiteren beispielhaften Ausführungsform mit seitlich gebildeten Anschlüssen.
    • 15 zeigt eine Vorform eines Packages gemäß einer weiteren beispielhaften Ausführungsform mit drei chipverbindenden Ribbons.
    • 16A, 16B und 16C zeigen Vorformen eines Packages gemäß weiterer beispielhafter Ausführungsformen, in denen Sammelribbons durch geschweißte Sammelpins ersetzt sind.
    • 17A zeigt eine Vorform eines Packages gemäß einer weiteren beispielhaften Ausführungsform mit einem Clipdesign vor der Verkapselung.
    • 17B zeigt eine Vorform eines Packages gemäß noch einer weiteren beispielhaften Ausführungsform mit einem Clipdesign vor der Verkapselung.
    • 18 veranschaulicht schematisch ein Fahrzeug, das ein Leistungspackage gemäß einer beispielhaften Ausführungsform aufweist.
  • Ausführliche Beschreibung von beispielhaften Ausführungsformen
  • Die Darstellung in der Zeichnung ist schematisch.
  • Bevor weitere beispielhafte Ausführungsformen mehr im Detail beschrieben werden, werden einige allgemeine Überlegungen der gegenwärtigen Erfinder zusammengefasst, auf welcher Grundlage beispielhafte Ausführungsformen entwickelt worden sind.
  • Eine Vielzahl an Leistungsinvertertechnologien ist öffentlich bekannt. Ein Inverterschaltkreis kann eine Kombination eines Ansteuerungsschaltkreises (gate drive circuit), Leistungshalbleitergeräte und eine Form an elektrischer Isolation zwischen den Halbleitergeräten und externe Kühlanordnungen beinhalten. Um zu ermöglichen, dass die Halbleiter mit externen Schaltkreisen verbunden sind und effektiv gekühlt werden, werden eine Vielzahl an Lösungen benutzt. Diese beinhalten: Diskrete IGBT Geräte, montiert auf isolierenden Dielektrika, plastikverkapselte Leadframe und DCB basierte Module, gerahmte Modultechnologien, die drahtgebondete DCB Zusammenbauten gelötet auf Metallbasisplatten beinhalten, etc.
  • Gemäß einer beispielhaften Ausführungsform wird ein kompaktes IGBT Package mit niedriger Induktivität für Inverter von elektrischen Fahrzeugen bereitgestellt mit eingebauter elektrischer Isolierung und einem sehr geringen thermischen Widerstand zwischen Sperrschicht und Kühlkörper (junction-toheatsink thermal resistance). Damit das Package in einem Schaltkreis benutzt wird, kann es auch vorteilhaft sein, wenn das Package in einfacher Weise an externe Leistungssammelschienen (power bus bars), Ansteuerungskontrollschaltkreise (gate drive control circuitry) und Kühlkörper verbunden werden kann. In höchst vorteilhafter Weise kann ein Chipträger eines entsprechenden mit Verkapselungsmittel vom Moldtyp verkapselten Packages sich aus einem thermisch leitfähigen und elektrisch isolierenden Kern (der vorzugsweise aus einer Keramik gemacht ist) und zwei elektrisch leitfähigen Schichten (vorzugsweise dicke Kupferschichten), die auf den Kern über jeweilige Hartlötstrukturen (die vorzugsweise Silber umfassen oder daraus bestehen) hartgelötet sind, zusammensetzen. Dies ermöglicht es, eine hohe mechanische Zuverlässigkeit, eine hohe elektrische Zuverlässigkeit und eine gute thermische Leistungsfähigkeit zu erhalten.
  • Insbesondere stellt eine beispielhafte Ausführungsform ein Package mit hoher Leistung, niedriger Induktivität und mit eingebauter elektrischer Isolierung bereit. In anderen Worten macht eine beispielhafte Ausführungsform es möglich, ein IGBT Package mit niedriger Induktivität für Inverter von elektrischen Fahrzeugen mit eingebauter elektrischer Isolierung und sehr geringem thermischen Widerstand zwischen Sperrschicht und Kühlkörper zu erzeugen. Solch ein Package kann auch in einfacher Weise an eine elektronische Umgebung, insbesondere an externe Sammelschienen und Schaltkreise, verbunden werden.
  • Ein Verhalten niedriger Induktivität kann erreicht werden durch die Kombination von breiten Emitter- und Kollektorleistungsanschlüssen, kombiniert mit internen Ribbonbond-Verbindungen. Die breiten Leistungsanschlüsse können an eine Sammelschienenanordnung gelötet oder geschweißt werden. Die Sammelschienen (bus bars) können über dem Package positioniert sein, um Strompfade mit niedriger Induktivität zu ermöglichen. Der magnetische Fluss, der mit dem Strom, der in das Package fließt, zugehörig ist, kann mit dem magnetischen Fluss des Stroms, der durch die Sammelschiene in die entgegengesetzte Richtung fließt, gekoppelt werden. Dies kann zu einer teilweisen oder vollständigen Flusslöschung und eine niedrige effektive parasitäre Induktivität führen.
  • Breite Emitter- und Kollektoranschlüsse des Packages können so konfiguriert sein, dass zwei Packages zusammengeschweißt oder gelötet werden können zur Bildung einer kompakten Halbbrücke mit niedrig parasitären Zwischenverbindungen.
  • In einer Ausführungsform kann ein niedriger thermischer Widerstand zwischen Sperrschicht und Kühlkörper erhalten werden durch eine oder jede beliebige gewünschte Kombination der folgenden Maßnahmen:
    1. a) gesinterte Chipbefestigungsfügestellen;
    2. b) Active Metal Brazed (AMB) Substrat mit hoher Leitfähigkeit aus Si3N4 und dicken Kupferschichten auf beiden Seiten des keramischen Kerns. Letzteres ermöglicht eine thermische Verteilung. Hartlöten der Kupferschichten auf dem keramischen Kern bei einer Temperatur von mindestens 600 °C (anstatt zu löten oder eine eutektische Verbindung zu bilden) ermöglicht es, die Bildung von Luftspalte zwischen dem keramischen Kern und den Kupferschichten zu verhindern, wodurch eine teilweise Entladung unterdrückt werden kann, was das Package sehr geeignet für Hochspannungsanwendungen macht.
    3. c) eine sinterbare Metallisierung auf der Rückseite des AMB Substrats (insbesondere unter Verwendung von Silber zum Sintern)
    4. d) Sintern des Packages auf einem Kühlkörperzusammenbau
  • Eine eingebaute Isolierung kann in einer zuverlässigen Weise erreicht werden, indem ein Dielektrikum aus Siliciumnitrid als thermisch leitfähiger und elektrisch isolierender Kern des Chipträgers verwendet wird. Solch ein Dielektrikum aus Siliciumnitrid hat eine hohe thermische Leitfähigkeit und dielektrische Festigkeit.
  • Beispielhafte Ausführungsformen können so gestaltet werden, dass sie eine niedrige Induktivität, einen niedrigen Widerstand, einen Hochleistungsdichteinverter (high power density inverter) für elektrische Fahrzeuge und andere Hochleistungsanwendungen ermöglichen.
  • Eine beispielhafte Ausführungsform des Packages kann eine Kombination einer gesinterten Chipbefestigung, elektrischer Verbindungen mit niedriger Induktivität und ein sinterbares freiliegendes metallisiertes Substrat verwenden zur Erzeugung eines Packages mit niedrigem Widerstand, niedriger Induktivität und eingebauter Isolierung für Hochleistungsinverteranwendungen. Die Packageanschlüsse können so gestaltet sein, dass sie es ermöglichen, zwei Packages zusammenzuschweißen zur Bildung eines kompakten elektronischen Geräts mit einer Halbbrückenfunktion und zur Bereitstellung von Flächen, die an Sammelschienen geschweißt werden können.
  • Ein Vorteil eines Packages gemäß einer beispielhaften Ausführungsform ist, dass es eine sehr geringe Induktivität, einen niedrigen thermischen Widerstand und eine eingebaute Isolierung hat.
  • Anschlüsse auf dem Package können so gestaltet sein, dass sie geschweißt werden können, um eine sehr kompakte Halbbrücke zu bilden.
  • Ein Package gemäß einer beispielhaften Ausführungsform kann parallel geschaltet werden zur Erzeugung von Invertern oder anderen Leistungsanwendungen mit einem Bereich an Leistungsleveln (Packages können parallel geschaltet werden zur weiteren Erhöhung der Strombelastbarkeit).
  • Insbesondere die Kombination von niedrigem thermischen Widerstand, niedriger Induktivität und kleinem Formfaktor können ein kompaktes und effizientes Package mit niedrigem Gewicht und Volumen bereitstellen.
  • 1 zeigt eine dreidimensionale Ansicht eines Packages 100 gemäß einer beispielhaften Ausführungsform. 2 zeigt eine Seitenansicht des Packages 100 gemäß 1. Ein schematisches erstes Detail 141 zeigt einen Querschnitt eines Teilbereichs des Packages 100. Ein zweites Detail 143 ist eine vergrößerte Ansicht eines Teilbereichs von Detail 141 und zeigt eine Grenzfläche zwischen einem Chipträger 102 und einem Verkapselungsmittel 108. Ein drittes Detail 145 zeigt eine Alternative zu der Konfiguration des zweiten Details 143 und ist auch eine vergrößerte Ansicht eines Teilbereichs von Detail 141, die eine Grenzfläche zwischen dem Chipträger 102 und dem Verkapselungsmittel 108 zeigt.
  • Das Package gemäß 1 und 2 ist als ein Leistungshalbleitermodul konfiguriert und weist einen Chipträger 102 auf, der als ein Active Metal Brazed (AMB) Substrat verkörpert bzw. ausgestaltet ist. Wie dem ersten Detail 141 entnommen werden kann, sind zwei elektronische Chips 104, die hier als Leistungshalbleiterchips ausgestaltet bzw. verkörpert sind, auf dem Chipträger 102 montiert. Eine elektrisch leitfähige Kontaktstruktur 106 von der Art eines Leadframes ist mit den elektronischen Chips 104 durch elektrisch leitfähige Elemente 134, wie zum Beispiel Ribbonbonds, elektrisch gekoppelt (für Details siehe auch 7).
  • Ein auf einem Epoxyharz basierenden Verkapselungsmittel vom Moldtyp 108 verkapselt bzw. kapselt einen Teil der elektrisch leitfähigen Kontaktstruktur 106, einen Teil des Chipträgers 102 und die gesamten elektronischen Chips 104.
  • Wie dem ersten Detail 141 entnommen werden kann, weist der Chipträger 102 vom AMB Substrattyp einen zentralen thermisch leitfähigen und elektrisch isolierenden Kern 122 auf, der als eine Keramik, wie zum Beispiel Siliciumnitrid, verkörpert bzw. ausgestaltet ist. Der thermisch leitfähige und elektrisch isolierende Kern 122 ist zum elektrischen Isolieren der elektronischen Chips 104 in Bezug auf eine Umgebung des Packages 100 konfiguriert, während er gleichzeitig zu der Abfuhr von Wärme von den elektronischen Chips 104 zu der Umgebung beiträgt. Der Kern 122 ist auf beiden gegenüberliegenden bzw. entgegengesetzten Hauptoberflächen davon durch eine jeweilige hartgelötete elektrisch leitfähige Schicht 124, 126 bedeckt. Die elektrisch leitfähigen Schichten 124, 126 sind hier als dicke Kupferschichten (zum Beispiel mit einer jeweiligen Dicke d1 oder d2 von 0,8 mm) ausgestaltet bzw. verkörpert. Die elektrisch leitfähigen Schichten 124, 126 werden bei einer Temperatur von oberhalb 600 °C an den Kern 122 mit einer entsprechenden Hartlötstruktur 156, 158 dazwischen hartgelötet. Die Hartlötstrukturen 156, 158 können zum Beispiel eine Silberpaste oder eine Silberlegierungspaste sein. Durch die Hartlötverbindung kann eine unerwünschte, aber herkömmlicherweise auftretende Bildung von Luftspalten zwischen den Kern 122 und den elektrisch leitfähigen Schichten 124, 126 sicher verhindert werden. Dies erhöht den Schutz des Packages 100 vor teilweiser Entladung und ermöglicht einen Betrieb des Packages 100 bei sehr hohen Spannungen.
  • Wie dem ersten Detail 141 entnommen werden kann, hat jede der elektrisch leitfähigen Schichten 124, 126 eine größere jeweilige Dicke d1, d2 verglichen mit einer kleineren Dicke d3 (zum Beispiel 0,32 mm) des thermisch leitfähigen und elektrisch isolierenden Kerns 122. Die größeren Kupferdicken d1, d2 der elektrisch leitfähigen Schichten 124, 126 fördern eine effiziente Wärmeabfuhr von den elektronischen Chips 104 während des Betriebs des Packages 100, da Kupfer thermisch hochleitfähig ist.
  • Unter Bezugnahme nun auf das zweite Detail 143 bzw. das dritte Detail 145 weist zumindest der metallische Oberflächenteilbereich des Chipträgers 102, der in Kontakt mit dem Verkapselungsmittel vom Moldtyp 108 ist, eine haftungsfördernde Oberfläche auf. Im Fall der Ausführungsform, die als das zweite Detail 143 veranschaulicht ist, wird diese haftungsfördernde Oberfläche gebildet durch Aufrauen einer Oberfläche 172 der elektrisch leitfähigen Schicht 126 zum Beispiel durch eine Plasmabehandlung, eine Laserbehandlung oder eine chemische Behandlung. Ein Aufrauen erhöht die effektive Kopplungsfläche zwischen der elektrisch leitfähigen Schicht 126 und dem Verkapselungsmittel 108 und verbessert daher die Haftung. Im Fall der Ausführungsform, die als das dritte Detail 145 veranschaulicht ist, wird die haftungsfördernde Oberfläche durch eine haftungsfördernde Beschichtung 174 gebildet (zum Beispiel eine anorganische Beschichtung, die ein Metalloxid, eine galvanisch abgeschiedene Zink-Chrom-Legierung, etc. umfasst, und/oder eine organische Beschichtung, zum Beispiel Silan). Ein Aufrauen und eine Bildung einer haftungsfördernden Beschichtung 174 können auch kombiniert werden. Durch das Bereitstellen einer haftungsfördernden Oberfläche kann die Haftung zwischen dem Chipträger 102 und dem Verkapselungsmittel 108 weiter verbessert werden. Dies unterdrückt zusätzlich jedes Risiko von Delamination und verbessert daher sowohl die elektrische als auch die mechanische Zuverlässigkeit des Packages 100.
  • Wie ebenfalls dem ersten Detail 141 entnommen werden kann, ist die obere elektrisch leitfähige Schicht 126, die zu den elektronischen Chips 104 zeigt und vollständig innerhalb des Verkapselungsmittels 108 angeordnet ist, durch eine Sinterschicht 128 bedeckt, die eine kleine und homogene Dicke von zum Beispiel 30 µm haben kann und die eine thermisch gut leitfähige Verbindung zwischen den elektronischen Chips 104 einerseits und dem Chipträger 102 andererseits herstellt. Auch wenn die Sinterschicht 128 als eine kontinuierliche Schicht (das heißt als eine einzige Schicht unter beiden elektronischen Chips 104) in dem Detail 141 veranschaulicht ist, ist es auch möglich, solch eine einzige Sinterschicht 128 in zwei (oder mehr separate) Abscheidungen, zum Beispiel aus Silber, aufzuteilen. Entsprechend weist die untere elektrisch leitfähige Schicht 124, die einen Teil einer äußeren Oberfläche des Packages 100 bildet und dadurch weg von den elektronischen Chips 104 zeigt, eine sinterbare (d.h. noch nicht gesinterte, aber zur Bildung einer Sinterverbindung fähige, zum Beispiel zum Verbinden eines Kühlkörpers 132, wie in 2 veranschaulicht) oder bereits gesinterte (zum Beispiel mit solch einem Kühlkörper 132) Schicht 130 auf. In anderen Worten kann die elektrisch leitfähige Schicht 124, die weg von den elektronischen Chips 104 zeigt, an einen Kühlkörper 132 über die Schicht 130 zur weiteren Verbesserung der Wärmeableitungsleistungsfähigkeit befestigt sein.
  • Unter Bezugnahme nun auf die Konfiguration der elektrisch leitfähigen Kontaktstruktur 106, insbesondere außerhalb der Verkapselung 108, zeigen 1 und 2 zwei Plattenabschnitte 110 der elektrisch leitfähigen Kontaktstruktur 106, die über das Verkapselungsmittel 108 hinausragen und Leistungsanschlüsse (bzw. Stromanschlüsse) für den elektronischen Chip 104 bilden. Darüber hinaus ragen zwei Anschlussabschnitte (lead sections) 112 der elektrisch leitfähigen Kontaktstruktur 106 über das Verkapselungsmittel 108 hinaus und bilden Signalanschlüsse für den elektronischen Chip 104. Noch spezieller ragen die Plattenabschnitte 110 an gegenüberliegenden bzw. entgegengesetzten Seitenflächen 114, 116 über das Verkapselungsmittel 108 hinaus. Im Gegensatz dazu ragen die Anschlussabschnitte 112 an derselben Seitenfläche 114 über das Verkapselungsmittel 108 wie einer der Plattenabschnitte 110 hinaus. Die Anschlussabschnitte 112 und der eine der beiden Plattenabschnitte 110, der an derselben Seitenfläche 114 über das Verkapselungsmittel 108 hinausragt, sind so konfiguriert, dass die Anschlussabschnitte 112 in einer Aussparung 118 des anderen gegenüberliegenden Plattenabschnitts 110 eines identischen weiteren Packages 100 gelegen sind, wenn diese beiden Plattenabschnitte 110 des Packages 100 elektrisch miteinander verbunden sind. Einer der beiden Plattenabschnitte 110 erstreckt sich entlang mehr als 80% einer Länge einer Seitenfläche 114, 116 des Verkapselungsmittels 108. Einer der beiden Plattenabschnitte 110 weist einen lokal erhöhten Biegeteilbereich 120 mit einem Wellenprofil zum Stressabbau auf. Endteilbereiche der Anschlussabschnitte 112 erstrecken sich senkrecht zu den beiden Plattenabschnitten 110. Die beiden Plattenabschnitte 110 sind ferner zum Verbinden mit einer Sammelschienenanordnung (nicht gezeigt) konfiguriert, so dass ein magnetischer Fluss, der zu einem Strom, der in dem Package 100 fließt, zugehörig ist, mit dem magnetischen Fluss des Stroms, der durch die Sammelschienenanordnung in entgegengesetzte Richtung fließt, gekoppelt ist für eine zumindest teilweise Flusslöschung. Dies hält die parasitäre Induktivität des Packages 100 klein.
  • 1 veranschaulicht eine Kontur und 2 veranschaulicht eine Seitenansicht des Packages 100 mit niedriger Induktivität. Somit zeigen 1 und 2 eine dreidimensionale bzw. eine seitliche Ansicht des Packages 100. Das Package ist als ein überspritztes (siehe Verkapselungsmittel 108) leadframebasiertes (vergleiche die elektrisch leitfähige Kontaktstruktur 106) Package 100, das ein isolierendes dielektrisches Substrat als ein Chipträger 102 enthält. Die Leistungsanschlüsse in Form der Plattenabschnitte 110 sind so gestaltet, dass eine große Querschnittsfläche für den Stromfluss beibehalten wird und der parasitäre Widerstand und die Induktivität in dem Schaltkreis gering gehalten wird. Die Kontrollelektroden in Form der Anschlussabschnitte 112 erstrecken sich senkrecht zu den Leistungsanschlüssen, so dass sie mit einen externen Ansteuerungsschaltkreis verbunden werden können, der in der Anwendung oberhalb des Packages 100 vom Leistungsgerätetyp positioniert sein kann.
  • Unter Bezugnahme auf 2 enthält der größere der Leistungsanschlüsse ein erhöhtes geometrisches Biegemerkmal, siehe Bezugszeichen 120. Dies dient für zwei Zwecke: erstens zur Bereitstellung eines Merkmals zum Abbau von mechanischem Stress, wenn Packages 100 mit anderen Elementen des Schaltkreises verbunden sind; zweitens zur Bereitstellung einer Oberfläche zum Verbinden einer Sammelschiene (nicht gezeigt).
  • 3 zeigt eine Draufsicht des Packages 100 gemäß 1. 4 zeigt eine Unteransicht des Packages 100 gemäß 1. Die obere Oberfläche des Packages 100 ist flach und coplanar mit der hinteren Oberfläche des Packages. Die hintere Seite des Packages 100 hat eine freiliegende metallisierte Oberfläche, die zum Koppeln mit einem Kühlkörper 132 gestaltet ist. Die freiliegende metallisierte Oberfläche ist ein Teil des Chipträgers 102, der als Active Metal Brazed Schaltkreis konfiguriert ist, auf dem die elektronischen Chips 104, die als Leistungshalbleiterchips ausgestaltet bzw. verkörpert sind, montiert sind. Die freiliegende Oberfläche kann mit einem Material (vergleiche Schicht 130) enden bzw. bearbeitet sein, das zur Verbindung des Packages 100 mit dem Kühlkörper 132 geeignet ist. Um einen sehr geringen thermischen Widerstand zu erhalten, kann eine gesinterte Verbindung aus Silber unter Verwendung der Schicht 130 gebildet sein. Alternativ können andere thermische Grenzflächenmaterialien, wie zum Beispiel thermisches Schmiermittel oder Lötmittel, verwendet werden. Wenn eine gesinterte Verbindung aus Silber verwendet wird, was durch die Schicht 130 bereitgestellt werden kann, ist ein bevorzugter Abschluss auf der Rückseite des freiliegenden Substrats Silber, Gold oder Palladium (das heißt ein inertes Metall). In einer weiteren Ausführungsform ist es ferner möglich, ein selektiv versilbertes AMB Finish wegzulassen und blankes Kupfer zu sintern.
  • Unter Bezugnahme auf 4 ist die freiliegende metallisierte Oberfläche von den Leistungs- und Kontrollanschlüssen (vergleiche Bezugszeichen 110, 112) getrennt, um eine hohe Kriechstrecke in der Anwendung zu erhalten.
  • 5 zeigt eine dreidimensionale Ansicht des Packages 100 gemäß 1 bis 4, die elektrische Verbindungen der Plattenabschnitte 110 und der Anschlussabschnitte 112 zeigt. In der gezeigten Ausführungsform ist die Anschlussbezeichnung wie folgt: E: Emitter (Leistungsanschluss); K: Kelvin (Kontrollanschluss, Emitter Sense); G: Gate (Kontrollanschluss); C: Kollektor.
  • 5 zeigt die Pin-Out Konfiguration des Packages 100, wenn es als ein IGBT Gerät konfiguriert ist.
  • 6 zeigt eine schematische Seitenansicht eines elektronischen Geräts 150, das sich aus zwei miteinander verbundenen Packages 100 gemäß einer beispielhaften Ausführungsform zusammensetzt. Einer der Leistungsanschlüsse (vergleiche Bezugszeichen 110) von einem der Packages 100 kann mit einem der Leistungsanschlüsse (vergleiche Bezugszeichen 110) des anderen der Packages 100 elektrisch gekoppelt sein. Gemäß 6 sind die beiden Packages 100 auf einer Montagebasis 151 (wie zum Beispiel eine (gedruckte) Leiterplatte) montiert. Alternativ ist es auch möglich, die beiden Packages 100 direkt zu koppeln (das heißt ohne Montagebasis 151). Zum Beispiel kann das elektronische Gerät 100 eine kompakte Halbbrücke mit niedriger Induktivität bilden.
  • 7 zeigt eine Vorform eines Packages 100 gemäß einer beispielhaften Ausführungsform vor dem Verkapseln. Anschaulich gesprochen entspricht die in 7 veranschaulichte Vorform dem Package 100 von 1 ohne Verkapselungsmittel 108.
  • 7 zeigt insbesondere die detaillierte Konfiguration der bereits genannten elektrisch leitfähigen Elemente 134, die hier eine Kombination an Bonddrähten und Ribbonbonds aufweisen. Die elektrisch leitfähigen Elemente 134 verbinden elektrisch die elektronischen Chips 104 mit der elektrisch leitfähigen Kontaktstruktur 106 und die elektrisch leitfähige Kontaktstruktur 106 mit der elektrisch leitfähigen Schicht 126 des Chipträgers 102.
  • Es wird nun besonders auf die vier klemmenartigen Niederhalterabschnitte 154 der elektrisch leitfähigen Kontaktstruktur 106 verwiesen, die zum Drücken des Chipträgers 102 nach unten zu einem Moldwerkzeug hin während des Moldens konfiguriert sind, um einen unerwünschten Fluss des noch nicht gehärteten Verkapselungsmittels 108 zu einer unteren Oberfläche des Packages 100, die durch den Chipträger 102 gebildet ist, zu verhindern.
  • Somit zeigt 7 den internen Aufbau des Packages 100. Das Package 100 in der gezeigten Ausführungsform enthält einen IGBT Chip und einen Diodenchip als elektronische Chips 104, die in Halbleitertechnologie gemacht sind. Der Diodenchip und der IGBT Chip als die elektronischen Chips 104 sind an dem Chipträger 102 unter Verwendung eines gesinterten Chipbefestigungsmaterials (vergleiche Bezugszeichen 128) befestigt. Dies ermöglicht eine Verbindung zwischen den elektronischen Chips 104 und dem Chipträger 102 mit einem sehr geringen thermischen Widerstand. Die Sinterverbindungsbildung kann in vorteilhafter Weise zu einem Füge- bzw. Verbindungsstück mit einer thermischen Leitfähigkeit im Bereich von 150 W/mK bis 300 W/mK führen. Dies ist signifikant höher, als was mit Lötchip-Befestigungstechnologien erreichbar wäre, die Leitfähigkeiten von typischerweise weniger als 60 W/mK haben.
  • Der Chipträger 102, der in vorteilhafter Weise als Active Metal Brazed (AMB) Substrat gebildet ist, stellt mehrere Vorteile innerhalb des Packages 100 bereit: (a) er sorgt für eine elektrische Isolierung zwischen der Rückseite des Packages 100 und den elektronischen Chips 104, (b) er sorgt für eine elektrische Verbindung zwischen dem Kollektor und der Kathode der elektronischen Chips 104, (c) er stellt eine dicke Kupferschicht in Form einer elektrisch leitfähigen Schicht 126 unter den elektronischen Chips 104 zur Wärmeverteilung bereit, (d) er stellt einen thermischen Pfad zwischen den elektronischen Chips 104 und der Rückseite des Packages 100 bereit, (e) er verhindert die Bildung von unerwünschten Luftspalten zwischen dem Kern 122 und den elektrisch leitfähigen Schichten 124 bzw. 126, und sorgt somit für einen zuverlässigen Schutz vor dem Phänomen einer teilweisen Entladung. Die Dicke und die Zusammensetzung des Stapels, der den Chipträger 102, der in dem Package 100 verwendet wird, ausmacht, sind 0,8 mm Cu / 0,32 mm Si3N4 / 0,8 mm Cu.
  • Das AMB Substrat, das den Chipträger 102 bildet, weist ein Siliciumnitrid (Si3N4) Dielektrikum als Kern 122 mit einer thermischen Leitfähigkeit von ungefähr 90 W/mK auf. Dies ist signifikant höher als die von Al2O3 Dielektrika, deren thermische Leitfähigkeit typischerweise in dem Bereich von 24 W/mK bis 26 W/mK liegt. Die Verwendung eines AMB Substrats als Chipträger 102 führt daher zu einem Package 100 mit geringerem thermischen Widerstand von Sperrschicht zu Gehäuse (thermal resistance junction to case) (Rth j-c). Der Hartlötvorgang und der höhere Bruchwiderstand bzw. die höhere Bruchzähigkeit des AMB Substrats ermöglichen, dass eine dickere Kupferschicht bei dem Substrat angewendet werden kann (zum Beispiel 0,8 mm). Dies ermöglicht eine erhöhte Wärmeverteilung unterhalb der elektronischen Chips 104, die als Leistungshalbleiterchips ausgestaltet bzw. verkörpert sind, und verringerte elektrische Leitungsverluste in dem Strompfad zwischen der Rückseite der beiden elektronischen Chips 104 und den Kollektoranschlüssen.
  • 8 zeigt eine Draufsicht eines Chipträgers 102 eines Packages 100 gemäß einer beispielhaften Ausführungsform mit einer strukturierten (patterned) Schicht 128 aus sinterbarem Material.
  • 8 zeigt das Design des AMB Substrats, das in der vorliegenden Ausführungsform als ein Chipträger 102 verwendet wird. Die obere Kupferschicht des Substrats, die eine elektrisch leitfähige Schicht 126 ausmacht, ist als eine kontinuierliche Schicht ausgestaltet bzw. verkörpert mit vier Ecken 153, die geätzt sind, um Platz für die Aufsetzflächen des Leadframes, d.h. die Niederhalterabschnitte 154, die in größerem Detail unten beschrieben sind, zu ermöglichen. Die obere Kupfertrackingschicht, die eine elektrisch leitfähige Schicht 126 ausmacht, hat ein silbermetallisiertes Finish (siehe Schicht 128), die aufgetragen ist, um die Benutzung von silbergesinterter Chipbefestigungstechnologie zu ermöglichen. Der Silberbereich gemäß der Schicht 128 kann in vorteilhafter Weise nur dort aufgebracht sein, wo es erforderlich ist. Zum Beispiel kann das Silbermaterial der Schicht 128 nur in Bereichen aufgebracht sein, wo die gesinterten Chipbefestigungsmaterialien einen Kontakt bilden sollen. Alle anderen Bereiche können frei von Silber gehalten werden, da auf Harz basierende, insbesondere auf Epoxyharz basierende, Moldverbindungen, die als Verkapselungsmittel 108 zum Verkapseln der Bestandteile des Packages 100 verwendet werden, auf blankem Kupfer besser haften können als auf Silber. Das Silberfinish gemäß Schicht 128 kann eine Dicke im Bereich zwischen 0,1 µm bis 0,5 µm haben und kann optional eine Unterschicht aus Nickel enthalten. Für das Silbersintern ist es auch möglich, ein Gold- oder Palladiumfinish auf der AMB Oberfläche zu verwenden.
  • Unter Bezugnahme wieder auf 7 kann der interne Aufbau des Packages 100 Ribbonbonds als elektrisch leitfähige Elemente 134 zur Bildung der elektrischen Verbindungen zwischen dem Kollektoranschluss und dem AMB Kupfertracking verwenden. In der beschriebenen Ausführungsform ist es zum Beispiel möglich, drei 2 mm x 0,3 mm Aluminiumbonds für die Kollektorverbindungen zu verwenden. Die Ribbonbonds sorgen für eine Verbindung mit niedrigem Widerstand und niedriger Induktivität. Ein zusätzlicher Vorteil bei der Verwendung eines Ribbonbond-Prozesses ist es, dass der Bondprozess die relativ große Dickenvariation des AMB Substrats, die zum Beispiel ±10% sein kann, aufnehmen kann.
  • Ribbonbond-Verbindungen können auch als elektrisch leitfähige Elemente 134 verwendet werden zum Bereitstellen von elektrischen Verbindungen mit niedriger Induktivität und niedrigem Widerstand zwischen der Emitterelektrode auf dem IGBT und dem Emitterleistungspin. In diesem Fall kann das Package 100 zwei 2 mm x 0,3 mm Aluminiumbonds zur Bildung der Verbindungen einsetzen. In einer Ausführungsform können die Ribbonbonds sowohl die IGBT Emitter- als auch die Diodenanodenelektroden mit dem Emitterpin verbinden unter Verwendung einer Kombination von Stichbonds. Die Verwendung von Ribbonbonds bietet eine große Querschnittsfläche für die Leitung und schnelle Prozessgeschwindigkeiten verglichen mit Aluminiumdrähten (da weniger Ribbonbonds erforderlich sind im Vergleich zu den Drähten). Die Ribbonbonds ermöglichen es auch, Halbleiterchips zu verwenden mit weniger komplexen oberen Metallstrukturen, verglichen mit anderen Verbindungstechnologien.
  • Ein Aufnehmen einer Dickentoleranz eines AMB Substrats als Chipträger 102 kann auch während des Überspritz (overmolding) Vorgangs, durch den das Verkapselungsmittel 108 gebildet wird, berücksichtigt werden. Wenn das Moldwerkzeug so eingestellt ist, dass es ein AMB Substrat als den Chipträger 102 bei einer oberen Dickenspezifikation aufnimmt, kann die Verwendung eines dünneren Chipträgers 102 zu einem Spalt bzw. einer Lücke unter dem Package 100 während des Moldprozesses und zu einem übermäßigen Transfer von Moldverbindung auf den freiliegenden Chipträger 102 vom AMB Substrattyp führen. Es ist jedoch vorteilhaft, dass die Rückseite des AMB Substrats, d.h. die elektrisch leitfähige Schicht 124 oder die Schicht 130, die darauf gebildet ist, frei von Moldauslauf oder -grat ist, wenn ein Sinterprozess während des Befestigens des Kühlkörpers 132 erfolgreich sein soll. Vor diesem Hintergrund kann die elektrisch leitfähige Kontaktstruktur 106 vom Leadframetyp des Packages 100 mit Aufsetzmerkmalen (touch down features) auf dem Leadframe in der Form von Niederhalterabschnitten 154 (vergleiche 7) gestaltet werden. Diese Niederhalterabschnitte 154 können Druck auf die vier Ecken 153 des Chipträgers 102, d.h. des AMB Substrats in der vorliegenden Ausführungsform, während des Moldprozesses ausüben und das AMB Substrat auf das Moldwerkzeug drücken, wenn das Werkzeug geschlossen ist. Dies verhindert einen überschüssigen Moldgrat und ein Harzausbluten auf die Rückseite des freiliegenden Chipträgers 102. Die Aufsetzmerkmale in der Form von Niederhalterabschnitten 154 können auch als Federn agieren und können in der Lage sein, die Dickenvariation des Chipträgers 102, wenn er als ein AMB Substrat ausgestaltet bzw. verkörpert ist, aufzunehmen.
  • 9 zeigt eine Nahaufnahme eines Leadframeaufsetzbereichs, der hier als Niederhalterabschnitt 154 ausgestaltet bzw. verkörpert ist, eines Packages 100 gemäß einer beispielhaften Ausführungsform.
  • 10 zeigt einen Prozessablauf eines Verfahrens zur Herstellung eines Packages 100 gemäß einer beispielhaften Ausführungsform. 10 veranschaulicht einen Prozessablauf auf hohem Niveau, der zur Herstellung eines Halbleiterpackages 100 mit niedriger Induktivität verwendet wird. Jedoch sind in anderen Ausführungsformen Alternativen zu dem gezeigten Prozessablauf möglich. Zum Beispiel können eine oder mehrere zusätzliche Prozessstufen vor dem Haftungsförderungsschritt verwendet werden. Zum Beispiel kann ein Plasmareinigungsprozess zur Vorbereitung der Oberfläche vor der Anwendung des Haftungsförderers verwendet werden.
  • 11A, 11B und 11C zeigen unterschiedliche Active Metal Brazed (AMB) Substratzuführformate als Chipträger 102 für ein Package 100 gemäß beispielhafter Ausführungsformen. Die bei der Herstellung des Packages 100 als Chipträger 102 verwendeten AMB-Substrate können in vereinzelten Einheiten oder Arrays von Schaltkreisen auf einem Unterpanel oder einer Mastercard zugeführt werden. 11A bis 11C zeigen Schaltkreisformate, die verwendet werden können. Eine bestimmte Auswahl des Substrats kann gemacht werden, je nach Panelausbeute, verwendetem Vereinzelungsverfahren und verfügbaren Herstellungslinien.
  • 12 zeigt einen gemeinsamen Leadframe als Vorform der elektrisch leitfähigen Kontaktstrukturen 106, der auf einen AMB-Substrat/Chip Zusammenbau (d.h. Chipträger 102 mit darauf montiertem elektronischen Chips 104) auf einer Stützstruktur für das Ribbon- und Drahtbonden (d.h. für das Bilden der elektrisch leitfähigen Elemente 134) zur Bildung eines Packages 100 gemäß einer beispielhaften Ausführungsform platziert ist.
  • Der gezeigte Leadframe ist eine Zwei-oben-Version (two up version). Es ist möglich, dass der Leadframe zehn oder mehr Einheiten pro Streifen aufnimmt.
  • Zur Bildung der Sinterschichten 128 kann Sinterpaste auf das AMB Substrat als Chipträger 102 gedruckt werden, zum Beispiel unter Verwendung von Schablonendrucken oder Siebdrucken. Nachdem die Sinterpaste auf das Substrat aufgebracht ist, kann der Zusammenbau an der Luft getrocknet werden zur Entfernung von Lösungsmittel von der Paste. Nach dem Trocknen der Paste können die elektronischen Chips 104 auf die Sinterpaste, die die Sinterschicht 128 ausmacht, unter Verwendung eines Chipbonders platziert werden. Der Chipbonder kann mit einer heißen Aufnahmespitze und einem beheizten Futter (chuck) ausgestattet sein zur Erhöhung der Haftung der elektronischen Chips 104 an der getrockneten Paste, die die Sinterschicht 128 ausmacht.
  • Der Chip/Substrat Zusammenbau kann dann in eine Sinterpresse platziert werden. Während des Sinterns können sowohl Temperatur als auch Druck gleichzeitig auf die Vorderseite und die Rückseite des Zusammenbaus angewendet werden. Sinterdrücke können im Bereich von 8 MPa bis 30 MPa sein. Sintertemperaturen können in einem Bereich von 200 °C bis 250 °C sein.
  • Es ist jedoch auch möglich, den Chip oder den elektronischen Chip 104 in eine feuchte Sinterpaste zu platzieren und den Zusammenbau vor dem Anwenden von Druck zu trocknen.
  • Nach dem Sintern kann der Zusammenbau gereinigt werden zum Entfernen von Kupferoxid von der AMB Oberfläche und jeglicher Rückstände, die auf der Chipoberfläche vorhanden sind. Schaltkreiszusammenbauten können dann in einzelne Schaltkreise vereinzelt werden. Dies kann zum Beispiel unter Verwendung von Ritz- und Brechprozessen, mechanischem oder Laserschneiden erfolgen. Die einzelnen Schaltkreise können dann in eine Trägerstruktur eingebaut werden. Ein Leadframe als elektrisch leitfähige Kontaktstruktur 106 kann auf den AMB Zusammenbau vor dem Ribbonbonding platziert werden. 12 zeigt eine Trägerstruktur, die für den Ribbonbond-Vorgang verwendet werden kann.
  • Während des Ribbonbondens (allgemeiner der Bildung der elektrisch leitfähigen Elemente 134) können drei 2 mm x 0,3 mm Ribbonbonds zwischen dem Kollektoranschluss und dem AMB Kupfertracking angebracht werden. Darüber hinaus können zwei 2 mm x 0,3 mm Ribbonbonds zwischen dem IGBT Emitter, der Diodenanode und den Emitterpins gebildet werden.
  • Die Leadframes können dann in eine Kassette für das Drahtbonden überführt werden. Während des Drahtbondens können Aluminiumdrähte mit 14 mil Durchmesser zur Verbindung der Gate- und Emitter-Sense-Anschlüsse an ihre jeweiligen Pads auf den elektronischen Chips 104, die als IGBT Chip dienen, verwendet werden. Ein Haftungsförderer kann auf den Zusammenbau an dieser Stufe aufgebracht werden zur Verbesserung der Haftung von Verkapselungsmitteln vom Moldverbindungstyp 108 an dem AMB/Chip/Leadframe Zusammenbau. Maßnahmen, die zur Förderung der Haftung unternommen werden können, sind ein Aufrauen der Oberfläche und/oder ein Bedecken einer Verbindungsoberfläche mit einer anorganischen Beschichtung. Eine Haftungsförderung kann auch durch eine organische Beschichtung, zum Beispiel durch Silan, verwirklicht werden.
  • Die Vorformen der Packages 100 können dann zur Bildung des Verkapselungsmittels 108 überspritzt bzw. overmolded werden. Zum Beispiel kann ein Moldvorgang auf der Basis eines Bands verwendet werden, um ein Harzausbluten und ein Übertragen von Moldgrat auf die freiliegende Oberfläche des Chipträgers 102 weiter zu verringern. Die freiliegende Oberfläche des Chipträgers 102 kann dann von Moldgrat und Harzausbluten unter Verwendung eines Entgratungsvorgangs befreit werden. Dies kann eine chemische Bearbeitung, ein Abrieb von Medium, ein laserbasierter Prozess oder eine Kombination davon mit sich bringen.
  • Um das freiliegende AMB Substrat mit einer externen Packageoberfläche vorzubereiten, die zum Sintern geeignet ist, können die Zusammenbauten dann einem Silberplattieren zum Bilden einer sinterbaren Schicht 130 unterzogen werden. Die aufgetragene Silberplattierdicke kann zum Beispiel in einem Bereich zwischen 0,1 µm und 0,45 µm liegen. Proben können dann Lasermarkierungs-, Schneide/Form- und Vereinzelungsvorgängen unterzogen werden und können dann in eine Trägerstruktur für ein abschließendes Testen überführt werden. Während des elektrischen Tests kann eine Kombination an statischen, dynamischen und Isolationstests durchgeführt werden. Proben, die diesen Test bestehen, werden dann verpackt und in Schalen zur weiteren Verwendung transportiert.
  • 13A und 13B zeigen zwei Ausführungsformen von Anschlüssen 181, die ein Biegen im Betrieb eines Packages 100 gemäß einer beispielhaften Ausführungsform ermöglichen. Die Anschlussgestaltung gemäß 13A und 13B kann zu einem Stressabbau beitragen. Das in 2 gezeigte erhöhte mechanische Stressabbaumerkmal (vergleiche Bezugszeichen 120) kann durch eine flache zweidimensionale Struktur mit Geometrien, wie in 13A und 13B gezeigt, ersetzt werden. Diese Merkmale können zu einem verbesserten mechanischen Stressabbau und zu niedrigeren Herstellungskosten für die elektrisch leitfähige Kontaktstruktur 106 vom Leadframetyp führen. Somit veranschaulichen 13A und 13B alternative Designs von Anschlüssen 181, die ermöglichen, dass Anschlüsse 181 während des Betriebs sich biegen können.
  • 14 zeigt ein Package 100 gemäß einer weiteren beispielhaften Ausführungsform mit seitlich gebildeten Endteilbereichen von Anschlussabschnitten 112.
  • Die Weite L des Leadframedesigns gemäß dem Bezugszeichen 185 in 14 ist relativ groß aufgrund des erforderlichen Platzes zum Unterbringen der vertikalen Gate- und Emitter-Sense-Anschlüsse (vergleiche die Anschlussabschnitte 112 auf der rechten Seite von 14, siehe Bezugszeichen 189). Durch Ändern der Position dieser Anschlüsse in der Weise, wie mit Bezugszeichen 187 in 14 veranschaulicht ist, ist es möglich, ein Leadframe mit einer verminderten Weite I zu verwenden. Anschaulich gesprochen ist es möglich, die Anschlüsse in der Ost-West-Richtung (vergleiche Bezugszeichen 187) zu biegen, im Gegensatz zu dem Design, wo die Anschlüsse in der Nord-Süd-Richtung (vergleiche Bezugszeichen 185) gebogen sind. Somit stellt die Ausführungsform gemäß dem Bezugszeichen 187 in 14 seitlich gebildete Anschlüsse zur Verbesserung der Packungsdichte des Leadframes bereit.
  • 15 zeigt eine Vorform eines Packages 100 gemäß einer weiteren beispielhaften Ausführungsform mit drei Bändern (ribbons) als elektrisch leitfähige Elemente 134. Die Ausführungsform von 15 ist besonders geeignet für Hochleistungsanwendungen.
  • Die Belastbarkeit (power handling capability) des Packages 100 gemäß 15 kann verbessert werden durch Erhöhen der Chipgröße des elektronischen Chips 104, der als IGBT ausgestaltet bzw. verkörpert ist. Es ist möglich, die Breite des elektronischen Chips 104 zu modifizieren, um zu ermöglichen, dass ein dritter Ribbonbond als zusätzliches elektrisch leitfähiges Element 134 auf dem elektronischen Chip 104, der den IGBT Chip ausmacht, zu platzieren, wie in 15 gezeigt. In einem Szenarium, in dem es schwierig ist, einen dritten Bond auf die Diodenanodenelektrode zu platzieren, kann der dritte Bond konfiguriert sein, dass er über die Diode springt und einen direkten Kontakt mit der IGBT Elektrode macht.
  • Zusätzliche Optionen zur Verringerung des Widerstands von Kollektor- und Emitterverbindungen in beispielhaften Ausführungsformen beinhalten:
    1. 1. Verwenden von doppelten Bändern (zum Beispiel ein Überbrücken eines Bands mit einem zweiten Band), Erzeugen von parallelen Pfaden für Strom und Halbieren des Widerstands,
    2. 2. Verwenden von aluminiumkaschierten bzw. aluminiumplattierten Kupferbändern (aluminium clad copper ribbons) zum Ermöglichen eines Ribbonbonds mit niedrigem Widerstand. Kupfer hat einen signifikant niedrigeren Widerstand als Aluminium.
    3. 3. Ersetzen von Ribbons mit aluminiumkaschierten bzw. aluminiumplattierten Kupferdrähten (aluminium clad copper wires). Wie oben haben kupfer-/aluminiumplattierte Drähte einen sehr niedrigen Widerstand.
    4. 4. Ersetzen von Ribbons durch Kupferdrähte (in diesem Szenarium kann eine zusätzliche obere Metallisierung bereitgestellt werden).
  • Zusätzlich kann der Einsatz von aluminiumplattierten Kupferdrähten zu einer weiter verbesserten Zuverlässigkeit beim Energiekreislauf führen.
  • 16A, 16B und 16C zeigen Vorformen eines Packages 100 gemäß weiterer beispielhafter Ausführungsformen, bei denen Kollektorribbons durch geschweißte Kollektorpins ersetzt sind.
  • Optionen zum Verringern des Kollektorverbindungswiderstands beinhalten das Ersetzen der Kollektor-Ribbonbonds durch geschweißte Anschlüsse. 15 veranschaulicht solch ein Konzept. Es kann vorteilhaft sein, dass die Bereiche des Kollektors, die das AMB Substrat kontaktieren, flexibel sind zum Aufnehmen der Dickentoleranz des AMB Substrats. Dies kann zum Beispiel erreicht werden durch Verringern der Dicke des Leadframes in den Aufsetzbereichen, wo die Niederhalterabschnitte 154 bereitgestellt werden.
  • Eine zusätzliche Möglichkeit zur weiteren Erhöhung der Leistungsdichte eines Packages 100 gemäß einer beispielhaften Ausführungsform beinhaltet ein Ersetzen von Verbindungen aus Ribbonbonds, die die elektrisch leitfähigen Elemente 134 ausmachen, durch einen Kupferclip (vergleiche Bezugszeichen 176 in 17A). Die Bereitstellung von solch einem Clip 176 kann das elektrische Feld zwischen dem Clip und der Chiprand/Abschluss Struktur weiter verringern. Insbesondere kann es möglich sein, ein Emitterkupferclipdesign mit geschweißten, gesinterten oder gelöteten Kollektoranschlüssen bereitzustellen.
  • 17A zeigt eine Vorform eines Packages 100 gemäß einer weiteren beispielhaften Ausführungsform vor dem Verkapseln.
  • Gemäß 17A weist die elektrisch leitfähige Kontaktstruktur 106, die erneut als ein Leadframe konfiguriert ist, Clips 176 als Verbindungselemente 134 zum Aufbauen einer elektrisch leitfähigen Verbindung zwischen der elektrisch leitfähigen Kontaktstruktur 106 einerseits und der oberen Hauptoberfläche der elektronischen Chips 104 und der elektrisch leitfähigen Schicht 126 des Chipträgers 102 andererseits auf. Angesichts des Bereitstellens der Clips 176 (die in der gezeigten Ausführungsform einen integralen Teil des Leadframes bilden) kann auf die in 7 als elektrisch leitfähige Verbindungselemente 134 verwendeten Ribbons bzw. Bänder verzichtet werden. Des Weiteren sind manche der elektrisch leitfähigen Verbindungselemente 134 als Bonddrähte gemäß 17A ausgestaltet bzw. verkörpert. Einige optionale Löcher 178 sind in den Clips 176 gebildet. Die elektrisch leitfähige Verbindung zwischen den Clips 176 einerseits und den elektronischen Chips 104 und der elektrisch leitfähigen Schicht 126 andererseits kann durch eine jeweilige Lötstruktur 180, d.h. durch Löten, gebildet werden. Jedoch kann die Verbindung auch durch Schweißen gemacht werden.
  • 17B zeigt eine Vorform eines Packages 100 gemäß noch einer weiteren beispielhaften Ausführungsform mit einem Clipdesign vor dem Verkapseln. Die Ausführungsform von 17B unterscheidet sich von der Ausführungsform gemäß 17A darin, dass gemäß 17B die Clips 176 separat von (d.h. nicht integral gebildet mit) der elektrisch leitfähigen Kontaktstruktur 106 vom Leadframetyp bereitgestellt sind. Gemäß 17B werden die Clips 176 zum elektrischen Koppeln der elektronischen Chips 104 mit der elektrisch leitfähigen Kontaktstruktur 106 und zum elektrischen Koppeln der elektrisch leitfähigen Schicht 126 des Chipträgers 102 mit der elektrisch leitfähigen Kontaktstruktur 106 bereitgestellt. Gemäß 17B setzt sich die elektrisch leitfähige Schicht 126 aus zwei inselartigen separaten Schichtteilbereichen 126a, 126b zusammen.
  • 18 veranschaulicht schematisch ein Fahrzeug 160, das ein Leistungspackage 100 bzw. ein elektronisches Gerät 150, das ein oder mehrere solcher Packages 100 aufweist, gemäß einer beispielhaften Ausführungsform aufweist. Noch spezieller kann das Leistungspackage 100 für das elektronische Gerät 150 ein Teil eines Antriebssystems 162 sein, das funktional gekoppelt mit einem elektrischen Motor/Batterieblock 164 sein kann. Somit kann ein Package 100 oder ein Leistungsmodul gemäß einer beispielhaften Ausführungsform für eine Anwendung im Automobilbereich verwendet werden. Noch spezieller kann solch ein Package 100 (oder ein elektronisches Gerät 150, das sich aus mehreren solcher Packages 100 zusammensetzt) in dem Antriebssystem 162 des Fahrzeugs 160 (wie zum Beispiel ein elektrisches Fahrzeug) verwendet werden. Die Packages 100 oder das elektronische Gerät 150 können als ein Inverter in dem Antriebssystem 162 dienen.
  • Es sei angemerkt, dass der Ausdruck „aufweisend“ (oder „umfassend“) nicht andere Elemente oder Merkmale ausschließt, und dass der Ausdruck „ein“, „eine“, „eines“ oder „einer“ nicht eine Mehrzahl ausschließt. Auch können Elemente, die in Verbindung mit verschiedenen Ausführungsformen beschrieben sind, kombiniert werden. Es sei auch angemerkt, dass Bezugszeichen nicht so auszulegen sind, dass sie den Schutzumfang der Patentansprüche beschränken. Des Weiteren ist es nicht beabsichtigt, dass der Umfang der vorliegenden Anmeldung auf die bestimmten Ausführungsformen des Verfahrens, der Maschine, der Herstellung, der Zusammensetzung von Materialien, der Mittel, der Verfahren und der Schritte, die in dieser Beschreibung beschrieben sind, beschränkt ist. Folglich ist beabsichtigt, dass die beigefügten Patentansprüche in ihrem Schutzumfang derartige Prozesse, Maschinen, Herstellungsverfahren, Zusammensetzungen von Materialien, Mittel, Verfahren oder Schritte enthalten.

Claims (32)

  1. Ein Package (100), das Folgendes aufweist: • einen Chipträger (102); • mindestens einen elektronischen Chip (104), der auf dem Chipträger (102) montiert ist; • eine elektrisch leitfähige Kontaktstruktur (106), die mit dem mindestens einen elektronischen Chip (104) elektrisch gekoppelt ist; • ein Verkapselungsmittel vom Moldtyp (108), das einen Teil der elektrisch leitfähigen Kontaktstruktur (106) und zumindest einen Teil des Chipträgers (102) und des mindestens einen elektronischen Chips (104) verkapselt; • wobei der Chipträger (102) einen thermisch leitfähigen und elektrisch isolierenden Kern (122) aufweist, der auf beiden gegenüberliegenden Hauptoberflächen davon zumindest teilweise durch eine jeweilige hartgelötete elektrisch leitfähige Schicht (124, 126) bedeckt ist.
  2. Das Package (100) gemäß Anspruch 1, wobei mindestens eine der elektrisch leitfähigen Schichten (124, 126) eine größere Dicke (d1, d2) hat als eine Dicke (d3) des thermisch leitfähigen und elektrisch isolierenden Kerns (122).
  3. Das Package (100) gemäß Anspruch 1 oder 2, wobei mindestens eine der elektrisch leitfähigen Schichten (124, 126) eine Dicke (d1, d2) von mehr als 0,4 mm, insbesondere mehr als 0,5 mm, ganz besonders mehr als 0,6 mm, hat.
  4. Das Package (100) gemäß einem der Ansprüche 1 bis 3, wobei mindestens eine der elektrisch leitfähigen Schichten (124, 126) eine Metallschicht ist, insbesondere eine Kupferschicht oder eine Legierung, die Kupfer aufweist.
  5. Das Package (100) gemäß einem der Ansprüche 1 bis 4, wobei der thermisch leitfähige und elektrisch isolierende Kern (122) ein keramischer Kern ist, der insbesondere eines aus der Gruppe, bestehend aus Siliciumnitrid, Aluminiumnitrid und Aluminiumoxid, aufweist oder daraus besteht.
  6. Das Package (100) gemäß einem der Ansprüche 1 bis 5, aufweisend eine Hartlötstruktur (156, 158), die insbesondere Silber aufweist oder daraus besteht, zwischen dem thermisch leitfähigen und elektrisch isolierenden Kern (122) und den elektrisch leitfähigen Schichten (124, 126).
  7. Das Package (100) gemäß einem der Ansprüche 1 bis 6, wobei der Chipträger (102) ein Active Metal Brazed (AMB) Substrat ist.
  8. Das Package (100) gemäß einem der Ansprüche 1 bis 7, wobei zumindest ein Teil einer Oberfläche des Chipträgers (102), der in Kontakt mit dem Verkapselungsmittel (108) ist, eine haftungsfördernde Oberfläche hat, die eine Haftung zwischen dem Chipträger (102) und dem Verkapselungsmittel (108) fördert.
  9. Das Package (100) gemäß Anspruch 8, wobei die haftungsfördernde Oberfläche mindestens eine aus der Gruppe, bestehend aus einer aufgerauten Oberfläche (172) und einer haftungsfördernden Beschichtung (174), insbesondere eine anorganische Beschichtung und/oder eine organische Beschichtung, aufweist.
  10. Das Package (100) gemäß einem der Ansprüche 1 bis 9, wobei eine der elektrisch leitfähigen Schichten (124, 126), die zu dem mindestens einen elektronischen Chip (104) zeigt, durch eine Sinterschicht (128), insbesondere eine mit einem Muster versehene Sinterschicht (128), bedeckt ist.
  11. Das Package (100) gemäß einem der Ansprüche 1 bis 10, wobei eine der elektrisch leitfähigen Schichten (124, 126), die weg von dem mindestens einen elektronischen Chip (104) zeigt, durch eine sinterbare oder gesinterte Schicht (130) bedeckt ist.
  12. Das Package (100) gemäß einem der Ansprüche 1 bis 11, wobei eine der elektrisch leitfähigen Schichten (124, 126), die weg von dem mindestens einen elektronischen Chip (104) zeigt, an einem Kühlkörper (132) befestigt ist.
  13. Das Package (100) gemäß einem der Ansprüche 1 bis 12, wobei der thermisch leitfähige und elektrisch isolierende Kern (122) konfiguriert ist zum elektrischen Isolieren des mindestens einen elektronischen Chips (104) in Bezug auf eine elektronische Umgebung des Packages (100).
  14. Das Package (100) gemäß einem der Ansprüche 1 bis 13, wobei der Chipträger (102) einen Teil einer äußeren Oberfläche des Packages (100) bildet.
  15. Das Package (100) gemäß einem der Ansprüche 1 bis 14, wobei mindestens zwei Plattenabschnitte (110) der elektrisch leitfähigen Kontaktstruktur (106) über das Verkapselungsmittel (108) hinausragen und Energieanschlüsse für den elektronischen Chip (104) bilden und mindestens ein Anschlussabschnitt (112) der elektrisch leitfähigen Kontaktstruktur (106) über das Verkapselungsmittel (108) hinausragt und mindestens einen Signalanschluss für den elektronischen Chip (104) bildet.
  16. Das Package (100) gemäß Anspruch 15, wobei die mindestens zwei Plattenabschnitte (110) an unterschiedlichen, insbesondere gegenüberliegenden, Seitenflächen (114, 116) über das Verkapselungsmittel (108) hinausragen.
  17. Das Package (100) gemäß Anspruch 16, wobei der mindestens eine Anschlussabschnitt (112) an derselben Seitenfläche (114) über das Verkapselungsmittel (108) hinausragt wie einer der mindestens zwei Plattenabschnitte (110).
  18. Das Package (100) gemäß Anspruch 17, wobei der mindestens eine Anschlussabschnitt (112) und der eine von den mindestens zwei Plattenabschnitten (110), der an derselben Seitenfläche (114) über das Verkapselungsmittel (108) hinausragt, so konfiguriert sind, dass der mindestens eine Anschlussabschnitt (112) in einer Aussparung (118) des anderen von den mindestens zwei Plattenabschnitten (110) eines identischen weiteren Packages (100) gelegen ist, wenn die Plattenabschnitte (110) der Packages (100) elektrisch verbunden sind.
  19. Das Package (100) gemäß einem der Ansprüche 15 bis 18, wobei sich mindestens einer der mindestens zwei Plattenabschnitte (110) entlang mindestens 50%, insbesondere entlang mindestens 80%, einer Länge einer Seitenfläche (114, 116) des Verkapselungsmittels (108) erstreckt.
  20. Das Package (100) gemäß einem der Ansprüche 15 bis 19, wobei mindestens einer der mindestens zwei Plattenabschnitte (110) einen lokal erhöhten Biegeteilbereich (120), insbesondere mit einem Wellenprofil, aufweist.
  21. Das Package (100) gemäß einem der Ansprüche 15 bis 20, wobei zumindest ein Teilbereich des mindestens einen Anschlussabschnitts (112) sich im Wesentlichen senkrecht zu den mindestens zwei Plattenabschnitten (110) erstreckt.
  22. Das Package (100) gemäß einem der Ansprüche 15 bis 21, wobei mindestens einer der mindestens zwei Plattenabschnitte (110) zum Verbinden mit einer Sammelschienenanordnung konfiguriert ist, so dass ein magnetischer Fluss, der zu einem Strom, der in dem Package (100) fließt, zugehörig ist, mit dem magnetischen Fluss des Stroms, der durch die Sammelschienenanordnung in entgegengesetzte Richtung fließt, gekoppelt ist für eine zumindest teilweise Flusslöschung.
  23. Das Package (100) gemäß einem der Ansprüche 1 bis 22, wobei der mindestens eine elektronische Chip (104) mindestens einen Halbleiterleistungschip, insbesondere mindestens einen Bipolartransistorchip mit isolierter Gate-Elektrode, aufweist.
  24. Das Package (100) gemäß einem der Ansprüche 1 bis 23, wobei die elektrisch leitfähige Kontaktstruktur (106) ein Leadframe aufweist.
  25. Das Package (100) gemäß einem der Ansprüche 1 bis 24, wobei die elektrisch leitfähige Kontaktstruktur (106) mindestens einen Niederhalterabschnitt (154) aufweist, der zum Drücken des Chipträgers (102) nach unten zu einem Moldwerkzeug hin während des Moldens konfiguriert ist.
  26. Das Package (100) gemäß einem der Ansprüche 1 bis 25, aufweisend elektrisch leitfähige Elemente (134), insbesondere mindestens eines von mindestens einem Bonddraht, mindestens einem Ribbonbond und mindestens einem Clip (176), der bzw. das den mindestens einen elektronischen Chip (104) mit der elektrisch leitfähigen Kontaktstruktur (106) und/oder den Chipträger (102) mit der elektrisch leitfähigen Kontaktstruktur (106) elektrisch verbindet.
  27. Das Package (100) gemäß einem der Ansprüche 1 bis 26, wobei das Verkapselungsmittel (108) eine auf Harz basierende Moldverbindung, insbesondere eine auf Epoxyharz basierende Moldverbindung, aufweist.
  28. Ein Package (100), das Folgendes aufweist: • einen Chipträger (102), der einen thermisch leitfähigen und elektrisch isolierenden Kern (122) aufweist, der auf beiden gegenüberliegenden Hauptoberflächen davon zumindest teilweise durch eine jeweilige hartgelötete elektrisch leitfähige Schicht (124, 126), insbesondere ein Active Metal Brazed (AMB) Substrat, bedeckt ist; • mindestens einen elektronischen Chip (104), der auf dem Chipträger (102) montiert ist, insbesondere gesintert ist; • eine elektrisch leitfähige Kontaktstruktur (106), insbesondere von der Art eines Leadframes, die mindestens einen Niederhalterabschnitt (154), insbesondere mindestens drei Niederhalterabschnitte (154), aufweist, der bzw. die als Aufsetzbereich zum Drücken des Chipträgers (102) zu einem Moldwerkzeug hin während des Moldens zur Vermeidung eines Moldgrats konfiguriert ist bzw. sind.
  29. Ein elektronisches Gerät (150), das mindestens zwei Packages (100) gemäß einem der Ansprüche 1 bis 28 aufweist, wobei insbesondere einer der Energieanschlüsse (110) von einem der Packages (100) mit einem der Energieanschlüsse (110) des anderen der Packages (100) elektrisch gekoppelt ist.
  30. Das Gerät (150) gemäß Anspruch 29, das konfiguriert ist als zumindest eines aus der Gruppe, bestehend aus einer Halbbrücke, einer H-Brücke, einer Anordnung von drei Halbbrücken, einer Anordnung von vier Halbbrücken und einem Inverter.
  31. Ein Verfahren zur Herstellung eines Packages (100), wobei das Verfahren Folgendes aufweist: • Bilden eines Chipträgers (102) durch Bedecken eines thermisch leitfähigen und elektrisch isolierenden Kerns (122) auf beiden gegenüberliegenden Hauptoberflächen davon zumindest teilweise durch eine jeweilige elektrisch leitfähige Schicht (124, 126) durch Hartlöten der jeweiligen elektrisch leitfähigen Schicht (124, 126) auf einer jeweiligen der Hauptoberflächen; • Montieren von mindestens einem elektronischen Chip (104) auf dem Chipträger (102); • elektrisches Koppeln einer elektrisch leitfähigen Kontaktstruktur (106) mit dem mindestens einen elektronischen Chip (104); und • Verkapseln eines Teils der elektrisch leitfähigen Kontaktstruktur (106) und zumindest eines Teils des Chipträgers (102) und des mindestens einen elektronischen Chips (104) durch ein Verkapselungsmittel vom Moldtyp (108).
  32. Ein Verfahren zum Benutzen eines Packages (100) gemäß einem der Ansprüche 1 bis 28 oder eines elektronischen Geräts (150) gemäß Anspruch 29 oder 30 für eine Anwendung im Automobilbereich, insbesondere in einem Antriebssystem (162) eines Fahrzeugs (160), noch spezieller als ein Inverter in einem Antriebssystem (162) eines Fahrzeugs (160).
DE102018115957.9A 2017-07-02 2018-07-02 Gemoldete Package mit einem Chipträger, der hartgelötete elektrisch leitfähige Schichten aufweist Pending DE102018115957A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17290085.4 2017-07-02
EP17290085 2017-07-02

Publications (1)

Publication Number Publication Date
DE102018115957A1 true DE102018115957A1 (de) 2019-01-03

Family

ID=59399375

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018115957.9A Pending DE102018115957A1 (de) 2017-07-02 2018-07-02 Gemoldete Package mit einem Chipträger, der hartgelötete elektrisch leitfähige Schichten aufweist

Country Status (4)

Country Link
US (2) US10074590B1 (de)
KR (1) KR102585450B1 (de)
CN (1) CN109216313B (de)
DE (1) DE102018115957A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11955451B2 (en) 2020-10-14 2024-04-09 Rohm Co., Ltd. Semiconductor module
US11955413B2 (en) 2020-10-14 2024-04-09 Rohm Co., Ltd. Semiconductor module
US11961790B2 (en) 2020-10-14 2024-04-16 Rohm Co., Ltd. Semiconductor module

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3633715A1 (de) * 2018-10-02 2020-04-08 Infineon Technologies Austria AG Mehrklippstruktur für das die-bonden
CN111199959B (zh) * 2018-11-19 2021-11-02 台达电子企业管理（上海）有限公司 功率模块的封装结构
CN110071079A (zh) * 2019-04-24 2019-07-30 深圳第三代半导体研究院 一种功率器件封装结构及其方法
KR102355535B1 (ko) * 2020-05-14 2022-01-25 주식회사 케이에스엠컴포넌트 플레이트 타입 가열장치
TWI764256B (zh) * 2020-08-28 2022-05-11 朋程科技股份有限公司 智慧功率模組封裝結構
US20220102258A1 (en) * 2020-09-30 2022-03-31 Stmicroelectronics S.R.L. Semiconductor device and corresponding method of manufacturing semiconductor devices
US20220238426A1 (en) * 2021-01-27 2022-07-28 Cree, Inc. Packaged electronic devices having dielectric substrates with thermally conductive adhesive layers
EP4227995A1 (de) * 2022-02-09 2023-08-16 Hitachi Energy Switzerland AG Leistungselektronikmodul und verfahren zu dessen herstellung
CN116093058B (zh) * 2023-02-28 2024-01-09 中科华艺(天津)科技有限公司 一种氮化镓半导体抗干扰封装结构
CN116544127B (zh) * 2023-07-07 2023-09-22 赛晶亚太半导体科技(浙江)有限公司 一种具有大电流的功率器件的制备方法及连接结构

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088321B2 (ja) * 1987-01-19 1996-01-29 住友電気工業株式会社 集積回路パツケ−ジ
CN101819955B (zh) * 2004-12-20 2011-09-28 半导体元件工业有限责任公司 具有增强散热性的半导体封装结构
US7355283B2 (en) * 2005-04-14 2008-04-08 Sandisk Corporation Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging
JP4857594B2 (ja) * 2005-04-26 2012-01-18 大日本印刷株式会社 回路部材、及び回路部材の製造方法
DE102005028704B4 (de) * 2005-06-20 2016-09-08 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
CN101807533B (zh) * 2005-06-30 2016-03-09 费查尔德半导体有限公司 半导体管芯封装及其制作方法
US20080001264A1 (en) * 2006-07-03 2008-01-03 Texas Instruments Incorporated Exposed top side copper leadframe manufacturing
CN101136396B (zh) * 2006-08-30 2011-08-10 株式会社电装 包括两片带有多个半导体芯片和电子元件的衬底的功率电子封装件
US8786072B2 (en) * 2007-02-27 2014-07-22 International Rectifier Corporation Semiconductor package
JP5252819B2 (ja) * 2007-03-26 2013-07-31 三菱電機株式会社 半導体装置およびその製造方法
JP2010245417A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置およびその製造方法
US8455987B1 (en) * 2009-06-16 2013-06-04 Ixys Corporation Electrically isolated power semiconductor package with optimized layout
US8242588B2 (en) * 2009-07-17 2012-08-14 Barry Industries, Inc. Lead frame based ceramic air cavity package
DE102009045063C5 (de) * 2009-09-28 2017-06-01 Infineon Technologies Ag Leistungshalbleitermodul mit angespritztem Kühlkörper, Leistungshalbleitermodulsystem und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102009045181B4 (de) * 2009-09-30 2020-07-09 Infineon Technologies Ag Leistungshalbleitermodul
DE102009046858B3 (de) * 2009-11-19 2011-05-05 Infineon Technologies Ag Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
US20130015567A1 (en) * 2010-10-21 2013-01-17 Panasonic Corporation Semiconductor device and production method for same
US8405206B1 (en) * 2011-09-30 2013-03-26 Infineon Technologies Ag Low-inductive semiconductor module
JP5661052B2 (ja) * 2012-01-18 2015-01-28 三菱電機株式会社 パワー半導体モジュールおよびその製造方法
JP5858135B2 (ja) * 2012-02-22 2016-02-10 三菱電機株式会社 半導体装置
US8823175B2 (en) * 2012-05-15 2014-09-02 Infineon Technologies Ag Reliable area joints for power semiconductors
JP5924164B2 (ja) * 2012-07-06 2016-05-25 株式会社豊田自動織機 半導体装置
WO2014038066A1 (ja) * 2012-09-07 2014-03-13 三菱電機株式会社 パワー半導体装置
US9731370B2 (en) * 2013-04-30 2017-08-15 Infineon Technologies Ag Directly cooled substrates for semiconductor modules and corresponding manufacturing methods
JP6221542B2 (ja) * 2013-09-16 2017-11-01 株式会社デンソー 半導体装置
DE102014114808B4 (de) * 2014-10-13 2018-03-08 Infineon Technologies Ag Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
JP6344215B2 (ja) * 2014-11-21 2018-06-20 株式会社デンソー 半導体装置及びパワーモジュール
WO2016092994A1 (ja) * 2014-12-12 2016-06-16 株式会社日立製作所 半導体モジュールおよび半導体モジュールの製造方法
DE102015122259B4 (de) * 2015-12-18 2020-12-24 Infineon Technologies Austria Ag Halbleitervorrichtungen mit einer porösen Isolationsschicht

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11955451B2 (en) 2020-10-14 2024-04-09 Rohm Co., Ltd. Semiconductor module
US11955413B2 (en) 2020-10-14 2024-04-09 Rohm Co., Ltd. Semiconductor module
US11955414B2 (en) 2020-10-14 2024-04-09 Rohm Co., Ltd. Semiconductor module
US11955452B2 (en) 2020-10-14 2024-04-09 Rohm Co., Ltd. Semiconductor module
US11961790B2 (en) 2020-10-14 2024-04-16 Rohm Co., Ltd. Semiconductor module

Also Published As

Publication number Publication date
KR20190003930A (ko) 2019-01-10
CN109216313A (zh) 2019-01-15
US10074590B1 (en) 2018-09-11
CN109216313B (zh) 2023-06-20
US10283432B2 (en) 2019-05-07
US20190006260A1 (en) 2019-01-03
KR102585450B1 (ko) 2023-10-06

Similar Documents

Publication Publication Date Title
DE102018115957A1 (de) Gemoldete Package mit einem Chipträger, der hartgelötete elektrisch leitfähige Schichten aufweist
DE112015002815B4 (de) Leistungsmodul und Herstellungsverfahren dafür
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102014104630B4 (de) Hochleistungs-Einzelchip-Halbleiter-Package und Herstellungsverfahren dafür und Halbleiterbaugruppe dieses verwendend
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102013106932B4 (de) Leadframe-Gehäuse und Verfahren zu ihrer Herstellung
DE102016120778A1 (de) Baugruppe mit vertikal beabstandeten, teilweise verkapselten Kontaktstrukturen
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102016119485A1 (de) Chipträger mit elektrisch leitfähiger Schicht, die sich über eine wärmeleitfähige dielektrische Sheet-Struktur hinaus erstreckt
US5299091A (en) Packaged semiconductor device having heat dissipation/electrical connection bumps and method of manufacturing same
DE112015000660T5 (de) Leistungsmodul und Herstellungsverfahren dafür
DE102016117843A1 (de) Mit Kühlfluid gekühlte und eine Abschirmschicht umfassende Packung
DE102014117523B4 (de) Elektronische Vorrichtung
DE102016000264B4 (de) Halbleiterchipgehäuse, das sich lateral erstreckende Anschlüsse umfasst, und Verfahren zur Herstellung desselben
DE102020000169A1 (de) Leistungshalbleitervorrichtungsgehäuse
DE102019130778A1 (de) Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist
DE102017108114A1 (de) Chipmodul mit räumlich eingeschränktem thermisch leitfähigen Montagekörper
DE102014100282A1 (de) Chip-anordnung, verfahren zur herstellung einer chip-anordnung, integrierte schaltungen und verfahren zur herstellung einer integrierten schaltung
DE102014103215B4 (de) Verpackte Vorrichtung mit nicht ganzzahligen Anschlussrastern und Verfahren zu deren Herstellung
DE102014110845A1 (de) Mehrchipbauelement mit einem Substrat
DE102016121801B4 (de) Baugruppe mit Verbindungen, die verschiedene Schmelztemperaturen aufweisen, Fahrzeug mit der Baugruppe und Verfahren zum Herstellen derselben und Verwendung der Baugruppe für eine Automobilanwendung
DE102013105995A1 (de) Elektronisches-Bauelemente-Package und Verfahren zur Herstellung eines Elektronisches-Bauelemente-Package
DE102014105462A1 (de) Halbleiterleistungsbauelement mit einer wärmesenke
DE102021100717A1 (de) Package mit eingekapselter elektronischer Komponente zwischen einem Laminat und einem thermisch leitfähigen Träger
DE102019132837B4 (de) Doppelseitiges Kühlleistungsmodul und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication